CN108565289A - 超结场效应管及超结场效应管的制造方法 - Google Patents
超结场效应管及超结场效应管的制造方法 Download PDFInfo
- Publication number
- CN108565289A CN108565289A CN201810673389.4A CN201810673389A CN108565289A CN 108565289 A CN108565289 A CN 108565289A CN 201810673389 A CN201810673389 A CN 201810673389A CN 108565289 A CN108565289 A CN 108565289A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- face
- source
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 138
- 238000009413 insulation Methods 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 abstract description 8
- 230000008569 process Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- FAWGZAFXDJGWBB-UHFFFAOYSA-N antimony(3+) Chemical compound [Sb+3] FAWGZAFXDJGWBB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请实施例提供了一种超结场效应管及超结场效应管的制造方法，涉及半导体器件技术领域。包括：PN结型半导体层，PN结型半导体层具有相对的第一端面和第二端面。漏极层，漏极层覆盖在第二端面上。绝缘补偿层，绝缘补偿层包括第一可导电层和将第一可导电层至少部分覆盖的绝缘层，绝缘层覆盖在第一端面的第一部分上。源极层，源极层覆盖在第一端面的第二部分上。栅极层，栅极层覆盖在绝缘补偿层和源极层上，栅极层中的导电材料将源极层与第一可导电层连接；绝缘补偿层用于使源极层和栅极层分别与漏极层之间形成的补偿电容。在超结场效应管在关断时，使得源极层与漏极层之间的电压值不会发生快速变化，也使得即使电压值变化也不会反馈到栅极层。
Description
技术领域
本申请涉及半导体器件技术领域，具体而言，涉及一种超结场效应管及超结场效应管的制造方法。
背景技术
超结场效应管由于具备的超深PN结，可有效提高外延浓度从而降低自身的导通电阻，目前，其在市面上的应用有逐步替代传统的平面场效应管的趋势。
发明内容
有鉴于此，本申请的目的在于提供一种超结场效应管及超结场效应管的制造方法。
本申请的实施例通过以下方式实现：
第一方面，本申请的实施例提供了一种超结场效应管，包括：PN结型半导体层，所述PN结型半导体层具有相对的第一端面和第二端面。漏极层，所述漏极层覆盖在所述第二端面上。绝缘补偿层，所述绝缘补偿层包括第一可导电层和将所述第一可导电层至少部分覆盖的绝缘层，所述绝缘层覆盖在所述第一端面的第一部分上。源极层，所述源极层覆盖在所述第一端面的第二部分上。栅极层，所述栅极层覆盖在所述绝缘补偿层和所述源极层上，所述栅极层中的导电材料将所述源极层与所述第一可导电层连接；其中，所述绝缘补偿层用于使所述源极层和所述栅极层分别与所述漏极层之间形成的补偿电容。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述第一可导电层具有相对的第一表面和第二表面，所述绝缘层将所述第一表面覆盖，所述导电材料将所述源极层与所述第二表面连接。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述第一部分位于所述第一端面上的中心位置处，所述第一部分朝靠近所述第二端面的方向凹陷形成第一凹槽，所述绝缘层覆盖在所述第一凹槽内。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述绝缘层的厚度为所述第一凹槽深度的1/10。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述栅极层包括：栅极氧化层，所述栅极氧化层将所述第二表面覆盖。第二可导电层，所述第二可导电层将所述栅极氧化层覆盖。绝缘介质层，所述绝缘介质层将所述第二可导电层覆盖，且形成套设所述栅极氧化层和所述第二可导电层。导电材料层，所述导电材料层与所述源极层连接并将绝缘介质层套设，所述导电材料层中具有突出部分，所述突出部分朝向靠近所述第二端面的方向延伸，突出部分依次贯穿所述绝缘介质层和所述栅极氧化层并与所述第一可导电层连接。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，PN结型半导体层包括：第一P型半导体层；第二P型半导体层；N型半导体层，所述N型半导体层的轴线的方向为所述第一端面指向所述第二端面的方向；其中，所述第一P型半导体层和所述第二P型半导体层均沿所述轴线对称设置于所述N型半导体层的周面。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述漏极层包括：衬底层，所述衬底层覆盖在所述第二端面上；漏极电极层，所述漏极电极层覆盖在所述衬底层上。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述第一部分将所述第一端面上的所述第二部分分割为第一区域和第二区域，所述第一区域上位于所述第一P型半导体层的区域朝靠近所述第二端面的方向凹陷形成第二凹槽，所述第二区域上位于所述第二P型半导体层的区域朝靠近所述第二端面的方向凹陷形成第三凹槽。所述源极层包括：覆盖所述第二凹槽的第一源极有源层，以及覆盖所述第三凹槽的第二源极有源层。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述第一源极有源层和所述第二源极有源层不与所述绝缘层接触。
第一方面，本申请的实施例提供了一种超结场效应管的制造方法，用于制造权利要求1-9任一项所述的超结场效应管，所述方法包括：形成覆盖漏极层的N型半导体层；在所述N型半导体层的周面上对称形成第一P型半导体层和第二P型半导体层，其中，所述第一P型半导体层、所述第二P型半导体层和所述N型半导体层构成PN结型半导体层，所述PN结型半导体层具有相对的第一端面和第二端面；形成覆盖所述第一端面的第一部分的绝缘层，以及形成覆盖所述绝缘层的第一可导电层，其中，所述绝缘层和所述第一可导电层构成绝缘补偿层；形成覆盖所述第二部分的源极层；形成覆盖所述源极层和所述绝缘补偿层的栅极层，其中，所述栅极层中的导电材料将所述源极层与所述第一可导电层连接。
本申请实施例的有益效果是：
通过将绝缘补偿层和源极层分别的覆盖在PN结型半导体层的第二端面上，那么绝缘补偿层的第一可导电层和绝缘层就与漏极层构成了补偿电容。而通过栅极层中的导电材料将源极层与绝缘补偿层内的第一可导电层连接，则使得该补偿电容等效的形成在源极层和漏极层之间，并也等效形成在栅极层和漏极层之间。继而该补偿电容使得源极层和栅极层分别与漏极层之间的电容值均增大。因此，在超结场效应管在关断时，源极层与漏极层之间的电容值增大则使得源极层与漏极层之间的电压值不会发生快速变化，且栅极层与漏极层之间的电容值增大则也使得即使电压值变化也不会反馈到栅极层，从而保证了超结场效应管在关断时栅极层电压的稳定，避免了栅极层由于电压波动而产生电磁干扰，提高了整个电路的稳定性。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1示出了本申请第一实施例提供的一种超结场效应管的截面图；
图2示出了本申请第一实施例提供的一种超结场效应管的等效电路图；
图3示出了本申请第二实施例提供的一种超结场效应管的制造方法的流程图；
图4示出了本申请第二实施例提供的一种超结场效应管的制造方法中超结场效应管的第一制造示意图；
图5示出了本申请第二实施例提供的一种超结场效应管的制造方法中超结场效应管的第二制造示意图；
图6示出了本申请第二实施例提供的一种超结场效应管的制造方法中超结场效应管的第三制造示意图。
图标：100-超结场效应管；110-PN结型半导体层；101-第一端面；1011-第一部分；1012-第二部分；1012a-第一区域；1012b-第二区域；103-第一凹槽；104-第二凹槽；105-第三凹槽；102-第二端面；111-N型半导体层；1111-第三端面；1112-第四端面；112-第一P型半导体层；113-第二P型半导体层；120-漏极层；121-衬底层；122-漏极电极层；130-绝缘补偿层；131-第一可导电层；1311-第一表面；1312-第二表面；132-绝缘层；140-源极层；141-第一源极有源层；142-第二源极有源层；150-栅极层；151-栅极氧化层；152-第二可导电层；153-绝缘介质层；154-导电材料层；1541-突出部分。
具体实施方式
在目前的超结场效应管中，当超结场效应管关断后，超结场效应管的超深PN结处空间电场内的空间电荷量很小，且空间电荷量基本不会跟随漏极和源极间的电压而有太大的改变。
发明人经过长期的实践研究发现，若空间电荷量很小且不会有太大的改变，就会导致源极和栅极分别与漏极之间的等效电容的电容值非常小。在超结场效应管关断后，源极与漏极之间的等效电容的电容值非常小就会导致源极与漏极之间的电压值快速上升。电压值快速上升又会通过栅极和漏极之间的等效电容反馈到栅极，从而导致栅极的电压产生波动，进而在电路中引发EMI(Electromagnetic Interference、电磁干扰)，并降低了整个电路的稳定性。
以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本申请实施例针对上述问题所提出的解决方案，都应该是发明人在本申请过程中对本申请做出的贡献。
基于上述研究，本申请实施例提供了一种超结场效应管及超结场效应管的制造方法。通过将绝缘补偿层和源极层分别的覆盖在PN结型半导体层的第二端面上，那么绝缘补偿层的第一可导电层和绝缘层就与漏极层构成了补偿电容。而通过栅极层中的导电材料将源极层与绝缘补偿层内的第一可导电层连接，则使得该补偿电容等效的形成在源极层和漏极层之间，并也等效形成在栅极层和漏极层之间。继而该补偿电容使得源极层和栅极层分别与漏极层之间的电容值均增大。因此，在超结场效应管在关断时，源极层与漏极层之间的电容值增大则使得源极层与漏极层之间的电压值不会发生快速变化，且栅极层与漏极层之间的电容值增大则也使得即使电压值变化也不会反馈到栅极层，从而保证了超结场效应管在关断时栅极层电压的稳定，避免了栅极层由于电压波动而产生电磁干扰，提高了整个电路的稳定性。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，术语“水平”、“竖直”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“设置”、“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
第一实施例
请参阅图1，本申请第一实施例提供了一种超结场效应管，该超结场效应管包括：PN结型半导体层110、漏极层120、绝缘补偿层130、源极层140和栅极层150。
PN结型半导体层110可以为由P形半导体材料和N型半导体材料共同制成的一块状结构，其中，P形半导体材料可以为掺入少量杂质硼元素(或铟元素)的硅晶体(或锗晶体)，N型半导体材可以为掺入少量杂质磷元素(或锑元素)的硅晶体(或锗晶体)。PN结型半导体层110的块状结构可以为例如为：圆块状、三角块状、矩形块状或多边形块状等。本实施例中，PN结型半导体层110可选择为一矩形块状结构，但并不作为对本实施例的限定。
PN结型半导体层110的矩形块状结构使得PN结型半导体层110可以具有相对的第一端面101和第二端面102。例如，当PN结型半导体层110放置于水平面上时，PN结型半导体层110远离水平面的顶端为第一端面101，而PN结型半导体层110与水平面接触的底端为第二端面102。
另外，第一端面101和第二端面102之间的距离值可以决定超结场效应管能够承受的电压值，故第一端面101和第二端面102之间的距离值可以根据超结场效应管的实际使用需求进行选择。例如，能够承受600V电压值的超结场效应管的电压，则第一端面101和第二端面102之间的距离值需要约40um。
于本实施例中，为便于设置绝缘补偿层130和源极层140，第一端面101上具有第一部分1011和第二部分1012，第一部分1011和第二部分1012组合起来则构成了该第一端面101。具体的，绝缘补偿层130覆盖在第一端面101的第一部分1011上，而源极层140覆盖在第一端面101的第二部分1012上。
作为一种实施方式，第一部分1011位于第一端面101上的中心位置处，第一部分1011可以为一平整面，绝缘补偿层130就可以直接的覆盖在该第一部分1011上。
作为另一种实施方式，第一部分1011也位于第一端面101上的中心位置处，但第一部分1011朝靠近第二端面102的方向凹陷形成第一凹槽103，这样绝缘补偿层130覆盖在第一凹槽103内。
在本实施例中，PN结型半导体层110具体可以包括：N型半导体层111、第一P型半导体层112和第二P型半导体层113。
N型半导体层111为由第一N型半导体材料制成，即为由掺入少量杂质磷元素(或锑元素)的硅晶体(或锗晶体)制成的凸块状结构，且N型半导体层111的凸块状结构仅为本实施例的一种选择方式，并不作为对本实施例的限定。N型半导体层111的凸块状结构也使得N型半导体层111具有相对的第三端面1111和第四端面1112，其中，第三端面1111可以为第一端面101的一部分，而第四端面1112与第二端面102则为同一端面。另外，N型半导体层111的凸块状结构还使得N型半导体层111可以具有一中心轴线，N型半导体层111的轴线的方向即为第一端面101指向第二端面102的方向。
第一P型半导体层112和第二P型半导体层113均为由为掺入少量杂质硼元素(或铟元素)的硅晶体(或锗晶体)制成的矩形块状结构，且第一P型半导体层112和第二P型半导体层113的矩形块状结构仅为本实施例的一种选择方式，并不作为对本实施例的限定。
本实施例中，N型半导体层111、第一P型半导体层112和第二P型半导体层113共同构成了PN结型半导体层110，故第一P型半导体层112和第二P型半导体层113应当均与N型半导体层111型形成一定连接关系。具体的，第一P型半导体层112和第二P型半导体层113均与N型半导体层111型连接，连接所形成的相对位置关系为第一P型半导体层112和第二P型半导体层113均沿轴线对称设置于N型半导体层111的周面。
另外，N型半导体层111、第一P型半导体层112和第二P型半导体层113共同构成了PN结型半导体层110，N型半导体层111的第三端面1111则部分的位于第一部分1011内，第一P型半导体层112平行于第三端面1111的端面则位于第二部分1012内，第二P型半导体层113平行于第三端面1111的端面则也位于第二部分1012内。
再者，由于第一部分1011位于第一端面101上的中心位置处，第一部分1011则可以将第一端面101上第二部分1012分割为第一区域1012a和第二区域1012b。为便于源极层140的设置，第一区域1012a上位于第一P型半导体层112的端面上的区域朝靠近所述第二端面102的方向凹陷形成第二凹槽104，而第二区域1012b上位于第二P型半导体层113的端面上的区域也朝靠近第二端面102的方向凹陷形成第三凹槽105。
漏极层120用于在超结场效应管起到漏极的作用，故漏极层120可以覆盖在第二端面102上且可以将第二端面102完全的覆盖。
具体的，漏极层120可以包括：衬底层121和漏极电极层122。
衬底层121可以为常规半导体材料制成的一块状结构，其中，衬底层121的块状结构可以为例如为：圆块状、三角块状、矩形块状或多边形块状等。本实施例中，衬底层121的形状构成应当与PN结型半导体层110匹配，即衬底层121可选择为一尺寸与PN结型半导体层110匹配的矩形块状结构，但并不作为对本实施例的限定。衬底层121的尺寸与PN结型半导体层110的尺寸匹配，则衬底层121可以覆盖在第二端面102上并将第二端面102完全的覆盖。
漏极电极层122可以为由导电金属材料制成的块状结构，漏极电极层122的块状结构可以为与衬底层121匹配的矩形块状结构，但并不作为对本实施例的限定。漏极电极层122的尺寸与衬底层121的尺寸匹配，故漏极电极层122可以覆盖在衬底层121上并将衬底层121完全的覆盖。
如图1所示，绝缘补偿层130覆盖在第一部分1011上。
作为一种实施方式，第一部分1011可以为一平整面，绝缘补偿层130就可以直接的覆盖在该第一部分1011上。由于绝缘补偿层130具有一定的厚度，这样绝缘补偿层130就会在结构上形成一定的凸起。但为保证将绝缘补偿层130设置到超结场效应管中后，并不会导致超结场效应管的尺寸相较于常规的超结场效应管的尺寸有增大，故栅极层150在结构上就具有尺寸与该凸起匹配凹槽，这样，在后续设置中，栅极层150就可以通过凹槽契合的将绝缘补偿层130覆盖，而不增加超结场效应管的尺寸。
作为另一种实施方式，也为保证将绝缘补偿层130设置到超结场效应管中后，并不会导致超结场效应管的尺寸相较于常规的超结场效应管的尺寸有增大。那么可以采用第一部分1011为具有第一凹槽103的实施方式，故绝缘补偿层130可以覆盖在第一凹槽103内。
于本实施例中，本实施例采用的为第一部分1011为具有第一凹槽103的实施方式，但并不作为对本实施例的限定。
具体的，绝缘补偿层130包括：第一可导电层131和绝缘层132。
第一可导电层131可以为由导电性介于导体和绝缘体之间的半导体材料，例如，为多晶硅材料制成。第一可导电层131可以具有相对的第一表面1311和第二表面1312。
绝缘层132可以为由绝缘材料制成，绝缘层132则可以覆盖在第一可导电层131的表面上并将第一可导电层131的表面至少部分的覆盖。于本实施例中，绝缘层132是用于保证第一可导电层131和漏极层120之间需要具有绝缘介质来保证电容的形成，可选的，绝缘层132可以采用将第一可导电层131的表面部分覆盖的方式。在第一可导电层131的第一表面1311朝向漏极的方式下，绝缘层132则不用覆盖第一可导电层131的第二表面1312，而可以覆盖第一可导电层131的第一表面1311上并将第一表面1311完全的覆盖。另外，绝缘层132不仅覆盖第一表面1311，且绝缘层132覆盖在第一端面101的第一部分1011上，即绝缘层132也覆盖在第一凹槽103内，并将该第一凹槽103的内壁完全覆盖。
另外，在本实施例中，绝缘层132的厚度可以为第一凹槽103深度的1/10左右。在此比例下，后续第一可导电层131、绝缘层132和漏极层120所形成的电容可以具有较佳的性能。
也如图1所示，源极层140包括：第一源极有源层141和第二源极有源层142。第一源极有源层141和第二源极有源层142均可以为由第二N型半导体材料制成的矩形块状结构，即第一源极有源层141和第二源极有源层142均可以为掺入少量杂质硼元素(或铟元素)的硅晶体(或锗晶体)制成的矩形块状结构，但并不作为对本实施例的限定。且为保证超结场效应管的正常使用性能，第二N型半导体材料的浓度应当大于第一N型半导体材料的浓度。
本实施例中，第一源极有源层141嵌入到第二凹槽104并将第二凹槽104完全的覆盖，第一源极有源层141还与栅极层150连接，以使第一源极有源层141在第一P型半导体层112内形成一沟道区，保证超结场效应管的正常工作。第二源极有源层142嵌入到第三凹槽105并将第三凹槽105完全的覆盖，第二源极有源层142也还与栅极层150连接，以使第二源极有源层142在第二P型半导体层113内形成另一沟道区，也保证超结场效应管的正常工作。且也保证超结场效应管的工作性能，第一源极有源层141和第二源极有源层142不与绝缘层132接触，第一源极有源层141和第二源极有源层142均通过栅极层150与绝缘层132形成隔离。
栅极层150覆盖在绝缘补偿层130和源极层140上，且栅极层150中的导电材料将源极层140与第一可导电层131连接，基于此，绝缘补偿层130则可以使源极层140和栅极层150分别与漏极层120之间形成的补偿电容。
具体的，栅极层150可以包括：栅极氧化层151、第二可导电层152、绝缘介质层153和导电材料层154。
栅极氧化层151可以为由绝缘材料制成的矩形状结构，但并不作为对本实施例的限定。栅极氧化层151可以覆盖该第一可导电层131的第二表面1312上并将该第二表面1312完全的覆盖。为保证超结场效应管的正常工作，栅极氧化层151的边缘还分别与第一源极有源层141和第二源极有源层142接触。
第二可导电层152可以为由导电性介于导体和绝缘体之间的半导体材料，例如，为多晶硅材料制成。第二可导电层152的形状和尺寸可以与栅极氧化层151匹配，这样第二可导电层152就可以覆盖在栅极氧化层151上并将栅极氧化层151完全覆盖，以使第二可导电层152和栅极氧化层151沿轴线方向并列设置。
绝缘介质层153可以为由与绝缘层132相同的绝缘材料制成，绝缘介质层153可以为呈凹块状结构，这样绝缘介质层153就能够同过自身的凹块状将第二可导电层152覆盖且形成套设栅极氧化层151和第二可导电层152。
导电材料层154可以为由导电的金属材料制成的凹块状结构，这样导电材料层154在与源极层140连接的同时，导电材料层154通过自身的凹槽还绝缘介质层153套设。另外，导电材料层154的凹槽内还具有朝向靠近第二端面102的方向延伸突出部分1541，该突出部分1541依次贯穿绝缘介质层153和栅极氧化层151并与第一可导电层131的第二表面1312连接。故由于导电材料层154的导电作用，栅极层150中的导电材料将源极层140与第一可导电层131连接，即为源极层140通过导电材料层154与第一可导电层131形成电连接。
请参阅图1和图2，在本实施例提供的一种超结场效应管中，该超结场效应管的工作原理为：
在当超结场效应管由导通改变至关断时，超结场效应管由于PN节结处空间电场内的空间电荷量小，且空间电荷量变化量也小，这样源极层140与漏极层120之间的电压值就会快速上升。但由于绝缘补偿层130基于导电材料层154与源极层140形成电连接，故第一可导电层131和绝缘层132与漏极层120构成的补偿电容就可以使得源极层140和漏极层120之间等效形成增大源极层140和漏极层120之间电容值的容阻吸收电路A。该容阻吸收电路A就可以对快速上升的电压产生吸收作用，因而避免了源极层140与漏极层120之间的电压值的快速上升。与此同时，由于第一可导电层131和绝缘层132与漏极层120构成的补偿电容位于栅极层150和漏极层120之间，故该补偿电容还可以使得栅极层150和漏极层120之间等效形成增大栅极层150和漏极层120之间电容值的容阻吸收电路B。容阻吸收电路B对电压变化的吸收作用，使得在即使栅极层150和漏极层120之间电压变化的情况下，变化的电压也不会反馈到栅极层150，从而保证了超结场效应管在关断时栅极层150电压的稳定，避免了栅极层150由于电压波动而产生电磁干扰，提高了整个电路的稳定性。
第二实施例
请参阅图1、以及图3至图6，本申请实施例提供了一种超结场效应管的制造方法，该超结场效应管的制造方法用于超结场效应管，超结场效应管的制造方法包括：步骤S100、步骤S200、步骤S300、步骤S400和步骤S500。
步骤S100：形成覆盖漏极层的N型半导体层。
先在漏极层120的衬底层121上生长一层N型半导体层111，该N型半导体层111具备相对的第三端面1111和第四端面1112，第三端面1111和第四端面1112之间的厚度可根据器件的耐压需求进行设置，例如，需要600V耐压，则第三端面1111和第四端面1112之间的厚度可以为46um。
步骤S200：在所述N型半导体层的周面上对称形成第一P型半导体层和第二P型半导体层，其中，所述第一P型半导体层、所述第二P型半导体层和所述N型半导体层构成PN结型半导体层，所述PN结型半导体层具有相对的第一端面和第二端面。
利用光刻工艺定义出N型半导体层111的周面上需要外延生长出第一P型半导体层112和第二P型半导体层113的区域，并采用干法腐蚀工艺使得N型半导体层111的周面上外延生长出第一P型半导体层112和第二P型半导体层113，其中，干法腐蚀深度应当根据器件的耐压需求进行设置，例如，需要600V耐压，则干法腐蚀深度可以为40um。接着，再采用CMP工艺进行表面掩没，以使N型半导体层111的表面能够从第一P型半导体层112和第二P型半导体层113上均露出来，从使得第一P型半导体层112、第二P型半导体层113和N型半导体层111构成PN结型半导体层110。此时PN结型半导体层110具有相对的第一端面101和第二端面102。
步骤S300：形成覆盖所述第一端面的第一部分的绝缘层，以及形成覆盖所述绝缘层的第一可导电层，其中，所述绝缘层和所述第一可导电层构成绝缘补偿层。
基于生成PN结型半导体层110，过光刻工艺定义出需要形成第一凹槽103的第一部分1011。然后，干法腐蚀工艺使得第一端面101上的第一部分1011形成第一凹槽103。且第一凹槽103的深度略深于后续形成的第二凹槽104和第三凹槽105。再采用热氧化或者化学气相沉积方式在第一凹槽103内形成绝缘层132。其中，绝缘层132的厚度大于为第一凹槽103的深度的1/10。之后，再将第一可导电层131沉积覆盖到绝缘层132上。
步骤S400：形成覆盖所述第二部分的源极层。
过光刻工艺，定义出第一端面101的第二部分1012上的第一区域1012a了需要形成第二凹槽104的区域，以及定义出第一端面101的第二部分1012上的第二区域1012b了需要形成第三凹槽105的区域。再采用干法腐蚀工艺，使得第一区域1012a内形成第二凹槽104，以及使得第二区域1012b内形成第三凹槽105，并在第二凹槽104内生长出第一源极有源层141，以及在第三凹槽105内生长出第二源极有源层142。通过干法腐蚀工艺除去多余的第一源极有源层141和第二源极有源层142，剩余的第一源极有源层141和第二源极有源层142则构成了源极层140。接着，再采用湿法腐蚀除去多余绝缘层132，即此时，剩下的绝缘层132和第一可导电层131构成绝缘补偿层130。
步骤S500：形成覆盖所述源极层和所述绝缘补偿层的栅极层，其中，所述栅极层中的导电材料将所述源极层与所述第一可导电层连接。
基于生成PN结型半导体层110，过光刻定义场效应管的沟道区域，即在第一P型半导体层112内注入剂量视所需达到的阈值电压来决定的掺杂杂质，以及在第二P型半导体层113内注入剂量视所需达到的阈值电压来决定的掺杂杂质，并进行高温退火推结，形成第一沟道区域和第二沟道区域。其中，掺杂杂质可以为浓度较高的第二N型半导体材料。
之后，PN结型半导体层110的第一端面101上生长形成厚度跨度为800A至1000A的栅极氧化层151，然后利用光刻工艺在栅极氧化层151定义出沉积第二可导电层152的区域，并再沉积出第二可导电层152后使用干法腐蚀工艺蚀刻多余的第二可导电层152，最后在中心区域残留的本实施例所需要的第二可导电层152。通过光刻工艺定义出第一源极有源层141上的有源区和第二源极有源层142的有源区，并采用光刻工艺在有源区内掺杂剂量约为5e15CM-2至1e16CM-2之间杂质。
接着，在第二可导电层152上沉积出绝缘介质层153，并通过光刻在绝缘介质层153的中心区域上开孔，该开孔依次贯穿绝缘介质层153和栅极氧化层151。然后，再在绝缘介质层153上沉积导电材料层154，以使导电材料层154将开孔填充。最后，将漏极层120研磨至所需厚度，并沉积金属形成漏极电极层122。
综上所述，本申请实施例提供了一种超结场效应管及超结场效应管的制造方法，超结场效应管包括：PN结型半导体层，PN结型半导体层具有相对的第一端面和第二端面。漏极层，漏极层覆盖在第二端面上。绝缘补偿层，绝缘补偿层包括第一可导电层和将第一可导电层至少部分覆盖的绝缘层，绝缘层覆盖在第一端面的第一部分上。源极层，源极层覆盖在第一端面的第二部分上。栅极层，栅极层覆盖在绝缘补偿层和源极层上，栅极层中的导电材料将源极层与第一可导电层连接；其中，绝缘补偿层用于使源极层和栅极层分别与漏极层之间形成的补偿电容。
通过将绝缘补偿层和源极层分别的覆盖在PN结型半导体层的第二端面上，那么绝缘补偿层的第一可导电层和绝缘层就与漏极层构成了补偿电容。而通过栅极层中的导电材料将源极层与绝缘补偿层内的第一可导电层连接，则使得该补偿电容等效的形成在源极层和漏极层之间，并也等效形成在栅极层和漏极层之间。继而该补偿电容使得源极层和栅极层分别与漏极层之间的电容值均增大。因此，在超结场效应管在关断时，源极层与漏极层之间的电容值增大则使得源极层与漏极层之间的电压值不会发生快速变化，且栅极层与漏极层之间的电容值增大则也使得即使电压值变化也不会反馈到栅极层，从而保证了超结场效应管在关断时栅极层电压的稳定，避免了栅极层由于电压波动而产生电磁干扰，提高了整个电路的稳定性。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种超结场效应管，其特征在于，包括：
PN结型半导体层，所述PN结型半导体层具有相对的第一端面和第二端面；
漏极层，所述漏极层覆盖在所述第二端面上；
绝缘补偿层，所述绝缘补偿层包括第一可导电层和将所述第一可导电层至少部分覆盖的绝缘层，所述绝缘层覆盖在所述第一端面的第一部分上；
源极层，所述源极层覆盖在所述第一端面的第二部分上；
栅极层，所述栅极层覆盖在所述绝缘补偿层和所述源极层上，所述栅极层中的导电材料将所述源极层与所述第一可导电层连接；
其中，所述绝缘补偿层用于使所述源极层和所述栅极层分别与所述漏极层之间形成的补偿电容。
2.根据权利要求1所述的超结场效应管，其特征在于，
所述第一可导电层具有相对的第一表面和第二表面，所述绝缘层将所述第一表面覆盖，所述导电材料将所述源极层与所述第二表面连接。
3.根据权利要求2所述的超结场效应管，其特征在于，
所述第一部分位于所述第一端面上的中心位置处，所述第一部分朝靠近所述第二端面的方向凹陷形成第一凹槽，所述绝缘层覆盖在所述第一凹槽内。
4.根据权利要求3所述的超结场效应管，其特征在于，
所述绝缘层的厚度为所述第一凹槽深度的1/10。
5.根据权利要求3所述的超结场效应管，其特征在于，所述栅极层包括：
栅极氧化层，所述栅极氧化层将所述第二表面覆盖；
第二可导电层，所述第二可导电层将所述栅极氧化层覆盖；
绝缘介质层，所述绝缘介质层将所述第二可导电层覆盖，且形成套设所述栅极氧化层和所述第二可导电层；
导电材料层，所述导电材料层与所述源极层连接并将绝缘介质层套设，所述导电材料层中具有突出部分，所述突出部分朝向靠近所述第二端面的方向延伸，突出部分依次贯穿所述绝缘介质层和所述栅极氧化层并与所述第一可导电层连接。
6.根据权利要求5所述的超结场效应管，其特征在于，PN结型半导体层包括：
第一P型半导体层；
第二P型半导体层；
N型半导体层，所述N型半导体层的轴线的方向为所述第一端面指向所述第二端面的方向；
其中，所述第一P型半导体层和所述第二P型半导体层均沿所述轴线对称设置于所述N型半导体层的周面。
7.根据权利要求6所述的超结场效应管，其特征在于，所述漏极层包括：
衬底层，所述衬底层覆盖在所述第二端面上；
漏极电极层，所述漏极电极层覆盖在所述衬底层上。
8.根据权利要求7所述的超结场效应管，其特征在于，
所述第一部分将所述第一端面上的所述第二部分分割为第一区域和第二区域，所述第一区域上位于所述第一P型半导体层的区域朝靠近所述第二端面的方向凹陷形成第二凹槽，所述第二区域上位于所述第二P型半导体层的区域朝靠近所述第二端面的方向凹陷形成第三凹槽；
所述源极层包括：覆盖所述第二凹槽的第一源极有源层，以及覆盖所述第三凹槽的第二源极有源层。
9.根据权利要求8所述的超结场效应管，其特征在于，
所述第一源极有源层和所述第二源极有源层不与所述绝缘层接触。
10.一种超结场效应管的制造方法，其特征在于，用于制造权利要求1-9任一项所述的超结场效应管，所述方法包括：
形成覆盖漏极层的N型半导体层；
在所述N型半导体层的周面上对称形成第一P型半导体层和第二P型半导体层，其中，所述第一P型半导体层、所述第二P型半导体层和所述N型半导体层构成PN结型半导体层，所述PN结型半导体层具有相对的第一端面和第二端面；
形成覆盖所述第一端面的第一部分的绝缘层，以及形成覆盖所述绝缘层的第一可导电层，其中，所述绝缘层和所述第一可导电层构成绝缘补偿层；
形成覆盖所述第二部分的源极层；
形成覆盖所述源极层和所述绝缘补偿层的栅极层，其中，所述栅极层中的导电材料将所述源极层与所述第一可导电层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810673389.4A CN108565289A (zh) | 2018-06-26 | 2018-06-26 | 超结场效应管及超结场效应管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810673389.4A CN108565289A (zh) | 2018-06-26 | 2018-06-26 | 超结场效应管及超结场效应管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108565289A true CN108565289A (zh) | 2018-09-21 |
Family
ID=63554706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810673389.4A Pending CN108565289A (zh) | 2018-06-26 | 2018-06-26 | 超结场效应管及超结场效应管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108565289A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171585A (zh) * | 2022-02-10 | 2022-03-11 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片和电路 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991011826A1 (en) * | 1990-02-01 | 1991-08-08 | Quigg Fred L | Mosfet structure having reduced gate capacitance and method of forming same |
| EP1096573A2 (en) * | 1999-10-27 | 2001-05-02 | Intersil Corporation | Technique for minimizing gate charge and gate to drain capacitance in power MOS devices such as DMOS, IGBTs and MOSFETs |
| CN1645624A (zh) * | 2003-12-22 | 2005-07-27 | 半导体元件工业有限责任公司 | 具有低栅极电荷和低导通电阻的半导体器件及其制造方法 |
| CN1808708A (zh) * | 2004-09-16 | 2006-07-26 | 半导体元件工业有限责任公司 | 一种形成低电容半导体器件的方法及其结构 |
| US20060249785A1 (en) * | 2005-05-09 | 2006-11-09 | Alpha And Omega Semiconductor, Ltd | Power MOSFET device structure for high frequency applications |
| US20070045727A1 (en) * | 2005-08-25 | 2007-03-01 | Masaki Shiraishi | DMOSFET and planar type MOSFET |
| US20100219468A1 (en) * | 2008-12-01 | 2010-09-02 | Maxpower Semiconductor Inc. | Power device structures and methods |
| CN101931005A (zh) * | 2009-06-24 | 2010-12-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法和使用它的电源装置 |
| JP2012209330A (ja) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | 半導体装置 |
| CN104393029A (zh) * | 2014-11-03 | 2015-03-04 | 吉林华微电子股份有限公司 | 低输入电容功率半导体场效应晶体管及其自对准制作方法 |
| US20150206968A1 (en) * | 2014-01-21 | 2015-07-23 | Stmicroelectronics S.R.L. | Power ldmos semiconductor device with reduced on-resistance and manufacturing method thereof |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN105161540A (zh) * | 2015-09-15 | 2015-12-16 | 电子科技大学 | 一种具有低米勒电容的vdmos器件结构及其制备方法 |
| JP2016115886A (ja) * | 2014-12-17 | 2016-06-23 | 三菱電機株式会社 | 半導体装置 |
| US20160300913A1 (en) * | 2015-04-08 | 2016-10-13 | Infineon Technologies Austria Ag | Field Plate Trench Semiconductor Device with Planar Gate |
| US20170207302A1 (en) * | 2016-01-15 | 2017-07-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN107946357A (zh) * | 2017-12-27 | 2018-04-20 | 江苏中科君芯科技有限公司 | 具有低米勒电容的igbt器件 |
| CN208271907U (zh) * | 2018-06-26 | 2018-12-21 | 南京方旭智芯微电子科技有限公司 | 超结场效应管 |
-
2018
- 2018-06-26 CN CN201810673389.4A patent/CN108565289A/zh active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991011826A1 (en) * | 1990-02-01 | 1991-08-08 | Quigg Fred L | Mosfet structure having reduced gate capacitance and method of forming same |
| EP1096573A2 (en) * | 1999-10-27 | 2001-05-02 | Intersil Corporation | Technique for minimizing gate charge and gate to drain capacitance in power MOS devices such as DMOS, IGBTs and MOSFETs |
| CN1645624A (zh) * | 2003-12-22 | 2005-07-27 | 半导体元件工业有限责任公司 | 具有低栅极电荷和低导通电阻的半导体器件及其制造方法 |
| CN1808708A (zh) * | 2004-09-16 | 2006-07-26 | 半导体元件工业有限责任公司 | 一种形成低电容半导体器件的方法及其结构 |
| US20060249785A1 (en) * | 2005-05-09 | 2006-11-09 | Alpha And Omega Semiconductor, Ltd | Power MOSFET device structure for high frequency applications |
| US20070045727A1 (en) * | 2005-08-25 | 2007-03-01 | Masaki Shiraishi | DMOSFET and planar type MOSFET |
| US20100219468A1 (en) * | 2008-12-01 | 2010-09-02 | Maxpower Semiconductor Inc. | Power device structures and methods |
| CN101931005A (zh) * | 2009-06-24 | 2010-12-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法和使用它的电源装置 |
| JP2012209330A (ja) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | 半導体装置 |
| US20150206968A1 (en) * | 2014-01-21 | 2015-07-23 | Stmicroelectronics S.R.L. | Power ldmos semiconductor device with reduced on-resistance and manufacturing method thereof |
| CN104393029A (zh) * | 2014-11-03 | 2015-03-04 | 吉林华微电子股份有限公司 | 低输入电容功率半导体场效应晶体管及其自对准制作方法 |
| JP2016115886A (ja) * | 2014-12-17 | 2016-06-23 | 三菱電機株式会社 | 半導体装置 |
| US20160300913A1 (en) * | 2015-04-08 | 2016-10-13 | Infineon Technologies Austria Ag | Field Plate Trench Semiconductor Device with Planar Gate |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN105161540A (zh) * | 2015-09-15 | 2015-12-16 | 电子科技大学 | 一种具有低米勒电容的vdmos器件结构及其制备方法 |
| US20170207302A1 (en) * | 2016-01-15 | 2017-07-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN107946357A (zh) * | 2017-12-27 | 2018-04-20 | 江苏中科君芯科技有限公司 | 具有低米勒电容的igbt器件 |
| CN208271907U (zh) * | 2018-06-26 | 2018-12-21 | 南京方旭智芯微电子科技有限公司 | 超结场效应管 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171585A (zh) * | 2022-02-10 | 2022-03-11 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片和电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102468337B (zh) | 半导体器件 | |
| CN105261628B (zh) | 具有垂直沟道的半导体集成电路器件及其制造方法 | |
| CN110506333A (zh) | 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法 | |
| TW201445694A (zh) | 具有抗熔絲配置之電晶體設備及其形成方法 | |
| WO2019103135A1 (ja) | 半導体装置 | |
| TWI492310B (zh) | 溝槽蕭特基位障二極體及其製造方法 | |
| CN100573910C (zh) | 半导体器件及其制造方法 | |
| CN106537602A (zh) | 开关元件 | |
| CN110299411A (zh) | 半导体装置 | |
| CN102779756B (zh) | 半导体功率装置的制作方法 | |
| CN109390393A (zh) | 具有厚沟槽底部氧化物的mosfet器件 | |
| CN106449750A (zh) | 半导体装置 | |
| CN103187301B (zh) | 具有超级接口的沟槽型功率晶体管组件及其制作方法 | |
| CN208271907U (zh) | 超结场效应管 | |
| JPH0332234B2 (zh) | ||
| CN108565289A (zh) | 超结场效应管及超结场效应管的制造方法 | |
| US9059404B2 (en) | Resistive memory with a stabilizer | |
| CN103035668A (zh) | 横向堆叠超级接面功率半导体装置 | |
| CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
| KR20070105710A (ko) | 모스 커패시터 및 그 제조 방법 | |
| CN104425628B (zh) | 半导体功率元件及其半导体结构 | |
| CN114335182A (zh) | 嵌入式闪存、半导体器件结构及其制备方法 | |
| CN209461470U (zh) | Mosfet 终端结构 | |
| CN207676910U (zh) | 超结场效应管 | |
| CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |