CN1085413C - 半导体器件及其制造方法 - Google Patents

Abstract

一种半导体器件，它包括在半导体衬底上形成的多个晶体管和连接到这些晶体管中的至少一个的金属互连层，其中金属互连层包括单层或多层，单层或多层中的至少一层由铜或铜合金形成，并整个地或部分地通过阻挡层连接到至少一个晶体管上，以及通过在金属互连层形成之后进行选择性离子注入来控制至少一个晶体管的阈电压。

Description

半导体器件及其制造方法

本发明涉及半导体器件及其制造方法，更具体地说，涉及起只读存储器(ROM)作用的半导体器件及其制造方法。

目前大规模生产的掩模ROM器件具有图7所示的结构。这样的掩模ROM器件具有外围电路区和存储单元区。

在存储单元区，每个由n⁺多晶硅薄膜8和WSi薄膜形成的栅极9设置在硅衬底1内形成的P型阱3上。沟道截断扩散层(P型)20设置在与栅极9平行的位置上，以便将栅极9彼此绝缘，以形成多个存储单元晶体管A，B和C(Cell Tr.A，B和C)。在图7中，存储单元B和C各存储LOW(逻辑低电平)状态。在存储单元晶体管B和C的栅极9下面的沟道区中不设专门的杂质扩散层，只含为形成P型阱3而注入的杂质。晶体管A储存HIGH(逻辑高电平)状态。在存储单元晶体管A栅极9下面的沟道区内设置ROM写入扩散层(P型)21。在存储单元晶体管A，B和C的上面作为层间绝缘层设置BPSG(硼磷硅玻璃)薄膜10。在BPSG薄膜10的上面设置由AlCu层53和TiN或TiN/Ti薄膜54的分层薄膜形成的金属互连层，而TiN或TiN/Ti层夹于其间。钝化薄膜15设置在金属互连层的上面。

在外围电路区，P型阱3，N型阱4和器件绝缘区2均设置在硅衬底1内。在P型阱3，N型阱4上分别设置由n⁺多晶硅薄膜8和WSi薄膜7构成的栅极9，中间插入栅极氧化物薄膜17。N型扩散层5(NMOS晶体管13的源/漏区)设置在P型阱3内栅极9的左侧和右侧，而P型扩散层6(PMOS晶体管14的源/漏区)设置在N型阱4内栅极9的左侧和右侧。BPSG薄膜覆盖在栅极9的上面。延伸到N型扩散层5和P型扩散层6的接触孔11设置在BPSG薄膜10内N型扩散层5和P型扩散层6的上面。接触塞在接触孔内用钨薄膜51形成，中间插入TiN/Ti薄膜50。作为存储单元区的金属互连层，在BPSG薄膜10的上面设置由AlCu层53和TiN或TiN/Ti层55的分层薄膜形成的第一层金属互连层，TiN或TiN/Ti层54夹在中间。钝化薄膜15设置在金属互连层的上面。

在用来制造具有上述结构的器件的工艺中，一般都在形成栅极之后用离子注入法实现ROM写入扩散层的形成，接着形成BPSG薄膜10，并通过退火激活扩散层。因此，器件的制造过程(后栅法)要求许多步骤，其中至少包括BPSG薄膜形成、退火、形成和填充接触孔，并在ROM写入后形成金属互连层，因此从ROM客户订单到发货需要的生产周期长。

在金属互连层使用铝基材料，而ROM写入在金属互连层形成后用离子注入法实现的地方，退火必须在离子注入后在不高于500℃的温度下进行。因此，退火不能在高的温度下进行，使得活化率降低。

为了缩短生产周期，例如，未经审查的日本专利公告No.5-121697(1993)提出一种方法，其中，在形成金属互连层之后进行用于ROM写入扩散的离子注入。

按照这种方法，在硅衬底61上形成栅极62(图8(a))，然后，在衬底61内形成源/漏区63(图8(b))。

随后，在所得的衬底上形成层间绝缘薄膜64，并且，在层间层间绝缘薄膜内形成接触孔。然后，在包括接触孔的层间绝缘薄膜64上形成高熔点金属(例如，作为导电材料的硅化物或多晶硅化物(polycide)具有不低于900℃的熔点)的金属互连层65。在金属互连层65上形成保护薄膜66(图8(c))。

然后，在所得衬底上形成ROM写入用的抗蚀剂掩模67，并借助于抗蚀剂掩模67进行离子注入(图8(d))。

另外，未经审查的日本专利公告No.6-151779(1994)提出一种方法，它包括以下步骤：在硅衬底上形成栅极和源/漏区；在所得衬底上形成层间绝缘薄膜；形成接触孔；用TiW薄膜、TiN薄膜、TiN/Ti分层薄膜、W薄膜或WSi薄膜填充接触孔；进行用于ROM写入的离子注入，并进行用于激活所注入的离子的退火；以及形成铝基材料金属互连层。

按照上述两种工艺，ROM写入用的离子注入和活化用的退火都在形成金属互连层之后或之中进行的。但是，在实践中，不可能形成具有低电阻和高熔点，并能经受活化退火而同时维持优异的接触性能的金属互连层。因此，这些工艺尚未得到实际应用。这里的接触性能指的是金属互连层与N型扩散层或P型扩散层(源/漏区)和栅极的接触电阻和对于N型扩散层或P型扩散层的结漏电性能。

未经审查的日本专利公告No.5-121697(1993)所公开的由硅化物或多晶硅化物所形成的互连的电阻，与先有技术的铝基材料相比高一、两个数量级。因此，难以通过只用硅化物或多晶硅化物的互连而同时在互连层与N型扩散层(源/漏区)之间和在互连层与P型扩散层(源/漏区)之间形成低电阻接触。在只用高熔点金属形成金属互连层的地方，退火时金属与硅反应，使之难以维持优异的接触性能。

在未经审查的日本专利公告No.6-151779(1994)公开的工艺中，用于ROM写入的离子注入和退火是在TiW薄膜等形成之后进行的，然后，为了降低互连电阻最后处理铝基互连。因此，ROM写入不是在互连处理之后进行的。

本发明提供一种半导体器件，它包括在半导体衬底上形成的多个晶体管和连接到这些晶体管中的至少一个的金属互连层，其中金属互连层包括单层或多层，单层或多层中的至少一层由铜或铜合金形成，并整个地或部分地通过阻挡层连接到至少一个晶体管上，在金属互连层形成之后通过选择性离子注入控制至少一个晶体管的阈电压。

本发明还提供一种半导体器件的制造方法，它包括以下步骤：(i)在半导体衬底上形成多个晶体管；(ii)在包括该晶体管的所得衬底上形成绝缘薄膜，然后在绝缘薄膜的要求的区域内形成接触孔和互连槽；(iii)在接触孔和连接槽中形成阻挡层，然后用铜或铜合金填充接触孔和连接槽，以便在阻挡层上形成金属互连层；(iv)在所述多个晶体管中的至少一个中进行选择性离子注入，以控制其阈电压；以及(v)对所得衬底进行退火以便活化。

这样，本发明提供一种半导体器件及其制造方法，其中ROM写入用的离子注入和活化退火，都可以在形成其电阻可与铝基连接相比美的金属互连层之后进行，因此缩短从ROM订单到发货的生产周期。

图1是示意剖面图，举例说明按照本发明的半导体器件的掩模ROM的一个实例；

图2是示意剖面图，举例说明按照本发明的掩模ROM的金属互连层的一个实例的主要部分；

图3是示意剖面图，举例说明按照本发明的掩模ROM的金属互连层的另一个实例的主要部分；

图4是示意剖面图，举例说明按照本发明的掩模ROM的金属互连层的再一个实例的主要部分；

图5是示意剖面图，举例说明按照本发明的掩模ROM的金属互连层的另一个实例的主要部分；

图6是示意剖面图，举例说明按照本发明的半导体器件的掩模ROM的另一个实例；

图7是示意剖面图，举例说明先有技术的掩模ROM的结构；

图8(a)至8(d)是剖面图，举例说明另一种先有技术掩模ROM的制造过程；

本发明的半导体器件包括在半导体衬底上形成的多个晶体管和连接一个或多个晶体管的金属互连层。通过在形成金属互连层之后进行的选择性离子注入来控制至少一个晶体管的阈电压。本发明的半导体器件可以用于，例如，掩模ROM、其中包括掩模ROM的微处理器和其他逻辑器件。对本发明所用的半导体衬底并无限制，但是，最好是硅衬底。

每个晶体管都包括在半导体衬底上形成的栅极和源/漏区。例如，在掩模ROM的情况下，晶体管可以是在外围电路区形成的晶体管，或者的存储单元区中形成的晶体管。在形成金属互连层后，一般都对存储单元区中至少一个晶体管进行离子注入以控制其阈电压。利用传统的淀积法形成单层的多晶硅层栅极，或者层叠的高熔点金属硅化物或多晶硅化物层栅极。源/漏区可用已知的方法形成，并且，可以在源/漏区表面上形成高熔点金属硅化物层。在预先形成硅化物层的地方，如后所述，可以降低与金属互连层的接触电阻。

金属互连层可以直接地或间接地，例如，通过诸如金属或多晶硅等导电层、通过后述的阻挡层或者通过各种元件中的任何一种连接到晶体管的栅极和源/漏区。本发明的金属互连层是单层或具有两层或多层的多层。该单层或多层中的至少一层是由铜或铜合金形成的。金属互连层一般通过在诸如层间绝缘薄膜等绝缘薄膜内形成的接触孔连接到晶体管。例如，金属互连层包括通过填充接触孔而形成的接触部分(接触塞)和在绝缘薄膜上形成的具有要求形状的互连部分。不是接触部分就是互连部分，例如，仅仅互连部分由铜或铜合金形成，或者，接触部分和互连部分两者都由铜或铜合金层和诸如用作阻挡层的导电层形成的分层薄膜构成。当只有互连部分由铜或铜合金形成时，接触部分可以用诸如一般用作接触塞的钨等材料形成。专门的铜合金的例子包括铝铜合金、铜锌(Sn)合金和铜锆(Zr)合金。金属互连层的厚度并无特别规定，但可以是一般金属互连层的厚度，例如，约1,000A(埃)至约5,000A。铜合金的比电阻为1.7μΩcm至2.3μΩcm，比铝合金的(2.7μΩcm至3.3μΩcm)低，而熔点较高。因此，铜合金的金属互连层即使厚度只有铝合金金属互连层的60％至70％，其互连电阻也可以与铝合金互连层的相当。在掩模ROM的情况下，存储单元区和外围电路区的金属互连层最好在同一步骤完成，但是，也可以在不同的步骤中用不同的材料形成。

在本发明的半导体器件中，金属互连层整个地或部分地通过阻挡层连接到晶体管上。因为在许多情况下金属互连层连接到晶体管的源/漏区和/或栅极的表面，所以，这些连接部分的一些或全部最好和阻挡层一起形成。阻挡层的材料和结构不作具体限定，但阻挡层最好利用一般用作势垒金属的材料形成。阻挡层的实例包括钛化合物、钽化合物、钨化合物，包括它们的氮化物，诸如TiN，TiNOC，TaC_xN_1-x(x＝0至1)及WN_x的单层或多层。另外，阻挡层可以用无定型材料，诸如TaC，TaN和TaNC等形成。在阻挡层用无定型材料形成的地方，在700℃至900℃的温度下退火的过程中硅与铜或铜合金互连层的反应可以受到抑制。对阻挡层的厚度不作具体限定，但可以是保证金属互连层具有适当互连电阻的一般阻挡层厚度。例如，阻挡层的厚度约50A至1,000A。阻挡层可以具有双层结构，诸如TiN/Ti，TiNOC/Ti，TaC_xN_1-x(X＝0至1)/Ti，WNx/Yi，TiN/Co，TaC_xN_1-x(X＝0至1)/Co，WNx/Co，TiN/Ni，TiNOC/Ni，TaC_xN_1-x(X＝0至1)/Ni或WNx/Ni，它具有易与硅反应的硅化物形成材料底层。但是，在这样的情况下，阻挡层的厚度应加以控制，以免对接触性能产生不良影响。在阻挡层的底层是用易与硅反应的硅化物形成材料形成的地方，所得硅化物层处于阻挡层与晶体管的源/漏区和/或栅极之间或阻挡层与其他多晶硅连接之间，使得金属互连层与源/漏区和/或栅极之间的接触电阻减小。在接触电阻影响不大的器件的情况下，不必形成硅化物形成材料的底层。

在制造本发明半导体器件的过程中，在步骤(i)中形成多个晶体管。如上所述，晶体管可以用传统的方法和传统的材料制造。利用易与硅反应的硅化物形成材料，用传统的方法在晶体管的栅极和/或源/漏区形成硅化物层。

在步骤(ii)，在所得的包括晶体管的衬底上形成绝缘薄膜，在绝缘薄膜要求的区域形成接触孔和互连槽。绝缘薄膜是诸如BPSG(硼磷硅玻璃)、PSG(磷硅玻璃)、NSG(非掺杂硅酸盐玻璃)、P-SiO2(等离子体化学汽相淀积二氧化硅)、SiN(氮化硅)单层或多层。接触孔的直径根据要制造的器件的尺寸等适当确定。接触孔最好用诸如光刻和蚀刻等已知的方法伸展到硅衬底(晶体管的源/漏区)的表面或栅极的表面上。互连槽应以包围某些或全部接触孔的形式形成。例如，首先形成包括不同材料层的双层绝缘薄膜，然后在绝缘薄膜的上层形成互连槽，在互连槽内在绝缘薄膜的要求区域形成接触孔。确定以后要形成的金属互连层的宽带和厚度的互连槽尺寸应这样控制，使得金属互连层具有要求的电阻。

在本发明中，可以把后面将要描述的步骤(ii)和(iii)结合成为单一的步骤。更具体地说，首先在绝缘薄膜内形成接触孔，当填充绝缘薄膜内接触孔时，形成阻挡层和金属互连层的接触部分。然后，在所得衬底上形成第二绝缘薄膜，在第二绝缘薄膜内形成互连槽。然后，在互连槽内形成阻挡层和金属互连层的互连部分。这样，互连部分和以前形成的接触部分连成一体，形成金属互连层。

在步骤(iii)，在接触孔和互连槽内形成具有要求厚度的阻挡层，然后用铜或铜合金填充接触孔和互连槽，在阻挡层上形成金属互连层。阻挡层可以用上述材料中的任何一种形成。阻挡层用诸如MOCVD(金属有机物化学汽相淀积)法、溅射法或气相淀积法等传统的方法形成。形成阻挡层之前，可以用易与硅反应的硅化物形成材料预先形成阻挡层的底层。在这种情况下，只在接触孔的底部形成硅化物层，使得硅化物层处在金属互连层与晶体管的连接部分之间。金属互连层用传统的方法形成。更具体地说，在包括接触孔和互连槽的绝缘薄膜的整个表面上形成铜或铜合金薄膜，以填充接触孔和互连槽，然后，用诸如CMP(化学机械抛光)法等蚀刻法清除互连槽以外的铜或铜合金薄膜部分。接触孔内和互连部分内的阻挡层的材料不一定要一样。类似地，接触部分内和互连部分内的金属互连层材料不一定相同，而可以适当选择不同的材料。就是说，只为形成接触部分内和互连部分内的阻挡层、只为形成接触部分内和互连部分内的金属互连层，或为形成接触部分内和互连部分内的阻挡层和为形成接触部分内和互连部分内的金属互连层的两者而采用不同的材料。

在步骤(iv)，对多个晶体管中被选用的一些晶体管进行杂质离子注入，以控制晶体管的阈电压。因为金属互连层是在前一步形成的，所以，杂质离子注入就要透过金属互连层进行。例如，用光刻法使掩模只在要进行阈电压控制的选定的晶体管上才有开孔。采用这样形成的掩模，最好将与源/漏区导电类型相反的离子通过金属互连层和/或栅极注入选定的晶体管的沟道区。杂质离子的剂量最好根据准备设置的阈电压适当控制，而注入能量需根据金属互连层、栅极、绝缘薄膜和掩模的厚度适当控制。

在步骤(v)，对所得衬底的杂质离子进行活化退火。适当确定温度和退火周期，使得保证杂质离子有足够活性。在本发明中，退火是在形成金属互连层之后进行的。因为金属互连层是用铜或铜合金形成的，所以不必像采用铝基材料那样将退火温度限制在比较低的水平。例如，可以在700℃至900℃的温度下退火约1秒至约45分钟。更具体地说，退火可以在750℃下进行30分钟或者在850℃下进行10秒。

下面将参照附图用本发明的实施例描述本发明的掩模ROM。

实施例1

本实施例的掩模ROM具有图1所示的结构。掩模ROM具有外围电路区(PC)和存储单元区(MC)。

在存储单元区，每个栅极9均由n⁺多晶硅薄膜8和WSi薄膜7形成，设置在硅衬底1内形成的P型阱3上。各沟道截断扩散层(P型)20设置在与各栅极9平行的位置上，以便将各栅极9彼此绝缘，从而形成多个存储单元晶体管A，B和C。存储单元晶体管B和C存储LOW状态。在存储单元晶体管B和C的栅极9下面的沟道区内，不专门设置杂质扩散层，仅含为形成P型阱3而注入的杂质。存储单元晶体管A存储HIGH状态。在存储单元晶体管A的栅极9下面的沟道区内设置ROM写入扩散层(P型)21。在存储单元晶体管A，B和C的上面设置BPSG薄膜10作为层间绝缘薄膜。在BPSG薄膜10上形成Ti薄膜31、以及作为阻挡层的TaC_xN_1-x薄膜30、铜薄膜32和钝化薄膜15。尽管没有显示，第一层金属互连层12包括Ti薄膜31、TaC_xN_1-x薄膜30和铜薄膜32，它直接连接到存储单元区形成的晶体管上。

在外围电路区，P型阱3、N型阱4和器件绝缘区2均设置在硅衬底1内。由n⁺多晶硅薄膜8和WSi薄膜7形成的栅极9分别设置在P型阱3和N型阱4上，中间夹着栅极氧化薄膜17。N型扩散层5(NMOS晶体管13的源/漏区)设置在P型阱3内栅极的右侧和左侧，而P型扩散层6(NMOS晶体管14的源/漏区)设置在N型阱4内栅极9的右侧和左侧。在栅极9上形成BPSG薄膜10。延伸到N型扩散区5和P型扩散区6的接触孔11，在N型扩散区5和P型扩散区6上BPSG薄膜10内形成。在BPSG薄膜10上覆盖P-SiO薄膜16，其中形成互连槽。互连槽在接触孔11的上面。接触孔11和互连槽内设置TaC_xN_1-x薄膜30，中间夹有Ti薄膜31，其上覆盖铜薄膜32，用来填充接触孔11和互连槽。这些薄膜构成第一金属互连层12，其接触部分和互连部分形成为一个整体。

本实施例的掩模ROM用下列方法制造。用已知的方法在外围电路区和存储单元区形成P型阱3和N型阱4。然后用已知方法形成栅极9、源/漏区5、沟道截断扩散层20、BPSG薄膜10(层间绝缘层)、P-SiO薄膜16、接触孔和互连槽。然后，同时填充接触孔11和形成金属互连层。

更具体地说，在P-SiO薄膜16内形成厚度500nm(毫微米)的互连槽。形成接触孔11，穿过BPSG薄膜10伸展到硅衬底1。

接着，在接触孔11和互连槽内和在存储单元区内BPSG薄膜10上形成60nm厚的Ti薄膜31和150nm厚的TaC_xN_1-x薄膜30。然后，所得衬底在650℃下退火15秒。然后，在所得衬底上形成600nm厚的铜薄膜32。

然后，用CMP法蚀刻清除互连槽以外的在P-SiO薄膜16上形成的的铜薄膜32、TaC_xN_1-x薄膜30、和Ti薄膜31。这样，仅在接触孔11和互连槽内形成第一金属互连层12。

在这个实施例中，金属互连层是由300nm厚的非合金铜薄膜32构成的。该金属互连层具有约70mΩ的表面电阻，可与铝基材料相比美。

TaC_xN_1-x薄膜与铜相比，一般具有优异的阻挡层性能，若其厚度为25nm，则能经受700℃下退火30分钟，和850℃下快速退火10秒。这些退火保证金属互连层形成后为ROM写入而注入的杂质离子(例如，硼)的足够的活性。阻挡层下面的Ti薄膜31与硅衬底1界面处的硅反应，形成硅化物层。这样，N型扩散层5、P型扩散层6和栅极9的接触电阻分别降低到100Ω，200Ω和30Ω(接触直径：400nm，深：1000nm)。

金属互连层12的第一层形成之后，将硼离子注入存储单元区存储单元晶体管A的沟道区，剂量2×10¹³cm^-2，注入能量约500keV(千电子伏)，然后，对所得衬底在约850℃下退火10秒。

采用以上述方法形成的掩模ROM器件制造了16-Mb(兆位)MROM-LSI(掩模ROM大规模集成电路)。这样制造的MROM-LSI的电性能可与具有大体上相同的设计的先有技术器件相比美。另外，按照本实施例的制造过程与先有技术制造过程相比，生产周期缩短了。

实施例2

本实施例的掩模ROM的结构与实施例1的大体相同，差别仅在于包括接触部分和互连部分的金属互连层。

如图2所示，在接触孔11和互连槽内设置TaC_xN_1-x薄膜30作为阻挡层，其上设置铜薄膜32，用来填充接触孔11和互连槽，从而形成包括接触部分和互连部分的金属互连层的第一层。

实施例3

本实施例的掩模ROM的结构与实施例1的大体相同，差别仅在于包括接触部分和互连部分的金属互连层。

如图3所示，在接触孔11和互连槽内设置TaC_xN_1-x薄膜30作为阻挡层，并有TiSi₂薄膜41夹于其间，其上设置铜薄膜32，用来填充接触孔11和互连槽，从而形成包括接触部分和互连部分的金属互连层的第一层。

实施例4

本实施例的掩模ROM的结构与实施例1的大体相同，差别仅在于包括接触部分和互连部分的金属互连层。

如图4所示，在接触孔11内设置TaC_xN_1-x薄膜30作为阻挡层，并有Ti或TiSi₂薄膜42夹于其间，其上设置铜薄膜32，用来填充接触孔11，从而形成接触部分。另外，在接触部分上面的互连槽内设置TaC_xN_1-x薄膜30作为阻挡层，其上设置铜薄膜32，用来填充互连槽，以形成互连部分。

实施例5

本实施例的掩模ROM的结构与实施例1的大体相同，差别仅在于包括接触部分和互连部分的金属互连层。

如图5所示，在接触孔11内设置TiN/Ti分层薄膜43，其上设置钨薄膜44，用来填充接触孔11，从而形成接触部分。应该指出，TiN层用作对钨薄膜44的阻挡层。另外，在接触部分上面的互连槽内设置TaC_xN_1-x薄膜30作为阻挡层，其上设置铜薄膜32，用来填充互连槽，从而形成互连部分。

在这个实施例中，铜薄膜31用作金属互连层的第一层，而TaC_xN_1-x薄膜30如同实施例1用作阻挡层。掩埋接触部分中的这种结构已为先有技术证实是有效的，并保证稳定的接触性能，因为铜形成的连接能够经受离子注入后的退火。既然接触部分的塞子是由钨薄膜形成的，故不必在接触孔底部将阻挡层淀积到较大的厚度，以增强阻挡性能。因此，与实施例1相比，阻挡层的厚度可以减小。这是因为钨与铜相比，对硅的反应性较低。

采用以上述方法形成的掩模ROM器件制造了16-Mb(兆位)MROM-LSI(掩模ROM大规模集成电路)。这样制造的MROM-LSI像实施例1的一样，具有优异的接触性能和电性能。另外，本制造过程保证获得高的生产率，与先有技术制造过程相比，缩短生产周期。

实施例6

本实施例的掩模ROM的结构与实施例1的大体相同，差别仅在于包括接触部分和互连部分以及衬底上的电极的金属互连层。

如图6所示，在接触孔11和互连槽内设置TaC_xN_1-x薄膜30作为阻挡层，其上设置铜薄膜32，用来填充接触孔11和互连槽，从而形成包括接触部分和互连部分的金属互连层的第一层。

另外，栅极9、N型扩散层5和P型扩散层6各在其上表面上具有用已知方法形成的Ti的硅化物层(以自调整方式形成TiSi₂薄膜)。

在这个实施例中，在TiSi₂薄膜上形成接触部分。因此，在接触孔内不形成Ti薄膜的情况下仍能减小接触电阻。

按照本发明，结合使用阻挡层和能够承受高温的金属互连层，使得在用经过修改以便在金属互连层形成之后能够通过离子注入法控制晶体管的阈电压的制造方法制造的半导体器件中，退火能在形成金属互连层之后在较高的温度下进行。所得半导体器件具有可与先有技术半导体器件相比美的接触性能和互连性能，并能得到实际应用。

既然ROM写入可以在金属互连层形成之后进行，所以生产周期可以从两个星期缩短到一个星期。

尽管本发明是用其实施例来详细描述的，应该明白，在不脱离后附的权利要求书所定义的本发明的精神和范围的情况下，可以作出各种变化和修改。

Claims (7)

1.一种半导体器件，它包括在半导体衬底上形成的多个晶体管和连接到这些晶体管中的至少一个的金属互连层，

所述金属互连层包括单层或多层，单层或多层中的至少一层由铜或铜合金形成，

其特征在于：所述金属互连层整个地或部分地通过阻挡层连接到至少一个晶体管上，以及通过在金属互连层形成之后进行选择性离子注入来控制至少一个晶体管的阈电压。

2.权利要求1的半导体器件，其特征在于：所述阻挡层包括钽化合物、钛化合物或钨化合物。

3.权利要求1的半导体器件，其特征在于：在所述阻挡层和至少一个晶体管之间形成硅化物层。

4.权利要求1的半导体器件，其特征在于：所述金属互连层具有接触部分和互连部分。

5.一种半导体器件的制造方法，其特征在于：包括以下步骤：

(i)在半导体衬底上形成多个晶体管；

(ii)在包括该晶体管的所得衬底上形成绝缘薄膜，然后在绝缘薄膜要求的区域内形成接触孔和连接槽；

(iii)在接触孔和连接槽中形成阻挡层，然后用铜或铜合金填充接触孔和连接槽，以便在阻挡层上形成金属互连层；

(iv)对多个晶体管中的至少一个进行选择性离子注入，以控制其阈电压；以及

(v)对所得衬底进行活化退火。

6.权利要求5的方法，其特征在于：所述硅化物层在步骤(ii)之后，步骤(iii)之前形成。

7.权利要求5的方法，其特征在于：所述阻挡层包括钽化合物、钛化合物或钨化合物。

Images