CN108474138A - 半导体晶圆的制造方法 - Google Patents

半导体晶圆的制造方法 Download PDF

Info

Publication number
CN108474138A
CN108474138A CN201680065719.0A CN201680065719A CN108474138A CN 108474138 A CN108474138 A CN 108474138A CN 201680065719 A CN201680065719 A CN 201680065719A CN 108474138 A CN108474138 A CN 108474138A
Authority
CN
China
Prior art keywords
epitaxial layer
sic substrate
protrusion
sic
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680065719.0A
Other languages
English (en)
Other versions
CN108474138B (zh
Inventor
金子忠昭
久津间保德
芦田晃嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kwansei Gakuin Educational Foundation filed Critical Kwansei Gakuin Educational Foundation
Publication of CN108474138A publication Critical patent/CN108474138A/zh
Application granted granted Critical
Publication of CN108474138B publication Critical patent/CN108474138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在第1工序中，在SiC基板(40)的表面形成凸部(42)并蚀刻该SiC基板(40)。在第2工序中，除去根据MSE法使SiC基板(40)的凸部(42)外延生长而在垂直(c轴)方向大幅地生长的包含螺旋位错的外延层(43a)的至少一部分。在第3工序中，通过在进行了第2工序的SiC基板(40)上再次进行MSE法，使得不包含螺旋位错的外延层(43)彼此在水平(a轴)方向生长而互相以分子层级连接，进而在SiC基板(40)的Si面或C面的全面生成1个大面积的单晶4H‑SiC的半导体晶圆(45)。

Description

半导体晶圆的制造方法
技术领域
本发明涉及一种使用SiC基板的半导体元件的制造方法。
背景技术
作为半导体材料，硅(Si)和砷化镓(GaAs)等早已为业界所熟知。近年来，随着半导体元件的利用领域迅速扩大，在高温环境等严酷的条件下使用的机会也随之增加。由此，实现能承受高温环境的半导体元件，对提高在广泛用途中的动作的可靠性及大量的信息处理·可控性来说，实属一项重要的课题。
作为一种耐热性优异的制造半导体元件的材料，碳化硅(SiC)备受瞩目。SiC不仅机械强度高并且抗辐射能力亦强。另外，SiC具有以下的特征：通过杂质的添加还能容易地进行电子和空穴的价电子控制，并且具有宽的禁带宽度(在4H型的单晶SiC中为3.2eV)。根据这种理由，作为一种能实现在所述现有的半导体材料中不能实现的耐高温性、耐高频性、高耐电压性、和高耐环境性的下一代的动力元件的材料，SiC备受期待。专利文献公开一种制造使用SiC的半导体材料的方法。
专利文献1公开一种通过将用于使晶种生长的生长炉内的温度均匀化，抑制SiC多晶的生成，进而制造优质的SiC半导体的方法。专利文献2公开一种通过在晶种上形成多个凹坑而制造缺陷少的优质SiC半导体的方法。
非专利文献1公开一种本案申请人开发的技术即亚稳态溶剂外延法(MSE法)。MSE法是溶液生长法的一种，其使用晶种基板、自由能比晶种基板高的原料基板、和Si熔液。通过对置配置晶种基板与原料基板，且以使Si熔液夹在其间的状态在真空下进行加热，能使单晶SiC在晶种基板的表面外延生长。在MSE法中，加热时不需要在单晶SiC的生长方向带有温度梯度，外延生长是根据以自由能差决定的浓度梯度而行进。另外，在MSE法中，不需要在晶种基板上形成偏离角(Off angle)。专利文献3公开了一种使用此MSE法来制造SiC半导体的方法。
现有技术文献
专利文献
专利文献1：日本特开2012-193055号公报
专利文献2：日本特开2012-176867号公报
专利文献3：日本特开2008-230946号公报
非专利文献
非专利文献1：Tadaaki Kaneko et al,“Metastable Solvent Epitaxy of SiC”Journal of Crystal GrowtH 310(2008)1815-1818
发明内容
发明所要解决的技术问题
顺便一提，使用SiC的半导体材料，是采用从由4H-SiC或6H-SiC的单晶SiC构成的晶锭切取的块体基板而被制造。此块体基板需要进行机械研磨等对表面进行平坦处理。然而，在机械研磨中，由于会产生次微米级的研磨损伤，因此以往在机械研磨之后通过进行化学机械研磨来除去该研磨损伤，以使基板更加平坦。
然后，根据MSE法等在基板的表面形成4H-SiC单晶的外延层，且以分子层级平坦处理基板表面，再注入离子以高温进行加热而使离子活化。然而，在使外延层生长的工序等中，有时会造成外延层表面的一部分显著地粗化。其结果可能降低半导体晶圆的良率。尤其是，随着为了制作半导体元件而使用的半导体晶圆的尺寸变大，会使半导体晶圆的一部分含有表面粗化的可能性增高。即便是在一部分存在表面粗化，亦不能充分地发挥作为半导体晶圆的性能。因此，在制造大尺寸的半导体晶圆上存在困难。
本案申请人经对此外延层的粗化进行分析的结果，查明了其中的原因正是由于产生在基板上的螺旋位错(screw dislocations)。在形成晶锭的工序中虽然通过设置温度梯度来进行加热而进行晶体生长,但因该晶体内的温度梯度的原因会在基板产生螺旋位错。若对存在螺旋位错的部分进行譬如MSE法，则螺旋位错会传播至外延层的表面，由此产生表面粗化。
本发明是鉴于以上的情状而完成，其主要目的，在于提供一种在使用MSE法使外延层生长的半导体晶圆的制造方法中，制造几乎不包含晶体缺陷的大尺寸的半导体晶圆的方法。
解决课题所采用的技术方案及效果
本发明所要解决的问题，诚如以上的说明，下面对用以解决此问题的手段及其效果进行说明。
根据本发明的观点，提供一种包含第1工序、第2工序、和第3工序的半导体晶圆的制造方法。在所述第1工序中，通过在SiC基板的表面形成凸部，并在Si蒸气压力下加热该SiC基板，对该SiC基板进行蚀刻。在所述第2工序中，一边在进行了所述第1工序的所述SiC基板的所述凸部侧配置碳供给部件，一边使Si熔液夹在其间且进行加热，根据亚稳态溶剂外延法使所述SiC基板的所述凸部外延生长而形成外延层，通过进行该外延生长，使包含螺旋位错的外延层在垂直(c轴)方向上比不包含螺旋位错的外延层大幅地生长，然后除去包含该螺旋位错的外延层的至少一部分。在所述第3工序中，通过在进行了所述第2工序的所述SiC基板上再次进行所述亚稳态溶剂外延法，使不包含螺旋位错的外延层彼此在水平(a轴)方向生长而互相以分子层级连接，进而在所述SiC基板的表面即Si面(0001面)或C面(000-1面)生成至少1个大面积的单晶4H-SiC的半导体晶圆。
由此，包含成为表面粗化的原因的螺旋位错的凸部，通过在外延生长时在垂直方向上大幅地生长，从而能够与不包含螺旋位错的凸部进行区别。因此，能预先除去成为表面粗化的原因的螺旋位错。另外，因除去包含螺旋位错的外延层，虽有可能使凸部彼此的间隔空隔,但空隔的部分，由于其他的外延层在水平方向生长而连接，因此不会产生问题。根据以上说明，能制造几乎不包含晶体缺陷、且大面积的半导体晶圆。
在所述半导体晶圆的制造方法中，所述SiC基板的偏离角为0°或接近0°，在所述第2工序及所述第3工序中使用的所述亚稳态溶剂外延法中，优选使用多晶的3C-SiC作为所述碳供给部件，并将加热温度设定在1600℃以上且2000℃以下，Si的压力为10-5Torr以上。
由此，由于能以适宜的条件进行MSE法，因此能使凸部充分地外延生长。
在所述半导体晶圆的制造方法中，优选在所述第2工序及所述第3工序中，根据所述亚稳态溶剂外延法，在所述SiC基板的C面(000-1面)或Si面(0001面)形成外延层。
由此，在本发明的方法中，无论在Si面和C面的哪一面皆能使外延层生长，因此能根据需要在适宜的面形成外延层。
在所述半导体晶圆的制造方法中，优选构成如下。即，在所述第1工序中，通过对所述SiC基板照射激光而形成互相交叉的多条沟，从而在该SiC基板上形成凸部。在所述第2工序中，对包含所述螺旋位错的外延层照射激光，除去该外延层。
由此，在第1工序中，能以简单的处理形成多个凸部。另外，在第2工序中，能以简单的处理除去包含螺旋位错的外延层。尤其是，由于能以激光装置一同进行在第1工序和第2工序中需要的工作，因此而能提高工作效率。
在所述半导体晶圆的制造方法中，优选形成以下构成的凸部。即，所述凸部的上面是矩形。所述凸部的垂直(c轴)方向的长度为20μm～40μm。所述凸部上面的水平(a轴)方向的一边的长度为50μm～100μm。邻接的所述凸部所形成的间隔为400μm～1000μm。
由此，能以适宜的条件进行外延生长，或能连接外延层彼此。
在所述半导体晶圆的制造方法中，优选在所述第2工序中，包含螺旋位错的外延层的垂直(c轴)方向的长度，是不包含螺旋位错的外延层的垂直(c轴)方向的长度的2倍以上。
在所述半导体晶圆的制造方法中，优选构成如下。即，从包含螺旋位错的所述凸部生长的外延层的垂直(c轴)方向的长度约为250μm，水平(a轴)方向的长度约为400μm。从不包含螺旋位错的所述凸部生长的外延层的垂直(c轴)方向的长度约为100μm，水平(a轴)方向的长度约为400μm。
由此，能容易判断包含螺旋位错的部分与不包含的部分。
在所述半导体晶圆的制造方法中，优选在所述第3工序中，以不包含螺旋位错的外延层能在水平(a轴)方向生长4mm的条件进行所述亚稳态溶剂外延法。
由此，即使在为了使不包含螺旋位错的外延层充分地生长而除去包含螺旋位错的外延层的情况下，也能大致确实地连接外延层彼此。
在所述半导体晶圆的制造方法中，优选当在垂直于＜1-100＞方向及＜11-20＞方向的方向观察所述SiC基板时，以连接邻接的所述凸部的中央彼此的虚线成为等边三角形的方式形成所述凸部。
在所述半导体晶圆的制造方法中，优选在所述第2工序及所述第3工序中，以外延层的六角形状的顶点彼此接触的方式进行所述亚稳态溶剂外延法。
由此，能以考虑了晶体的方向的适宜条件，连接邻接的外延层彼此。
附图说明
图1是比较以CVD法形成外延层的处理、与以MSE法形成外延层的处理的图；
图2是进行激光加工之前的SiC基板的示意剖视图及立体图；
图3是进行激光加工而形成凸部之后的SiC基板的示意剖视图及立体图；
图4是在Si蒸气压力下进行蚀刻之后的SiC基板的示意剖视图及立体图；
图5是Si熔液及碳供给基板的准备后(外延生长前)的SiC基板的示意剖视图及立体图；
图6是利用MSE法形成外延层之后的SiC基板的剖面照片；
图7是利用MSE法形成外延层之后的SiC基板的示意剖视图及立体图；
图8是从上方观察利用MSE法形成外延层之后的SiC基板的照片(加热温度为1800℃，加热时间为3小时)；
图9是显示根据加热温度的水平(a轴)方向及垂直(c轴)方向的生长速度变化的图表；
图10是利用激光除去包含螺旋位错的部分之后的SiC基板的示意剖视图及立体图；
图11是连接外延生长层彼此而形成大尺寸的半导体晶圆的SiC基板的示意剖视图及立体图；
图12是显示进行激光加工而形成的凸部的另一例的图；
图13是显示容易连接外延层彼此的排列的图；
图14是显示外延层彼此连接的方向及连接的状况的图；
图15是显示4种类的SiC的原子排列的图；和
图16是显示存在的SiC的种类根据温度而变化的图表。
具体实施方式
下面，参照图式说明本发明的实施方式。
首先，参照图1，简单地说明从晶锭30切取SiC基板40而形成外延层的方法。在以往经常使用的方法中，使SiC层带有4°或8°的角度(偏离角)，从晶锭30切取SiC基板40x。然后，根据CVD法，在SiC基板40x的表面使外延层生长。在CVD法中，外延层是在SiC层的水平方向生长。由此，若不设置偏离角，则不能使外延层生长。
与此相对，本实施方式中，与SiC层平行地从晶锭30切取SiC基板40。然后，在形成凸部等之后(详细容待后述)，根据MSE法(亚稳态溶剂外延法)，在SiC基板40表面使外延层生长。在MSE法中，由于能使外延层在a轴(水平)方向及c轴(垂直)方向生长，因此不需要设置偏离角。再者，即使在本实施方式的方法中，因从晶锭30切取SiC基板40时的误差等，仍有形成微小的偏离角(接近0°的角度，譬如2°以下或4°以下)的可能性。
另外，本实施方式中，晶锭30及SiC基板40是4H-SiC,但也可为其他组成的SiC(6H-SiC等)。另外，也可使用通过在石墨等基板的表面形成SiC而制造的SiC基板40。从晶锭30切取SiC基板40之后，通过机械研磨、化学机械研磨、Si蚀刻等研磨其表面。
其次，说明使用SiC基板40来制造半导体晶圆的工序。在形成晶锭30的工序中通过设置温度差来进行晶体生长,但因为此晶体内的温度差的原因，有可能在SiC基板40上产生晶体缺陷(参照图2)。作为在这产生的晶体缺陷，譬如有螺旋位错(TSD∶threading screwdislocation)。螺旋位错是指晶体的位移方向(伯格斯矢量)和位错线平行的晶体缺陷。
首先，对SiC基板40照射激光，在SiC基板40的表面形成凸部42(图3中，第1工序的前半部分)。具体而言，通过一边照射激光一边移动激光装置或SiC基板40，在SiC基板40的表面形成沟。平行地形成多条这样的沟，并形成多条与这些沟交叉(譬如正交)的沟。由此，如图3所示，在SiC基板40的表面形成沟部41和凸部42。以下的说明中，如图3所示对包含螺旋位错的凸部赋予符号42a，对不包含螺旋位错的凸部赋予符号42。
凸部42是上面及下面为矩形且下面相对较大的台面结构(梯形结构)。凸部42的形状及间距(形成的间隔)可任意,但譬如凸部42的高度(垂直方向的长度)，优选为20μm～40μm，凸部42的宽度(上面的水平方向一边的长度)，优选为50μm～100μm，凸部42的间距，优选为400μm～1000μm。再者，凸部42不限为台面结构，也可为长方体或立方体，也可为其他的形状。
再者，图3等示意图顶多是用来示意记载SiC基板40的图，凸部42的形状、配置等与实际存在差异。另外，本实施方式中，虽使用激光形成凸部42,但也可利用其他的方法来形成凸部42。另外，本实施方式中，虽将(000-1)面(C面)作为SiC基板40的被处理面(形成凸部42的面),但也可以将(0001)面(Si面)作为SiC基板40的被处理面。
其次，对形成凸部42的SiC基板40进行Si蚀刻(图4中，第1工序的后半部分)。Si蚀刻是指通过在Si蒸气压力下以高温(1600℃以上且2300℃以下)加热SiC基板40，对SiC基板40的表面进行蚀刻的处理。通过在SiC基板40上进行Si蚀刻，以分子层级对SiC基板40的表面进行平坦处理。具体而言，SiC基板40的SiC成为Si2C或SiC2等而升华，并且，Si气氛下的Si在SiC基板40的表面与C结合，引起自组织化而被平坦处理。再者，如图4所示，通过进行Si蚀刻，包含螺旋位错的凸部42a有可能比其他的凸部42过剩地蚀刻。
其次，对进行了平坦处理的SiC基板40进行第1次的MSE法(图5中，第2工序的前半部分)。MSE法是溶液生长法的一种，其使用晶种基板、自由能比晶种基板高的原料基板、和Si熔液。通过对置配置晶种基板与原料基板，且使Si熔液位于其间，在真空下进行加热，能够使单晶SiC在晶种基板的表面生长。本实施方式中，SiC基板40相当于晶种基板。另外，在SiC基板40的凸部42侧以Si板或CVD等形成Si膜，且在其上侧(凸部42侧)配置由多晶的3C-SiC组成的碳供给部件60，然后进行加热。本实施方式的碳供给部件60，虽在水平方向上与SiC基板40的尺寸相同,但厚度不同(水平方向的尺寸也可略微不同，或者厚度也可相同)。
作为加热条件，优选将加热温度设定为1600℃以上且2000℃以下，Si的压力为10- 5Torr以上。通过进行加热，Si熔融成为Si熔液50。然后，根据SiC基板40与碳供给部件60的自由能的差，在Si熔液50产生浓度梯度，此浓度梯度成为传动力，使C从碳供给部件60朝Si熔液50内熔析。被取入Si熔液50内的C与Si熔液50的Si结合，在SiC基板40的上面作为单晶SiC(外延层43)而析出。图6作为显微镜照片来显示此状况。
再者，SiC基板40的凸部42被配置在比沟部41靠近碳供给部件60的位置。由此，由于浓度梯度变大，因此外延层43主要析出在凸部42。另外，在根据MSE法的生长中，外延层是在a轴(水平)方向及c轴(垂直)方向上生长。
在此，如图7所示，从包含螺旋位错的凸部42a生长的外延层43a，比从不包含螺旋位错的凸部42生长的外延层43，在a轴(水平)方向的长度更长。此状况在图8的显微镜照片中也能够确认。图8是通过在1800℃下加热4H-SiC的Si面3小时而使外延层43生长时的显微镜照片。图8中，以比其他的外延层43更深的颜色表示包含螺旋位错的外延层43a。
在不包含螺旋位错的情况下，外延层43是如图9的图表那样地生长。图9显示在4H-SiC单晶的C面上的生长速度与加热温度的关系，纵轴表示4H-SiC单晶的生长速度，横轴表示加热温度。从图9的图表可知，a轴(水平)方向的生长速度比c轴(垂直)方向的生长速度快。由此，形成水平方向的长度比厚度方向长的外延层43。再者，具有随着增高加热温度而a轴(水平)方向的生长速度增加的倾向，且c轴(垂直)方向的生长速度减少的倾向。因此，通过使加热温度变化，能调整生长速度的比。
再者，在从包含螺旋位错的凸部42a生长外延层43a的情况下，在生长的外延层43a上也会传播螺旋位错。另外，关于生长速度，经本案申请人确认其与不包含螺旋位错的外延层43不同。具体而言，在通过进行3小时MSE法的加热，外延层43的垂直(c轴)方向的长度(生长的长度)成为约100μm，且水平(a轴)方向的长度成为约400μm的情况下，包含螺旋位错的外延层43a的垂直(c轴)方向的长度约为250μm，水平(a轴)方向的长度约为400μm。由此，外延层43a的垂直(c轴)方向的长度，是外延层43的垂直(c轴)方向的长度的2倍以上。由此，能明确地判断外延层是否为包含螺旋位错的部分。
在第1次的MSE法之后，进行除去包含螺旋位错的部分即外延层43a的处理(图10中，第2工序的后半部分)。此处理是通过从加热装置取出SiC基板40之后，根据外延层43的高度，对比垂直(c轴)方向的其他外延层43高的外延层43a照射激光而进行。通过照射激光，除去凸部42a及外延层43a，形成穴部44。在此工序中，只要不会对其后进行的MSE法产生影响，也可不用完全除去凸部42a及外延层43a。再者，也可为利用激光以外的方法除去外延层43a的构成。
然后，再次将SiC基板40放入加热装置，进行第2次的MSE法(图11中，第3工序)。由此，通过以分子层级连接从各个凸部42生长的外延层43彼此，来制造半导体晶圆45。在第3工序中，使外延层43生长比第2工序长的时间。具体而言，以不包含螺旋位错的外延层能够在水平(a轴)方向生长4mm的条件(譬如加热时间为20小时)进行MSE法。如此，即使于通过长时间进行加热处理，存在有在第2工序中被除去的外延层43a的情况下，通过邻接的其他外延层43在水平方向生长，仍能弥补相当于外延层43a的部分。由此，能在SiC基板40的全面生成不包含螺旋位错等的晶体缺陷、且水平方向的尺寸大的(与以往比较相对较大的面积)1个单晶4H-SiC的半导体晶圆45。其中，「大面积」表示与从1个凸部42生长的外延层43比较，面积(表面(Si面或C面)的面积)更大的意思。另外，在说明书中所称的SiC基板40的「SiC基板40的全面」，并不是严密地表示SiC基板40的整个表面的意思，还可为包含略小的区域(譬如，SiC基板40中的形成凸部42的区域)等的概念。
然后，通过对半导体晶圆45进行离子注入处理、离子活化处理、电极形成处理等，来制造半导体元件。
再者，所述说明中，通过形成互相正交的沟部41而在SiC基板40上形成凸部42,但也能够形成不同构成的沟部41。譬如，如图12所示，沟也可为不正交而交叉的构成。
其次，参照图13及图14，对用来容易以分子层级连接外延层43彼此的条件进行说明。图13是显示容易连接外延层43彼此的排列的图。图14是显示外延层43彼此连接的方向及连接的状况的图。
根据本案申请人进行的实验，如图13所示，当在垂直于＜1-100＞方向及＜11-20＞方向的方向观察SiC基板40时，在以连接邻接的外延层43的中央彼此的虚线成为等边三角形的方式形成凸部42的情况下，外延层43彼此容易被以分子层级进行连接。
若从另外的观点进行说明，如图14(a)所示，通过不是以外延层43的六角形状的边而是以顶点彼此接触的方式进行MSE法，能容易以分子层级连接外延层43彼此。图14(a)中，虽在＜11-20＞并排配置外延层43,但只要是顶点彼此连接的位置关系，也可在其他的方向并排配置外延层43。图14(b)显示外延层43彼此被连接的状况。
其次，参照图15及图16，说明以MSE法产生的SiC的种类。图15是显示4种类SiC的原子排列的图。图16是显示存在的SiC的种类根据温度而变化的图表。
如图15所示，作为SiC的组成，已知主要有3C-SiC、4H-SiC、15R-SiC、和6H-SiC的4种类。在进行MSE法等的溶液生长的情况下，如图16所示，生成的SiC的组成根据温度而不同。尤其是，如本实施方式在1800℃前后，亦有可能形成任何组成的SiC。
此点在本实施方式中，由于能以除去SiC基板40所包含的螺旋位错的状态进行MSE法，因此能选择生成4H-SiC。再者，根据本案申请人进行的实验，确认无论晶种基板是4H-SiC还是6H-SiC，皆能够生成单晶4H-SiC作为外延层。
如以上说明，在本实施方式中，提供包含以下的第1工序、第2工序、第3工序的半导体晶圆45的制造方法。在第1工序中，通过在SiC基板40的表面形成凸部42，并在Si蒸气压力下加热该SiC基板40，对该SiC基板40进行蚀刻。在第2工序中，通过一边在进行了第1工序的SiC基板40的凸部42侧配置碳供给部件60一边使Si熔液50夹在其间且进行加热，根据MSE法使SiC基板40的凸部42外延生长，通过进行该外延生长，使包含螺旋位错的外延层43a在垂直(c轴)方向上比不包含螺旋位错的外延层43大幅地生长，且除去包含该螺旋位错的外延层43a的至少一部分。在第3工序中，通过在进行了第2工序的SiC基板40上再次进行MSE法，使得不包含螺旋位错的外延层43彼此在水平(a轴)方向生长而互相以分子层级连接，进而在SiC基板40的Si面(0001面)或C面(000-1面)的全面生成1个大面积的单晶4H-SiC的半导体晶圆45。
由此，能预先除去外延生长时在垂直方向较大地生长而成为表面粗化的原因的螺旋位错。另外，因除去包含螺旋位错的外延层43，虽有可能使外延层43彼此的间隔空隔,但空隔的部分，通过其他的外延层43在水平方向生长而能够覆盖。根据以上说明，能制造几乎不包含晶体缺陷且大尺寸的半导体晶圆45。
另外，在本实施方式的半导体晶圆45的制造方法中，通过在第1工序中对SiC基板40照射激光而形成互相交叉的多条沟，从而在该SiC基板40上形成凸部42。在第2工序中，对包含螺旋位错的外延层43a照射激光，除去该外延层43a。
由此，在第1工序中，能以简单的处理形成多个凸部42。另外，在第2工序中，能以简单的处理除去包含螺旋位错的外延层43a。尤其是，由于能以激光装置一同进行在第1工序和第2工序中需要的工作，因而能提高工作效率。
以上，说明了本发明的较适宜的实施方式,但所述构成譬如能以如下的方式进行变更。
在所述实施方式中，虽未详细记载对从晶锭30切取的SiC基板40进行的处理,但譬如能进行以下的处理。譬如，首先对从晶锭30切取的SiC基板40进行机械研磨。然后，通过Si蚀刻等除去即使进行机械研磨仍不能变平坦的SiC基板40的表面、及通过进行机械研磨而在SiC基板40的内部产生的加工变质层。由此，在加热时难以产生SiC基板40表面的粗化，因此能制造更高质量的半导体晶圆、半导体元件。
在所述实施方式中，虽在1个SiC基板40上形成1个半导体晶圆45,但也可在1个SiC基板40上形成多个半导体晶圆45。
进行处理的环境及使用的单晶SiC基板等是一个例子，亦能适用于各种各样的环境及单晶SiC基板。譬如，加热温度、压力、凸部42的形状·间隔，不限于上述举出的例子，也能适宜地变更。
附图标记说明
40 SiC基板
41 沟部
42、42a 凸部
43、43a 外延层
45 半导体晶圆

Claims (11)

1.一种半导体晶圆的制造方法，其特征在于包含：
第1工序，在所述第1工序中，通过在SiC基板的表面形成凸部，并在Si蒸气压力下加热该SiC基板，对该SiC基板进行蚀刻；
第2工序，在所述第2工序中，通过一边在进行了所述第1工序的所述SiC基板的所述凸部侧配置碳供给部件，一边使Si熔液夹在其间且进行加热，根据亚稳态溶剂外延法使所述SiC基板的所述凸部外延生长而形成外延层，通过进行该外延生长，使包含螺旋位错的外延层在垂直(c轴)方向上比不包含螺旋位错的外延层大幅地生长，然后除去包含该螺旋位错的外延层的至少一部分；和
第3工序，在所述第3工序中，通过在进行了所述第2工序的所述SiC基板上再次进行所述亚稳态溶剂外延法，使得不包含螺旋位错的外延层彼此在水平(a轴)方向生长而互相以分子层级连接，进而在所述SiC基板的表面即Si面(0001面)或C面(000-1面)生成至少1个大面积的单晶4H-SiC的半导体晶圆。
2.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，所述SiC基板的偏离角为0°或接近0°，在所述第2工序及所述第3工序中使用的所述亚稳态溶剂外延法中，使用多晶的3C-SiC作为所述碳供给部件，并将加热温度设定在1600℃以上且2000℃以下，Si的压力为10-5Torr以上。
3.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，在所述第2工序及所述第3工序中，根据所述亚稳态溶剂外延法，在所述SiC基板的C面(000-1面)形成外延层。
4.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，在所述第2工序及所述第3工序中，根据所述亚稳态溶剂外延法，在所述SiC基板的Si面(0001面)形成外延层。
5.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，在所述第1工序中，通过对所述SiC基板照射激光而形成互相交叉的多条沟，从而在该SiC基板上形成凸部，
在所述第2工序中，对包含所述螺旋位错的外延层照射激光，除去该外延层。
6.根据权利要求5所述的半导体晶圆的制造方法，其特征在于，所述凸部的上面是矩形，
所述凸部的垂直(c轴)方向的长度为20μm～40μm，
所述凸部上面的水平(a轴)方向的一边的长度为50μm～100μm，
邻接的所述凸部所形成的间隔为400μm～1000μm。
7.根据权利要求5所述的半导体晶圆的制造方法，其特征在于，在所述第2工序中，包含螺旋位错的外延层的垂直(c轴)方向的长度，是不包含螺旋位错的外延层的垂直(c轴)方向的长度的2倍以上。
8.根据权利要求7所述的半导体晶圆的制造方法，其特征在于，在所述第2工序中，
从包含螺旋位错的所述凸部生长的外延层的垂直(c轴)方向的长度约为250μm，水平(a轴)方向的长度约为400μm，
从不包含螺旋位错的所述凸部生长的外延层的垂直(c轴)方向的长度约为100μm，水平(a轴)方向的长度约为400μm。
9.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，在所述第3工序中，以不包含螺旋位错的外延层能在水平(a轴)方向生长4mm的条件进行所述亚稳态溶剂外延法。
10.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，当在垂直于＜1-100＞方向及＜11-20＞方向的方向观察所述SiC基板时，以连接邻接的所述凸部的中央彼此的虚线成为等边三角形的方式形成所述凸部。
11.根据权利要求1所述的半导体晶圆的制造方法，其特征在于，在所述第2工序及所述第3工序中，以外延层的六角形状的顶点彼此接触的方式进行所述亚稳态溶剂外延法。
CN201680065719.0A 2015-11-10 2016-11-08 半导体晶圆的制造方法 Active CN108474138B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015220064A JP6621304B2 (ja) 2015-11-10 2015-11-10 半導体ウエハの製造方法
JP2015-220064 2015-11-10
PCT/JP2016/004832 WO2017081862A1 (ja) 2015-11-10 2016-11-08 半導体ウエハの製造方法

Publications (2)

Publication Number Publication Date
CN108474138A true CN108474138A (zh) 2018-08-31
CN108474138B CN108474138B (zh) 2021-01-01

Family

ID=58694921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680065719.0A Active CN108474138B (zh) 2015-11-10 2016-11-08 半导体晶圆的制造方法

Country Status (5)

Country Link
US (1) US10508361B2 (zh)
EP (1) EP3375914B1 (zh)
JP (1) JP6621304B2 (zh)
CN (1) CN108474138B (zh)
WO (1) WO2017081862A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078050A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194407B2 (ja) * 2017-07-28 2022-12-22 学校法人関西学院 単結晶の製造方法
DE102018107922A1 (de) * 2018-04-04 2019-10-10 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliciumcarbid enthaltenden kristallinen Substrats, Siliciumcarbidchip und Verarbeitungskammer
CN115398043A (zh) * 2020-04-14 2022-11-25 学校法人关西学院 碳化硅衬底的制造方法、碳化硅衬底以及去除由激光加工引入到碳化硅衬底中的应变层的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
JP2008230946A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
US20100119849A1 (en) * 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
JP2010265126A (ja) * 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶ＳｉＣ基板、エピタキシャル成長層付き単結晶ＳｉＣ基板、ＳｉＣ基板、炭素供給フィード基板及び炭素ナノ材料付きＳｉＣ基板
CN102414348A (zh) * 2009-04-30 2012-04-11 株式会社爱科通 SiC基板的制作方法
CN102925969A (zh) * 2012-11-12 2013-02-13 上海应用技术学院 图形化的SiC衬底
JP2013043822A (ja) * 2011-08-26 2013-03-04 Kwansei Gakuin 半導体ウエハの製造方法及び半導体ウエハ
CN103050597A (zh) * 2011-10-17 2013-04-17 日立电线株式会社 氮化物半导体生长用基板及其制造方法、氮化物半导体外延基板、以及氮化物半导体元件
US20140363607A1 (en) * 2011-08-29 2014-12-11 Nippon Steel & Sumitomo Metal Corporation Silicon carbide single crystal wafer and manufacturing method for same
CN104704150A (zh) * 2012-11-15 2015-06-10 新日铁住金株式会社 碳化硅单晶基板及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678721B2 (ja) 2011-02-28 2015-03-04 新日鐵住金株式会社 炭化珪素単結晶育成用種結晶及び炭化珪素単結晶の製造方法
JP2012193055A (ja) 2011-03-15 2012-10-11 Toyota Motor Corp ＳｉＣ単結晶製造方法およびそれに用いる装置
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
JP2008230946A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
US20100119849A1 (en) * 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
CN102414348A (zh) * 2009-04-30 2012-04-11 株式会社爱科通 SiC基板的制作方法
JP2010265126A (ja) * 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶ＳｉＣ基板、エピタキシャル成長層付き単結晶ＳｉＣ基板、ＳｉＣ基板、炭素供給フィード基板及び炭素ナノ材料付きＳｉＣ基板
JP2013043822A (ja) * 2011-08-26 2013-03-04 Kwansei Gakuin 半導体ウエハの製造方法及び半導体ウエハ
US20140363607A1 (en) * 2011-08-29 2014-12-11 Nippon Steel & Sumitomo Metal Corporation Silicon carbide single crystal wafer and manufacturing method for same
CN103050597A (zh) * 2011-10-17 2013-04-17 日立电线株式会社 氮化物半导体生长用基板及其制造方法、氮化物半导体外延基板、以及氮化物半导体元件
CN102925969A (zh) * 2012-11-12 2013-02-13 上海应用技术学院 图形化的SiC衬底
CN104704150A (zh) * 2012-11-15 2015-06-10 新日铁住金株式会社 碳化硅单晶基板及其制法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
罗玉峰: "《光伏电池原理与工艺》", 31 August 2011, 中央广播电视大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078050A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法
CN113078050B (zh) * 2021-03-30 2023-03-10 安徽长飞先进半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法

Also Published As

Publication number Publication date
JP6621304B2 (ja) 2019-12-18
US10508361B2 (en) 2019-12-17
US20180312992A1 (en) 2018-11-01
EP3375914A1 (en) 2018-09-19
JP2017088444A (ja) 2017-05-25
CN108474138B (zh) 2021-01-01
EP3375914A4 (en) 2019-05-22
WO2017081862A1 (ja) 2017-05-18
EP3375914B1 (en) 2020-06-24

Similar Documents

Publication Publication Date Title
CN108474138A (zh) 半导体晶圆的制造方法
JP4849691B2 (ja) 大面積ダイヤモンド結晶基板及びその製造方法
JP4873467B2 (ja) オフ角を有する単結晶基板の製造方法
CN100477089C (zh) 单晶氮化镓的晶体生长方法
JP5621994B2 (ja) モザイク状ダイヤモンドの製造方法
JP5601634B2 (ja) 大面積ｃｖｄダイヤモンド単結晶の製造方法、及びこれによって得られた大面積ｃｖｄダイヤモンド単結晶
US7300519B2 (en) Reduction of subsurface damage in the production of bulk SiC crystals
CN102037164A (zh) 在低度偏轴碳化硅基片上的外延生长及利用其制造的半导体器件
JP2014216555A (ja) 半導体基板の製造方法
JP4830973B2 (ja) 炭化珪素単結晶の製造方法
JP5831795B2 (ja) ダイヤモンド複合体およびそれから分離した単結晶ダイヤモンド
JP6041229B2 (ja) ダイヤモンド複合体、ダイヤモンド複合体の製造方法、及び単結晶ダイヤモンドの製造方法
JP2017031056A (ja) 単結晶ダイヤモンド
JP5382742B2 (ja) オフ角を有する単結晶基板の製造方法
JP4976647B2 (ja) 炭化珪素半導体基板の製造方法
JP7194407B2 (ja) 単結晶の製造方法
JP6015989B2 (ja) ダイヤモンド複合体の製造方法、ダイヤモンド単結晶の製造方法、及びダイヤモンド複合体
WO2021210397A1 (ja) 半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法
WO2021210398A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板及び窒化アルミニウム成長層への転位の導入を抑制する方法
WO2021210392A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層を形成する方法
WO2021210393A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層を形成する方法
WO2023233887A1 (ja) 炭化珪素基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
Hetherington et al. Characterization of a porous silicon carbide layer produced on a 6H-SiC substrate: TEM (XHREM) and EDX studies
CN107180743B (zh) 一种制备半极性AlN模板的方法
JP2019112278A (ja) 炭化珪素単結晶の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant