CN108306648A - 一种可编程调节时钟交叉点的高速时钟接收电路 - Google Patents

Abstract

本发明涉及一种可编程调节时钟交叉点的高速时钟接收电路，包括交叉点调整电路、交叉点检测电路、交叉点配置电路和缓冲器电路。交叉点调整电路接收高速差分输入时钟信号并根据反馈回路生成的控制信号Vc调节差分时钟交叉点；缓冲器电路将CML时钟信号转换成标准CMOS时钟信号并增强时钟信号驱动能力；第一交叉点检测电路和第二交叉点检测电路分别检测缓冲器输入和输出端时钟信号交叉点，生成交叉点指示信号Vcp和Vcn；交叉点配置电路根据Vcp、Vcn和配置信号A<3:0>产生供交叉点调整电路使用的控制信号Vc。本发明能够通过输入码字实现高速差分时钟交叉点在全电压范围调节，之间灵活调整，满足数据转换器电路等多种应用需求，实现高性能时钟接收电路。

Description

一种可编程调节时钟交叉点的高速时钟接收电路

技术领域

本发明涉及一种可编程调节时钟交叉点的高速时钟接收电路，属于高速时钟接收技术领域。

背景技术

无线通信设备和雷达等军用设备中通常都会用到高速时钟信号，高性能高速时钟接收电路至关重要。而差分时钟信号的交叉点直接影响高速时钟接收电路接收时钟的效果，甚至影响某些电路的性能表现。比如电流型数模转换器差分开关信号交叉点不合理，就会严重制约转换器动态性能提升。在传输过程中由于受到噪声、失配等非理想因素的影响，高速差分时钟的交叉点一般都会出现较大的偏移，如果直接输入到接收电路，基本无法实现时钟信号的准确接收，需要对差分时钟信号的交叉点在具体应用环境中做一定调整才可实现高速时钟接收电路最佳性能。本发明通过数字配置环路控制的方式对差分时钟交叉点电平进行精确调节，解决了上述高速时钟接收电路中交叉点不合理、不可调的问题。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种可编程调节时钟交叉点的高速时钟接收电路，该接收电路通过改变写入的控制码可以实现高速差分时钟交叉点灵活调整，精度可控，满足数据转换器电路等多种应用需求，实现高性能时钟接收电路。

本发明的技术解决方案是：一种可编程调节时钟交叉点的时钟接收电路，该电路包括交叉点调整电路、第一交叉点检测电路、第二交叉点检测电路、交叉点配置电路和缓冲器电路，其中：

交叉点调整电路，接收外部输入的差分时钟信号，并根据交叉点配置电路生成的控制信号Va调节差分时钟信号的交叉点，将调节后的差分时钟信号输出至缓冲器电路；

缓冲器电路，将调节后的差分时钟信号转换成标准CMOS差分输出时钟信号；

第一交叉点检测电路，检测交叉点调整电路输出的差分时钟信号交叉点，生成正向交叉点指示信号Vcp；

第二交叉点检测电路，检测缓冲器输出的差分时钟信号交叉点，生成负向交叉点指示信号Vcn；

交叉点配置电路，根据正向交叉点指示信号Vcp和负向交叉点指示信号Vcn，产生供交叉点调整电路使用的控制信号Va。

所述交叉点调整电路包括NMOS管MA0、MA1、MA2、MA3、MA4，PMOS管MA5、MA6、MA7、MA8，电阻R1、R2和第一反相器INV0、第二反相器INV1；

MA0源极接地电位GND，栅极接外部输入的偏置电压U0，漏极与MA1、MA2的源极相连；MA1栅极接外部输入的差分时钟信号正端CLKp，漏极与MA3的栅极和电阻R1一端相连，电阻R1另一端接电源电压VDD；MA2栅极接输入差分时钟信号负端CLKn，漏极与MA4的栅极和电阻R2一端相连，电阻R2另一端接电源电压VDD；MA3源极接地电位GND，漏极与MA5的漏极、MA8的漏极和第一反相器INV0的输入端相连；MA4源极接地电位GND，漏极与MA6的漏极、MA7的漏极和第二反相器INV1的输入端相连；MA5源极接电源电压VDD，栅极接低电位DN；MA6源极接电源电压VDD，栅极接低电位DN；MA7源极接电源电压VDD，栅极接控制信号Va；MA8源极接电源电压VDD，栅极接控制信号Va；第一反相器INV0输出正向时钟CKp，第二反相器INV1输出负向时钟CKn，正向时钟CKp和负向时钟CKn作为调节后的差分时钟信号输出至缓冲器电路。

所述缓冲器电路包括第三反相器INV3、第四反相器INV4，第三反相器INV3输入端连接正向时钟CKp，输出端为正向输出时钟CKoutp；第四反相器INV4输入端连接负向时钟CKn，输出端为负向输出时钟CKoutn。

所述第一交叉点检测电路和第二交叉点检测电路结构相同，均包括NMOS管Md0、Md1、Md2、Md3，PMOS管Md4、Md5、Md6、Md7；

Md0源极接地电位GND，栅极与Md3的栅极、Md5的栅极、Md6的栅极共同连接时钟信号Cn，漏极与Md2的源极相连；Md1源极接地电位GND，栅极与Md2的栅极、Md4的栅极、M7的栅极共同连接时钟信号Cp，漏极与Md3的源极相连；Md2漏极与Md3的漏极、Md4的漏极、Md5的漏极共同相连到电压Vc端，作为第一交叉点检测电路或者第二交叉点检测电路的输出；Md4源极与Md6的漏极相连，Md5源极与Md7的漏极相连；Md6源极接电源电压VDD，Md7源极接电源电压VDD。

所述交叉点配置电路包括PMOS管M18、M19、M20、M21，NMOS管M11、M12、M3、M4、M16、M17构成的差分输入单端输出套筒式运算放大器和电容器C0；M3源极接地电位GND，栅极接固定电压UP，漏极与M11的源极相连；M4源极接地电位GND，栅极接固定电压UP，漏极与M12的源极相连；M11栅极与M12的栅极相连，共同连接第一偏置电压U0，漏极连接M16的源极和正向交叉点指示信号Vcp；M12的漏极连接M17的源极和负向交叉点指示信号Vcn；M16栅极与M17的栅极相连并接到第二偏置电压U1，漏极与M18的漏极、M20的栅极、M21的栅极相连；M17漏极与M19的漏极相连并通过电容器C0接地，作为交叉点配置电路的输出端Va；M18源极与M19的漏极相连，栅极与M19栅极相连并接到第三偏置电压U2；M19源极与M21的漏极相连；M20源极接电源电压VDD；M21源极接电源电压VDD。

所述交叉点配置电路还包括偏置电路，用于提供第一偏置电压U0、第二偏置电压U1和第三偏置电压U2，所述偏置电路包括NMOS管M24、M25、M26、M30、M31、M32，PMOS管M22、M23、M27、M28、M29和电流源I0；

M24源极接地，栅极与M25的栅极、M26的栅极、M24的漏极、电流源I0的电流输出端相连；电流源I0的电流输入端接电源电压VDD；M25源极接地，漏极与M22的栅极、M23的栅极、M23的漏极相连，并作为第三偏置电压U2的输出端；M22源极接电源电压VDD，漏极与M23源极相连；M26源极接地，漏极与M27的栅极、M28的栅极、M29的栅极、M27的漏极相连；M27源极接电源电压VDD；M28源极接电源电压VDD，漏极与M31栅极、M31漏极相连，并作为第一偏置电压U0的输出端；M32源极接地，栅极接固定电压UP，漏极与M31源极相连；M29源极接电源电压VDD，漏极与M30栅极、M30漏极相连，并作为第二偏置电压U1的输出端；M30源极接地。

所述交叉点配置电路还包括译码电路和配置电路；

所述译码电路，包括第五反相器、第一组二输入与非门Nand1n、第二组二输入与非门Nand2n，0≤n≤N-1；第五反相器的输入端连接外部输入的N+1位控制信号A<N:0>的最高位A<N>，输出为A<N>的反相信号NA<N>，第一组二输入与非门Nand1n的一个输入端连接信号NA<N>，另一个输入端连接A<n>，输出正向控制信号K<n>；第二组二输入与非门Nand2n的一个输入端连接信号A<N>，另一个输入端连接A<n>,输出负向控制信号NK<n>,0≤n≤N-1；

配置电路，包括正向电流源开关电路和负向电流源开关电路，正向电流源开关电路包括N路并联连接的电流源开关电路，第n路电流源开关电路包括NMOS管MRn和MQn,NMOS管MRn的漏极共同连接正向交叉点指示信号Vcp，栅极共同连接至第一偏置电压U0，源极连接MQn的漏极，MQn的源极接地，MQn的栅极连接正向控制信号K<n>，0≤n≤N-1；

负向电流源开关电路也包括N路并联连接的电流源开关电路，第n路电流源开关电路包括NMOS管MRn和MQn,NMOS管MRn的漏极共同连接负向交叉点指示信号Vcn，栅极共同连接至第一偏置电压U0，源极连接MQn的漏极，MQn的源极接地，MQn的栅极连接负向控制信号NK<n>，0≤n≤N-1。

所述N+1位控制信号A<N:0>采用温度计译码或二进制译码方式。

本发明与现有技术相比的有益效果是：

(1)、本发明高速时钟接收电路由交叉点调整电路、交叉点检测电路、交叉点配置电路和缓冲器电路组成，通过数字配置反馈控制实现高速时钟接收电路时钟交叉点调整的功能，由于存在反馈控制，可以降低器件失配、电源抖动和耦合噪声对时钟交叉点的影响，提高差分时钟交叉点的稳定性；并且通过数字配置，时钟交叉点根据应用环境灵活可变，可以实现差分时钟信号交叉点全电压范围调节，大大提高了时钟交叉点的灵活性，解决了传统高速时钟接收电路中时钟交叉点不稳定、不可调的问题。

(2)、本发明中译码电路有A3～A0四位信号输入，A3信号作为符号位，控制N端电流通路全开或者P端电流通路全开；A2～A0为温度计译码控制选择关断电流通路的数量；采用本发明的译码电路，一方面可以减小电流源不匹配对交叉点调节精度的影响，另一方面可以避免N端和P端电流通路同时打开或关闭，造成电流损失，增加无效功耗。

(3)本发明中配置电路N端和P端电流源可以根据实际交叉点调节范围、精度和功耗要求设置，可以为4路、5路或更多，MOS管之间的宽长比也可以根据实际需要设置，并不限于温度计权重的设置方式，具有较好的性能扩展性。

(4)本发明中采用两路交叉点检测电路，分别检测缓冲器输入端差分时钟交叉点和输出端差分时钟交叉点，通过反馈控制交叉点调整电路，虽然增加了电路的复杂性，但是如此设计大大增加了差分时钟交叉点调整的稳定性和灵活性，使差分时钟交叉点自动稳定到设定的最佳值，消除差分时钟交叉点不合理对差分时钟信号传输和电路性能的不良影响。

附图说明

图1为本发明一种可编程调节时钟交叉点的高速时钟接收电路结构图；

图2为本发明交叉点调整电路示意图；

图3为本发明交叉点检测电路示意图；

图4为本发明交叉点配置电路示意图；

图5为本发明译码电路示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

如图1所示，本发明提供了一种可编程调节时钟交叉点的时钟接收电路，其特征在于：包括交叉点调整电路、第一交叉点检测电路、第二交叉点检测电路、交叉点配置电路和缓冲器电路。

交叉点调整电路，接收外部输入的差分时钟信号，并根据交叉点配置电路生成的控制信号Va调节差分时钟信号的交叉点，将调节后的差分时钟信号输出至缓冲器电路；缓冲器电路，将调节后的差分时钟信号转换成标准CMOS差分输出时钟信号；第一交叉点检测电路，检测交叉点调整电路输出的差分时钟信号交叉点，生成正向交叉点指示信号Vcp；第二交叉点检测电路，检测缓冲器输出的差分时钟信号交叉点，生成负向交叉点指示信号Vcn；交叉点配置电路，根据正向交叉点指示信号Vcp和负向交叉点指示信号Vcn，产生供交叉点调整电路使用的控制信号Va。

通过交叉点调整电路、缓冲器电路、交叉点检测电路和交叉点配置电路组成的负反馈环路，可以实现对差分输出时钟信号的精准控制。在输入差分时钟信号交叉点发生偏移时，输出差分时钟信号始终稳定在VDD/2电平。

如图2所示，交叉点调整电路具体包括NMOS管MA0、MA1、MA2、MA3、MA4，PMOS管MA5、MA6、MA7、MA8，电阻R1、R2和第一反相器INV0、第二反相器INV1；

MA0源极接地电位GND，栅极接外部输入的偏置电压U0，漏极与MA1、MA2的源极相连；MA1栅极接外部输入的差分时钟信号正端CLKp，漏极与MA3的栅极和电阻R1一端相连，电阻R1另一端接电源电压VDD；MA2栅极接输入差分时钟信号负端CLKn，漏极与MA4的栅极和电阻R2一端相连，电阻R2另一端接电源电压VDD；MA3源极接地电位GND，漏极与MA5的漏极、MA8的漏极和第一反相器INV0的输入端相连；MA4源极接地电位GND，漏极与MA6的漏极、MA7的漏极和第二反相器INV1的输入端相连；MA5源极接电源电压VDD，栅极接低电位DN；MA6源极接电源电压VDD，栅极接低电位DN；MA7源极接电源电压VDD，栅极接控制信号Va；MA8源极接电源电压VDD，栅极接控制信号Va；第一反相器INV0输出正向时钟CKp，第二反相器INV1输出负向时钟CKn，正向时钟CKp和负向时钟CKn作为调节后的差分时钟信号输出至缓冲器电路。

交叉点调整电路通过在电流模逻辑时钟接收电路基础上添加共模调整电路实现对输出差分时钟信号交叉点的直接调整，适用于高速情况。

缓冲器电路包括第三反相器INV3、第四反相器INV4，第三反相器INV3输入端连接正向时钟CKp，输出端为正向输出时钟CKoutp；第四反相器INV4输入端连接负向时钟CKn，输出端为负向输出时钟CKoutn。

缓冲器电路结构简单，可以根据不同的应用需求，调整级联反相器的级数以及输出驱动电流大小。

如图3所示，交叉点检测电路包括第一交叉点检测电路和第二交叉点检测电路；第一交叉点检测电路和第二交叉点检测电路结构相同，均包括NMOS管Md0、Md1、Md2、Md3，PMOS管Md4、Md5、Md6、Md7；

Md0源极接地电位GND，栅极与Md3的栅极、Md5的栅极、Md6的栅极共同连接时钟信号Cn，漏极与Md2的源极相连；Md1源极接地电位GND，栅极与Md2的栅极、Md4的栅极、M7的栅极共同连接时钟信号Cp，漏极与Md3的源极相连；Md2漏极与Md3的漏极、Md4的漏极、Md5的漏极共同相连到电压Vc端，作为第一交叉点检测电路或者第二交叉点检测电路的输出；Md4源极与Md6的漏极相连，Md5源极与Md7的漏极相连；Md6源极接电源电压VDD，Md7源极接电源电压VDD。

交叉点检测电路采用动态逻辑，不存在静态功耗且相比于传统低通滤波器结构的交叉点检测电路更节省电路面积开销。

如图4所示，交叉点配置电路包括PMOS管M18、M19、M20、M21，NMOS管M11、M12、M3、M4、M16、M17构成的差分输入单端输出套筒式运算放大器和电容器C0；M3源极接地电位GND，栅极接固定电压UP，漏极与M11的源极相连；M4源极接地电位GND，栅极接固定电压UP，漏极与M12的源极相连；M11栅极与M12的栅极相连，共同连接第一偏置电压U0，漏极连接M16的源极和正向交叉点指示信号Vcp；M12的漏极连接M17的源极和负向交叉点指示信号Vcn；M16栅极与M17的栅极相连并接到第二偏置电压U1，漏极与M18的漏极、M20的栅极、M21的栅极相连；M17漏极与M19的漏极相连并通过电容器C0接地，作为交叉点配置电路的输出端Va；M18源极与M19的漏极相连，栅极与M19栅极相连并接到第三偏置电压U2；M19源极与M21的漏极相连；M20源极接电源电压VDD；M21源极接电源电压VDD；

交叉点配置电路通过运算放大器结构将正向交叉点指示信号Vcp和负向交叉点指示信号Vcn转换生成用于交叉点调整电路的控制信号Va，具有调节精度高的特点。

交叉点配置电路还包括偏置电路，用于提供第一偏置电压U0、第二偏置电压U1和第三偏置电压U2，所述偏置电路包括NMOS管M24、M25、M26、M30、M31、M32，PMOS管M22、M23、M27、M28、M29和电流源I0；

M24源极接地，栅极与M25的栅极、M26的栅极、M24的漏极、电流源I0的电流输出端相连；电流源I0的电流输入端接电源电压VDD；M25源极接地，漏极与M22的栅极、M23的栅极、M23的漏极相连，并作为第三偏置电压U2的输出端；M22源极接电源电压VDD，漏极与M23源极相连；M26源极接地，漏极与M27的栅极、M28的栅极、M29的栅极、M27的漏极相连；M27源极接电源电压VDD；M28源极接电源电压VDD，漏极与M31栅极、M31漏极相连，并作为第一偏置电压U0的输出端；M32源极接地，栅极接固定电压UP，漏极与M31源极相连；M29源极接电源电压VDD，漏极与M30栅极、M30漏极相连，并作为第二偏置电压U1的输出端；M30源极接地；

偏置电路通过电流镜像为配置电路提供第一偏置电压U0、第二偏置电压U1和第三偏置电压U2，仅需设置I0电流值就可以为配置电路提供合适的偏置电压，具有灵活性和适应性。

如图4所示，交叉点配置电路还包括译码电路和配置电路，配置电路包括正向电流源开关电路和负向电流源开关电路，正向电流源开关电路包括N路并联连接的电流源开关电路，第n路电流源开关电路包括NMOS管MRn和MQn,NMOS管MRn的漏极共同连接正向交叉点指示信号Vcp，栅极共同连接至第一偏置电压U0，源极连接MQn的漏极，MQn的源极接地，MQn的栅极连接正向控制信号K<n>，0≤n≤N-1；负向电流源开关电路也包括N路并联连接的电流源开关电路，第n路电流源开关电路包括NMOS管MRn和MQn,NMOS管MRn的漏极共同连接负向交叉点指示信号Vcn，栅极共同连接至第一偏置电压U0，源极连接MQn的漏极，MQn的源极接地，MQn的栅极连接负向控制信号NK<n>，0≤n≤N-1。

译码电路输入端的N位控制信号的最高位作为符号位参与译码，分别控制配置电路中正向电流源开关电路或负向电流源开关电路全部打开；这种译码电路结构，可以避免正向电流源开关电路和负向电流源开关电路同时打开或关闭，造成电流损失，增加无效功耗。

如图5所示，译码电路包括第五反相器、第一组二输入与非门Nand1n、第二组二输入与非门Nand2n，0≤n≤N-1；第五反相器的输入端连接外部输入的N+1位控制信号A<N:0>的最高位A<N>，输出为A<N>的反相信号NA<N>，第一组二输入与非门Nand1n的一个输入端连接信号NA<N>，另一个输入端连接A<n>，输出正向控制信号K<n>；第二组二输入与非门Nand2n的一个输入端连接信号A<N>，另一个输入端连接A<n>,输出负向控制信号NK<n>,0≤n≤N-1；

译码电路N+1位控制信号A<N:0>可以采用温度计译码或二进制译码方式，当采用温度计译码时，配置电路中N路并联连接的电流源开关电路尺寸均相等，配置电路结构简单，交叉点调节步长均匀；当采用二进制译码时，配置电路中N路并联连接的电流源开关电路尺寸以二进制权重1：2：4：…:2^N-1比例分布，配置电路结构复杂，交叉点调整精度高。

在上述实施例的基础上，以N＝3，A<3:0>＝0000、A<3:0>＝0111、A<3:0>＝1111为例，一种可编程调节时钟交叉点的高速时钟接收电路的工作原理如下：当A<3:0>＝0000时，通过交叉点配置电路中的译码电路生成控制信号K0、K1、K2和NK0、NK1、NK2均为高电平，控制配置电路中所有电流通路打开，此时只有Vcn和Vcp电压相等时，反馈控制信号Vc稳定，此时差分时钟交叉点为0.9V；当A<3:0>＝0111通过交叉点配置电路中的译码电路生成控制信号K0、K1、K2为低电平，NK0、NK1、NK2为高电平，控制配置电路中P端所有电流通路打开，N端所有电流通路关闭，通过反馈控制信号Vc调节并最终稳定下来，此时差分时钟交叉点为0.72V；当A<3:0>＝1111通过交叉点配置电路中的译码电路生成控制信号K0、K1、K2为高电平，NK0、NK1、NK2为低电平，控制配置电路中P端所有电流通路关闭，N端所有电流通路打开，通过反馈控制信号Vc调节并最终稳定下来，此时差分时钟交叉点为1.08V。

由此可见，本发明通过数字配置反馈控制实现高速时钟接收电路时钟交叉点调整的功能，由于存在反馈控制，可以降低器件失配、电源抖动和耦合噪声对时钟交叉点的影响，提高差分时钟交叉点的稳定性；并且通过数字配置，时钟交叉点根据应用环境灵活可变，实现差分时钟信号交叉点全电压范围调节，大大提高了时钟交叉点的灵活性，解决了传统高速时钟接收电路中时钟交叉点不稳定、不可调的问题。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (8)

1.一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：包括交叉点调整电路、第一交叉点检测电路、第二交叉点检测电路、交叉点配置电路和缓冲器电路，其中：

交叉点调整电路，接收外部输入的差分时钟信号，并根据交叉点配置电路生成的控制信号Va调节差分时钟信号的交叉点，将调节后的差分时钟信号输出至缓冲器电路；

缓冲器电路，将调节后的差分时钟信号转换成标准CMOS差分输出时钟信号；

第一交叉点检测电路，检测交叉点调整电路输出的差分时钟信号交叉点，生成正向交叉点指示信号Vcp；

第二交叉点检测电路，检测缓冲器输出的差分时钟信号交叉点，生成负向交叉点指示信号Vcn；

交叉点配置电路，根据正向交叉点指示信号Vcp和负向交叉点指示信号Vcn，产生供交叉点调整电路使用的控制信号Va。

2.根据权利要求1所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述交叉点调整电路包括NMOS管MA0、MA1、MA2、MA3、MA4，PMOS管MA5、MA6、MA7、MA8，电阻R1、R2和第一反相器INV0、第二反相器INV1；

MA0源极接地电位GND，栅极接外部输入的偏置电压U0，漏极与MA1、MA2的源极相连；MA1栅极接外部输入的差分时钟信号正端CLKp，漏极与MA3的栅极和电阻R1一端相连，电阻R1另一端接电源电压VDD；MA2栅极接输入差分时钟信号负端CLKn，漏极与MA4的栅极和电阻R2一端相连，电阻R2另一端接电源电压VDD；MA3源极接地电位GND，漏极与MA5的漏极、MA8的漏极和第一反相器INV0的输入端相连；MA4源极接地电位GND，漏极与MA6的漏极、MA7的漏极和第二反相器INV1的输入端相连；MA5源极接电源电压VDD，栅极接低电位DN；MA6源极接电源电压VDD，栅极接低电位DN；MA7源极接电源电压VDD，栅极接控制信号Va；MA8源极接电源电压VDD，栅极接控制信号Va；第一反相器INV0输出正向时钟CKp，第二反相器INV1输出负向时钟CKn，正向时钟CKp和负向时钟CKn作为调节后的差分时钟信号输出至缓冲器电路。

3.根据权利要求1所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述缓冲器电路包括第三反相器INV3、第四反相器INV4，第三反相器INV3输入端连接正向时钟CKp，输出端为正向输出时钟CKoutp；第四反相器INV4输入端连接负向时钟CKn，输出端为负向输出时钟CKoutn。

4.根据权利要求1所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述第一交叉点检测电路和第二交叉点检测电路结构相同，均包括NMOS管Md0、Md1、Md2、Md3，PMOS管Md4、Md5、Md6、Md7；

Md0源极接地电位GND，栅极与Md3的栅极、Md5的栅极、Md6的栅极共同连接时钟信号Cn，漏极与Md2的源极相连；Md1源极接地电位GND，栅极与Md2的栅极、Md4的栅极、M7的栅极共同连接时钟信号Cp，漏极与Md3的源极相连；Md2漏极与Md3的漏极、Md4的漏极、Md5的漏极共同相连到电压Vc端，作为第一交叉点检测电路或者第二交叉点检测电路的输出；Md4源极与Md6的漏极相连，Md5源极与Md7的漏极相连；Md6源极接电源电压VDD，Md7源极接电源电压VDD。

5.根据权利要求1所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述交叉点配置电路包括PMOS管M18、M19、M20、M21，NMOS管M11、M12、M3、M4、M16、M17构成的差分输入单端输出套筒式运算放大器和电容器C0；M3源极接地电位GND，栅极接固定电压UP，漏极与M11的源极相连；M4源极接地电位GND，栅极接固定电压UP，漏极与M12的源极相连；M11栅极与M12的栅极相连，共同连接第一偏置电压U0，漏极连接M16的源极和正向交叉点指示信号Vcp；M12的漏极连接M17的源极和负向交叉点指示信号Vcn；M16栅极与M17的栅极相连并接到第二偏置电压U1，漏极与M18的漏极、M20的栅极、M21的栅极相连；M17漏极与M19的漏极相连并通过电容器C0接地，作为交叉点配置电路的输出端Va；M18源极与M19的漏极相连，栅极与M19栅极相连并接到第三偏置电压U2；M19源极与M21的漏极相连；M20源极接电源电压VDD；M21源极接电源电压VDD。

6.根据权利要求5所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述交叉点配置电路还包括偏置电路，用于提供第一偏置电压U0、第二偏置电压U1和第三偏置电压U2，所述偏置电路包括NMOS管M24、M25、M26、M30、M31、M32，PMOS管M22、M23、M27、M28、M29和电流源I0；

M24源极接地，栅极与M25的栅极、M26的栅极、M24的漏极、电流源I0的电流输出端相连；电流源I0的电流输入端接电源电压VDD；M25源极接地，漏极与M22的栅极、M23的栅极、M23的漏极相连，并作为第三偏置电压U2的输出端；M22源极接电源电压VDD，漏极与M23源极相连；M26源极接地，漏极与M27的栅极、M28的栅极、M29的栅极、M27的漏极相连；M27源极接电源电压VDD；M28源极接电源电压VDD，漏极与M31栅极、M31漏极相连，并作为第一偏置电压U0的输出端；M32源极接地，栅极接固定电压UP，漏极与M31源极相连；M29源极接电源电压VDD，漏极与M30栅极、M30漏极相连，并作为第二偏置电压U1的输出端；M30源极接地。

7.根据权利要求5所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述交叉点配置电路还包括译码电路和配置电路；

所述译码电路，包括第五反相器、第一组二输入与非门Nand1n、第二组二输入与非门Nand2n，0≤n≤N-1；第五反相器的输入端连接外部输入的N+1位控制信号A<N:0>的最高位A<N>，输出为A<N>的反相信号NA<N>，第一组二输入与非门Nand1n的一个输入端连接信号NA<N>，另一个输入端连接A<n>，输出正向控制信号K<n>；第二组二输入与非门Nand2n的一个输入端连接信号A<N>，另一个输入端连接A<n>,输出负向控制信号NK<n>,0≤n≤N-1；

配置电路，包括正向电流源开关电路和负向电流源开关电路，正向电流源开关电路包括N路并联连接的电流源开关电路，第n路电流源开关电路包括NMOS管MRn和MQn,NMOS管MRn的漏极共同连接正向交叉点指示信号Vcp，栅极共同连接至第一偏置电压U0，源极连接MQn的漏极，MQn的源极接地，MQn的栅极连接正向控制信号K<n>，0≤n≤N-1；

负向电流源开关电路也包括N路并联连接的电流源开关电路，第n路电流源开关电路包括NMOS管MRn和MQn,NMOS管MRn的漏极共同连接负向交叉点指示信号Vcn，栅极共同连接至第一偏置电压U0，源极连接MQn的漏极，MQn的源极接地，MQn的栅极连接负向控制信号NK<n>，0≤n≤N-1。

8.根据权利要求7所述的一种可编程调节时钟交叉点的高速时钟接收电路，其特征在于：所述N+1位控制信号A<N:0>采用温度计译码或二进制译码方式。