CN104052479A - 数模转换器中的时钟信号误差校正 - Google Patents

数模转换器中的时钟信号误差校正 Download PDF

Info

Publication number
CN104052479A
CN104052479A CN201410099136.2A CN201410099136A CN104052479A CN 104052479 A CN104052479 A CN 104052479A CN 201410099136 A CN201410099136 A CN 201410099136A CN 104052479 A CN104052479 A CN 104052479A
Authority
CN
China
Prior art keywords
error
clock signal
dac
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410099136.2A
Other languages
English (en)
Other versions
CN104052479B (zh
Inventor
B·谢佛
雷平荣
何秋荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104052479A publication Critical patent/CN104052479A/zh
Application granted granted Critical
Publication of CN104052479B publication Critical patent/CN104052479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及数模转换器中的时钟信号误差校正。在一个实施例中，本文公开一种数模转换器(DAC)，所述数模转换器包括用于时钟的校正电路，所述时钟包括差分时钟。误差校正可借助于复制品单元来在DAC核心内发生，所述复制品单元大致上与转换单元类似。所述复制品单元可被配置来将反馈信号提供至时钟接收器，所述反馈信号具有用于校正时钟信号的信息，而不是将所述复制品单元的输出作用于所转换的信号。所述反馈信号可操作以校正如在所述DAC核心处所测量的例如工作循环和交叉点中的误差。

Description

数模转换器中的时钟信号误差校正
相关申请的交叉引用
本申请要求2013年3月15日提交的题为“Duty Cycle DetectionCircuit For Double Data Rate Conversion(用于双倍数据速率转换的工作循环检测电路)”的美国临时申请61/799,723的优先权，所述申请全部通过引用并入本文中。
技术领域
本申请涉及信号处理领域，并且更具体地说涉及数模转换器中的时钟信号误差校正电路。
背景技术
信号处理电路(如数模转换器)可能需要计时以便确保数据输出正确地同步化。在一些情况下，反馈电路用于校正时钟信号参数中的误差，包括例如工作循环和交叉点。
电流导引DAC被配置成使用n二进制加权开关的阵列来转换n位数字输入信号。开关机制使得电流能够被提供至电流合并网络。举例来说，当n＝4时，电流是和（相对于二进制数字输入来予以加权）。由开关提供的电流的总和/集合形成呈电流输出形式的数字输入信号的模拟表示。
附图说明
当结合附图来阅读以下详细说明时可最好地理解本公开。需要强调的是，按照行业的标准做法，各种特征不是按比例绘制，并且仅用于说明目的。事实上，为了论述清楚起见，各种特征的尺寸可任意放大或缩小。
图1是根据本说明书的一个或多个实施例的数模转换器（DAC）的框图。
图2是根据本说明书的一个或多个实施例的第二DAC的框图。
图3是根据本说明书的一个或多个实施例的双重开关的电学示意图的框图。
图4是根据本说明书的一个或多个实施例的四重开关的框图。
图5是根据本说明书的一个或多个实施例的交叉点检测电路的框图。
图6是根据本说明书的一个或多个实施例的共同源极节点涟波的波形图。
图7是根据本说明书的一个或多个实施例的工作循环检测电路的示意图。
图8是根据本说明书的一个或多个实施例的波形图。
图9是根据本说明书的一个或多个实施例的时钟接收器的框图。
具体实施方式
概述
在一个实施例中，本文公开一种数模转换器(DAC)，所述数模转换器包括用于时钟的校正电路，所述时钟包括差分时钟。误差校正可借助于复制品单元来在DAC核心内发生，所述复制品单元大致上与转换单元类似。所述复制品单元可被配置来将反馈信号提供至时钟接收器，所述反馈信号具有用于校正时钟信号的信息，而不是将所述复制品单元的输出作用于所转换的信号。所述反馈信号可操作以校正如在所述DAC核心处所测量的例如工作循环和交叉点中的误差。
在第一示例性实施方案中，公开一种数模转换器(DAC)，其包括：时钟接收器，其可操作以提供分配的时钟信号并且可操作以响应于反馈信号来调整所分配的时钟信号；以及DAC核心，其可操作以接收所分配的时钟信号并且将所分配的时钟信号提供至多个转换单元，所述DAC核心包括时钟误差检测电路，所述时钟误差检测电路可操作以检测所分配的时钟信号中的第一种类误差。
在第二示例性实施方案中，公开一种时钟信号误差检测器，其包括：用于接收时钟信号输入的输入端；误差检测核心电路，其可操作以检测所述时钟信号输入中的第一种类误差；以及用于提供时钟校正信号的输出端；其中所述时钟信号误差检测器安置于数据转换核心内并且包括电路，所述电路是所述数据转换核心内的真实数据转换电路的实质性克隆。
在第三示例性实施方案中，公开一种提供校正的时钟信号的方法，其包括：产生输出时钟信号；将所述输出时钟信号分配至数据转换核心内的多个转换单元；在所述数据转换核心内检测所述时钟信号中的误差；以及提供反馈信号以便校正所述输出时钟信号。
本公开的实例实施方案
以下公开提供许多不同实施方案或实施例以用于实施本公开的不同特征。部件和布置的具体实施例在以下描述以便简化本公开。当然，这些实施例仅仅是实例并且不希望具有限制性。另外，本公开可在不同实施例中重复参考数字和/或字母。这种重复是为了简单和清楚起见并且本身不指示所论述的不同实施方案和/或配置之间的关系。
不同实施方案可具有不同优势，并且特定优势不一定为任何实施方案所必需的。
在双倍数据速率数模转换器(DAC)中，工作循环失真可产生不合需要的变化，如nFs±fout毛刺(其中n是整数)。工作循环失真可尤其由时钟路径失配和电流导引单元所造成。因此，需要测量由整个时钟路径和电流导引单元所产生的总工作循环失真。然后，失真可在时钟接收器处进行校正。
在一些实施方案中面临的另一个问题是差分时钟信号中的交叉点偏斜。差分信号(如低电压差分信令(LVDS)时钟)中的“交叉点”是差分信号的一侧的上升沿越过差分信号的另一侧的下降沿所在的点。理论上“理想”的交叉点可基于设计参数来选择，包括共同源极节点具有最小涟波所在的点。在一些实施方案中，理论上理想的交叉点可出现在信号越过零基准时，然而，可选择许多其它点。举例来说，在NMOS DAC核心中，理论上理想的交叉点可高于零基准，而在PMOS DAC核心中，理论上理想的交叉点可低于零基准。但是，偏斜可使交叉点从其理论上理想的值移位。
在某些现有技术中，工作循环检测电路的输入在开关电流单元的输入处加以分接。这种方法不能测量由于开关单元本身所造成的工作循环失真。
本说明书的额外细节可参照附图来最佳了解。在图中，某些术语仅用于举例，并且应在这种情形下来理解。举例来说，某些实例电路可包括正节点v+和负节点v-节点v+和v-均具有许多可能的值。按照惯例，v+被认为主要是“正”电压并且v-被认为主要是“负”电压。因此，在适当情况下，v+或v-可被视为“电源”或“正”电压，并且在其它情况下，v+或v-可被视为“接地”、“负”或“负电源”电压。应注意v-不需要为绝对接地(“大地”或“底架”)，也不一定相对于大地或底架接地为负性。此外，“正”和“负”可理解为仅仅是指电势差异的两个相反侧。因此，在信号具有“正侧”和“负侧”的情况下，这可总体上理解为意味着信号的正侧包括高于基准电压的那些部分，而信号的负侧包括低于基准电压的那些部分。在一些实施方案中，零点被定义为在大地接地或底架接地处，并且v+和v-可具有大致上相同量值但是相反符号的值。
本说明书还可涉及某些跨导器。如贯穿本说明书所使用，“跨导器”是被配置来提供跨导或跨导效果的具有三个或更多个节点的任何非无源装置，其特征为例如或跨导器包括任何固态晶体管，作为非限制性举例，其包括双极结晶体管(BJT)、场效应晶体管(FET)、金属氧化物FET(MOSFET)、结FET(JFET)、三极管、真空管、电流/电压转换器、电压/电流转换器和放大器。为了便于提及，所有这类装置在本文中一般地被称为跨导器。总体上，跨导器将具有至少三个节点，其可被称为第一节点(基极、栅极或类似的)、第二节点(源极、发射极或类似的)和第三节点(漏极、集电极或类似的)。在许多公开的实施例中，可通过重新安排电路设计中的极性来用一种类型的晶体管(如“p型”晶体管)直接取代另一种晶体管(如“n型”晶体管)。因此，除非另外明确说明，否则在本文中希望，例如，使用n型MOSFET的设计被视为与具有适当修改的使用npn型BJT的类似设计等效。
图1是根据本说明书的一个或多个实施例的实例DAC100的框图。DAC100包括时钟接收器110和核心120。时钟接收器110被配置来将时钟信号118提供至核心120。
时钟接收器110被配置来接收时钟输入信号并且提供包括CLK+112和CLK-114的差分时钟信号118。时钟接收器110可包括任何时钟调节电路。还应注意，差分时钟信号118仅作为举例来提供，并且在某些实施方案中，还可提供接地基准或其它时钟信号。时钟接收器110将差分时钟信号118提供至时钟分配器140。
时钟分配器140被配置来将时钟信号118分配至DAC核心120内的多个转换单元122。时钟分配器140可包括能操作来接收时钟信号118且将时钟信号118提供至多个目的地电路的任何电路或者电学或电子网络。在一个实施例中，每个单元122接收所分配时钟信号142的相同复本。然而，应认识到，时钟接收器110可引入来自理想差分时钟信号118的偏差和误差。因此，工作循环检测器150和交叉点检测器130与时钟接收器110一起提供于反馈配置中。在一个实施例中，工作循环检测器150接收CLK+112和CLK-114，并且测量差分时钟信号118的所测量的工作循环156与基准标称工作循环152之间的差异。工作循环检测器150可将工作循环反馈154提供至时钟接收器110。应注意，虽然标称工作循环152在本文中公开为工作循环检测器150的输入信号，但是在一些实施方案中，标称工作循环152可在工作循环检测器150的内部提供，或可在其它情形下编码于工作循环检测器150内。举例来说，工作循环检测器150可具有内部反相器，其被配置来产生与CLK+112和CLK-114互补的信号。此互补信号可具有与CLK+112和CLK-114相反的工作循环失真误差。因此，应认识到，标称时钟152仅作为举例而公开为输入，并且其它配置也是可能的。工作循环检测器150将工作循环反馈信号154提供至时钟接收器110。时钟接收器110可从差分时钟信号118中减去工作循环反馈154以便提供经过校正的差分时钟信号118。
交叉点检测器130也接收差分时钟信号118，包括CLK+112和CLK-114。还提供标称交叉点输入132。然而，应注意，标称交叉点132仅作为举例而提供为输入信号。在一些实施例中，标称交叉点132可在交叉点检测器130的内部编程。举例来说，使用以上描述为“标称交叉点”的互补信号可产生具有多达两倍反馈信号的交叉点反馈。因此，将标称交叉点132公开为独立输入信号在本文中仅作为举例提供以便于论述。交叉点检测器130测量标称交叉点132与所测量的交叉点136之间的差异，从而提供交叉点反馈信号134。时钟接收器110接收交叉点反馈134并且可从差分时钟信号118中减去交叉点反馈134，因而提供经过校正的差分时钟信号18。以此方式，与没有由工作循环检测器150和交叉点检测器130所提供的反馈的情况相比，差分时钟信号118更准确。
时钟分配器140将所分配时钟信号142提供至120。核心120包括多个转换单元122-1至122-N。在一些实施方案中，每个单元122与每个其它单元122相同。然而，在其它实施方案中，单元122不需要是相同的。举例来说，在一些实施方案中，单元122可为两个独立种类，并且划分为两个独立子组。还应注意，在一些实施方案中，单元122的数目与核心120的分辨率的位数一一对应。然而，在其它实施方案中，核心120可包括与分辨率的位数不同的单元122的数目。举例来说，在一个实施方案中，对于16位分辨率提供多达42个单元122。
每个开关驱动器124可被配置来对数据输入1…dn进行采样并且将其馈送至每个单元122中。每个单元122提供模拟输出180的一部分。因此，在一个实施例中，每个单元122将其输出电流贡献至模拟输出180，并且电流在虚拟接地190处汇总。在一些情况下，某些单元可被指定为最高有效位(MSB)单元126，而其它单元被指定为最低有效位(LSB)单元128。举例来说，在具有16位分辨率的实施方案中，提供至少16个单元122。单元122-1可被指定为MSB单元126。在另一个实施方案中，提供16个以上单元122，并且一个以上单元可被指定为MSB单元126，以使得多个单元对MSB126的值起作用。单元122-N贡献模拟输出180的最低有效位LSB128。
图2是根据本说明书的一个或多个实施例的第二DAC200的框图。在一些实施方案中，DAC200可实现优于DAC100的某些优势。举例来说，因为在差分时钟信号118由时钟分配器140分配之前，DAC100将交叉点检测器130和工作循环检测器150放置于反馈配置中，所以在时钟分配器140和DAC120内出现的干扰和扰动未由交叉点检测器130和工作循环检测器150捕获。这可能限制工作循环反馈154和交叉点反馈134在准确校正差分时钟信号118方面的可行性。
为了帮助确保准确的反馈测量，DAC核心220有利地提供DAC核心220内的新颖反馈配置。
如同DAC100，DAC200包括时钟接收器110、接收来自时钟接收器110的差分时钟信号118的时钟分配器140和接收来自时钟分配器140的所分配时钟信号142的DAC核心220。如同DAC核心120，DAC核心220包括针对多个单元122中的每一个单元的开关驱动器124，其编号为122-1至122-N。DAC核心220还包括一个或多个MSB单元126和LSB单元128。单元122提供模拟输出180,其在虚拟接地290处汇总。
DAC200不包括外部交叉点检测器130和工作循环检测器150。替代地，DAC核心220包括被称为工作循环复制品240的复制品单元和被称为交叉点复制品250的复制品单元。工作循环复制品240经由开关驱动器124来接收所分配时钟信号142，其与多个单元122类似。交叉点复制品250也经由开关驱动器124来接收所分配时钟信号142，其与多个单元122类似。然而，工作循环复制品240和交叉点复制品250不将其输出值贡献至模拟输出180。
工作循环复制品240接收数据输入510并且将工作循环输出242提供至加法装置270。加法装置270还接收标称工作循环152。因此，加法装置270计算标称工作循环152与工作循环复制品240的输出之间的差异。出于反馈目的，加法装置270将此差异提供回到时钟接收器110。
类似地，交叉点复制品250还接收数据输入510并且将交叉点输出252提供至加法装置260。加法装置260还被配置来接收标称交叉点132作为输入。因此，加法装置260被配置来计算标称交叉点132与交叉点复制品250的所测量的交叉点之间的差异。加法装置260将此差异作为校正信号提供至时钟接收器110。因此，时钟接收器110可对于交叉点和工作循环两者的偏差来校正差分时钟信号118。因此，差分时钟信号118可考虑到来自加法装置260的校正信号和来自加法装置270的校正信号两者。因此，与在图1的DAC100的实施方案中相比，差分时钟信号118可大致上更精确地改进。这是因为交叉点和工作循环的偏差在其由单元122经历的相同时点加以测量。
图3是根据本说明书的一个或多个实施例的双重开关网络300的框图。在此配置中，双重开关300可为DAC100或DAC200的单元122的实施例。然而，应注意，双重开关300仅作为举例来公开，并且其它配置也是可能的。举例来说，在许多其它可能方案之间，图4公开四重开关400。如以上提及，虽然双重开关300和图4的四重开关400作为举例公开为n型MOSFET跨导器，但是此设计可与p型MOSFET跨导器或其它类似跨导器直接互换。
双重开关300包括多个跨导器“M”。跨导器M0308和M1310参考vss节点390。在此实施例中，vss节点390被配置成“负”节点。跨导器M0308在其栅极节点处包括vdiode306并且被配置成电流镜的一部分并且可为每个开关单元(如DAC100的单元122)提供电流。跨导器M1310在其栅极节点处具有Vbias304并且是任选的栅-阴放大器装置，其可安置以便改进电流镜的输出阻抗。
跨导器M2320和M3330包括数据转换级。跨导器M3330在其栅极节点处接收数据输入d360。跨导器M2320在其栅极节点处接收数据信号362，其中数据信号代表数据信号d的反相。跨导器M2320和M3330的源极节点短接在一起成为共同源极节点380，其对于性能考虑因素来说可为重要的，并且如以上提及，可用于提供标称交叉点132和标称工作循环152。
M2320和M3330的漏极节点被配置来充当输出节点，提供包括370和372的差分信号。应注意，虽然为了便于论述而将这些输出展示为相应电压，但是在所公开的实施例中，有意义的信息替代地存储于相应输出电流中。因此，为了将输出电流转换成可用的电压，可将电流提供至例如电阻端接级、电流/电压转换器级或类似级。
跨导器M4340和M5350可分别安置于M3330和M2320的输出漏极节点以便充当相应级联级。跨导器M4340和M5350中的每一个在栅极节点处通过vbias302来偏压。在一个或多个实施方案中，根据设计考虑因素，跨导器M4340和M5350可按照需要来提供，但是在其它实施方案中可为不必要的。
图4是根据本说明书的一个或多个实施例的四重开关400的框图。在一些配置中，四重开关400可用作图1的单元122的实施方案。与图3的双重开关300相反，四重开关400被配置来接收两个位的差分输入。
如同图3的双重4063开关300，四重开关400包括电流镜级，其包含跨导器M0408，以及任选的跨导器M1410。当出于性能考虑因素有需要时，跨导器M1410通过偏压vbias2404来偏压以便为电流镜提供额外输出阻抗。
四重开关400的数据转换级包括四个跨导器，即跨导器M2420、跨导器M3430、跨导器M6432和跨导器M7434，本文中统称为“数据转换跨导器”。数据转换跨导器使其源极节点在“共同源极节点”480处短接在一起，其与图3的共同源极节点380类似。每个数据转换跨导器还在其栅极节点处具有数据输入。
具体来说，跨导器M2420在其栅极节点处接收数据输入d0461。跨导器M3430在其栅极节点处接收数据信号d1462。跨导器M6432在其栅极节点处接收数据输入463。跨导器M7434在其栅极节点处接收数据信号464。在一个实施例中，d0和是差分数据信号的互补部分。类似地，d1和是第二差分数据信号的互补部分。所有四个信号包括正交数据项，其中d1比d0滞后时钟周期的一半。
跨导器M2420和M3430可被认为包括正侧数据输入级，而跨导器M6432和M7434可被认为包括负侧数据输入级。因此，跨导器M2420和M3430在相应漏极节点处结合在一起以便提供正侧输出。类似地，跨导器M6432和M7434在其相应漏极节点处结合在一起以便提供负侧输出。在此配置中，每个跨导器贡献相应电流，这些电流在相应漏极节点处相加。
如同图3的双重开关300，图4的四重开关400包括充当任选栅-阴放大器级的两个跨导器。具体来说，跨导器M4440在其栅极节点处接收偏压vbias402，并且被配置来充当正侧数据输入跨导器M2420和M3430的栅-阴放大器级。跨导器M5450还在其栅极节点处接收偏压vbias402，并且被配置来充当负侧数据输入跨导器M6432和M7434的栅-阴放大器级。跨导器M4440在其漏极节点处提供输出电流其可转换成输出电压470。跨导器M5450在其漏极节点处提供输出电流，其可转换成输出电压472。如同双重开关300，可将输出提供至电阻性负载、电流/电压转换器或类似装置。
图5是根据本说明书的一个或多个实施例的交叉点检测电路500的框图。在一些实施方案中，交叉点检测电路500可为图1的交叉点检测器130或图2的交叉点复制品250的实施方案。然而，应注意，交叉点检测电路500仅作为举例来提供，并且不希望具有限制性，无论是图1的交叉点检测器130还是图2的交叉点复制品250。
在一个实施方案中，交叉点检测电路500包括两个MSB复制品单元122-10和122-12。MSB复制品单元122-10接收实际数据输入510，其可为例如双重开关300的或四重开关400的MSB复制品单元122-10接收实际数据输入510，并且交叉点涟波是在共同源极节点380处测量。在此实施例中，MSB复制品单元122-10的共同源极节点被称为共同源极节点380-1。然而，应注意，在图4的四重开关400代替图3的双重开关300使用的情况下，共同源极节点380也可为共同源极节点480。还应认识到，其它配置也是可能的。共同源极节点380-1在其输出中具有相对较大涟波。
还提供第二MSB复制品单元122-12。MSB复制品单元122-12接收DC数据输入520。DC数据输入520可为例如逻辑0或逻辑1，并且可保持于大致上固定状态。MSB复制品单元122-12还具有共同源极节点380-2，其可大致上与共同源极节点380-1类似。与共同源极节点380-1相比，共同源极节点380-2上的输出具有微小涟波，因为共同源极节点380-2由DC数据输入520来驱动，并且因而不引起任何开关涟波。将共同源极节点380-2和共同源极节点380-1提供至比较器530。比较器530将节点380-1上的涟波与节点380-2上的涟波比较并且计算其之间的差异。比较器530的输出可用作交叉点反馈134。在其它实施方案中，交叉点反馈134不需要作为反馈信号直接提供至时钟接收器110。实际上，数字输出可被提供至外部监视系统、控制器或用于监视用途的装置，并且监视装置可用于配置时钟接收器110的可组配开环输出调整。还应认识到，许多其它配置也是可能的，并且可获得交叉点反馈134的许多额外用途。
图6是根据本说明书的一个或多个实施例的可在共同源极节点380或480上观察到的实例涟波610、620、630的时间域示意图。在数据转换期间，共同源极节点380上的信号可产生涟波。量值和时间常数（到达稳定状态的快速程度）影响DAC100性能。在设计中所使用的装置过程和装置尺寸在很大程度上确定涟波大小/形状。此涟波难以在设计时加以控制。然而，具有正确的交叉点可使涟波最小化。
图7是根据本说明书的一个或多个实施例的工作循环检测电路700的框图。工作循环检测电路700包括复制品四重开关400，其大致上与图4的四重开关400相似。因此，在一些情况下，工作循环检测电路700可为图1的工作循环检测器150的实施方案，或图2的工作循环复制品240的实施方案。图7的四重开关400包括跨导器M0408和M1410，其满足与图4的跨导器M0408和M1410大致上相同的目的。
四重开关400还包括四个数据转换跨导器，即跨导器M2420、跨导器M3430、跨导器M6432和跨导器M7434。如同图4的数据转换跨导器，这四个跨导器使其源极节点在共同源极节点480处结合在一起。此外，数据转换跨导器被划分成各自具有两个跨导器的两个组，并且每个组的两个跨导器在漏极节点处结合在一起。然而，为了促进工作循环检测电路700的工作循环检测目的，数据输入与图4的四重开关400的那些数据输入不同地配置。具体来说，跨导器M2420接收数据输入d0。跨导器M3430接收数据输入这两个跨导器的输出在其相应漏极节点处结合在一起。同样地，跨导器M6432接收数据输入而跨导器M7434接收数据输入d1。这两个跨导器也在其相应漏极节点处结合在一起。
跨导器M2420和M3430的漏极节点形成合并的正输出Pout712。跨导器M6432和M7434的漏极节点形成合并的负输出Nout714。在此实施例中，Pout712代表差分输出的正侧，而N_out714代表差分输出的负侧。Pout节点712由电流源DP710驱动来提供恒定输入电流，而负输出节点Nout714由电流源DN720驱动。在一个实施例中，DP710中的电流与DN720的电流相同，其比M0408中的电流稍大。取决于数据，M0408中的电流可切换至Pout节点712或Nout节点714中。将DP710与Pout712之间的差异馈送至M4440的源极节点中。类似地，将DN720与Nout714之间的电流差异馈送至M5450的源极节点中。
在此实施例中，Pout节点712结合至跨导器M4440的源极节点，所述跨导器M4440在其栅极处通过vbias1402来偏压。负输出节点Nout714结合至跨导器M5450的源极节点，所述跨导器M5450也在其栅极节点处通过Vbias1402来偏压。跨导器M4440和M5450的漏极节点分别驱动漏极节点M9740和M8730。跨导器M9740和M8730被配置成电流镜，其将相同电流强行置入其相应漏极节点中。因此，分别进入v+742和v-744的输入电流是对于Pout712和Nout714所计算的差异。跨导器M9740和M8730的相应源极均结合至vss790，其在一些实施方案中可为与图3的vss390和图4的vss490电学相同的节点。
连接M4440的漏极与M9740的漏极的电节点在本文中称为v+742。连接M5450与跨导器M8730的漏极的电节点在本文中称为744。比较器740接收v+742和v-744并且比较这两个输入。在一个实施例中，v-744可为标称工作循环152的实施方案。类似地，节点v+742可为工作循环输出252的实施方案。因此，比较器740将标称工作循环152与工作循环输出252进行比较并且提供差分输出，其可为工作循环反馈信号154的实例实施方案。
图8是公开工作循环检测电路700的输入和输出的时序图。在此图中表示输入信号d0461、463、d1462和464。图8中公开的剩余波形一对一地依循图7中的相应节点，说明以上关于图7所描述的操作。
图9是根据本说明书的一个或多个实施例的时钟接收器110的电学框图。时钟接收器110接收CLK_IN+和CLK_IN-作为差分时钟输入。时钟接收器110输出CLK_OUT+和CLK_OUT-作为差分时钟输出。在一些实施方案中，CLK_OUT+可对应于图1的时钟+112并且CLK_OUT-可对应于图1的时钟-114。然而，应注意，时钟接收器110不一定需要用于图1的DAC100或图2的DAC200中，而是具有许多其它用途。
在此配置中，时钟接收器110包括小信号放大器910，其接收CLK_IN+和CLK_IN-作为输入信号。小信号放大器910还接收来自工作循环调节器1160的工作循环调整。小信号放大器910参考990，其在此配置中可为底架接地或其它类似接地。小信号放大器910放大输入时钟CLK_IN+和CLK_IN-，并且根据来自工作循环调节器960的信号来校正输入时钟的工作循环。然后，小信号放大器910将放大的时钟信号提供至电平移位器920。
电平移位器920将来自小信号放大器910的输出转换成CMOS信号以使得它可驱动时钟缓冲器940。电平移位器920的交叉点可由交叉点检测器930来调整。交叉点检测器930监视从电平移位器920接收的交叉点，并且按照需要来作出调整。电平移位器920还将其输出提供至时钟缓冲器940，所述时钟缓冲器940将时钟信号放大至CLK_OUT+和CLK_OUT-，这些信号可对应于差分时钟信号918。时钟缓冲器940的输出也在反馈配置中提供至工作循环误差检测器950，所述检测器950检测由时钟缓冲器940提供的工作循环中的误差，并且将误差提供至工作循环调节器960。应注意，交叉点检测器930和工作循环误差检测器950仅作为举例来提供，并且在某些配置中不需要。具体地说，在图2的DAC200的实施方案中，其可为不必要的，因为工作循环误差检测和交叉点检测是在DAC200内提供。因此，图9的公开可在适当情况中并且根据设计限制来修改。
前述内容概述了多个实施方案的特征以使得本领域技术人员可较好了解本公开的方面。本领域技术人员应了解，其可容易地使用本公开作为设计或修改其它过程和结构以便执行本文介绍的实施方案的相同目的和/或实现其相同优势的基础。本领域技术人员还应认识到，这类等效结构不偏离本公开的精神和范围，并且其可在本文中进行各种变化、取代和更改而不背离本公开的精神和范围。
注意，以上参照附图来论述的活动可适用于涉及信号处理(例如，手势信号处理)的任何集成电路，尤其是可执行专门软件程序或算法的那些电路，其中一些电路可与处理数字化实时数据相关。某些实施方案可涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。在某些情形中，本文论述的特征可适用于医学系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流感测、仪器(其可为高精度的)和其它基于数字处理的系统。此外，以上论述的某些实施方案可置备于用于医学成像、患者监视、医学仪器和家庭医疗保健的数字信号处理技术中。这可包括肺部监视器、加速度计、心率监视器、起搏器等。其它应用可涉及用于安全系统(例如，稳定控制系统、驾驶员辅助系统、制动系统、信息娱乐服务和任何种类的内部应用)的汽车技术。此外，传动系统(例如，在混合和电动车辆中)可将高精度数据转换产物用于蓄电池监视、控制系统、报告控制、维修活动等。在另外其它实例情形中，本公开的教义可适用于工业市场，其包括有助于推动生产力、能源效率和可靠性的过程控制系统。在消费应用中，以上论述的信号处理电路的教义可用于图像处理、自动聚焦和图像稳定化(例如，用于数码照相机、摄像机等)。其它消费应用可包括用于家庭影院系统、DVD刻录机和高清晰度电视的音频和视频处理器。另外其它消费应用可涉及高级触摸屏控制器(例如，用于任何类型的便携式媒体装置)。因此，这类技术可容易地为智能手机、平板装置、安全系统、PC、游戏技术、虚拟现实、模拟训练等的一部分。
本公开的具体实施方案可容易地包括芯片上系统(SOC)中央处理单元(CPU)封装。SOC代表将计算机或其它电子系统的部件集成至单一芯片中的集成电路(IC)。它可含有数字、模拟、混合信号和射频功能：其全部可提供于单一芯片衬底上。其它实施方案可包括多芯片模块(MCM)，其中多个芯片位于单一电子封装内并且被配置来经由电子封装而彼此紧密相互作用。在各种其它实施方案中，数字信号处理功能性可实施于专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其它半导体芯片中的一个或多个硅核心中。
在一些实施方案中，这些特征中的一个或多个可在所公开的附图的元件外部所提供的硬件中实施，或以任何适当的方式合并以便获得预期功能性。各种部件可包括软件(或往复式软件)，其可协调以便获得如在本文中概述的操作。在另外其它实施方案中，这些元件可包括促进其操作的任何合适算法、硬件、软件、部件、模块、接口或对象。
另外，与所描述微处理器相关的一些部件可被移除，或以其它方式合并。在一般意义上，附图中描绘的布置在其表示上可更具有逻辑性，而物理架构可包括这些元件的不同重新排列、组合和/或混合。必须注意的是，无数的可能设计配置可用来获得在本文中概述的操作目标。因此，相关基础设施具有无数的替代布置、设计选择、装置可能性、硬件配置、软件实行方案、设备选项等。
在以上实施方案的论述中，电容器、缓冲器、互连、时钟、分压器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其它部件可容易地置换、取代或以其它方式修改以便适应具体电路需要。此外，应注意，互补电子装置、硬件、非暂时性软件等的使用提供用于实施本公开的教义的同样可行的选择方案。
在一个实例实施方案中，附图的任何数目的电路可实施于相关电子装置的板上。此板可为一般电路板，其可容纳电子装置的内部电子系统的各种部件，并且进一步提供用于其它外围设备的连接器。更具体来说，此板可提供系统的其它部件可借以电通信的电连接。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储器元件等可基于具体配置需要、处理要求、计算机设计等来适当地连接至此板。如外部存储器、额外传感器、用于音频/视频显示的控制器和外围装置等其它部件可作为插入卡、经由电缆来连接至板或集成至板本身中。在另一个实例实施方案中，附图的电路可作为独立模块(例如，具有被配置来执行具体应用或功能的相关部件和电路的装置)来实施或作为电子装置的专用硬件中的插入模块来实施。
注意，对于本文提供的许多实施例，相互作用可对于两个、三个、四个或更多个电学部件来描述。然而，这只出于清楚和例示目的来进行。应认识到，系统可用任何合适方式来合并。根据类似设计替代方案，附图的任何示出部件、模块和元件可用各种可能配置来组合，这些配置全部明确地在本说明书的广泛范围内。在某些情况中，只通过参考有限数目的电学元件来描述一组给定流程的一个或多个功能性可能更容易。应认识到，附图的电路及其教义可容易地按比例缩放并且可容纳很多部件，以及更复杂/完善的布置和配置。因此，所提供的实施例不应限制潜在适用于无数其它架构的电路的范围或抑制其广泛教义。
众多其它变化、取代、变异、更改和修改可由本领域技术人员来确定，并且预期本公开涵盖属于附加权利要求的范围内的所有这类变化、取代、变异、更改和修改。为了帮助美国专利和商标局(USPTO)以及另外对本申请颁发的任何专利的任何读者来理解在此所附的权利要求，申请人希望注意，申请人：(a)不希望任何附加权利要求调用在其提交日期存在的美国法典第35篇第112条的第六(6)段落，除非在特定权利要求中具体使用措词“用于…的装置”或“用于…的步骤”；并且(b)不希望通过说明书的任何陈述来以未在附加权利要求中另外反映的任何方式来限制本公开。

Claims (20)

1.一种数模转换器(DAC)，其包括：
时钟接收器，其可操作以提供所分配的时钟输出信号并且可操作以响应于反馈信号来调整所述分配的时钟信号；以及
DAC核心，其可操作以接收所述分配的时钟信号并且将所述分配的时钟信号提供至多个转换单元，所述DAC核心包括时钟误差检测电路，所述时钟误差检测电路可操作以检测所述分配的时钟信号中的第一种类误差。
2.如权利要求1所述的DAC，其中所述时钟信号输出是差分时钟信号。
3.如权利要求1所述的DAC，其中所述第一种类误差包括工作循环误差。
4.如权利要求1所述的DAC，其中所述第一种类误差包括交叉点误差。
5.如权利要求1所述的DAC，其中所述DAC核心进一步包括可操作以检测第二种类误差的第二误差检测电路。
6.如权利要求5所述的DAC，其中所述第一种类误差包括工作循环误差，并且其中所述第二种类误差包括交叉点误差。
7.如权利要求1所述的DAC，其中所述时钟误差检测电路进一步可操作以提供误差校正信号，并且其中所述时钟分配器包括：
第一DAC复制品单元，其包括第一共同源极节点，所述第一共同源极节点可操作以接收直流（DC）参考；
第二DAC复制品单元，其包括第二共同源极节点并且可操作以接收数据输入；以及
比较器，其可操作以将第一共同源极节点上的涟波与第二共同源极节点上的涟波比较并且由此提供交叉点误差。
8.如权利要求1所述的DAC，其中所述误差检测电路包括所述转换单元中的一个转换单元的实质性克隆。
9.如权利要求8所述的DAC，其中所述转换单元中的一个转换单元的所述实质性克隆包括二进制DAC单元。
10.如权利要求8所述的DAC，其中：
所述转换单元包括包含第一种类转换单元的最高有效位(MSB)区域和包含第二种类转换单元的最低有效位(LSB)区域；以及
所述误差检测电路包括所述第一种类转换单元的实质性克隆。
11.如权利要求10所述的DAC，其中所述第一种类转换单元包括温度计DAC。
12.一种集成电路，其包括如权利要求1所述的DAC。
13.一种时钟信号误差检测器，其包括：
用于接收时钟信号输入的输入端；
误差检测核心电路，其可操作以检测所述时钟信号输入中的第一种类误差；以及
用于提供时钟校正信号的输出端；
其中所述时钟信号误差检测器安置于数据转换核心内并且包括电路，所述电路是所述数据转换核心内的真实数据转换电路的实质性克隆。
14.如权利要求13所述的时钟信号误差检测器，其中所述误差检测核心电路可操作以检测工作循环误差。
15.如权利要求13所述的时钟信号误差检测器，其中所述误差检测核心电路可操作以检测交叉点误差。
16.如权利要求15所述的时钟信号误差检测器，其中所述误差检测核心电路通过测量共同源极节点处的涟波来间接地检测交叉点误差。
17.一种提供校正的时钟信号的方法，其包括：
产生输出时钟信号；
将所述输出时钟信号分配至数据转换核心内的多个转换单元；
在所述数据转换核心内检测所述时钟信号中的误差；以及
提供反馈信号以便校正所述输出时钟信号。
18.如权利要求17所述的方法，其中检测所述时钟信号中的误差包括检测所述时钟信号的工作循环中的误差。
19.如权利要求17所述的方法，其中所述输出时钟信号是差分时钟信号，并且其中检测所述时钟信号中的误差包括检测所述时钟信号的交叉点中的误差。
20.如权利要求17所述的方法，其中检测所述时钟信号中的误差包括操作电路，所述电路是所述数据转换核心的真实转换电路的实质性复制品。
CN201410099136.2A 2013-03-15 2014-03-17 数模转换器中的时钟信号误差校正 Active CN104052479B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361799723P 2013-03-15 2013-03-15
US61/799,723 2013-03-15
US14/210,304 2014-03-13
US14/210,304 US9154148B2 (en) 2013-03-15 2014-03-13 Clock signal error correction in a digital-to-analog converter

Publications (2)

Publication Number Publication Date
CN104052479A true CN104052479A (zh) 2014-09-17
CN104052479B CN104052479B (zh) 2017-06-13

Family

ID=50272507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410099136.2A Active CN104052479B (zh) 2013-03-15 2014-03-17 数模转换器中的时钟信号误差校正

Country Status (3)

Country Link
US (1) US9154148B2 (zh)
EP (1) EP2779462B1 (zh)
CN (1) CN104052479B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471434A (zh) * 2014-09-25 2016-04-06 英特尔Ip公司 数模转换器电路、装置和方法与数模转换方法
CN107181491A (zh) * 2016-03-09 2017-09-19 美国亚德诺半导体公司 来自多个数模转换器的输出的同步
CN108306648A (zh) * 2017-12-13 2018-07-20 北京时代民芯科技有限公司 一种可编程调节时钟交叉点的高速时钟接收电路
CN108446439A (zh) * 2017-02-09 2018-08-24 恩智浦有限公司 用于防止设置时序数据误差的传播的方法和同步数字电路
CN110058150A (zh) * 2019-04-23 2019-07-26 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970418B1 (en) 2013-08-19 2015-03-03 Analog Devices, Inc. High output power digital-to-analog converter system
US10056924B2 (en) 2013-08-19 2018-08-21 Analog Devices, Inc. High output power digital-to-analog converter system
KR102153037B1 (ko) * 2014-09-03 2020-09-08 엘지디스플레이 주식회사 표시장치 및 타이밍 컨트롤러
WO2017096503A1 (zh) * 2015-12-07 2017-06-15 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
CN105322965B (zh) * 2015-12-07 2017-09-08 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
US9722824B2 (en) * 2015-12-30 2017-08-01 Texas Instruments Incorporated Embedded clock in communication system
DE102016125044B4 (de) * 2016-12-20 2018-11-15 Infineon Technologies Ag Sensorsteuerung, Sensorsignalempfänger und Sensorsystem
US10587247B2 (en) * 2017-10-11 2020-03-10 Sandisk Technologies Llc Duty cycle and vox correction for complementary signals
JP2020016556A (ja) * 2018-07-26 2020-01-30 日本電波工業株式会社 角度誤差検出装置
CN109861690B (zh) * 2019-01-30 2023-03-07 中国电子科技集团公司第二十四研究所 输出反馈时钟占空比调节装置、方法及系统
US10673449B1 (en) 2019-04-30 2020-06-02 Qualcomm Incorporated Digital-to-analog converter with glitch-irrelevant reference voltage to increase linearity
US10727854B1 (en) * 2019-07-12 2020-07-28 Ciena Corporation Apparatus and methods for realization of N time interleaved digital-to-analog converters
US11762584B2 (en) 2020-10-22 2023-09-19 International Business Machines Corporation Inferring the state of a write-only device by mapping control register values and feedback signal values
US11967968B2 (en) * 2022-01-28 2024-04-23 Texas Instruments Incorporated Apparatus and method of over-current limit for multi-channel digital-to-analog converters

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689258A (en) * 1994-11-18 1997-11-18 Mitsubishi Denki Kabushiki Kaisha Multiple current digital-analog converter capable of reducing output glitch
US20080024182A1 (en) * 2006-07-25 2008-01-31 Hyun Su Choi Duty cycle correction circuit and duty cycle correction method
CN101635571A (zh) * 2009-08-26 2010-01-27 余浩 一种高速流水线模数转换器及其时钟调整方法
US20100225372A1 (en) * 2009-03-09 2010-09-09 Micron Technology, Inc. Duty cycle correction systems and methods
US8031098B1 (en) * 2010-01-19 2011-10-04 National Semiconductor Corporation DAC circuit with pseudo-return-to-zero scheme and DAC calibration circuit and method
CN102347750A (zh) * 2011-09-06 2012-02-08 迈普通信技术股份有限公司 时钟跟随电路和时钟电路的跟随方法
CN102361444A (zh) * 2010-05-24 2012-02-22 索尼公司 时钟调节电路及方法、占空比偏移检测电路和摄像器件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263275A (ja) 1989-04-03 1990-10-26 Kiyadeitsukusu:Kk 手書き文字の登録パターン作成方式
US5285505A (en) 1991-03-11 1994-02-08 International Business Machines Corporation Method and apparatus for improving prototypes of similar characters in on-line handwriting recognition
US5490223A (en) 1993-06-22 1996-02-06 Kabushiki Kaisha Toshiba Pattern recognition apparatus
US6157343A (en) 1996-09-09 2000-12-05 Telefonaktiebolaget Lm Ericsson Antenna array calibration
US5647023A (en) 1994-07-28 1997-07-08 Lucent Technologies Inc. Method of nonlinear filtering of degraded document images
US5953648A (en) * 1996-08-13 1999-09-14 Qualcomm Incorporated System and method for estimating clock error in a remote communication device
US6304517B1 (en) * 1999-06-18 2001-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for real time clock frequency error correction
US6973138B1 (en) 2000-01-26 2005-12-06 Pmc-Sierra, Inc. Advanced adaptive pre-distortion in a radio frequency transmitter
US6304140B1 (en) 2000-06-12 2001-10-16 Motorola, Inc. Digital predistortion for amplifiers
US6934341B2 (en) 2000-08-29 2005-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for plurality signal generation
US6981185B1 (en) 2002-08-09 2005-12-27 Adaptec, Inc. Methods and apparatus to correct duty cycle
US6798251B1 (en) 2002-08-13 2004-09-28 Analog Devices, Inc. Differential clock receiver with adjustable output crossing point
US6774683B2 (en) 2002-08-13 2004-08-10 Analog Devices, Inc. Control loop for minimal tailnode excursion of differential switches
EP1647087B1 (de) * 2003-08-27 2007-02-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Steuerungsvorrichtung zum steuern eines ladeschalters in einem schaltregler und verfahren zum steuern eines ladeschalters
KR100641571B1 (ko) * 2005-01-05 2006-10-31 주식회사 팬택앤큐리텔 이동통신 단말기에서의 클럭 발생 장치
US7679538B2 (en) 2005-08-12 2010-03-16 Tsang Robin M Current-steering type digital-to-analog converter
CN101292426B (zh) 2005-10-17 2011-04-06 松下电器产业株式会社 电流相加型dac
US7545194B2 (en) * 2006-06-30 2009-06-09 Intel Corporation Programmable delay for clock phase error correction
US7348911B2 (en) 2006-08-08 2008-03-25 Atmel Corporation Common mode management between a current-steering DAC and transconductance filter in a transmission system
WO2008051052A1 (en) * 2006-10-26 2008-05-02 Samsung Electronics Co., Ltd. Method of synchronizing information shared between a plurality of universal plug and play devices and apparatus therefor
US8194811B2 (en) * 2006-12-13 2012-06-05 Intel Corporation Clock repeater and phase-error correcting circuit
JP2009277298A (ja) * 2008-05-15 2009-11-26 Renesas Technology Corp ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法
GB2461082A (en) 2008-06-20 2009-12-23 Ubidyne Inc Antenna array calibration with reduced interference from a payload signal
US8284860B2 (en) 2008-10-31 2012-10-09 Freescale Semiconductors, Inc. Error signal processing systems for generating a digital error signal from an analog error signal
US7847717B2 (en) 2009-04-01 2010-12-07 Texas Instruments Incorporated Low noise current steering DAC
US8004331B2 (en) * 2009-06-01 2011-08-23 Analog, Devices, Inc. CMOS clock receiver with feedback loop error corrections
US7898446B2 (en) * 2009-06-03 2011-03-01 Texas Instruments Incorporated Correction of sampling mismatch in time-interleaved analog-to-digital converters
US7994957B2 (en) 2009-06-30 2011-08-09 Mediatek Singapore Pte. Ltd. Current steering digital-to-analog converter
US7903016B1 (en) 2009-08-12 2011-03-08 Itt Manufacturing Enterprises, Inc. High power and high frequency gallium nitride based digital to analog converter for direct digital radio frequency power waveform synthesis
US8351877B2 (en) 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
US8885763B2 (en) 2011-02-16 2014-11-11 Analog Devices, Inc. Digital pre-distortion
US8417200B1 (en) 2011-09-30 2013-04-09 Broadcom Corporation Wideband power efficient high transmission power radio frequency (RF) transmitter
US8618969B2 (en) 2012-03-07 2013-12-31 Telefonaktiebolaget L M Ericsson (Publ) Low complexity high-speed multi-DAC system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689258A (en) * 1994-11-18 1997-11-18 Mitsubishi Denki Kabushiki Kaisha Multiple current digital-analog converter capable of reducing output glitch
US20080024182A1 (en) * 2006-07-25 2008-01-31 Hyun Su Choi Duty cycle correction circuit and duty cycle correction method
US20100225372A1 (en) * 2009-03-09 2010-09-09 Micron Technology, Inc. Duty cycle correction systems and methods
CN101635571A (zh) * 2009-08-26 2010-01-27 余浩 一种高速流水线模数转换器及其时钟调整方法
US8031098B1 (en) * 2010-01-19 2011-10-04 National Semiconductor Corporation DAC circuit with pseudo-return-to-zero scheme and DAC calibration circuit and method
CN102361444A (zh) * 2010-05-24 2012-02-22 索尼公司 时钟调节电路及方法、占空比偏移检测电路和摄像器件
CN102347750A (zh) * 2011-09-06 2012-02-08 迈普通信技术股份有限公司 时钟跟随电路和时钟电路的跟随方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
严迪超 等: "一种基于分频链的时钟校准方法", 《中国集成电路》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471434A (zh) * 2014-09-25 2016-04-06 英特尔Ip公司 数模转换器电路、装置和方法与数模转换方法
CN105471434B (zh) * 2014-09-25 2019-04-09 英特尔Ip公司 数模转换器电路、装置和方法与数模转换方法
CN107181491A (zh) * 2016-03-09 2017-09-19 美国亚德诺半导体公司 来自多个数模转换器的输出的同步
CN107181491B (zh) * 2016-03-09 2020-10-16 美国亚德诺半导体公司 来自多个数模转换器的输出的同步
CN108446439A (zh) * 2017-02-09 2018-08-24 恩智浦有限公司 用于防止设置时序数据误差的传播的方法和同步数字电路
CN108306648A (zh) * 2017-12-13 2018-07-20 北京时代民芯科技有限公司 一种可编程调节时钟交叉点的高速时钟接收电路
CN108306648B (zh) * 2017-12-13 2021-06-08 北京时代民芯科技有限公司 一种可编程调节时钟交叉点的高速时钟接收电路
CN110058150A (zh) * 2019-04-23 2019-07-26 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
CN110058150B (zh) * 2019-04-23 2020-07-24 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
WO2020215819A1 (zh) * 2019-04-23 2020-10-29 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
US11353505B2 (en) 2019-04-23 2022-06-07 No. 24 Research Institute of China Electronics Technology Group Corporation Differential clock cross point detection circuit and detection method

Also Published As

Publication number Publication date
EP2779462B1 (en) 2018-10-17
US20140313065A1 (en) 2014-10-23
CN104052479B (zh) 2017-06-13
US9154148B2 (en) 2015-10-06
EP2779462A1 (en) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104052479A (zh) 数模转换器中的时钟信号误差校正
US9425797B2 (en) High performance reconfigurable voltage buffers
US10048714B2 (en) Current source calibration tracking temperature and bias current
US8089388B2 (en) Folding analog-to-digital converter
US20140340150A1 (en) Transconductance circuit and a current digital to analog converter using such transconductance circuits
CN104734720B (zh) 数模转换器电流开关中的互补开关
US20180183452A1 (en) Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction
US7425856B2 (en) Phase interpolator with output amplitude correction
JP2012244627A (ja) ミキサーセル、変調器および方法
CN109314497A (zh) 低供给ab类输出放大器
CN112506264B (zh) 具有双基电流循环器的电流镜布置
JP2017532857A (ja) ハイブリッドデジタル−アナログ変換システム
CN104375557A (zh) 低噪声电流源
EP2940862B1 (en) Reference buffer with wide trim range
US20220200583A1 (en) Inverter circuit, digital-to-analog conversion cell, digital-to-analog converter, transmitter, base station and mobile device
US10819365B1 (en) Utilizing current memory property in current steering digital-to-analog converters
US9485084B2 (en) Linearity of phase interpolators by combining current coding and size coding
US9356588B2 (en) Linearity of phase interpolators using capacitive elements
CN102427359B (zh) 插值电路及插值系统
CN216901471U (zh) 可调节的电压源及芯片
JP7132301B2 (ja) 調整可能な入力範囲を有するトランスインピーダンス増幅器
CN105490652A (zh) 高增益、高回转速率放大器
CN108259026A (zh) 一种相位插值器电路及其提升线性度的方法
US20220416806A1 (en) Circuitry for digital-to-analog conversion, differential systems and digital-to-analog converter
TWI813197B (zh) 訊號轉換電路及其偏壓產生電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant