CN101635571A

CN101635571A - 一种高速流水线模数转换器及其时钟调整方法

Info

Publication number: CN101635571A
Application number: CN200910189632A
Authority: CN
Inventors: 余浩
Original assignee: 余浩
Current assignee: Shenzhen Chuangxin Universal Microelectronics Co.,Ltd.
Priority date: 2009-08-26
Filing date: 2009-08-26
Publication date: 2010-01-27
Anticipated expiration: 2029-08-26
Also published as: CN101635571B

Abstract

本发明公开了一种高速流水线模数转换器及其时钟调整方法，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器SHA、与采样保持器SHA顺序连接的L级模数转换模块，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。本发明在每一级中包含了两组模数转换子模块，两组模数转换子模块共用一个运算放大器，节省了元器件，减少整个系统的面积，同时，通过调节不同的占空比时钟，使每组模数转换子模块的效率达到最佳，提高了整个系统的性能。

Description

一种高速流水线模数转换器及其时钟调整方法

技术领域

本发明涉及一种集成电子技术领域的模数转换器，尤其涉及一种高速流水线模数转换器。

本发明同时还涉及了上述模数转换器的时钟调整方法。

背景技术

模数转换器，又称A/D转换器或Analog-to-Digital Converter，简称ADC，它是把连续的模拟信号转变为离散的数字信号的器件。为确保系统处理结果的精确度，A/D转换器必须具有足够的转换精度；如果要实现快速变化信号的实时控制与检测，A/D转换器还要求具有较高的转换速度。转换精度与转换速度是衡量A/D转换器的重要技术指标。随着集成技术的发展，现已研制和生产出许多单片的和混合集成型的A/D转换器，它们具有愈来愈先进的技术指标。

现有的A/D转换器电路结构有积分式、逐次逼近式(SAR)、全并行或速闪式(Full Parallel or Flash)、二步或多步式(Two step or Multistep)、折叠插入式(Folding and Interpolation)、流水线式(Pipelined)、积分增量调制式(∑ΔModulator)等。

全并行(或称速闪式/Flash)ADC几乎能在同一瞬间完成转换，是各种转换方式中速度最快的结构。这种转换器的特点是结构简单、速度快，但是全并行ADC的超高速是以牺牲器件功耗而得到的，它有成本高、功耗大、元件多、芯片面积大、输入电容大等缺点。

积分增量调制式ADC的转换精度高，但是转换速度较低。

受数字系统中新发展的流水工作方式的启发，80年代以来在高精度视频ADC中提出了流水工作新方式。这种方式类似于多步转换，从整个转换过程来看，流水工作方式可以看作是串行的，但就每一步转换来看，又是并行转换的，其速度较快。因此，这种转换方式可以实现很高的转换频率，即能处理较高的信号频率。不过，目前的流水线模数转换器中，每一级只有一组模数转换模块，同时，一组模数转换模块连接一个运算放大器，不仅是对元器件的浪费，同时，也增大了其面积。

发明内容

本发明要解决的技术问题是为了克服上面所述的技术缺陷，提供一种既具有较高转换精度又具有较高转换速度的流水线结构的模数转换器及其时钟调整方法。

为了解决上面所述的技术问题，本发明采取以下技术手段：

本发明提供一种高速流水线模数转换器，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器SHA、与采样保持器SHA顺序接的L级模数转换模块stage 1、stage 2、…、stage L，其中L≥1，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块均与修正与校准模块连接，每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。

每一级模数转换模块的结构相同，其中第一级模数转换模块stage 1的结构为：接收模拟信号V_sh的第一模数转换器ADC1，第一模数转换器ADC1的输出端连接第一数模转换器DAC1的输入端，第一数模转换器DAC1的输出端通过开关Sa连接采样电容器Cs1的第一极板；模拟信号V_sh通过开关S1连接采样电容器Cs1的第一极板；采样电容器Cs1的第二极板通过开关S2接地；采样电容器Cs1的第二极板通过开关Sb与运算放大器的反向输入端连接；运算放大器的正向输入端接地；运算放大器、开关Sc、电容器Cf1形成第一反馈回路；运算放大器、开关S3、电容器Cf2形成第二反馈回路；运算放大器的输出端连接第二模数转换器ADC2的输入端，第二模数转换器ADC2的输出端连接第二数模转换器DAC2的输入端，第二数模转换器DAC2的输出端通过开关S4连接采样电容器Cs2的第一极板；运算放大器的输出端通过开关Sd连接采样电容器Cs2的第一极板；运算放大器的输出端连接下一级模数转换模块；采样电容器Cs2的第二极板通过开关Se接地；采样电容器Cs2的第二极板通过开关S5连接运算放大器的反向输入端；第一模数转换器ADC1与第二模数转换器ADC2的输出端均与修正与校准模块连接。

所述的占空比调节模块进一步包括有构成回路的：相位频率侦测器PFD、电流泵CP、滤波器Filter和延迟缓冲器DL。

第L级模数转换模块后连接速闪式模数转换器ADC的输入端，速闪式模数转换器ADC的输出端连接修正与校准模块。

本发明还提供一种高速流水线模数转换器的时钟调整方法，其中，时间信号Φ1控制开关S1、S2、S3、S4与S5，时间信号Φ2控制开关Sa、Sb、Sc、Sd与Se，时间信号Φ1为高电平时，Φ1置1，对应控制开关闭合，为低电平时，Φ1置0，对应控制开关断开；时间信号Φ2为高电平时，Φ2置1，对应控制开关闭合，为低电平时，Φ2置0，对应控制开关断开；其中，

控制的步骤如下：通过占空比调节模块调节时钟的脉冲宽度T1和T2，其中，T1为时间信号Φ1高电平脉冲宽度，T2为时间信号Φ2高电平脉冲宽度，T2≥T1；

(I)在第一级模数转换模块中，

(i)第一组模数转换子模块采样，此时，Φ1置1、Φ2置0，采样保持器SHA输出的模拟信号V_sh采样至采样电容器Cs1；

(ii)第二组模数转换子模块采样，此时，Φ1置0、Φ2置1，第一组模数转换子模块处于保持状态，采样电容器Cs1上保持的信号经过第一反馈回路后，由运算放大器(2)的输出端输出残余信号进入第二组模数转换子模块，并经过采样电容器Cs2连接至运算放大器(2)的反向输入端；

(iii)第二组模数转换子模块保持，此时，Φ1置1、Φ2置0，第一组模数转换子模块处理采样状态，采样电容器Cs2上保持的信号经过第二反馈回路后，由运算放大器的输出端输出残余信号进入下一级模数转换模块处理；

(II)在第二级及以后级别的模数转换模块中，将第一级的由采样保持器SHA采集的模拟信号替换为由前一级输出的残余信号，其余步骤如上；

(IV)每一级模数转换模块的量化结果通过修正与校准模块(3)组合起来输出。

作为一种优先方案，步骤(II)后还包括步骤(III)，经过L级模块转换模块处理后的残余信号经过速闪式模数转换器ADC进行处理；(IV)每一级模数转换模块以及速闪式模数转换器ADC处理的量化结果通过修正与校准模块(3)组合起来输出。

占空比调节模块调节的T1占空比范围为10％-50％，T2占空比范围为50％-90％。

流水线结构的模数转换器是高效和强大的模数转换器。它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸(意味着低价格)；经过合理的设计，还可以提供优异的动态特性。

本发明的高速流水线模数转换器，在每一级中包含了两组模数转换子模块，而且，两组模数转换子模块共用一个运算放大器，节省了元器件，减少整个系统的面积，同时，通过调节不同的占空比时钟，使每组模数转换子模块的效率达到最佳，提高了整个系统的性能。

附图说明

图1为现有的流水线模数转换器的结构图。

图2为本发明高速流水线模数转换器的结构示意图。

图3为本发明占空比调节模块结构示意图。

图4为本发明模数转换器的占空比示意图。

具体实施方式

请参阅图1，图1为现有的流水线模数转换器的结构图，这种结构的模数转换器采用多个低精度的闪烁型模数转换器，采样信号进行分级量化，然后将各级的量化结果组合起来，构成一个高精度的量化输出，每一级模数转换模块由低分辨率模数转换器和数模转换器以及求和电路构成，求和电路还包括可提供增益的级间放大器。

如图1所示结构的流水线模数转换器，一个N位分辨率的流水线模数转换器完成一次采样的程序大致如下：

首级电路的采样/保持器SHA对输入信号采样后先由一个M位分辨率的粗模数转换器ADC对输入进行量化，接着用一个乘积型数模转换器DAC产生一个对应于量化结果的模拟电平送至求和电路。求和电路从输入信号中扣除此模拟电平，并将差值精确放大某一固定增益后送交下一级电路处理。经过L级这样的处理后，最后级Last Stage由一个K位速闪式模数转换器对残余信号进行转换。将上述各级粗、精模数转换器的输出组合起来构成高精度的N位输出。为了便于纠正重叠误差，流水线各级电路都留有冗余位，即满足：L×M+K＞N，其中，L为级数(制造商各有不同)，M为各级中模数转换器电路的粗分辨率。K为精细模数转换器级的细分辨率，而N就是流水模数转换器的总分辨率。

请一并参阅图2至图4，本发明通过占空比调节模块调节时钟的脉冲宽度T1和T2，其中T1为时间信号Φ1高电平脉冲宽度，T2为时间信号Φ2高电平脉冲宽度，T2≥T1，进而控制系统时钟占空比。

如图3所示，占空比调节模块为由相位频率侦测器PFD、电流泵CP、滤波器Filter4、延迟缓冲器DL组成的延迟锁相回路，当缓慢调整延迟缓冲器DL的偏置电压时，延迟的总延迟时间发生变化，输出反馈回PFD模块。当电流泵CP的P、N电流源电流相等时，时钟CK与CK2相位差为180°时，系统达到稳定，也就对应50％的占空比；当电流源P的电流大于电流源N的电流时，CK与CK2相位差大于180°时，系统达到稳定，也就对应大于50％的占空比，当调整P、N电流源电流值的比例时，就可以控制输出时钟的占空比。

如图4所示，本发明的占空比调节模块调节的是主时钟的上升沿，而主时钟的下降沿被采样保持器SHA用作采样时刻，调节上升沿造成的上升沿时钟抖动性能恶化将不影响系统精度。T1体现为时间信号Φ1高电平脉冲宽度，T2体现为时间信号Φ2高电平脉冲宽度，本发明采用的占空比调节模块调节时钟的脉冲宽度T2≥T1，从而为每一级的第一组模数转换子模块分配更多的时间利用运算放大器，这样，同等增益与带宽的放大器会产生更精确的残余信号，提高整个系统的精度。本发明的系统时钟Φ2的占空比调节范围50-90％。

如图2所示，由采样保持器SHA1采集的模拟信号经过L级模数转换模块stage 1、stage 2、…、stage L处理后，最后由一个速闪式模数转换器ADC对残余信号进行转换。本发明的每一级模数转换模块的结构大体相同，其中，图中省略了参考电压源及时钟产生器，并以第一级模数转换模块stage 1为例进行说明，输入模拟信号Vi经过采样保持器SHA1后，得到模拟信号V_sh，进入第一级模数转换模块stage 1，其中，第一级模数转换模块stage 1的结构包括：采样电容器Cs1和采样电容器Cs2；开关S1、S2、S3、S4、S5；开关Sa、Sb、Sc、Sd、Se；信号增益模块，所述的信号增益模块包括运算放大器2；电容器Cf1、Cf2；开关S1、S2、S3、S4与S5由时间信号Φ1控制，开关Sa、Sb、Sc、Sd与Se由时间信号Φ2控制。

当Φ1置1，Φ2置0时，开关S1、S2、S3、S4与S5闭合，开关Sa、Sb、Sc、Sd与Se断开，输入模拟信号Vi经过采样保持器SHA1采样后，经过开关S1，采样到采样电容器Cs1第一极板，采样电容器Cs1第二极板通过开关S2接地。此时，Φ2置0，开关Sb断开，运算放大器2、第二模数转换器ADC2、第二数模转换器DAC2、开关S4、采样电容器Cs2及S5构成回路，在此回路中，采样电容器Cs2的第一极板通过开关S4与第二数模转换器DAC2相连接，并获得一定的电压值，采样电容器Cs2的第二极板通过开关S5与电容器Cf2的第一极板并与运算放大器2的反向输入端相连接，运算放大器2的正向输入端接地，其输出端通过开关S3与电容器Cf2的第二极板相连接，运算放大器2、电容器Cf2、开关S3构成第二反馈回路，此时，保持在采样电容器Cs2上的电荷经过第二反馈回路，转移到电容器Cf2上，在运算放大器2输出端形成残余电压，连接到模数转换器第二级Stage2。

当Φ2置1，Φ1置0时，开关S1、S2、S3、S4与S5闭断开，开关Sa、Sb、Sc、Sd与Se闭合，采样保持器SHA1与电路断开，采样电容器Cs1的第一极板通过开关Sa与第一数模转换器DAC1相连，第二极板通过开关Sb与运算放大器2的反向输入端连接，并与电容器Cf1的第一极板相连，采样电容器Cs1上保持的信号经过由运算放大器2、电容器Cf1和开关Sc组成的第一反馈回路后，由运算放大器2的输出端输出残余信号。电容器Cf1的第二极板通过开关Sc与运算放大器2的输出端连接，而这两者的连接点通过开关Sd与采样电容器Cs2的第一极板连接。此时，输出的残余信号传输到采样电容器Cs2，其中采样电容器Cs2的第二极板通过Se与地连接。

第二级及以后级别的模数转换模块的模拟信号V_sh为前一级输出的残余信号，经过L级模块转换模块处理后的残余信号经过速闪式模数转换器ADC进行处理；每一级模数转换模块以及速闪式模数转换器ADC处理的量化结果通过修正与校准模块3组合起来输出。

尽管本发明已作了详细说明并引证了实施例，但对于本领域的普通技术人员，显然可以按照上述说明而做出的各种方案、修改和改动，都应该包括在权利要求的范围之内。

Claims

1、一种高速流水线模数转换器，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器SHA(1)、与采样保持器SHA(1)顺序连接的L级模数转换模块(stage 1、stage 2、…、stage L)，其中L≥1，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块均与修正与校准模块(3)连接，其特征在于：每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接到同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。

2、如权利要求1所述的高速流水线模数转换器，其特征在于：每一级模数转换模块的结构相同，其中第一级模数转换模块(stage 1)的结构为：接收模拟信号V_sh的第一模数转换器ADC1，第一模数转换器ADC1的输出端连接第一数模转换器DAC1的输入端，第一数模转换器DAC1的输出端通过开关Sa连接采样电容器Cs1的第一极板；模拟信号V_sh通过开关S1连接采样电容器Cs1的第一极板；采样电容器Cs1的第二极板通过开关S2接地；采样电容器Cs1的第二极板通过开关Sb与运算放大器(2)的反向输入端连接；运算放大器(2)的正向输入端接地；运算放大器(2)、开关Sc、电容器Cf1形成第一反馈回路；运算放大器(2)、开关S3、电容器Cf2形成第二反馈回路；运算放大器(2)的输出端连接第二模数转换器ADC2的输入端，第二模数转换器ADC2的输出端连接第二数模转换器DAC2的输入端，第二数模转换器DAC2的输出端通过开关S4连接采样电容器Cs2的第一极板；运算放大器(2)的输出端通过开关Sd连接采样电容器Cs2的第一极板；运算放大器(2)的输出端连接下一级模数转换模块；采样电容器Cs2的第二极板通过开关Se接地；采样电容器Cs2的第二极板通过开关S5连接运算放大器的反向输入端；第一模数转换器ADC1与第二模数转换器ADC2的输出端均与修正与校准模块(3)连接。

3、如权利要求1所述的高速流水线模数转换器，其特征在于：所述的占空比调节模块进一步包括有构成回路的：相位频率侦测器PFD、电流泵CP、滤波器Filter(4)和延迟缓冲器DL。

4、如权利要求1至3任一所述的高速流水线模数转换器，其特征在于：第L级模数转换模块后连接速闪式模数转换器ADC的输入端，速闪式模数转换器ADC的输出端连接修正与校准模块(3)。

5、如权利要求1-4任一所述的高速流水线模数转换器的时钟调整方法，其中，时间信号Φ1控制开关S1、S2、S3、S4与S5，时间信号Φ2控制开关Sa、Sb、Sc、Sd与Se，时间信号Φ1为高电平时，Φ1置1，对应控制开关闭合，为低电平时，Φ1置0，对应控制开关断开；时间信号Φ2为高电平时，Φ2置1，对应控制开关闭合，为低电平时，Φ2置0，对应控制开关断开；其中，

时钟调整的步骤如下：通过占空比调节模块调节时钟的脉冲宽度T1和T2，其中，T1为时间信号Φ1高电平脉冲宽度，T2为时间信号Φ2高电平脉冲宽度，T2≥T1；

(I)在第一级模数转换模块中，

(i)第一组模数转换子模块采样，此时，Φ1置1、Φ2置0，采样保持器SHA(1)输出的模拟信号V_sh采样至采样电容器Cs1；

(II)在第二级及以后级别的模数转换模块中，将第一级的由采样保持器SHA采集的模拟信号替换为由前一级输出的残余信号，其余步骤同上；

6、如权利要求5所述的高速流水线模数转换器的时钟调整方法，其特征在于：步骤(II)后还包括步骤(III)，经过L级模块转换模块处理后的残余信号经过速闪式模数转换器ADC进行处理；(IV)每一级模数转换模块以及速闪式模数转换器ADC处理的量化结果通过修正与校准模块(3)组合起来输出。

7、如权利要求5所述高速流水线模数转换器的时钟调整方法，其特征在于：占空比调节模块调节的T1占空比范围为10％-50％，T2占空比范围为50％-90％。