CN113708745B - 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 - Google Patents
迟滞窗口精确可调的差分输入迟滞比较器及工作方法 Download PDFInfo
- Publication number
- CN113708745B CN113708745B CN202110980643.7A CN202110980643A CN113708745B CN 113708745 B CN113708745 B CN 113708745B CN 202110980643 A CN202110980643 A CN 202110980643A CN 113708745 B CN113708745 B CN 113708745B
- Authority
- CN
- China
- Prior art keywords
- input
- differential
- comparator
- voltage
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 101000953492 Homo sapiens Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 1 Proteins 0.000 claims description 7
- 102100037739 Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 1 Human genes 0.000 claims description 7
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 101000953488 Homo sapiens Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 2 Proteins 0.000 description 3
- 102100037736 Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 2 Human genes 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Abstract
本发明公开了一种迟滞窗口精确可调的差分输入迟滞比较器，包括数模转换器模块、第一差分对单元、第二差分对单元、电流加法器模块以及电流电压转换模块；所述数模转换器模块的输入端连接输入控制信号，输出端连接第二组差分对，第一组差分对的输入端，连接待比较输入信号，第一组差分对的输出端和第二组差分对的输出端分别连接电流加法器模块的输入端，电流加法器模块的输出端连接电流电压转换模块。本发明提出的迟滞比较器实现了迟滞窗口大小精确可调，其迟滞窗口电压由一个数模转换器精确产生，其窗口大小可以由数字码来逐一控制。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种迟滞窗口精确可调的差分输入迟滞比较器及工作方法。
背景技术
近年来，比较器已经成为模拟集成电路中最重要的部件之一。比较器可以把输入信号和已定义的参考电压进行比较，输出逻辑高电平或逻辑低电平，从而将输入模拟信号转换为二进制的数字信号。比较器的逻辑输出功能可以帮助设计多样化的模拟电路。几乎所有的集成模数转换器内部都包含比较器模块，用于量化模拟信号，或者用于判断信号状态等其它应用。
由于传统比较器的灵敏度较高，容易受到输入端失配误差和噪声的影响，导致输出电压跳变。因此，需要给比较器加上迟滞电路来抑制由于输入信号抖动引起的输出电压的跳变。迟滞比较器通过迟滞窗口来提高抗干扰能力，能够在一定的输入电压抖动范围内保持稳定。一般定义能够使比较器输出电压保持稳定的最大输入电压抖动范围为迟滞窗口。但是，由于迟滞窗口一定程度上决定比较器灵敏度。例如，当输入电压变化小于迟滞窗口范围时，迟滞比较器无法分辨输入电压的变化，并保持比较器输出不变，这也给电路设计带来了不便。因此，如何简便快捷的精准调整迟滞窗口，既增强抗干扰能力又不丢失灵敏度，使迟滞比较器能够适用于不同的电路需求，是迟滞比较器发展的一个新方向。
传统迟滞比较器的基本结构如图1所示。该种比较器的输入端分别输入差分输入信号vip和vin；同时，负相输入端输入参考电压VR，正相输入端以正反馈的形式与输出端连接。可以推出，比较器输入端的电压为:
定义Vom和-Vom为比较器输出电压的逻辑高电平和逻辑低电平。由比较器输出翻转的临界条件V+＝V-，可以求得比较器的上阈值电压和下阈值电压：Vth2和Vth1
传统迟滞比较器的电压传输特性图如图2所示。当比较器输入电压远远高于上阈值电压时，比较器输出高电平；当比较器输入电压逐渐降低到低于下阈值电压时，比较器输出低电平。当比较器输入电压远远低于下阈值电压时，比较器输出低电平；当比较器电压逐渐升高到高于上阈值电压时，比较器输出高电平。传统迟滞比较器的迟滞窗口为：
专利CN201910620288.5公开了一种阈值可编程的迟滞比较器，其基本结构如图3所示。该种迟滞比较器通过电阻分压选择相应的高阈值电压VIH和低阈值电压VIL做迟滞比较器的参考电压，外部输入电压通过迟滞比较器和两个参考电压做比较后输出比较结果。该种迟滞比较器的阈值电压可以通过外部编程进行调节，具有阈值可编程特性。
上述传统迟滞比较器存在明显问题。第一，比较器输入电阻较小，等于输入端到地路径上的电阻总和。第二，参数之间存在矛盾关系。其输入电阻与产生迟滞电压的分压点电阻相关。增大输入电阻会造成分压电阻阻值增大。第三，比较器等效输入噪声和失配电压较大。因为有效输入信号也被分压电阻所削弱。第四，成本较高。实现精确迟滞窗口需要两个数模转换器。第五，传统迟滞比较器的迟滞窗口由输入电阻R1、R2和电源电压决定，对电阻的精度要求较高，同时，迟滞窗口大小受电源电压的限制。
发明内容
因此，为了解决上述传统型迟滞比较器在处理差分输入信号时存在的不足之处，本发明提出了一种迟滞窗口精确可调的差分输入迟滞比较器，避免了精准输入电阻的使用。该种迟滞比较器共包含两组差分对。首先，采用第一组差分对接入差分输入信号。其次，采用第二组差分对接入迟滞窗口电压。因为迟滞窗口电压是外接的，可以利用简单数模转换器产生，其窗口电压大小可以精确控制。本发明所提出的迟滞比较器结构精巧，窗口电压控制精确，可广泛适用于不同需求的模拟集成电路。
为了实现上述目的，本发明的一种迟滞窗口精确可调的差分输入迟滞比较器，包括数模转换器模块、第一组差分对、第二组差分对、电流加法器模块以及电流电压转换模块；所述数模转换器模块的输入端连接输入控制信号，输出端连接第二组差分对，第一组差分对的输入端，连接待比较输入信号，第一组差分对的输出端和第二组差分对的输出端分别连接电流加法器模块的输入端，电流加法器模块的输出端连接电流电压转换模块；
所述数模转换器模块用于调节和输出迟滞窗口电压；第二组差分对，用于输入数模转换器产生的迟滞窗口电压，形成比较器的参考信号；
每组差分对还分别包括一个PMOS差分对和一个NMOS差分对；其中，如果待比较输入信号的电压为高输入电压范围则通过NMOS差分对输入，低输入电压范围通过PMOS差分对输入；
所述电流加法器模块，用于将PMOS差分对的输出结果与NMOS差分对的输出结果通过电流加法形式结合后输出至电流电压转换模块，形成比较器的输出信号。
进一步，优选的，所述第一组差分对和第二组差分对中的PMOS差分对包括由PMOS管组成的第一输入对管PM2、PM3和第二输入对管PM4、PM5。
进一步，优选的，所述第一组差分对和第二组差分对中的NMOS差分对包括由NMOS管组成的第三输入对管NM2、NM3和第四输入对管NM4、NM5。
进一步，优选的，还包括对PMOS差分对设置第一柔性开关管进行控制；使PMOS/NMOS差分对轮流工作。
进一步，优选的，还包括对NMOS差分对设置第二柔性开关管进行控制；使PMOS/NMOS差分对轮流工作。
进一步，优选的，所述电流电压转换模块由两个反相器串联组成，用于实现输出信号全摆幅输出。
本发明还提供一种迟滞窗口精确可调的差分输入迟滞比较器工作方法，用于实施上述任意一项所述的迟滞窗口精确可调的差分输入迟滞比较器；包括
利用第一组差分对，实现输入的待比较输入信号的全范围输入；
利用第二组差分对，输入数模转换器产生的迟滞窗口电压，形成比较器的参考信号；
将第一组差分对和第二组差分对中，PMOS差分对的输出结果与NMOS差分对的输出结果进行电流加法形式结合后输出至电流电压转换模块，形成比较器的输出信号。
进一步，优选的，设置第一、第二柔性开关管控制PMOS/NMOS差分对轮流工作，包括如下步骤：
定义第一差分对的共模电压为VCM1，当共模电压VCM1为低电平时，输入共模信号为低电压范围。在共模电压VCM1的控制下，第一柔性开关管PM1导通，控制PMOS电流镜处于工作状态；第二柔性开关管NM1截止控制NMOS电流镜处于不工作状态；PMOS电流镜正常输出电流，第一输入对管、第二输入对管均处于工作状态，处理待比较的差分输入信号VIP1和VIN1；
当共模信号VCM1为高电平时，输入共模信号为高电压范围；在共模电压VCM1的控制下，第一柔性开关管PM1截止，控制PMOS电流镜处于不工作状态；第二柔性开关管NM1导通，控制NMOS电流镜处于工作状态；NMOS电流镜正常输出电流，第三输入对管NM2、NM3和第四输入对管NM4、NM5均处于工作状态，处理待比较的差分输入信号VIP1和VIN1。
所述差分输入迟滞比较器，工作过程为：
当比较器输入电压由高变低时，输出电压的变化为：当比较器输入电压VIP1-VIN1为高电平时，比较器输出高电平；当比较器输入电压VIP1-VIN1逐渐降低到低于下阈值电压时，比较器输出跳变为低电平；
当比较器输入电压由低变高时，输出电压的变化为：当比较器输入电压VIP1-VIN1为低电平时，比较器输出低电平；当比较器输入电压VIP1-VIN1逐渐升高到高于上阈值电压时，比较器输出跳变为高电平。
本申请公开的迟滞窗口精确可调的差分输入迟滞比较器及工作方法，相比于现有技术至少具有以下优点：
1、本发明提供的迟滞窗口精确可调的差分输入迟滞比较器，实现了迟滞窗口大小精确可调，其迟滞窗口电压由一个数模转换器精确产生，其窗口大小可以由数字码来逐一控制。
2、本发明提供的迟滞窗口精确可调的差分输入迟滞比较器，接受差分输入信号，且输入阻抗较大。输入信号独立接在第一差分对上，不受其它信号影响。
3、本发明提供的迟滞窗口精确可调的差分输入迟滞比较器，输入共模电压范围可以从VSS到VDD。通过PMOS差分对和NMOS差分对联合工作的方式，可以实现高压输入范围和低压输入范围的全范围输入。
4、本发明提供的迟滞窗口精确可调的差分输入迟滞比较器，体积较小，与传统迟滞比较器相比，只需要一个数字模拟转换器，且这个数模转换器可以复用。
5、本发明提供的迟滞窗口精确可调的差分输入迟滞比较器，与传统迟滞比较器相比，可以灵活调节迟滞窗口的大小，结构精巧，控制简单，可广泛适用于不同需求的模拟集成电路。
附图说明
图1为本发明背景技术中传统迟滞比较器的基本结构。
图2为本发明背景技术中传统的迟滞比较器的输入输出特性；
图3为本发明背景技术中一种阈值可编程的迟滞比较器的结构示意图；
图4为本发明的迟滞窗口精确可调的差分输入迟滞比较器的基本结构示意图；
图5为本发明的PMOS差分对基本结构示意图；
图6为本发明的NMOS差分对基本结构示意图；
图7为本发明的迟滞窗口产生电路的示意图；
图8为本发明的电压传输特性图；
图9为本发明的数模转换器基本结构示意图；
图10为本发明的电流加法器结构图；
图11为本发明的电流-电压转换模块结构示意图。
具体实施方式
以下通过附图和具体实施方式对本发明作进一步的详细说明。
如图4所示，本发明一方面实施例提供的一种迟滞窗口精确可调的差分输入迟滞比较器。主要包括数模转换器模块、第一差分对、第二差分对、电流加法器模块以及电流电压转换模块。所述数模转换器模块的输入端连接输入控制信号，输出端连接第二组差分对；第一组差分对的输入端，连接待比较输入信号；第一组差分对的输出端和第二组差分对的输出端分别连接电流加法器模块的输入端；电流加法器模块的输出端连接电流电压转换模块；
所述数模转换器模块用于调节并输出迟滞窗口电压；第二组差分对，用于输入数模转换器产生的迟滞窗口电压，形成比较器的参考信号；
每组差分对还分别包括一个PMOS差分对和一个NMOS差分对；其中，如果待比较输入信号的电压为高输入电压范围则通过NMOS差分对输入，低输入电压范围通过PMOS差分对输入；
所述电流加法器模块，用于将PMOS差分对的输出结果与NMOS差分对的输出结果进行电流加法形式结合后输出至电流电压转换模块，形成比较器的输出信号。
该种迟滞窗口精确可调的差分输入迟滞比较器与传统迟滞比较器的区别在于：该种迟滞比较器包含两组差分对，按照作用分为第一差分对和第二差分对。其中，第一组差分对包括一个PMOS差分对和一个NMOS差分对，用于实现差分输入信号的全范围输入；第二组差分对包括一个PMOS差分对和一个NMOS差分对，用于输入迟滞窗口电压。本专利提出的迟滞比较器通过第一差分对和第二差分对联合工作的工作模式来处理差分输入信号；通过PMOS差分对和NMOS差分对联合工作的工作方式，实现了输入信号的全范围输入。
该种迟滞比较器通过两组差分对实现差分输入，每组差分对包括一个PMOS差分对和一个NMOS差分对，其中高输入电压范围通过NMOS差分对输入，低输入电压范围通过PMOS差分对输入。该种迟滞比较器通过数模转换器产生迟滞窗口电压，进一步的，数模转换器通过外部控制信号控制迟滞窗口电压的大小。该种迟滞比较器通过正反馈回路产生迟滞窗口，并通过一组差分对将迟滞窗口引入比较器。
该种迟滞比较器包含两组差分对，每组差分对包括一个PMOS差分对和一个NMOS差分对，基本结构如图5和图6所示。其中，输入对管PM2、PM3组成第一组差分对中的PMOS差分对，输入对管PM4、PM5组成第二组差分对中的PMOS差分对；输入对管NM2、NM3组成第一组差分对中的NMOS差分对，输入对管NM4、NM5组成第二组差分对中的NMOS差分对。差分输入信号VIP1和VIN1由外部输入，是待比较的模拟信号；差分输入信号VIP2和VIN2是比较器的参考信号，由数模转换器产生，并决定迟滞窗口的大小。由于PMOS管自身工作条件的限制，在输入信号为高电压范围时，PMOS管难以导通。因此，电路同时引入NMOS差分对来处理高电压范围的输入信号。
在处理差分输入信号时，为了避免出现PMOS差分对和NMOS差分对同时导通进而相互干扰的情况，利用柔性开关管控制PMOS/NMOS差分对的工作电流，使得PMOS/NMOS差分对轮流工作。在输入共模电压较高时，PMOS差分对的工作电流很小，NMOS差分对的工作电流正常，NMOS差分对起主要作用。在输入共模电压较低时，PMOS差分对的工作电流正常，NMOS差分对的工作电流很小，NMOS差分对起主要作用。在输入共模电压处在中间范围时，PMOS差分对和NMOS差分对的工作电流都正常，PMOS差分对和NMOS差分对都正常工作。
图5说明了输入共模电压较低时的工作情况。设置柔性开关管PM1对电流镜进行控制，进而控制第一差分对和第二差分对中PMOS差分对的工作情况。定义第一差分对的共模电压为VCM1。当共模电压VCM1为低电平时，输入共模信号为低电压范围。在共模电压VCM1的控制下，开关管PM1导通，控制PMOS电流镜处于工作状态；开关管NM1难以导通，控制NMOS电流镜处于不工作状态。此时，PMOS电流镜正常输出电流，第一PMOS差分对(PM2和PM3)、第二PMOS差分对(PM4和PM5)均处于工作状态，处理待比较的差分输入信号VIP1和VIN1。
图6说明了输入共模电压较高时的工作情况。设置柔性开关管NM1对电流镜进行控制，进而控制第一差分对和第二差分对中NMOS差分对的工作情况。当共模信号VCM1为高电平时，输入共模信号为高电压范围。在共模电压VCM1的控制下，开关管PM1难以导通，控制PMOS电流镜处于不工作状态；开关管NM1导通，控制NMOS电流镜处于工作状态。此时，NMOS电流镜正常输出电流，第一NMOS差分对(NM2和NM3)、第二NMOS差分对(NM4和NM5)均处于工作状态，处理待比较的差分输入信号VIP1和VIN1。这种PMOS差分对和NMOS差分对轮流工作的工作模式可以实现输入共模信号的全范围输入。
该种迟滞比较器利用正反馈环路产生迟滞窗口，正反馈回路基本结构如图7所示。其中，VIP2和VIN2为差分输入，其共模电压VCM2是固定值，在电源电压一半左右(VDD/2)，迟滞窗口大小为Vstep。VO为比较器最终输出电压，VOB与VO逻辑相反，且有：
VPDAC＝VCM2+0.5*Vstep
VNDAC＝VCM2-0.5*Vstep
本专利所提出的迟滞比较器通过比较器输出电压VO的变化，控制开关S1、S2、S3、S4的关断，进而控制第二差分对的输入电压VIP2和VIN2。工作逻辑为：当VO为高电平时，开关S1和开关S2导通，此时，VIP2＝VPDAC，VIN2＝VNDAC，VIP2-VIN2＝Vstep；当VO为低电平时，开关S3和S4导通，此时，VIP2＝VNDAC，VIN2＝VPDAC，VIP2-VIN2＝-Vstep。因此，迟滞比较器的上阈值电压和下阈值电压就可以确定为：Vth2＝Vstep,Vth1＝-Vstep。
该种迟滞窗口精确可调的差分输入迟滞比较器的电压传输特性如图8所示。当比较器输入电压由高变低时，输出电压的变化为：当比较器输入电压VIP1-VIN1较高时，比较器输出高电平；当比较器输入电压VIP1-VIN1逐渐降低到低于下阈值电压时，比较器输出跳变为低电平。当比较器输入电压由低变高时，输出电压的变化为：当比较器输入电压VIP1-VIN1较低时，比较器输出低电平；当比较器输入电压VIP1-VIN1逐渐升高到高于上阈值电压时，比较器输出跳变为高电平。由正反馈回路产生的迟滞窗口的大小为:
ΔV＝Vth2-Vth1＝2*Vstep
与传统迟滞比较器不同，本专利中迟滞比较器的迟滞窗口电压由一个数模转换器精确产生。数模转换器的基本结构如图9所示，采取电阻串联分压的方式，通过外部输入控制信号(CTL1_BOT,VTL1_TOP,CTL2)控制开关SW_BOT、SW_TOP和SW2的关断，从而产生精确可调的迟滞窗口电压Vstep
电流加法器模块如图10所示，由两组电流镜组成，将PMOS差分对的结果(VOP1和VON1)和NMOS差分对的结果(VOP2和VON2)通过电流加法的形式结合到一起。当输入共模电压为低压范围时，PMOS差分对工作，电流加法器中电流镜1处于工作状态，电流镜2处于不工作状态，电流加法器输出结果为PMOS差分对的结果(VOP1和VON1)。当输入共模电压为高压范围时，NMOS差分对工作，电流加法器中电流镜1和电流镜2都处于工作状态。VOP2和VON2的值通过电流镜2转移输出至VON1和VOP1。此时，由于PMOS差分对不工作，VOP1和VON1的值仅受电流镜2的影响，电流加法器输出结果为NMOS差分对的结果(VOP2和VON2)
电流电压转换模块如图11所示，由两个反相器串联组成，实现全摆幅输出。
显然，上述实施例仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，包括数模转换器模块、第一组差分对、第二组差分对、电流加法器模块以及电流电压转换模块；所述数模转换器模块的输入端连接输入控制信号，输出端连接第二组差分对，第一组差分对的输入端，连接待比较输入信号，第一组差分对的输出端和第二组差分对的输出端分别连接电流加法器模块的输入端，电流加法器模块的输出端连接电流电压转换模块；
所述数模转换器模块用于调节和输出迟滞窗口电压；第二组差分对，用于输入数模转换器产生的迟滞窗口电压，形成比较器的参考信号；
每组差分对还分别包括一个PMOS差分对和一个NMOS差分对；其中，如果待比较输入信号的电压为高输入电压范围则通过NMOS差分对输入，低输入电压范围通过PMOS差分对输入；
所述电流加法器模块，用于将PMOS差分对的输出结果与NMOS差分对的输出结果通过电流加法形式结合后输出至电流电压转换模块，形成比较器的输出信号。
2.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，所述第一组差分对和第二组差分对中的PMOS差分对包括由PMOS管组成的第一输入对管(PM2、PM3)和第二输入对管(PM4、PM5)。
3.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，所述第一组差分对和第二组差分对中的NMOS差分对包括由NMOS管组成的第三输入对管(NM2、NM3)和第四输入对管(NM4、NM5)。
4.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，还包括对PMOS差分对设置第一柔性开关管进行控制；使PMOS/NMOS差分对轮流工作。
5.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，还包括对NMOS差分对设置第二柔性开关管进行控制；使PMOS/NMOS差分对轮流工作。
6.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，所述电流电压转换模块由两个反相器串联组成，用于实现输出信号全摆幅输出。
7.一种迟滞窗口精确可调的差分输入迟滞比较器工作方法，其特征在于，用于实施上述权利要求1-6中任意一项所述的迟滞窗口精确可调的差分输入迟滞比较器；包括
利用第一组差分对，实现待比较输入信号的全范围输入；
利用第二组差分对，输入数模转换器产生的精确可调的迟滞窗口电压，形成比较器的参考信号；
将第一组差分对和第二组差分对中，PMOS差分对的输出结果与NMOS差分对的输出结果进行电流加法形式结合后输出至电流电压转换模块，形成比较器的输出信号。
8.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器工作方法，其特征在于，设置第一、第二柔性开关管控制PMOS/NMOS差分对轮流工作，包括如下步骤：
定义第一差分对的共模电压为VCM1，当共模电压VCM1为低电平时，输入共模信号为低电压范围；在共模电压VCM1的控制下，第一柔性开关管(PM1)导通，控制PMOS电流镜处于工作状态；第二柔性开关管(NM1)截止，控制NMOS电流镜处于不工作状态；PMOS电流镜正常输出电流，第一输入对管(PM2、PM3)和第二输入对管(PM4、PM5)均处于工作状态，处理待比较的差分输入信号VIP1和VIN1；
当共模信号VCM1为高电平时，输入共模信号为高电压范围；在共模电压VCM1的控制下，第一柔性开关管(PM1)截止，控制PMOS电流镜处于不工作状态；第二柔性开关管(NM1)导通，控制NMOS电流镜处于工作状态；NMOS电流镜正常输出电流，第三输入对管(NM2、NM3)和第四输入对管(NM4、NM5)均处于工作状态，处理待比较的差分输入信号VIP1和VIN1。
9.根据权利要求1所述的迟滞窗口精确可调的差分输入迟滞比较器，其特征在于，
所述差分输入迟滞比较器，工作过程为：
当比较器输入电压由高变低时，输出电压的变化为：当比较器输入电压VIP1-VIN1为高电平时，比较器输出高电平；当比较器输入电压VIP1-VIN1逐渐降低到低于下阈值电压时，比较器输出跳变为低电平；
当比较器输入电压由低变高时，输出电压的变化为：当比较器输入电压VIP1-VIN1为低电平时，比较器输出低电平；当比较器输入电压VIP1-VIN1逐渐升高到高于上阈值电压时，比较器输出跳变为高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110980643.7A CN113708745B (zh) | 2021-08-25 | 2021-08-25 | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110980643.7A CN113708745B (zh) | 2021-08-25 | 2021-08-25 | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113708745A CN113708745A (zh) | 2021-11-26 |
| CN113708745B true CN113708745B (zh) | 2023-11-21 |
Family
ID=78654607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110980643.7A Active CN113708745B (zh) | 2021-08-25 | 2021-08-25 | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113708745B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970022B1 (en) * | 2003-09-18 | 2005-11-29 | Lattice Semiconductor Corporation | Controlled hysteresis comparator with rail-to-rail input |
| CN103873032A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 轨对轨输入迟滞比较器 |
| CN106788354A (zh) * | 2016-12-23 | 2017-05-31 | 长沙景美集成电路设计有限公司 | 一种迟滞宽度可编程的迟滞比较器 |
| CN110729989A (zh) * | 2019-12-17 | 2020-01-24 | 峰岹科技（深圳）有限公司 | 迟滞比较器电路 |
-
2021
- 2021-08-25 CN CN202110980643.7A patent/CN113708745B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970022B1 (en) * | 2003-09-18 | 2005-11-29 | Lattice Semiconductor Corporation | Controlled hysteresis comparator with rail-to-rail input |
| CN103873032A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 轨对轨输入迟滞比较器 |
| CN106788354A (zh) * | 2016-12-23 | 2017-05-31 | 长沙景美集成电路设计有限公司 | 一种迟滞宽度可编程的迟滞比较器 |
| CN110729989A (zh) * | 2019-12-17 | 2020-01-24 | 峰岹科技（深圳）有限公司 | 迟滞比较器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113708745A (zh) | 2021-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8493251B2 (en) | Self-calibrated DAC with reduced glitch mapping | |
| US7595676B2 (en) | Comparator and method with controllable threshold and hysteresis | |
| US8179295B2 (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
| US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
| KR100258644B1 (ko) | 디지탈 자동 이득 제어 회로 | |
| CN114679177A (zh) | 一种比较装置和模数转换器 | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JP4759043B2 (ja) | 半導体集積回路 | |
| US6008749A (en) | Mask programmable low power voltage/current-mode ADC | |
| CN113708745B (zh) | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 | |
| JP5269131B2 (ja) | 比較回路および並列型アナログデジタル変換器 | |
| US7218169B2 (en) | Reference compensation circuit | |
| US8410967B2 (en) | Comparator circuit | |
| US20100289683A1 (en) | Reference voltage generation circuit, a/d converter and d/a converter | |
| US6738001B2 (en) | Semiconductor integrated circuit | |
| CN113625812B (zh) | 参考电压电路系统 | |
| WO2018120555A1 (zh) | 一种相位插值器电路及其提升线性度的方法 | |
| CN115485777A (zh) | 基于电流的跟踪保持电路 | |
| CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
| JP2004080238A (ja) | Ｄ／ａコンバータ及び自動補正方法 | |
| JP2008072234A (ja) | ドライバ回路 | |
| JP2000151404A (ja) | ディジタル／アナログ変換回路 | |
| JP2004260263A (ja) | Ａｄ変換器 | |
| US20050017770A1 (en) | Chopper comparator circuit | |
| CN216873190U (zh) | 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |