CN112667543B - 一种具有短路自保护功能的可配置高速lvds驱动器 - Google Patents

Abstract

一种具有短路自保护功能的可配置高速LVDS驱动器，包括控制器、驱动器、电阻阵列、短路保护电路，显著提高了驱动器输出共模稳定性，通过灵活调节驱动器输出共模电压和输出阻抗可以满足不同传输场景下LVDS信号高质量输出，提高电路实用性；并且引入驱动器短路自保护功能，提高了电路工作的可靠性和安全性。

Description

一种具有短路自保护功能的可配置高速LVDS驱动器

技术领域

本发明涉及一种具有短路自保护功能的可配置高速LVDS驱动器，属于高速数据接口技术领域。

背景技术

宽带通信、雷达导航与电子对抗等军用电子设备中数据传输速率不断提升，对高速数据传输接口提出更高要求，LVDS接口由于具有高速率、低功耗、低噪声等优点被广泛应用。LVDS接口输出驱动器实现电路产生的高速信号输出到信道，实现高速信号的高质量传输。驱动器电路的输出共模电平、输出阻抗、输出信号幅度等直接影响驱动器输出信号质量，并且对于不同传输信号，对驱动器的要求也不尽相同。为了实现信号传输的最佳性能，对于高速信号驱动器的共模电平、差分幅度控制显得尤为重要。因此，如何实现高速驱动器输出共模控制，如何实现高速驱动器输出幅度控制，如何实现高速驱动器短路保护功能，提升驱动器电路灵活性、实用性和可靠性，是本领域亟待解决的技术问题。

发明内容

本发明解决的技术问题是：针对目前现有技术中，传统高速信号驱动器输出共模控制效果差、难以控制高速驱动器输出幅度及短路保护功能的问题，提出了一种具有短路自保护功能的可配置高速LVDS驱动器。

本发明解决上述技术问题是通过如下技术方案予以实现的：

一种具有短路自保护功能的可配置高速LVDS驱动器，包括控制器、驱动器、电阻阵列、短路保护电路，所述控制器接收外部输入数据D生成控制信号G1～G4，所述驱动器根据控制信号G1～G4于指定控制电压VA下生产输出信号VP、输出信号VN，所述电阻阵列用于设置驱动器输出内阻，并检测驱动器输出共模电压，所述短路保护电路根据输入参考电压VR、电阻阵列输出共模电压VC生成指定控制电压VA为驱动器提供电压。

所述驱动器的电路组成包括PMOS管M0、M1、M2，NMOS管M3、M4，尾电流源IS，其中：

PMOS管M0的栅极接控制电压VA，源极接电源电压，漏极连接PMOS管M1和M2的源极；PMOS管M1的栅极接控制信号G2，漏极连接NMOS管M3的漏极，并作为驱动器输出端VP；PMOS管M2的栅极接控制信号G4，漏极连接NMOS管M4的漏极，并作为驱动器输出端VN；NMOS管M3的栅极接控制信号G1，NMOS管M4的栅极接控制信号G3；尾电流源IS的电流流入端与NMOS管M3和M4的源极相连，尾电流源IS的电流流出端接地电位。

所述电阻阵列包括固定电阻Ra、固定电阻Rb、可控电阻Ra0～Ran-1、可控电阻Rb0～Rbn-1，固定电阻Ra、固定电阻Rb数量均为2个，可控电阻Ra0～Ran-1、可控电阻Rb0～Rbn-1数量共2n个，n为正整数，其中：

固定电阻Ra一端连接驱动器输出VP，另外一端连接共模端VC和固定电阻Rb，固定电阻Rb另外一端连接驱动器输出VN，电阻Ra和电阻Rb阻值相等；

所述可控电阻均设置有接入控制电阻的开关，可控电阻Rai与可控电阻Rbi的开关控制信号均为K<i>，当开关控制码K<i>为高电平时，电阻Rai一端连接驱动器输出VP，另外一端通过导通开关连接共模端VC，电阻Rbi一端连接驱动器输出VN，另外一端通过导通开关连接共模端VC；当开关控制码K<i>为低电平时，电阻Rai和电阻Rbi处于开路状态。

所述可控电阻Rai与可控电阻Rbi阻值相等，可控电阻Rai或可控电阻Rbi采用阻值相等电阻或二进制权重电阻，其中，0≤i≤n-1。

所述短路保护电路包括NMOS管M5、M6、M7、M8，PMOS管M9、M10、M11，电阻R0、电阻R1，其中：

NMOS管M5的栅极连接输入参考电压VR，源极与NMOS管M6、M7的源极共同连接到电流源IB电流流入端，漏极连接PMOS管M9漏极和PMOS管M11栅极，并作为短路保护电路输出端VA；NMOS管M7的栅极连接输入共模电压VC，漏极连接NMOS管M6漏极、PMOS管M10的栅极和漏极以及PMOS管M9栅极；电流源IB电流流出端接地电位；PMOS管M10源极接电源电压；PMOS管M9源极接电源电压；PMOS管M11源极接电源电压，漏极连接NMOS管M8栅极，NMOS管M6栅极以及电阻R0；电阻R0另外一端接地电位；NMOS管M8的源极接共模电压VC，漏极连接电阻R1；电阻R1另外一端接电源电压。

所述控制器电路包括反相器I0～I4、传输门T0，其中：

传输门T0一端与反相器I0的输入端共同连接到输入数据D，传输门T0另外一端连接反相器I1和I2的输入端；传输门保持常开状态起到与反相器I0延时匹配的功能；反相器I0的输出端连接反相器I3和I4的输入端；反相器I1的输出端为控制器输出G1；反相器I2的输出端为控制器输出G2；反相器I3的输出端为控制器输出G3；反相器I4的输出端为控制器输出G4。

本发明与现有技术相比的优点在于：

(1)本发明提供的一种具有短路自保护功能的可配置高速LVDS驱动器，对电路进行改进，通过n位控制码K<n-1:0>选通驱动器输出端电阻阵列，实现对LVDS驱动器输出阻抗的编程控制，实现驱动器输出阻抗与外部负载电阻的阻抗匹配，实现高速LVDS信号高质量输出；同时输出阻抗的编程控制会调节驱动器输出信号幅度，对于低速信号一般采用较大幅度，而对于高速信号一般采用较小信号输出幅度，保证信号输出质量；

(2)本发明采用引入短路保护电路的方式，实时监测输出信号共模电平，一旦输出信号共模电平与输入参考电平VR存在偏差，通过高增益负反馈环路来消除传统驱动器电路由电流失配等PVT非理想因素导致的输出共模偏移，保证输出共模电平稳定为输入参考电平VR，并且根据不同应用需求，可以灵活改变输入参考电平VR，满足不同信号输出场景对共模电平需求；

(3)本发明通过引入短路保护电路可以实时驱动器输出短路自保护功能，一旦驱动器输出信号VP和VN均被短路到地电位，短路保护电路会自动触发保护机制，驱动器控制电压VA会被钳位到一定电位，有效防止了VA过低导致的大电流输出烧毁电路，提高电路工作的可靠性。

附图说明

图1为发明提供的高速LVDS驱动器结构示意图；

图2为发明提供的驱动器电路结构示意图；

图3为发明提供的电阻阵列电路结构示意图；

图4为发明提供的短路保护电路结构示意图；

图5为发明提供的控制器电路结构示意图；

具体实施方式

一种具有短路自保护功能的可配置高速LVDS驱动器，显著提高了驱动器输出共模稳定性，通过灵活调节驱动器输出共模电压和输出阻抗可以满足不同传输场景下LVDS信号高质量输出，提高电路实用性；并且引入驱动器短路自保护功能，提高了电路工作的可靠性和安全性，主要包括控制器、驱动器、电阻阵列、短路保护电路，具体为：

控制器接收外部输入数据D生成控制信号G1～G4，控制器接收外部输入数据D生成控制信号G1～G4，电阻阵列用于设置驱动器输出内阻，并检测驱动器输出共模电压，短路保护电路根据输入参考电压VR、电阻阵列输出共模电压VC生成指定控制电压VA为驱动器提供电压，其中：

驱动器的电路组成包括PMOS管M0、M1、M2，NMOS管M3、M4，尾电流源IS，其中：

PMOS管M0的栅极接控制电压VA，源极接电源电压，漏极连接PMOS管M1和M2的源极；PMOS管M1的栅极接控制信号G2，漏极连接NMOS管M3的漏极，并作为驱动器输出端VP；PMOS管M2的栅极接控制信号G4，漏极连接NMOS管M4的漏极，并作为驱动器输出端VN；NMOS管M3的栅极接控制信号G1，NMOS管M4的栅极接控制信号G3；尾电流源IS的电流流入端与NMOS管M3和M4的源极相连，尾电流源IS的电流流出端接地电位；

电阻阵列包括固定电阻Ra、固定电阻Rb、可控电阻Ra0～Ran-1、可控电阻Rb0～Rbn-1，固定电阻Ra、固定电阻Rb数量均为2个，可控电阻Ra0～Ran-1、可控电阻Rb0～Rbn-1数量共2n个，n为正整数，其中：

固定电阻Ra一端连接驱动器输出VP，另外一端连接共模端VC和固定电阻Rb，固定电阻Rb另外一端连接驱动器输出VN，电阻Ra和电阻Rb阻值相等；

所述可控电阻均设置有接入控制电阻的开关，可控电阻Rai与可控电阻Rbi的开关控制信号均为K<i>，当开关控制码K<i>为高电平时，电阻Rai一端连接驱动器输出VP，另外一端通过导通开关连接共模端VC，电阻Rbi一端连接驱动器输出VN，另外一端通过导通开关连接共模端VC；当开关控制码K<i>为低电平时，电阻Rai和电阻Rbi处于开路状态；

可控电阻Rai与可控电阻Rbi阻值相等，可控电阻Rai或可控电阻Rbi采用阻值相等电阻或二进制权重电阻，其中，0≤i≤n-1；

短路保护电路包括NMOS管M5、M6、M7、M8，PMOS管M9、M10、M11，电阻R0、电阻R1，其中：

NMOS管M5的栅极连接输入参考电压VR，源极与NMOS管M6、M7的源极共同连接到电流源IB电流流入端，漏极连接PMOS管M9漏极和PMOS管M11栅极，并作为短路保护电路输出端VA；NMOS管M7的栅极连接输入共模电压VC，漏极连接NMOS管M6漏极、PMOS管M10的栅极和漏极以及PMOS管M9栅极；电流源IB电流流出端接地电位；PMOS管M10源极接电源电压；PMOS管M9源极接电源电压；PMOS管M11源极接电源电压，漏极连接NMOS管M8栅极，NMOS管M6栅极以及电阻R0；电阻R0另外一端接地电位；NMOS管M8的源极接共模电压VC，漏极连接电阻R1；电阻R1另外一端接电源电压；

短路保护电路包括NMOS管M5、M6、M7、M8，PMOS管M9、M10、M11，电阻R0、电阻R1，其中：

NMOS管M5的栅极连接输入参考电压VR，源极与NMOS管M6、M7的源极共同连接到电流源IB电流流入端，漏极连接PMOS管M9漏极和PMOS管M11栅极，并作为短路保护电路输出端VA；NMOS管M7的栅极连接输入共模电压VC，漏极连接NMOS管M6漏极、PMOS管M10的栅极和漏极以及PMOS管M9栅极；电流源IB电流流出端接地电位；PMOS管M10源极接电源电压；PMOS管M9源极接电源电压；PMOS管M11源极接电源电压，漏极连接NMOS管M8栅极，NMOS管M6栅极以及电阻R0；电阻R0另外一端接地电位；NMOS管M8的源极接共模电压VC，漏极连接电阻R1；电阻R1另外一端接电源电压

下面结合具体实施例进行进一步说明：

在本实施例中，具有短路自保护功能的可配置高速LVDS驱动器可以实现LVDS高速信号输出，驱动器输出共模电平与输出幅度可灵活调节，并且具有短路自保护功能，如图1所示，一种具有短路自保护功能的可配置高速LVDS驱动器，其特征在于：包括控制器、驱动器、电阻阵列和短路保护电路；其中，控制器利用数据D产生四位控制信号G1～G4；驱动器根据控制信号G1～G4产生输出信号VP和VN，并且控制电压VA可以调节驱动器输出共模电压；电阻阵列用于设置驱动器输出内阻以及检测驱动器输出共模电压；短路保护电路根据输入参考电压VR和驱动器输出共模电压VC产生控制电压VA，用于控制驱动器输出共模电压和短路保护功能。

如图2所示为本发明具有短路自保护功能的可配置高速LVDS驱动器中的驱动器电路，包括：PMOS管M0、M1和M2，NMOS管M3和M4，尾电流源IS；

PMOS管M0的栅极接控制电压VA，源极接电源电压，漏极连接PMOS管M1和M2的源极；PMOS管M1的栅极接控制信号G2，漏极连接NMOS管M3的漏极，并作为驱动器输出端VP；PMOS管M2的栅极接控制信号G4，漏极连接NMOS管M4的漏极，并作为驱动器输出端VN；NMOS管M3的栅极接控制信号G1，NMOS管M4的栅极接控制信号G3；尾电流源IS的电流流入端与NMOS管M3和M4的源极相连，尾电流源IS的电流流出端接地电位。

如图3所示为本发明具有短路自保护功能的可配置高速LVDS驱动器中的电阻阵列包含两个固定电阻Ra和Rb以及2n个可控电阻Ra0～Ran-1、Rb0～Rbn-1；固定电阻Ra一端连接驱动器输出VP，另外一端连接共模端VC和固定电阻Rb，固定电阻Rb另外一端连接驱动器输出VN，电阻Ra和电阻Rb阻值相等；2n个可控电阻都配有控制电阻是否接入的开关；其中，n个可控电阻Rai和n个可控电阻Rbi的开关控制信号均为K<i>；当开关控制码K<i>为高电平时，电阻Rai一端连接驱动器输出VP，另外一端通过导通开关连接共模端VC，电阻Rbi一端连接驱动器输出VN，另外一端通过导通开关连接共模端VC；否则电阻Rai和电阻Rbi处于开路状态；电阻Rai和电阻Rbi阻值相等，电阻Ra0～Ran-1可以采用阻值均相等的电阻，也可以采用二进制权重电阻，其中0≤i≤n-1。

如图4所示为本发明具有短路自保护功能的可配置高速LVDS驱动器中的短路保护电路，包括：NMOS管M5、M6、M7和M8，PMOS管M9、M10和M11，电阻R0和R1；

NMOS管M5的栅极连接输入参考电压VR，源极与NMOS管M6、M7的源极共同连接到电流源IB电流流入端，漏极连接PMOS管M9漏极和PMOS管M11栅极，并作为短路保护电路输出端VA；NMOS管M7的栅极连接输入共模电压VC，漏极连接NMOS管M6漏极、PMOS管M10的栅极和漏极以及PMOS管M9栅极；电流源IB电流流出端接地电位；PMOS管M10源极接电源电压；PMOS管M9源极接电源电压；PMOS管M11源极接电源电压，漏极连接NMOS管M8栅极，NMOS管M6栅极以及电阻R0；电阻R0另外一端接地电位；NMOS管M8的源极接共模电压VC，漏极连接电阻R1；电阻R1另外一端接电源电压；

如图5所示为本发明具有短路自保护功能的可配置高速LVDS驱动器中的控制器电路包括：5个反相器I0～I4和传输门T0；

传输门T0一端与反相器I0的输入端共同连接到输入数据D，传输门T0另外一端连接反相器I1和I2的输入端；传输门保持常开状态起到与反相器I0延时匹配的功能；反相器I0的输出端连接反相器I3和I4的输入端；反相器I1的输出端为控制器输出G1；反相器I2的输出端为控制器输出G2；反相器I3的输出端为控制器输出G3；反相器I4的输出端为控制器输出G4。

本发明中，具有短路自保护功能的可配置高速LVDS驱动器对传统LVDS驱动器电路进行了创新设计，通过n位控制码K<n-1:0>选通驱动器输出端电阻阵列，实现对LVDS驱动器输出阻抗的编程控制，实现驱动器输出阻抗与外部负载电阻的阻抗匹配，实现高速LVDS信号高质量输出；同时输出阻抗的编程控制会调节驱动器输出信号幅度，对于低速信号一般采用较大幅度，而对于高速信号一般采用较小信号输出幅度，保证信号输出质量；

同时，新型驱动器通过引入短路保护电路可以实时监测输出信号共模电平，一旦输出信号共模电平与输入参考电平VR存在偏差，通过高增益负反馈环路来消除传统驱动器电路由电流失配等PVT非理想因素导致的输出共模偏移，保证输出共模电平稳定为输入参考电平VR，并且根据不同应用需求，可以灵活改变输入参考电平VR，满足不同信号输出场景对共模电平需求；

通过引入短路保护电路可以实时驱动器输出短路自保护功能，一旦驱动器输出信号VP和VN均被短路到地电位，短路保护电路会自动触发保护机制，驱动器控制电压VA会被钳位到一定电位，有效防止了VA过低导致的大电流输出烧毁电路，提高电路工作的可靠性。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (4)

1.一种具有短路自保护功能的可配置高速LVDS驱动器，其特征在于：包括控制器、驱动器、电阻阵列、短路保护电路，所述控制器接收外部输入数据D生成控制信号G1～G4，所述驱动器根据控制信号G1～G4于指定控制电压VA下生成输出信号VP、输出信号VN，所述电阻阵列用于设置驱动器输出内阻，并检测驱动器输出共模电压，所述短路保护电路根据输入参考电压VR、电阻阵列输出共模电压VC生成指定控制电压VA为驱动器提供电压；

所述电阻阵列包括固定电阻Ra、固定电阻Rb、可控电阻Ra0～Ran-1、可控电阻Rb0～Rbn-1，可控电阻Ra0～Ran-1、可控电阻Rb0～Rbn-1数量共2n个，n为正整数，其中：

固定电阻Ra一端连接驱动器输出VP，另外一端连接共模端VC和固定电阻Rb，固定电阻Rb另外一端连接驱动器输出VN，电阻Ra和电阻Rb阻值相等；

所述可控电阻均设置有接入控制电阻的开关，可控电阻Rai与可控电阻Rbi的开关控制信号均为K<i>，当开关控制码K<i>为高电平时，电阻Rai一端连接驱动器输出VP，另外一端通过导通开关连接共模端VC，电阻Rbi一端连接驱动器输出VN，另外一端通过导通开关连接共模端VC；当开关控制码K<i>为低电平时，电阻Rai和电阻Rbi处于开路状态；

所述短路保护电路包括NMOS管M5、M6、M7、M8，PMOS管M9、M10、M11，电阻R0、电阻R1，其中：

NMOS管M5的栅极连接输入参考电压VR，源极与NMOS管M6、M7的源极共同连接到电流源IB电流流入端，漏极连接PMOS管M9漏极和PMOS管M11栅极，并作为短路保护电路输出端VA；NMOS管M7的栅极连接输入共模电压VC，漏极连接NMOS管M6漏极、PMOS管M10的栅极和漏极以及PMOS管M9栅极；电流源IB电流流出端接地电位；PMOS管M10源极接电源电压；PMOS管M9源极接电源电压；PMOS管M11源极接电源电压，漏极连接NMOS管M8栅极，NMOS管M6栅极以及电阻R0；电阻R0另外一端接地电位；NMOS管M8的源极接共模电压VC，漏极连接电阻R1；电阻R1另外一端接电源电压。

2.根据权利要求1所述的一种具有短路自保护功能的可配置高速LVDS驱动器，其特征在于：

所述驱动器的电路组成包括PMOS管M0、M1、M2，NMOS管M3、M4，尾电流源IS，其中：

PMOS管M0的栅极接控制电压VA，源极接电源电压，漏极连接PMOS管M1和M2的源极；PMOS管M1的栅极接控制信号G2，漏极连接NMOS管M3的漏极，并作为驱动器输出端VP；PMOS管M2的栅极接控制信号G4，漏极连接NMOS管M4的漏极，并作为驱动器输出端VN；NMOS管M3的栅极接控制信号G1，NMOS管M4的栅极接控制信号G3；尾电流源IS的电流流入端与NMOS管M3和M4的源极相连，尾电流源IS的电流流出端接地电位。

3.根据权利要求1所述的一种具有短路自保护功能的可配置高速LVDS驱动器，其特征在于：

所述可控电阻Rai与可控电阻Rbi阻值相等，可控电阻Rai或可控电阻Rbi采用阻值相等电阻或二进制权重电阻，其中，0≤i≤n-1。

4.根据权利要求1所述的一种具有短路自保护功能的可配置高速LVDS驱动器，其特征在于：

所述控制器包括反相器I0～I4、传输门T0，其中：

传输门T0一端与反相器I0的输入端共同连接到输入数据D，传输门T0另外一端连接反相器I1和I2的输入端；传输门保持常开状态起到与反相器I0延时匹配的功能；反相器I0的输出端连接反相器I3和I4的输入端；反相器I1的输出端为控制器输出G1；反相器I2的输出端为控制器输出G2；反相器I3的输出端为控制器输出G3；反相器I4的输出端为控制器输出G4。