CN108136731A - 叠层体基板、叠层体基板的制造方法、导电性基板、及导电性基板的制造方法 - Google Patents

叠层体基板、叠层体基板的制造方法、导电性基板、及导电性基板的制造方法 Download PDF

Info

Publication number
CN108136731A
CN108136731A CN201680060141.XA CN201680060141A CN108136731A CN 108136731 A CN108136731 A CN 108136731A CN 201680060141 A CN201680060141 A CN 201680060141A CN 108136731 A CN108136731 A CN 108136731A
Authority
CN
China
Prior art keywords
copper
blackening layer
layer
lamination structure
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680060141.XA
Other languages
English (en)
Inventor
渡边宽人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN108136731A publication Critical patent/CN108136731A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Abstract

提供一种叠层体基板，其具有透明基材、及形成在透明基材的至少一个面侧的叠层体，叠层体具有黑化层及铜层，黑化层包含氧、铜及镍，黑化层的膜厚为15nm以上，黑化层包含的氧原子与镍原子的质量比O/Ni满足下式(1)，0.1≦O/Ni≦0.8 (1)。

Description

叠层体基板、叠层体基板的制造方法、导电性基板、及导电性 基板的制造方法
技术领域
本发明涉及一种叠层体基板、叠层体基板的制造方法、导电性基板及导电性基板的制造方法。
背景技术
如专利文献1公开的历来使用的触控面板用透明导电性薄膜，在高分子薄膜上作为透明导电膜形成有ITO(氧化铟-锡)膜。
在此，具备触控面板的显示屏近年趋向大画面化，随之，触控面板用透明导电性薄膜等的导电性基板也被要求大面积化。然而，由于ITO电阻值高，因此存在无法应求导电性基板的大面积化的问题。
对此，例如专利文献2、3公开了使用对铜等的金属箔进行加工而成的金属细线来代替ITO膜的技术研究。但是，例如在金属细线采用铜的情况下，由于铜具有金属光泽，而会造成反射导致显示屏的识别性降低的问题。
由此，想到了与铜层一同形成有黑化层的叠层体基板，其中铜层由铜等的金属箔构成，黑化层由黑色材料构成。为了将所述叠层体基板加工成具有金属细线的配线图案的导电性基板，在形成铜层及具有所要求的反射率等光学特性的黑化层之后，需要对铜层及黑化层进行蚀刻，以形成所希望的图案。
然而，其中会出现铜层与黑化层对蚀刻液的反应性不同的问题。即，若对铜层与黑化层同时进行蚀刻，无法将其中的一个层蚀刻成所希望的形状。另外，分成不同工序实施铜层蚀刻及黑化层蚀刻的情况下，则会造成工序数增加的问题。
<现有技术文献>
<专利文献>
专利文献1：日本特开2003-151358号公报
专利文献2：日本特开2011-018194号公报
专利文献3：日本特开2013-069261号公报
发明内容
<本发明要解决的课题>
鉴于上述历来技术的问题，本发明的目的在于提供一种具有可同时进行蚀刻处理的铜层及黑化层的叠层体基板。
<解决上述课题的手段>
为了达成上述目的，本发明提供一种叠层体基板，其具备透明基材及形成在所述透明基材的至少一个面侧的叠层体，所述叠层体具有黑化层及铜层，所述黑化层包含氧、铜及镍，所述黑化层的膜厚为15nm以上，所述黑化层包含的氧原子与镍原子的质量比O/Ni满足下式(1)。
0.1≦O/Ni≦0.8 (1)
<发明的效果>
根据本发明，能够提供具有可同时进行蚀刻处理的铜层及黑化层的叠层体基板。
附图说明
图1A是本发明的实施方式的叠层体基板的剖面图。
图1B是本发明的实施方式的叠层体基板的剖面图。
图2A是本发明的实施方式的叠层体基板的剖面图。
图2B是本发明的实施方式的叠层体基板的剖面图。
图3是本发明的实施方式的具有网格状配线图案的导电性基板的俯视图。
图4A是沿着图3中A-A’线的剖面图。
图4B是沿着图3中A-A’线的剖面图。
图5是辊对辊溅镀装置的说明图。
具体实施方式
以下，关于本发明的叠层体基板、叠层体基板的制造方法、导电性基板及导电性基板的制造方法的一实施方式进行说明。
(叠层体基板、导电性基板)
本实施方式的叠层体基板可具备透明基材、及形成在透明基材的至少一个面侧的叠层体。并且，叠层体可具有黑化层及铜层，所述黑化层包含氧、铜及镍。另外，黑化层的膜厚为15nm以上，黑化层包含的氧原子与镍原子的质量比O/Ni优选满足下式(1)。
0.1≦O/Ni≦0.8 (1)
在此，本实施方式的叠层体基板是指，在透明基材的表面设有铜层及黑化层的叠层体，且对铜层等进行蚀刻之前的基板。导电性基板是指对铜层及黑化层进行蚀刻而形成有金属细线的基板。
在此，首先关于本实施方式的叠层体基板所包含的各部件进行说明。
关于透明基材并无特别限定，能够优选使用可使可见光透射的绝缘体薄膜或玻璃基板等。
作为可使可见光透射的绝缘体薄膜，例如可优选使用聚酰胺类薄膜、聚对苯二甲酸乙二醇醇酯(PET)类薄膜、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)类薄膜、环烯烃类薄膜、聚酰亚胺类薄膜、聚碳酸酯类薄膜等树脂薄膜等。
关于透明基材的厚度并无特别限定，可根据用于导电性基板时被要求的强度或透光率等任意选择。作为透明基材的厚度例如可以是10μm以上250μm以下。尤其是用于触控面板用途的情况下，优选为20μm以上200μm以下，更优选为20μm以上120μm以下。用于触控面板用途的情况下，例如尤其要求减小显示屏整体厚度的用途中，透明基材的厚度优选为20μm以上100μm以下。
以下，关于铜层进行说明。
关于铜层也并无特别限定，但为了避免透光率降低，在铜层与透明基材之间或铜层与黑化层之间不宜配置粘合剂。即，优选将铜层直接形成在其他部件的上面。
为了在其他部件的上面直接形成铜层，优选采用溅镀法、离子镀法或蒸镀法等干式镀法来形成铜层。
另外，想进一步加厚铜层的情况下，优选在干式镀层之后使用湿式镀法。即，例如能够在透明基材或黑化层上通过干式镀法形成铜薄膜层，并以所述铜薄膜层作为供电层，通过湿式镀法形成铜镀层。在此情况下，铜薄膜层与铜镀层可构成铜层。
如上所述，通过仅采用干式镀法，或通过组合干式镀法及湿式镀法来形成铜层，无需利用粘合剂，就能在透明基材或黑化层上直接形成铜层，因此优选上述方法。
关于铜层的膜厚并无特别限定，可根据将铜层用为配线时提供给所述配线的电流大小及配线宽度等任意选择。尤其是，为了能够提供充分的电流，铜层的膜厚优选为80nm以上，更优选为100nm以上，进而优选为150nm以上。关于铜层的膜厚的上限值并无特别限定，但随着铜层增厚，为形成配线进行蚀刻时将需要更多蚀刻时间，从而容易发生侧蚀，会造成在蚀刻中抗蚀层发生剥离等的问题。因此，铜层的膜厚优选为5000nm以下，更优选为3000nm，进而优选为1200nm以下。另外，如上所述，在铜层包括铜薄膜层与铜镀层的情况下，铜薄膜层的厚度与铜镀层的厚度的合计优选在上述范围内。
其次，关于黑化层进行说明。本实施方式的叠层体基板中，黑化层可以包含氧、铜及镍。
若是不具备黑化层而仅形成铜层并加以配线加工而成的金属细线，由于配线的铜层具有金属光泽，铜反射光，例如用为触控面板用配线基板的情况下，会造成显示屏的识别性降低的问题。对此，在研究设置黑化层的方法。
为了抑制铜层表面的光反射，及为了在透明基材上形成铜层与黑化层之后进行配线加工，黑化层需兼备低反射率以及可同时将铜层与黑化层蚀刻成所希望的形状的蚀刻性。
本发明的发明者们，为实现兼备低反射率与蚀刻性的黑化层，对包含氧、铜、镍的黑化层进行了研究。其中发现，根据构成黑化层的金属原子数与氧原子数之比，黑化层对蚀刻液的反应性即蚀刻性有时不够充分。
并发现，在包含氧、铜、镍的黑化层的膜厚为15nm以上，并且黑化层中包含的氧原子与镍原子的质量比(O/Ni)满足下式(1)的情况下，黑化层可兼备低反射率与蚀刻性。
0.1≦O/Ni≦0.8(1)
例如通过干式镀法，能够形成本实施方式的叠层体基板的包含氧、铜、镍的黑化层。并且，通过干式镀法，利用镍-铜合金，在氩气等惰性气体中添加了氧的氛围中形成包含氧、铜、镍的黑化层时，镍被优先氧化。
然而，上式(1)的O/Ni比小于0.1时，会造成镍的氧化不充分，作为黑化层成膜的Ni-Cu-O膜的反射率有时会提高。
另外，上式(1)的O/Ni比大于0.8时，会增进镍的氧化，作为黑化层成膜的Ni-Cu-O膜变透明，透射率可能会提高。因此，所述Ni-Cu-O膜与铜层叠层的情况下，透射Ni-Cu-O膜的光被铜层反射的程度增大，其结果反射率会增加。另外，上式(1)的O/Ni比大于0.8时，蚀刻性可能会降低。
对此，如上所述，包含氧、铜、镍的黑化层中的O/Ni比为0.1以上0.8以下时，所述黑化层可兼备低反射率与蚀刻性，因此优选上述比率。黑化层的O/Ni比更优选为0.2以上0.7以下。
在此，关于黑化层中包含的各原子的状态并无特别限定，例如可以包含非化学计量比(Non-stoichiometric)的镍铜氧化物，镍与铜的一部分也可以作为不构成氧化物(也包含非化学计量比的氧化物)的原子包含于其中。
另外，能够通过XPS(X-ray Photoelectron Spectroscopy)获知黑化层包含的氧、镍、铜的组成。
关于本实施方式的叠层体基板的黑化层中的铜与镍的比率并无特别限定，黑化层中的铜相对于黑化层中的铜与镍的合计的比率，按质量比优选为20％以上80％以下。
其理由在于，黑化层中的铜相对于黑化层中的铜与镍的合计的比率按质量比达到20％(质量％)以上时，尤其能够提高黑化层的蚀刻性。但是，黑化层中的铜相对于黑化层中的铜与镍的合计的比率按质量比超过80％(质量％)时，黑化层的反射率会提高，作为触控面板用导电性基板的情况下，显示屏的识别性可能会降低，因此优选为80％以下。
黑化层中的铜相对于黑化层中的铜与镍的合计的比率，按质量比更优选为30％以上50％以下。
在此，采用溅镀法并使用镍-铜合金的溅镀靶来进行黑化层成膜的情况下，能够使黑化层中铜与镍的比率与溅镀靶中铜与镍的比率大致相等。因此，采用溅镀法进行黑化层成膜的情况下，能够通过溅镀靶的组成来变更黑化层中的铜与镍的比率。
关于黑化层的成膜方法并无特别限定，能够以任意方法进行成膜，例如能够采用干式镀法适当进行成膜。尤其是溅镀法，使用镍-铜合金的溅镀靶，一边使来自所述溅镀靶的镍-铜合金氧化，一边能够较容易的形成包含氧、铜、镍的黑化层。因此，优选采用溅镀法来进行黑化层的成膜。
采用溅镀法进行本实施方式的叠层体基板的黑化层成膜的情况下，使用镍-铜合金靶，能够向腔室内提供惰性气体及氧气的同时采用溅镀法进行成膜。在此，作为惰性气体可以使用例如氩气。
通过溅镀法进行黑化层成膜的情况下，也可以向腔室内预先提供惰性气体与氧气混合而成的混合气体。另外，也可以将惰性气体与氧气分别提供到腔室内，并调整各气体的分压。尤其是，为了能够调整提供给黑化层的氧量，优选向腔室内同时提供惰性气体与氧气，并调整腔室内的氧分压。
如上所述，向腔室内提供惰性气体与氧气的同时采用例如溅镀法等干式镀法来对黑化层进行成膜时，对提供给腔室内的惰性气体与氧气之比并无限定。然而，对黑化层成膜进行时，射入被成膜表面的氧分子数(Γ(O2))与堆积在被成膜表面的镍原子数(Γ(Ni))优选满足下式(2)。即，优选对惰性气体分压及氧分压进行调整，以满足下式(2)。
2≦(Γ(O2))/Γ(Ni)≦10 (2)
其理由在于，Γ(O2)/Γ(Ni)为2以上时，能够使黑化层充分黑化，尤其能够降低叠层体基板的黑化层的反射率，从而，作为导电性基板时尤其能够提高显示屏的识别性。
另外，Γ(O2)/Γ(Ni)为10以下时，能够抑制黑化层中包含的镍发生过度氧化，由此能够抑制镍氧化物变透明而导致黑化层透射率上升的问题。因此，在黑化层与铜层被叠层而成的叠层体基板中，黑化层抑制铜层表面的光反射，能够降低叠层体基板的反射率。另外，尤其能够提高黑化层的蚀刻性，从而能够着实对铜层与黑化层同时进行蚀刻处理。
因此，黑化层成膜时，如上所述，Γ(O2)/Γ(Ni)优选为2以上10以下，更优选为4以上8以下。
并且，射入被成膜表面的O2分子并非全都与Ni原子发生反应，射入被成膜表面的一部分O2分子与Ni原子发生反应。因此，考虑到O2分子与Ni原子的反应概率，射入被成膜表面的O2分子数(Γ(O2))与堆积于被成膜表面的原子数(Γ(Ni))的关系优选满足式(2)。
上述黑化层的被成膜表面意味黑化层成膜时的最表面部分，若是黑化层成膜开始时，其意味进行黑化层成膜的下层，即，透明基材的表面或铜层的表面。另外，若是黑化层的成膜开始后，则意味成膜中的黑化层的最表面。
可根据下式(3)，求出上式(2)中的射入黑化层的被成膜表面的O2分子数Γ(O2)。
Γ(O2)＝p/(2πmkT)0.5[个/(m2s)] (3)
式(3)中的各参数分别如下。p：氧的分压[Pa]，m：氧分子的质量[kg]，k：波尔兹曼常数(Boltzmann constant)(1.38×10-23[J/K])、T：温度(K)。
可根据单位面积中堆积的镍质量与成膜时间，算出上式(1)中的堆积于黑化层的被成膜表面的镍原子数(Γ(Ni))。具体可根据下式(4)算出。
Γ(Ni)＝W·Na/(M·A·t)[个/(m2s)](4)
其中，W：Ni的质量，Na：阿伏伽德罗常数(Avogadro constant)，M：Ni的原子量，A：成膜面积，t：成膜时间。
关于黑化层的厚度并无特别限定，例如优选为15nm以上，更优选为20nm以上。如上所述，黑化层为黑色，其具有抑制铜层的光反射的作用，但黑化层的厚度较薄的情况下，无法获得充分的黑色，而有时无法充分抑制铜层的光反射。对此，通过将黑化层的厚度设定在上述范围，能够更确实抑制铜层的反射，因此优选上述范围。
关于黑化层的厚度的上限值并无特别限定，但超乎所需的增厚，会导致膜所需时间延长、形成配线时的蚀刻所需时间延长、成本上升。因此，黑化层的厚度优选为60nm以下，更优选为50nm以下。
其次，关于本实施方式的叠层体基板的构成例进行说明。
如上所述，本实施方式的叠层体基板具备透明基材、铜层及黑化层。在此，关于在透明基材上配置铜层与黑化层时的叠层顺序并无特别限定。另外，可以分别形成多个铜层及黑化层。并且，为了抑制铜层表面的光反射，优选在铜层表面当中被格外要求抑制光反射的面上配置黑化层。尤其是，更优选在铜层表面形成有黑化层的叠层构造，即，更优选铜层被黑化层夹着的结构。
关于本实施方式的叠层体基板的具体结构例，以下将参照图1A、图1B、图2A、图2B进行说明。图1A、图1B、图2A、图2B是例示本实施方式的叠层体基板的图，是与透明基材、铜层、黑化层的叠层方向平行的面的剖面图。
例如图1A所示的叠层体基板10A，可以在透明基材11的一个面11a侧依序叠层铜层12、黑化层13各一层。另外，如图1B所示的叠层体基板10B，可以在透明基材11的一个面11a侧及另一个面(另一面)11b侧分别依序叠层铜层12A、12B及黑化层13A、13B各一层。在此，铜层12(12A、12B)及黑化层13(13A、13B)的叠层顺序并不限定于图1A、图1B的例子，也可以从透明基材11侧开始按黑化层13(13A、13B)、铜层12(12A、12B)的顺序进行叠层。
本实施方式的叠层体基板也可以是例如在透明基材11的1个面侧设置有多个黑化层的结构。例如图2A所示的叠层体基板20A，可以在透明基材11的一个面11a侧依序叠层第1黑化层131、铜层12、第2黑化层132。
在此情况下，也可以采用在透明基材11的两面有铜层、第1黑化层、第2黑化层叠层的结构。具体如图2B所示的叠层体基板20B，可以在透明基材11的一个面11a侧及另一个面(另一面)11b侧，分别依序叠层第1黑化层131A、131B及铜层12A、12B及第2黑化层132A、132B。
另外，图1B、图2B表示了在透明基材的两面叠层有铜层、黑化层的情况下，以透明基材11作为对称面，叠层于透明基材11上下面的层彼此对称配置的例子，但并不限定于所述形态。例如，在图2B中，透明基材11的一个面11a侧的结构也可以与图1A的结构相同，以依序叠层铜层12、黑化层13的形态，使叠层于透明基材11上下面的层成为非对称的结构。
至此，说明了本实施方式的叠层体基板，在本实施方式的叠层体基板中，由于在透明基材上设有铜层与黑化层，因此能够抑制铜层对光的反射。
关于本实施方式的叠层体基板的光反射程度并无特别限定，例如本实施方式的叠层体基板其黑化层对波长400nm以上700nm以下的光的平均反射率(正反射率)优选为40％以下。尤其是，本实施方式的叠层体基板的黑化层对波长400nm以上700nm以下的光的平均反射率更优选为30％以下，进而优选为20％以下。其理由在于，本实施方式的叠层体基板的黑化层表面对波长400nm以上700nm以下的光的平均反射率为40％以下的情况下，例如在用为触控面板用导电性基板时，也尤其能够抑制显示屏的识别性降低。
可通过对黑化层照射光的方式来测定叠层体基板的黑化层的反射率进行测定。即，能够从叠层体基板所包含的铜层及黑化层当中的黑化层侧进行测定。
具体而言，例如像图1A所示的叠层体基板10A那样，在透明基材11的一个面11a上依序叠层有铜层12、黑化层13的情况下，以能够对黑化层13照射光的方式，对图中的表面A照射光并进行测定。
另外，对图1A中铜层12与黑化层13的配置进行变更，在透明基材11的一个面11a依序叠层有黑化层13、铜层12的情况下，以能够对黑化层13照射光的方式，从透明基材11的面11b侧对黑化层照射光，从而能够测定反射率。
在此，光的平均反射率是指，针对相同试料，使波长在400nm以上700nm以下的范围内变化的同时进行反射率测定的测定结果的平均值。测定时，关于波长变化的范围并无特别限定，例如，优选在上述波长范围内以10nm单位使波长变化并对光进行测定，更优选在上述波长范围内以1nm单位使波长变化并对光进行测定。
本实施方式的叠层体基板，如上所述，可以具有在透明基材上配置铜层及黑化层的结构。并且，根据所希望的配线图案，可对透明基材上配置的铜层及黑化层进行蚀刻，形成金属细线即配线，从而形成导电性基板。
因此，本实施方式的导电性基板能够具有透明基材、及形成在透明基材的至少一个面侧的金属细线。并且，金属细线可以是具有黑化配线层与铜配线层的叠层体，黑化配线层包含氧、铜、镍。
另外，黑化配线层的膜厚可以是15nm以上。并且，黑化配线层包含的氧原子与镍原子的质量比O/Ni优选满足下式(1)。
0.1≦O/Ni≦0.8 (1)
本实施方式的导电性基板可优选用为例如触控面板用导电性基板。在此情况下，导电性基板可以是具有例如网格状配线图案的结构。
通过对以上说明的本实施方式的叠层体基板的铜层及黑化层进行蚀刻，能够获得具有网格状配线图案的导电性基板。
例如，可由两层金属细线构成网格状配线图案。具体结构例如图3所示。图3是沿着铜配线层、黑化配线层的叠层方向从上面侧观察具备网格状配线图案的导电性基板30的图。图3所示的导电性基板30具有透明基材11、与图中Y轴方向平行的多个铜配线层31A、与X轴方向平行的铜配线层31B。另外，铜配线层31A、31B是通过对铜层进行蚀刻而形成的结构，在所述铜配线层31A、31B的上面及/或下面形成有未图示的黑化配线层。通过对黑化层进行蚀刻可形成黑化配线层，其被蚀刻成与铜配线层31A、31B相同的形状(图案)。
关于透明基材11与铜配线层31A、31B的配置并无特别限定。透明基材11与铜配线层的配置结构例如图4A、图4B所示。图4A、图4B是沿着图3的A-A’线的剖面图。
首先，如图4A所示，可以在透明基材11的上下面分别配置铜配线层31A、31B。在此，图4A所示的例子中，在铜配线层31A的上面及铜配线层31B的下面，分别配置有被蚀刻成与铜配线层31A、31B相同形状的黑化配线层32A、32B。
另外，如图4B所示，使用1组透明基材11，夹着其中一个透明基材11在其上下面配置铜配线层31A、31B，并且，可以将一个铜配线层31B配置在透明基材11之间。在此情况下，在铜配线层31A、31B的上面也配置有被蚀刻成与铜配线层相同形状的黑化配线层32A、32B。
另外，关于黑化配线层与铜配线层的配置并无限定。因此，无论图4A、图4B的哪种情况，黑化配线层32A、32B与铜配线层31A、31B的配置均可上下颠倒。另外，还能够例如设置多个黑化配线层。
然而，黑化配线层优选被配置在铜配线层表面当中被格外要求抑制光反射的面。因此，在图4B所示的导电性基板中，例如，需要抑制图中下面侧的光反射的情况下，优选使黑化配线层32A、32B的位置与铜配线层31A、31B的位置彼此颠倒。另外，除了黑化配线层32A、32B之外，还可以在铜配线层31A、31B与透明基材11之间配置黑化配线层。
例如，利用图1B所示的在透明基材11的两面具有铜层12A、12B与黑化层13A、13B的叠层体基板，能够形成图3及图4A所示的具有网格状配线图案的导电性基板。
以利用图1B的叠层体基板来形成的情况为例进行说明，首先，对透明基材11的一个面11a侧的铜层12A及黑化层13A进行蚀刻，形成沿着图1B中的X轴方向隔着规定间隔配置并与图1B中Y轴方向平行的多个线状图案。在此，图1B中的X轴方向表示与图1B中的各层的宽度方向平行的方向。另外，图1B中的Y轴方向表示与纸面垂直的方向。
然后，对透明基材11的另一个面11b侧的铜层12B及黑化层13B进行蚀刻，形成沿着图1B中Y轴方向隔着规定间隔配置并与X轴方向平行的多个线状图案。
通过以上操作，能够形成如图3、图4A所示的具有网格状配线图案的导电性基板。在此，也能够对透明基材11的两面同时进行蚀刻。即，可同时进行铜层12A、12B、黑化层13A、13B的蚀刻。
另外，图4A中，在铜配线层31A、31B与透明基材11之间也配置黑化配线层的情况下，能够用图2B的叠层体基板代替图1B的叠层体基板。在此情况下，包括图2B的叠层体基板的第1黑化层131A、131B在内，通过与上述情况同样进行蚀刻，能够制作成导电性基板。
通过使用2枚如图1A或图2A所示的导电性基板，也能够形成如图3所示的具有网格状配线图案的导电性基板。以利用图1A所示的叠层体基板来形成的情况为例进行说明，使用2枚如图1A所示的叠层体基板，分别对铜层12及黑化层13进行蚀刻，以形成沿着Y轴方向相离规定间隔并与X轴方向平行配置的多个线状图案。然后，将通过上述蚀刻处理形成在各导电性基板上的线状图案设置成彼此交叉的方向，并贴合2枚导电性基板，从而能够获得具有网格状配线的导电性基板。
关于贴合2枚导电性基板时的贴合面并无特别限定。例如，对透明基材11的未叠层铜层12等的面，即图1A中的面11b彼此进行贴合，能够获得与图4A所示的导电性基板相同的结构。
此外，例如还可以对一个经过蚀刻的叠层体基板的叠层有铜层12等的面即图1A中的表面A、及另一个经过蚀刻的叠层体基板的未叠层铜层12等的面即图1A中的面11b进行贴合。在此情况下，将形成与图4B所示的导电性基板相同的结构。
在此，优选黑化层被配置在铜层表面当中被格外要求抑制光反射的面。
因此，在图4B所示的导电性基板中，有必要抑制来自图中下面侧的光的反射的情况下，优选将黑化配线层32A、32B的位置与铜配线层31A、31B的位置颠倒配置。在此情况下，制作导电性基板时，能够使用图1A中的铜层12与黑化层13被颠倒配置的叠层体基板来代替图1A所示的叠层体基板10A，来制作所述导电性基板。
另外，除了黑化配线层32A、32B之外，还可以在铜配线层31A、31B与透明基材11之间设置黑化配线层。此时，制作导电性基板时，能够通过使用图2A所示的叠层体基板20A代替图1A所示的叠层体基板10A，来制作导电性基板。
在此，关于图3、图4A、图4B所示的具有网格状配线图案的导电性基板中的金属细线的宽度或金属细线间的距离并无特别限定，例如，可以根据流通于金属细线的电流量等来选择。考虑到用为显示屏的触控面板用导电性基板时的识别性，金属细线的宽度优选为20μm以下。
如上所述，通过根据所希望的配线图案对上述叠层体基板的铜层及黑化层进行蚀刻，能够制作本实施方式的导电性基板。因此，本实施方式的导电性基板的铜配线层及黑化配线层可分别具有与上述叠层体基板的铜层及黑化层相同的特性。
在此，例如，黑化配线层中的铜相对于黑化配线层中的铜与镍的合计的比率按质量比优选为20％以上80％以下，更优选为30％以上50％以下。
另外，黑化配线层对波长400nm以上700nm以下的光的平均反射率优选为40％以下，更优选为30％以下，进而优选为20％以下。其理由在于，本实施方式的导电性基板的黑化配线层对波长400nm以上700nm以下的光的平均反射率为40％以下的情况下，例如用为触控面板用导电性基板时，能够格外抑制显示屏的识别性降低。
反射率是指，在去除了导电性基板中的透明基材的情况下,被配置在最表面的黑化配线层的光射入侧的表面的反射率。因此，通过对叠层体基板的黑化层等进行蚀刻之后残留的金属细线的黑化配线层进行光照射，能够测定导电性基板的黑化配线层的反射率。
关于反射率的具体测定方法，可以采用与叠层体基板的黑化层的反射率相同的方式来进行测定，因此省略赘述。
另外，例如铜配线层及黑化配线层的厚度等，也可以具有与上述叠层体基板的铜层及黑化层相同的特性。
另外，上述图3、图4A及图4B中表示了组合直线形状的金属细线来形成网格状配线图案的例子，但并不限定于上述形态，构成配线图案的金属细线可以是任意形状。例如，构成网格状配线图案的金属细线的形状可以分别是锯齿形弯曲的线(z形直线)等各种形状，以防止在显示屏的图像之间产生叠纹(干涉纹)。
具有上述由2层金属细线构成的网格状配线图案的导电性基板，可以优选用为例如投影型静电容量方式的触控面板用导电性基板。
(叠层体基板的制造方法、导电性基板的制造方法)
以下，关于本实施方式的叠层体基板的制造方法及导电性基板的制造方法的构成例进行说明。
在此，通过本实施方式的叠层体基板的制造方法能够制造出上述叠层体基板，且通过本实施方式的导电性基板的制造方法能够制造出上述导电性基板。因此，除了以下说明的内容之外，可采用与上述叠层体基板及导电性基板相同的结构，因此省略部分说明。
本实施方式的叠层体基板的制造方法，可包括例如通过溅镀法等干式镀法来进行黑化层成膜的黑化层形成工序。并且，在黑化层形成工序中，黑化层成膜时，射入黑化层的被成膜表面的氧分子数(Γ(O2))与堆积于黑化层的镍原子数(Γ(Ni))优选满足以下式(2)。
2≦Γ(O2)/Γ(Ni)≦10 (2)
在黑化层形成工序中，可在透明基材的至少一个面侧形成包含氧、铜、镍的黑化层。并且，在黑化层形成工序中，可通过例如用于堆积非化学计量比的镍-铜氧化物的成膜方法，进行黑化层的成膜工序。关于黑化层形成工序中的用于堆积非化学计量比的镍-铜合金氧化物的成膜方法并无特别限定，优选干式镀法，更优选溅镀成膜方法(溅镀法)。
在本实施方式的叠层体基板的制造方法的黑化层形成工序中，通过例如溅镀法等干式镀法来进行黑化层成膜的情况下，能够使用镍-铜合金靶，向腔室内提供惰性气体及氧气的同时进行成膜。在此，作为惰性气体，例如可以使用氩气。
并且，向腔室内提供惰性气体与氧气的同时通过例如溅镀法等干式镀法来成膜黑化层时，关于提供给腔室内的惰性气体与氧气的比率并无限定。但是，对黑化层进行成膜时，射入被成膜表面的氧分子数(Γ(O2))与堆积在被成膜表面的镍原子数(Γ(Ni))优选满足上式(2)。
其理由在于，Γ(O2)/Γ(Ni)为2以上时，能够使黑化层充分黑化，从而能够格外降低叠层体基板的黑化层的反射率，作为导电性基板时尤其能够提高显示屏的识别性。
另外，Γ(O2)/Γ(Ni)为10以下时，能够抑制黑化层包含的镍发生过度氧化，由此能够抑制镍氧化物变透明所致的黑化层透射率提高的问题。从而，在黑化层与铜层叠层而成的叠层体基板中，黑化层能够抑制铜层表面的光反射，降低叠层体基板的反射率。并且，尤其能够提高黑化层的蚀刻性，能够更确实地对铜层与黑化层同时进行蚀刻处理。
因此，对]黑化层进行成膜时，如上所述，Γ(O2)/Γ(Ni)优选为2以上10以下，更优选为4以上8以下。
通过干式镀法对黑化层进行成膜时，能够使用例如图5所示的辊对辊溅镀装置50来适宜进行成膜。接下来以使用辊对辊溅镀装置的情况为例，说明黑化层形成工序。
图5表示了辊对辊溅镀装置50的一个构成例。辊对辊溅镀装置50具有能够收容几乎其所有构成部件的筐体51。图5中筐体51的形状被表示为长方形，但关于筐体51的形状并无特别限定，可根据收容于其内部的装置、设置位置、耐压性能等，采用任意的形状。例如，筐体51的形状可以是圆筒形状。在此，成膜开始时为了排除与成膜无关的残留气体，优选能够将筐体51内部减压至1Pa以下，更优选减压至10-3Pa以下，进而优选减压至10-4Pa以下。在此，无需将筐体51内部整体都减压至上述压力，可以仅限于进行溅镀的、配置有下述罐辊53的图中下侧区域51a及区域51b减压至上述压力。
在筐体51内，可以配置用于提供黑化层成膜基材的卷出辊52、罐辊53、溅镀阴极54a～54d、前供料辊55a、后供料辊55b、张力辊56a、56b、卷取辊57。
另外，在黑化层成膜基材的输送路径上，除了上述各辊之外，还可以任意设置导向辊58a～58h、加热器59等。
可由伺服电机向卷出辊52、罐辊53、前供料辊55a、卷取辊57提供动力。可通过粉末离合器等的扭矩控制，使卷出辊52、卷取辊57保持黑化层成膜基材的张力平衡。
关于罐辊53的构造并无特别限定，例如优选表面被施以硬质铬镀层加工，内部有来自框体51外部的冷媒或热媒循环，从而能够保持大致恒定的温度的构造。
张力辊56a、56b例如优选其表面被施以硬质铬镀层加工，并具备张力传感器。另外，前供料辊(feed roller)55a、后供料辊55b、导向辊58a～58h也优选其表面被施以硬质铬镀层加工。
溅镀阴极54a～54d优选为磁控管阴极式，并与罐辊53相对配置。关于溅镀阴极54a～54d的尺寸并无特别限定，但优选溅镀阴极54a～54d的沿着黑化层成膜基材的宽度方向的尺寸比黑化层成膜基材的宽度大。
用于黑化层成膜的基材被输送到作为辊对辊真空成膜装置的辊对辊溅镀装置50内，并在与罐辊53相对的溅镀阴极54a～54d处进行黑化层成膜。
以下，关于使用辊对辊溅镀装置50成膜黑化层时的顺序进行说明。
首先，对于在溅镀阴极54a～54d上安装有镍-铜合金靶，并且在卷出辊52设置有用于进行黑化层成膜的基材的筐体51内，使用真空泵60a、60b，还可酌情追加真空泵60c，进行真空排气。
在此，将基材从卷出辊52输送至卷取辊57的过程中，能够在基材上连续成膜不同组成的层，具体而言，例如黑化层与铜薄膜层。如上所述，在连续成膜黑化层与铜薄膜层的情况下，例如可以在溅镀阴极54a、54b设置镍-铜合金靶，并在溅镀阴极54c、54d设置铜靶。
然后，由气体提供部61a向筐体51内导入作为溅镀气体的例如氩等惰性气体与氧气。
关于气体提供部61a的结构并无特别限定，可具有未图示的气体储藏罐。并且，为了能够控制向筐体51内提供各气体的提供量，可以在气体储藏罐与筐体51之间，按照气体种类设置质量流量控制器(MFC)611a、611b，及阀612A、612B。图5显示了质量流量控制器与阀各为2组的设置例，但关于设置数量并无特别限定，可以根据所使用的气体种类数，选择设置数量。
由气体提供部61a向筐体内导入惰性气体与氧气时，优选通过质量流量控制器611a、611b等调整氧分压，以使Γ(O2)/Γ(Ni)满足如上所述的规定范围。
由气体提供部61a向筐体51内提供溅镀气体时，优选通过调整溅镀气体的流量、设在真空泵60b与筐体51之间的压力调整阀62a的开度，以使筐体内保持例如0.13Pa以上1.3Pa以下，并进行成膜。
在上述状态下，从卷出辊52例如按每分钟1m以上20m以下的速度输送基材，并由连接于溅镀阴极54a～54d的溅镀用直流电源供电来进行溅镀放电。由此，能够在基材上连续形成所希望的黑化层。
辊对辊溅镀装置50中，除了上述之外，还可以根据需要配置各种部件。例如，可以设置用于测定筐体51内的压力的压力计63a、63b及通气阀64a、64b等。
另外，如上所述，在将基材从卷出辊52输送至卷取辊57的过程中，能够在基材上连续成膜黑化层与铜薄膜层。在基材上连续成膜黑化层与铜薄膜层的情况下，优选采用能够将溅镀阴极54a、54b侧的区域51a与溅镀阴极54c、54d侧的区域51b控制成不同氛围的结构。具体而言，优选例如通过设置隔壁65来将2个区域控制成不同氛围的结构。在此情况下，除了气体提供部61a之外，还能够设置气体提供部61b。设置气体提供部61b的情况下，气体提供部61b可以是与气体提供部61a相同的结构，例如，可以具备质量流量控制器611c及阀612c。图5中表示设有1组质量流量控制器611c与612c的例子，但并不限定于上述形态，可根据提供的气体种类数来选择设置数。
另外，还可以在区域51b侧预先设置真空泵60c与压力调整阀62b，根据来自气体提供部61b的溅镀气体的流量及压力调整阀62b的开度，来控制区域51b内的压力。
如果无需在筐体内形成不同氛围的区域，则无需设置上述隔壁65、气体提供部61b、真空泵60c及压力调整阀62b，可将区域51a与区域51b控制成相同氛围。
另外，本实施方式的叠层体基板的制造方法中，除了黑化层形成工序之外，还可以包括以下工序。
准备透明基材的透明基材准备工序。
由用于堆积铜的成膜部在透明基材的至少一个面侧形成铜层的铜层形成工序。
如上所述，在本实施方式的叠层体基板中，关于在透明基材上配置铜层、黑化层时的叠层顺序并无特别限定。另外，可以分别形成多个铜层及黑化层。因此，关于上述铜层形成工序、黑化层形成工序的实施顺序，实施次数并无特别限定，可根据所要形成的叠层体基板的结构，以任意次数、时间实施。
准备透明基材的透明基材准备工序，例如是准备由可使可见光透射的绝缘体薄膜、玻璃基板等构成的透明基材的工序，关于其具体的操作并无特别限定。例如，可以根据提供给后续工序中的各工序的需要，切割成任意尺寸等。
其次，关于铜层形成工序进行说明。
铜层如上所述，优选使用干式镀法形成铜层。另外，想使铜层进一步增厚时，优选在干式镀法之后使用湿式镀法。
因此，铜层形成工序可以包括例如，由干式镀法形成铜薄膜层的工序。另外，铜层形成工序可以包括，通过干式镀法形成铜薄膜层的工序，及以上述铜薄膜层作为供电层并通过湿式镀法形成铜镀层的工序。
如上所述，通过仅采用干式镀法或组合干式镀法及湿式镀法来形成铜层，从而无需利用粘合剂就能够在透明基材或黑化层上直接形成铜层，因此优选上述方法。
作为干式镀法并无特别限定，例如可以优选使用溅镀法、离子镀法或蒸镀法等。尤其是，作为用于形成铜薄膜层的干式镀法，由于容易控制膜厚，更优选使用溅镀法。即，铜层形成工序中用于堆积铜的成膜方法，优选是溅镀成膜方法(溅镀法)。
例如使用上述辊对辊溅镀装置50，能够适当进行铜薄膜层的成膜。关于辊对辊溅镀装置的结构，前文中已有说明，在此省略赘述。
关于采用湿式镀法来形成铜镀层的工序中的条件，即，电镀处理的条件并无特别限定，可以采用常用方法中的诸条件。例如，将形成有铜薄膜层的基材提供给装有铜镀液的镀槽，并通过控制电流密度、基材的输送速度，能够形成铜镀层。
然后，采用上述叠层体基板的制造方法制造的叠层体基板，与上文所述的叠层体基板同样，铜层的厚度优选为80nm以上，更优选为100nm以上，进而优选为150nm以上。另外，关于铜层的厚度的上限值并无特别限定，优选为5000nm以下，更优选为3000nm以下，进而优选为1200nm以下。
此外，通过上述叠层体基板的制造方法制造成的叠层体基板中，关于黑化层的厚度并无特别限定，例如优选为15nm以上，更优选为20nm以上。关于黑化层的厚度上限值并无特别限定，优选为60nm以下，更优选为50nm以下。
另外，通过上述叠层体基板的制造方法制造的叠层体基板，其对波长400nm以上700nm以下的光的平均反射率优选为40％以下，更优选为30％以下。尤其优选为20％以下。
此外，使用通过上述叠层体基板的制造方法制造的叠层体基板，能够制作成具有金属细线的导电性基板。使用通过本实施方式的叠层体基板的制造方法制造的叠层体基板，对其铜层及黑化层进行蚀刻来制作导电性基板时，除了上述工序之外，还可以包括对铜层、黑化层进行配线加工的配线加工工序。即，本实施方式的导电性基板的制造方法可以包括，对通过本实施方式的叠层体基板的制造方法制造的叠层体基板进行配线加工的配线加工工序。
进行所述配线加工工序时，例如，首先，可以在叠层体基板的最表面形成抗蚀层，所述抗蚀层具有与通过蚀刻欲去除的部分对应的开口部。
使用图1A所示的叠层体基板来制作导电性基板时，可以在叠层体基板中配置的黑化层13的被露出的表面A上形成抗蚀层。在此，关于抗蚀层的形成方法并无特别限定，例如可以采用光刻法形成，所述抗蚀层具有与通过蚀刻欲去除的部分对应的开口部。
其次，通过从抗蚀层上面开始提供蚀刻液，能够实施铜层12、黑化层13的蚀刻。
在此，如图1B所示，在透明基材11的两面配置有铜层、黑化层的情况下，可以在叠层体基板的表面A及表面B上分别形成具有规定形状的开口部的抗蚀层，并对形成在透明基材11的两面的铜层、黑化层同时进行蚀刻。
另外，对形成在透明基材11的两面的铜层及黑化层，也可以按每一侧分别进行蚀刻处理。即，例如可以对铜层12A及黑化层13A进行蚀刻之后，对铜层12B及黑化层13B进行蚀刻。
本实施方式的叠层体基板包含的黑化层表显出与铜层同样的蚀刻液反应性，因此，关于配线加工工序中使用的蚀刻液并无特别限定，可优选使用通常的铜层蚀刻中所使用的蚀刻液。作为蚀刻液，例如可以优选使用氯化铁与盐酸的混合水溶液。关于蚀刻液中的氯化铁与盐酸的含有量并无特别限定，例如，氯化铁的含有比率优选为5重量％以上50重量％以下，更优选为10重量％以上30重量％以下。另外，蚀刻液中，盐酸的含有比率优选为1重量％以上50重量％以下，更优选为1重量％以上20重量％以下。在此，剩余部分可以是水。
蚀刻液可以在室温下使用，而为了提高反应性，也可以加温使用，例如可以加温至40℃以上50℃以下使用。
通过上述配线加工工序获得的金属细线，例如可与具有网格状配线图案，关于其具体形态前文已有说明，在此省略赘述。
另外，关于图1A或图2A所示的在透明基材11的一个面侧具有铜层及黑化层的叠层体基板，通过配线加工工序进行蚀刻，并对获得的2枚导电性基板进行贴合，形成具有网格状配线图案的导电性基板。在此情况下，还可以包括对导电性基板进行贴合的工序。
在贴合导电性基板的工序中，关于贴合2枚导电性基板的方法并无特别限定，例如可以使用粘合剂等进行粘合。
以上关于本实施方式的叠层体基板的制造方法及导电性基板的制造方法进行了说明。
通过叠层体基板的制造方法获得的叠层体基板，其铜层与黑化层对蚀刻液的反应性几乎相同，因此，能够对铜层与黑化层同时进行蚀刻处理，容易形成所希望的金属细线。
另外，包含氧、铜、镍，且膜厚及黑化层中的氧原子与镍原子的质量比在规定范围内的黑化层为黑色，从而，通过蚀刻形成黑化配线层的情况下，能够抑制铜配线层的光反射。因此，将获得的导电性基板用于例如触控面板用导电性基板时，能够抑制识别性的降低。
[实施例]
以下，基于本发明的实施例及比较例进一步详细说明本发明，但这些实施例对本发明不构成任何限制。
(评价方法)
(1)反射率
对以下各实施例、比较例中制作的叠层体基板进行了反射率测定。
将反射率测定单元设置在紫外可见分光光度计(株式会社岛津制作所制造型号：UV-2550)，进行了测定。
在各实施例、比较例中制作了具有如图2A所示的结构的叠层体基板，并通过对图2A中的第2黑化层132的露于外部的表面A，以入射角5°、受光角5°照射了波长400nm以上700nm以下范围的光，实施了反射率测定。在此，使照射到叠层体基板的光的波长按1nm单位在400nm以上700nm以下的范围内变化的同时进行了测定，并以测定结果的平均作为所述叠层体基板的平均反射率。
(2)黑化层的氧、镍、铜原子的比率
对以下各实施例、比较例中制作的叠层体基板，使用XPS(ULVAC PHI社制造型号：Versa ProbeII)测定了第2黑化层的氧、镍、铜原子的比率。
(3)蚀刻性
将以下各实施例、比较例中制作的叠层体基板，浸渍于氯化铁(ferricchloride)10重量％、盐酸10重量％、其余部分为水的蚀刻液中1分钟，并评价了蚀刻性。将透明基材上无残渣剩余的叠层体基板判定为蚀刻性良好。
(试料的制作条件)
以下说明各实施例、比较例中的叠层体基板的制造条件。
[实施例1]
制作了具有图2A所示的结构的叠层体基板20A。
首先，将宽度500mm、厚度100μm的聚对苯二甲酸乙二醇酯树脂(PET)的透明基材设置在如图5所示的辊对辊溅镀装置50中。并且，在溅镀阴极54a及54b设置了黑化层成膜用的Ni-40质量％Cu靶，在溅镀阴极54c及54d设置了铜层成膜用的铜靶。
其次，使辊对辊溅镀装置50的加热器59加热至100℃，对透明基材进行加热，去除基材中包含的水分。
接下来，将筐体51内排气至1×10-4Pa，并由气体提供部61a向筐体51内被隔壁65间隔的溅镀阴极54a及54b侧的区域51a，以360sccm导入了氩气、以40sccm导入了氧气。并且，调整被设在气体提供部61a与真空泵60b与筐体51之间的压力调整阀62a的开度，将区域51a内的压力调整为0.4Pa。此时，区域51a内的氧分压为0.04Pa。在此，黑化层成膜时的区域51a内的氧分压，在表1中被表示为黑化层成膜时的O2分压。
同样，由气体提供部61b向筐体51内的溅镀阴极54c及54d侧的区域51b，以400sccm导入了氩气。并且，对设在气体提供部61b与真空泵60c与筐体51之间的压力调整阀62b的开度进行了调整，以使区域51ba内的压力成为0.4Pa。
然后，由卷出辊52以每分2m的速度输送透明基材，同时由与溅镀阴极54a～54d连接的溅镀用直流电源供电，进行溅镀放电，在基材上连续成膜黑化层及铜层。通过所述操作在透明基材上形成了厚度20nm的第1黑化层131及厚度100nm的铜层。
接下来，使辊对辊溅镀装置50反向输送，从卷取辊57向卷出辊52输送了在透明基材上叠层有第1黑化层及铜层的基材。并且，在与上述相同的条件下，形成了厚度100nm的铜层及厚度20nm的第2黑化层132。
经上述2次成膜，铜层成为合计厚度200nm的层。
另外，第1黑化层131及第2黑化层132成膜时的Γ(O2)/Γ(Ni)为5.8。
对制作成的叠层体基板的第2黑化层的反射率进行测定时，对第2黑化层132的被露出的表面A，即第2黑化层132的并非与铜层12相对的面照射光，并测定了对波长400nm以上700nm以下的光的平均反射率。其结果，制作成的叠层体基板的第2黑化层的平均反射率为25％。
另外，关于第2黑化层的氧、镍、铜的原子比率，通过XPS进行了评价，并算出第2黑化层中的O/Ni比的结果，第2黑化层的O/Ni比为0.34。在此，如上所述，第1黑化层与第2黑化层在相同条件下成膜，因此两黑化层具有相同组成。
[实施例2～实施例7]
关于实施例2～实施例4，作为第1、第2黑化层成膜时的Γ(O2)/Γ(Ni)及黑化层成膜用靶中的镍与铜的含有率，采用了表1所示的比率、含有率，其他按照与实施例1相同的条件制作叠层体基板，并进行了评价。
关于实施例5～实施例7，作为第1、第2黑化层成膜时的Γ(O2)/Γ(Ni)、黑化层成膜用靶中的镍与铜的含有率，采用了表1所示的比率、含有率，且第1、第2黑化层的膜厚为30nm，其他按照与实施例1相同的条件制作叠层体基板，并进行了评价。
在此，为了使第1黑化层、第2黑化层成膜时的Γ(O2)/Γ(Ni)成为表1所示的规定比率，由辊对辊溅镀装置50的气体提供部61a向黑化层成膜的区域51a提供的氧提供量也有所变更。因此，黑化层成膜时的O2分压也有变化。
评价结果如表1所示。
[比较例1～比较例4]
关于比较例1～比较例3，第1、第2黑化层成膜时的Γ(O2)/Γ(Ni)有变更，其他按照与实施例1相同的条件制作叠层体基板，并进行了评价。
关于比较例4，第1、第2黑化层的膜厚为10nm，其他按照与实施例1相同的条件，制作叠层体基板，并进行了评价。
在此，为了使第1黑化层、第2黑化层成膜时的Γ(O2)/Γ(Ni)成为表1所示的规定比率，由辊对辊溅镀装置50的气体提供部61a向黑化层成膜的区域51a提供的氧提供量也有所变更。因此，黑化层成膜时的O2分压也有变化。
尤其是比较例1，进行第1黑化层、第2黑化层的成膜时，对区域51a并未提供氧，仅提供了氩。
评价结果如表1所示。
[表1]
根据表1所示的结果，关于黑化层的膜厚为15nm以上、黑化层包含的氧原子与镍原子的质量比O/Ni为0.1以上0.8以下的实施例1～实施例7，蚀刻性的评价结果为良好。并且，黑化层的反射率为40％以下，确认到作为抑制铜层表面的光反射的黑化层具备充分的功能。从而，确认到获得了具备可同时进行蚀刻处理的铜层与黑化层的叠层体基板。
对此，关于黑化层包含的氧原子与镍原子的质量比O/Ni小于0.1的比较例1、2，黑化层的反射率超过40％，确认到作为抑制铜层表面的光反射的黑化层其功能不够充分。
另外，关于黑化层包含的氧原子与镍原子的质量比O/Ni超过0.8的比较例3，进行蚀刻性评价的结果，确认到有残渣。即，确认到无法作为具备可同时进行蚀刻处理的铜层与黑化层的叠层体基板。
关于比较例4，由于黑化层的膜厚小于15nm，黑化层的反射率高至42％，确认到作为抑制铜层表面的光反射的黑化层其功能不够充分。
以上，通过实施方式及实施例等，说明了叠层体基板、叠层体基板的制造方法、导电性基板及导电性基板的制造方法，但本发明并不限定于上述实施方式及实施例等。在权利要求记载的本发明的要旨范围内，可以进行各种变形、变更。
本申请基于2015年10月16日向日本国专利厅提交的专利申请2015-204642号请求优先权，并引用专利申请2015-204642号的全部内容。
符号说明
10A、10B、20A、20B 叠层体基板
11 透明基材
12、12A、12B 铜层
13、13A、13B、131、132、131A、131B、132A、132B 黑化层
30 导电性基板
31A、31B 铜配线层
32A、32B 黑化配线层

Claims (9)

1.一种叠层体基板，其具备：
透明基材；及
叠层体，形成在所述透明基材的至少一个面侧，
所述叠层体具有黑化层及铜层，所述黑化层包含氧、铜、镍，
所述黑化层的膜厚为15nm以上，所述黑化层包含的氧原子与镍原子的质量比O/Ni满足下式(1)，
0.1≦O/Ni≦0.8 (1)。
2.根据权利要求1所述的叠层体基板，其中，
相对于所述黑化层中的铜与镍的合计，所述黑化层中的铜的比率按质量比为20％以上80％以下。
3.根据权利要求1或2所述的叠层体基板，其中，
所述铜层的膜厚为80nm以上5000nm以下。
4.根据权利要求1至3中的任一项所述的叠层体基板，其中，
所述黑化层对波长400nm以上700nm以下的光的平均反射率为40％以下。
5.一种叠层体基板的制造方法，用于制造权利要求1至4中的任一项所述的叠层体基板，所述叠层体基板的制造方法包括：
黑化层形成工序，通过干式镀法进行所述黑化层的成膜，
在所述黑化层形成工序中，对所述黑化层进行成膜时，射入所述黑化层的被成膜表面的氧分子数(Γ(O2))与堆积于所述黑化层的铜原子数(Γ(Ni))满足下式(2)，
2≦Γ(O2)/Γ(Ni)≦10 (2)。
6.一种导电性基板，其具备：
透明基材；及
金属细线，形成在所述透明基材的至少一个面侧，
所述金属细线是具有黑化配线层与铜配线层的叠层体，
所述黑化配线层包含氧、铜、镍，
所述黑化配线层的膜厚为15nm以上，所述黑化配线层包含的氧原子与镍原子的质量比O/Ni满足下式(1)，
0.1≦O/Ni≦0.8 (1)。
7.根据权利要求6所述的导电性基板，其中，
相对于所述黑化配线层中的铜与镍的合计，所述黑化配线层中的铜的比率按质量比为20％以上80％以下。
8.根据权利要求6或7所述的导电性基板，其中，
所述黑化配线层对波长400nm以上700nm以下的光的平均反射率为40％以下。
9.一种导电性基板的制造方法，其包括，
配线加工工序，对通过权利要求5所述的叠层体基板的制造方法获得的叠层体基板进行配线加工。
CN201680060141.XA 2015-10-16 2016-10-12 叠层体基板、叠层体基板的制造方法、导电性基板、及导电性基板的制造方法 Pending CN108136731A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-204642 2015-10-16
JP2015204642A JP6601137B2 (ja) 2015-10-16 2015-10-16 積層体基板、積層体基板の製造方法、導電性基板、及び導電性基板の製造方法
PCT/JP2016/080279 WO2017065184A1 (ja) 2015-10-16 2016-10-12 積層体基板、積層体基板の製造方法、導電性基板、及び導電性基板の製造方法

Publications (1)

Publication Number Publication Date
CN108136731A true CN108136731A (zh) 2018-06-08

Family

ID=58518273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680060141.XA Pending CN108136731A (zh) 2015-10-16 2016-10-12 叠层体基板、叠层体基板的制造方法、导电性基板、及导电性基板的制造方法

Country Status (5)

Country Link
JP (1) JP6601137B2 (zh)
KR (1) KR102430694B1 (zh)
CN (1) CN108136731A (zh)
TW (1) TWI712506B (zh)
WO (1) WO2017065184A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018221183A1 (ja) * 2017-05-29 2020-03-26 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板
JP7266955B2 (ja) * 2021-05-20 2023-05-01 Ｎｉｓｓｈａ株式会社 導電シート、タッチセンサ及びタッチセンサの製造方法
WO2024004405A1 (ja) * 2022-07-01 2024-01-04 日東電工株式会社 導電性フィルム
WO2024004404A1 (ja) * 2022-07-01 2024-01-04 日東電工株式会社 導電性フィルム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268688A (ja) * 2004-03-22 2005-09-29 Bridgestone Corp 光透過性電磁波シールド材及びその製造方法並びにこの電磁波シールド材を有するディスプレイ用前面フィルタ
JP2008300393A (ja) * 2007-05-29 2008-12-11 Dainippon Printing Co Ltd ディスプレイ用電磁波遮蔽フィルタ、複合フィルタ、及びその製造方法
JP2010010179A (ja) * 2008-06-24 2010-01-14 Toppan Printing Co Ltd プラズマディスプレイ前面板用黒色化シールドメッシュおよびその製造方法
CN101728358A (zh) * 2008-10-17 2010-06-09 日立电线株式会社 配线结构及配线结构的制造方法
CN103582304A (zh) * 2012-07-30 2014-02-12 富葵精密组件(深圳)有限公司 透明印刷电路板及其制作方法
KR20140041080A (ko) * 2012-09-27 2014-04-04 엘에스엠트론 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP2015069440A (ja) * 2013-09-30 2015-04-13 大日本印刷株式会社 タッチパネルセンサおよびタッチパネルモジュール
CN104749830A (zh) * 2013-12-27 2015-07-01 介面光电股份有限公司 电极结构及带有该电极结构的触控面板装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127485A (ja) * 1999-10-25 2001-05-11 Nisshinbo Ind Inc 透視性電磁波シールド材及びその製造方法
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
JP5361579B2 (ja) 2009-07-09 2013-12-04 信越ポリマー株式会社 大型ディスプレイ用のセンサパネル及びその製造方法
JP2013069261A (ja) 2011-09-08 2013-04-18 Dainippon Printing Co Ltd タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
JP5885993B2 (ja) * 2011-10-17 2016-03-16 関東化學株式会社 エッチング液組成物およびエッチング方法
US20140353140A1 (en) * 2011-11-28 2014-12-04 Nitto Denko Corporation Method for manufacturing transparent electroconductive film
KR101580372B1 (ko) * 2013-05-10 2015-12-28 삼성전기주식회사 터치센서
JP2015103223A (ja) * 2013-11-28 2015-06-04 グンゼ株式会社 導電性基板、タッチパネル及び電磁波シールド

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268688A (ja) * 2004-03-22 2005-09-29 Bridgestone Corp 光透過性電磁波シールド材及びその製造方法並びにこの電磁波シールド材を有するディスプレイ用前面フィルタ
JP2008300393A (ja) * 2007-05-29 2008-12-11 Dainippon Printing Co Ltd ディスプレイ用電磁波遮蔽フィルタ、複合フィルタ、及びその製造方法
JP2010010179A (ja) * 2008-06-24 2010-01-14 Toppan Printing Co Ltd プラズマディスプレイ前面板用黒色化シールドメッシュおよびその製造方法
CN101728358A (zh) * 2008-10-17 2010-06-09 日立电线株式会社 配线结构及配线结构的制造方法
CN103582304A (zh) * 2012-07-30 2014-02-12 富葵精密组件(深圳)有限公司 透明印刷电路板及其制作方法
KR20140041080A (ko) * 2012-09-27 2014-04-04 엘에스엠트론 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP2015069440A (ja) * 2013-09-30 2015-04-13 大日本印刷株式会社 タッチパネルセンサおよびタッチパネルモジュール
CN104749830A (zh) * 2013-12-27 2015-07-01 介面光电股份有限公司 电极结构及带有该电极结构的触控面板装置

Also Published As

Publication number Publication date
JP6601137B2 (ja) 2019-11-06
KR20180066057A (ko) 2018-06-18
WO2017065184A1 (ja) 2017-04-20
TW201728444A (zh) 2017-08-16
KR102430694B1 (ko) 2022-08-08
TWI712506B (zh) 2020-12-11
JP2017074749A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
CN108136731A (zh) 叠层体基板、叠层体基板的制造方法、导电性基板、及导电性基板的制造方法
TWI688973B (zh) 導電性基板
CN107210092A (zh) 带导电层的基板、触摸面板用带透明电极的基板及它们的制造方法
KR20170037969A (ko) 터치 패널용 도전성 기판 및 터치 패널용 도전성 기판 제조방법
TWI730988B (zh) 導電性基板
TWI655570B (zh) Conductive substrate, laminated conductive substrate, method for producing conductive substrate, and method for producing laminated conductive substrate
KR102383919B1 (ko) 적층체 기판, 도전성 기판, 적층체 기판 제조방법 및 도전성 기판 제조방법
JP6455366B2 (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP6417964B2 (ja) 積層体基板、配線基板ならびにそれらの製造方法
KR102365980B1 (ko) 적층체 기판, 도전성 기판, 적층체 기판 제조방법 및 도전성 기판 제조방법
CN107924253A (zh) 导电性基板
JP6107637B2 (ja) 導電性基板の製造方法
CN106249938B (zh) 导电性基板及导电性基板的制造方法
KR102544424B1 (ko) 적층체 기판, 도전성 기판, 적층체 기판 제조방법 및 도전성 기판 제조방법
JP2016108613A (ja) 導電性基板、導電性基板の製造方法
JP2017133063A (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180608

RJ01 Rejection of invention patent application after publication