CN108091643A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN108091643A
CN108091643A CN201711051915.5A CN201711051915A CN108091643A CN 108091643 A CN108091643 A CN 108091643A CN 201711051915 A CN201711051915 A CN 201711051915A CN 108091643 A CN108091643 A CN 108091643A
Authority
CN
China
Prior art keywords
chip
semiconductor
semiconductor chip
pad
rosin joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711051915.5A
Other languages
English (en)
Other versions
CN108091643B (zh
Inventor
郑真永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108091643A publication Critical patent/CN108091643A/zh
Application granted granted Critical
Publication of CN108091643B publication Critical patent/CN108091643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体封装。该半导体封装包括：封装基板；堆叠在所述封装基板上的半导体芯片；以及电连接器，将每一个芯片的内部电路连接至封装基板。所述半导体芯片中的每一个沿所述半导体芯片的第一边包括用于将芯片选择信号传输至该半导体芯片的内部电路的芯片选择焊盘和与所述内部电路电隔离的芯片虚焊盘。所述电连接器包括：下部芯片连接器，将所述封装基板电连接至所述下部半导体芯片的芯片选择焊盘；第一辅助连接器和第二辅助连接器，所述第一辅助连接器将所述封装基板电连接至所述下部半导体芯片的芯片虚焊盘，所述第二辅助连接器将所述下部半导体芯片的芯片虚焊盘电连接至所述上部半导体芯片的芯片选择焊盘。

Description

半导体封装及其制造方法
优先权声明
本申请要求于2016年11月22日在韩国知识产权局递交的韩国专利申请No.10-2016-0156055的优先权，其公开内容通过引用全部并入本文中。
技术领域
本发明构思涉及一种半导体封装和制造半导体封装的方法。更具体地，本发明构思涉及一种包括多个堆叠的半导体芯片的半导体封装和制造该半导体封装的方法。
背景技术
已经开发了多芯片半导体封装用于高速度、大容量、微型化的电子产品。在这一方面，具有包括多个彼此堆叠的半导体芯片在内的结构的半导体封装可以占据较小的面积并且高速地处理大量的数据。因此，包括堆叠半导体芯片的半导体封装可以用作大容量存储器设备。
发明内容
根据本发明构思的一个方面，提出了一种半导体封装，包括：封装基板，其上表面处包括导电端子，下部半导体芯片和上部半导体芯片，堆叠在所述封装基板的上表面上，所述上部半导体芯片设置在所述下部半导体芯片上；以及下部芯片选择构件和上部芯片选择构件。所述下部半导体芯片和所述上部半导体芯片的每一个均具有包括第一边在内的上表面。所述下部半导体芯片包括：芯片选择焊盘，专用于将芯片选择信号传输至所述下部半导体芯片的内部电路；以及与所述下部半导体芯片的内部电路电隔离的芯片虚焊盘，所述下部半导体芯片的内部电路沿所述下部半导体芯片的上表面的第一边设置在焊盘结构中，以及所述上部半导体芯片包括：芯片选择焊盘，专用于将芯片选择信号传输至所述上部半导体芯片的内部电路；以及与所述上部半导体芯片的内部电路电隔离的芯片虚焊盘，所述上部半导体芯片的内部电路沿所述上部半导体芯片的上表面的第一边设置在焊盘结构中。所述下部芯片选择部件将所述封装基板电连接至所述下部半导体芯片的芯片选择焊盘；以及所述上部芯片选择部件包括第一辅助连接器和第二辅助连接器，所述第一辅助连接器将所述封装基板电连接至所述下部半导体芯片的芯片虚焊盘，所述第二辅助连接器将所述下部半导体芯片的芯片虚焊盘电连接至所述上部半导体芯片的芯片选择焊盘。
根据本发明构思的又一方面，提供了一种半导体封装，包括：封装基板、堆叠在所述封装基板上的第一、第二和第三半导体芯片以及第一、第二和第三芯片选择构件。所述第一、第二和第三半导体芯片是相同类型的，并且所述第一、第二和第三半导体芯片的每一个具有导电焊盘布置，所述导电焊盘布置包括专用于将芯片选择信号传输至半导体芯片的内部电路的芯片选择焊盘和与半导体芯片的内部电路电隔离的第一和第二芯片虚焊盘，所述芯片选择焊盘和所述芯片虚焊盘与所述半导体芯片的第一边相邻地连续设置在所述布置中。所述第一芯片选择部件将所述第一半导体芯片的芯片选择焊盘连接至所述封装基板。所述第二芯片选择部件包括第一辅助连接部件和第二辅助连接部件，所述第一辅助连接部件将所述第一半导体芯片的第一芯片虚焊盘电连接至所述封装基板，所述第二辅助连接部件将所述第二半导体芯片的芯片选择焊盘连接至所述第一半导体芯片的芯片虚焊盘。所述第三芯片选择部件包括第三辅助连接部件、第四辅助连接部件和第五辅助连接部件，所述第三辅助连接部件将所述第一半导体芯片的第二芯片虚焊盘电连接至所述封装基板，所述第四辅助连接部件将所述第二半导体芯片的第一芯片虚焊盘连接至所述第一半导体芯片的第二芯片虚焊盘，所述第五辅助连接部件将所述第三半导体芯片的芯片选择焊盘连接至所述第二半导体芯片的第一芯片虚焊盘。
根据本发明构思的又一方面，提供了一种半导体封装，包括：封装基板；以及顺序地堆叠在所述封装基板上的第一至第三半导体芯片。所述第一至第三半导体芯片是相同类型的，并且所述第一至第三半导体芯片的每一个具有四边形形状，所述四边形形状沿顺时针方向具有第一至第四边，并且包括L形状的焊盘布置，在所述L形状的焊盘布置中沿所述第一边和所述第二边布置多个焊盘。所述第二半导体芯片的第一边和第二边在所述第一半导体芯片上，使得所述第二半导体芯片不会与所述第一半导体芯片的L形状的焊盘布置重叠。同样，所述第二半导体芯片的第一边和第二边分别与所述第一半导体芯片的第一边和第二边间隔开，并且所述第三半导体芯片的第三边和第四边在所述第二半导体芯片上，使得所述第三半导体芯片不会与所述第二半导体芯片的L形状的焊盘布置重叠，以及所述第三半导体芯片的第三边和第四边分别与所述第二半导体芯片的第一边和第二边间隔开。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思，在附图中：
图1和图2分别是根据本发明构思的半导体封装的透视图和平面图；
图3是根据本发明构思的图2中所示封装的部分M的放大图；
图4A、4B、4C和图4D是根据本发明构思的沿图2中的A-A线、B-B线、C-C线和D-D线得到的截面图；
图4E是根据本发明构思的第一半导体芯片的示意图；
图4F是根据本发明构思的第二半导体芯片的示意图；
图5是根据本发明构思的半导体封装的平面图；
图6是根据本发明构思的半导体封装的平面图；
图7和图8分别是根据本发明构思的半导体封装的平面图和截面图；
图9和图10分别是根据本发明构思的半导体封装的平面图和截面图；
图11A、图11B、图11C和图11D为说明根据本发明构思的制造半导体封装的方法的截面图。以及
图12是示出了根据本发明构思的包括半导体封装的系统的示例的框图。
具体实施方式
在下文中，将参照附图详细描述本发明构思。
图1和图2分别是根据本发明构思的半导体封装100的示例的透视图和平面图。图3是显示图2中的一部分M的放大图。图4A至图4D是沿图2中的A-A线、B-B线、C-C线和D-D线得到的截面图。图4E是第一半导体芯片120a的示意图。图4F是第二半导体芯片120b的示意图。参考图4A、图4B和图4C的截面图，示出了第一半导体芯片120a和第二半导体芯片120b的同一区域的横截面。另一方面，图4D的截面图是沿穿过第一半导体芯片120a的第一芯片虚焊盘DPa和第二半导体芯片120b的第二芯片虚焊盘DPb的D-D线得到的截面图。在图4D中，第一半导体芯片120a的横截面和第二半导体芯片120b的横截面不是同一区域的横截面。附图中类似的附图标记表示类似的元件，并且将因此将简化那些元件的重复描述。
参考图1至图4F，半导体封装100可以包括顺序地堆叠在封装基板110上面的第一半导体芯片120a和第二半导体芯片120b。尽管在图1至图4D中仅示出了两个半导体芯片，但是本发明构思不局限于此，并且半导体封装100可以包括三个或更多的半导体芯片。第一半导体芯片120a和第二半导体芯片120b可以是相同类型的半导体芯片。这里，术语“相同类型”可以表示以下事实：所述芯片具有相同的物理特性(覆盖区、厚度、接触的个数和位置关系等)和功能(例如存储器)。在一些示例中，第一半导体芯片120a和第二半导体芯片120b可以是动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、电阻随机存取存储器(RRAM)、闪速存储器或者电可擦除可编程只读存储器(EEPROM)。在一些示例中，第一半导体芯片120a和第二半导体芯片120b可以是移动动态随机存取设备，并且半导体封装100可以是移动设备的移动存储器封装。
封装基板110可以是各种类型的基板的任一个，例如印刷电路板(PCB)、有机基板、无机基板、玻璃基板或柔性基板。此外，封装基板110可以是用于各种类型电子设备的基板，例如移动设备、存储器设备、显示设备或显示驱动器集成电路(DDI)。封装基板110可以是其中具有过孔和与过孔相连的各种电路图案的多层(印刷)电路板。
封装基板110可以包括导电端子，即在(板的)顶面110T上暴露的基板焊盘111、111Sa和111Sb。基板焊盘111、111Sa和111Sb可以包括(专用于)传输用于激活/选择第一半导体芯片120a的芯片使能信号/芯片选择信号的第一芯片选择基板焊盘111Sa、(专用于)传输用于激活/选择第二半导体芯片120b的芯片使能信号/芯片选择信号的第二芯片选择基板焊盘111Sb和(专用于)传输用于驱动第一半导体芯片120a和第二半导体芯片120b的各种电信号的有源基板焊盘111。有源基板焊盘111可以传输地址信号、控制信号、存储单元的数据输入或输出信号，或者供应电源电压或接地电势。
基板焊盘111、111Sa和111Sb可以设置为分别与第一半导体芯片120a的第一芯片焊盘CE/CSa、DPa和APa以及第二半导体芯片120b的第二芯片焊盘CE/CSb、DPb和APb相邻。也就是说，基板焊盘111、111Sa和111Sb可以设置为与第一半导体芯片120a的第一边S1和第二边S2相邻。因此，基板焊盘111、111Sa和111Sb可以具有L形状的焊盘布置。第一芯片焊盘CE/CSa、DPa和APa可以设置为第一半导体芯片120a的重新分布图案(引线)。第二芯片焊盘CE/CSb、DPb和APb可以设置为第二半导体芯片120b的重新分布图案(引线)。随后将详细描述第一芯片焊盘CE/CSa、DPa和APa以及第二芯片焊盘CE/CSb、DPb和APb的结构。
尽管在图1至图4D中未示出，基板焊盘111、111Sa和111Sb的每一个可以连接至封装基板110的内部电路图案或者通孔接触(例如插头)。电路图案或过孔接触可以电连接至在封装基板110的底面110B上暴露的隆起焊盘。封装基板110可以通过隆起焊盘连接至至少一个导电隆起113，例如焊料球。半导体封装100可以通过导电隆起113电连接至外部电子设备。
第一半导体芯片120a和第二半导体芯片120b可以是相同类型的半导体芯片，并且因此可以具有相同的内部电路结构和焊盘布置。下文中，将首先描述第一半导体芯片120a，因为这一示例的第二半导体芯片120b具有与第一半导体芯片120a相同的结构，将简要地描述第二半导体芯片120b。
第一半导体芯片120a可以通过第一粘附部件121a附着至封装基板110。第二半导体芯片120b可以通过第二粘附部件121b附着至第一半导体芯片120a。第一半导体芯片120a和第二半导体芯片120b设置为使得它们的有源表面朝上。
第一半导体芯片120a可以包括在第一半导体芯片120a的顶面120aT上暴露的第一芯片焊盘CE/CSa、DPa和APa。第一芯片焊盘CE/CSa、DPa和APa可以沿第一半导体芯片120a的顶面120aT的第一边S1和与所述第一边形成顶点的所述顶面120aT的第二边S2设置。在与第一边S1平行的第三边S3和与第二边S2平行的第四边S4相邻的区域中没有设置具有与第一芯片焊盘CE/CSa、DPa和Apa相同功能的焊盘。因此，当从第一半导体芯片120a的上面观看时，第一芯片焊盘CE/CSa、DPa和APa可以具有L形状的焊盘布置。也就是说，考虑到第一半导体芯片120a的上表面包括具有与第一芯片焊盘CE/CSa、DPa和Apa的内边缘对齐的第一边和第二边在内的矩形中心区域，中心区域外部的沿边S3和S4延伸的L形状(外围)区域可以没有芯片焊盘。
第一芯片焊盘CE/CSa、DPa和APa可以包括(专)用于传输芯片使能信号/芯片选择信号的第一芯片选择焊盘CE/CSa、与第一半导体芯片120a的内部电路ICa电隔离(即处于浮接状态)的第一芯片虚焊盘DPa和传输(专)用于驱动第一半导体芯片120a的各种电信号的第一芯片激活焊盘APa。第一芯片激活焊盘Apa的每一个可以是从下面选择的：用于接收地址信号的地址焊盘、用于接收控制下信号的控制信号焊盘、用于输入/输出存储器单元的数据的输入/输出焊盘、用于供应电源电压的电源焊盘或用于供应接地电势的接地电势焊盘。尽管图1和图2示出了以下示例，其中：第一芯片焊盘CE/CSa、DPA和APa的第一芯片选择焊盘CE/CSa在第一边S1的末端，本发明构思不局限于此。第一芯片选择焊盘CE/CSa可以位于第一边S1的中心部分。
类似的，第二半导体芯片120b可以包括在第二半导体芯片120b的顶面120bT上暴露的第二芯片焊盘CE/CSb、DPb和APb。第二芯片焊盘CE/CSb、DPb和APb可以包括(专)用于传输芯片使能信号/芯片选择信号的第二芯片选择焊盘CE/CSb、与第二半导体芯片120b的内部电路ICb电隔离的第二芯片虚焊盘DPb和(专)传输用于驱动第二半导体芯片120b的各种电信号的第二芯片激活焊盘APb。
第二芯片焊盘CE/CSb、DPb和APb可以沿第二半导体芯片120b的第一边T1和第二边T2布置。因此，第二芯片焊盘CE/CSb、DPb和APb可以具有L形状焊盘结构。在与第一边T1平行的第三边T3和与第二边T2平行的第四边T4相邻的区域中没有设置具有第二芯片焊盘CE/CSb、DPb和Apb的功能的焊盘。也就是说，考虑到第二半导体芯片120b的上表面包括具有与第二芯片焊盘CE/CSb、DPb和Apb的内边缘对齐的第一边和第二边在内的矩形中心区域，中心区域外部的沿边S3和S4延伸的L形状(外围)区域可以没有芯片焊盘。
第二半导体芯片120b可以设置为在第一半导体芯片120a上，以便与所述第一芯片焊盘CE/CSa、DPa和APa不重叠，所述第一芯片焊盘具有L形状的焊盘布置。也就是说，第二半导体芯片120b可以设置为使得将第二半导体芯片120b的第一边T1和第二边T2定位于第一半导体芯片120a上，并且第二半导体芯片120b的第一边T1与第一半导体芯片120a的第一边S1沿第一方向(Y方向)间隔开预定的距离。第二半导体芯片120b的第二边T2可以与第一半导体芯片120a的第二边S2沿第二方向(X方向)间隔开预定的距离。第一方向和第二方向(Y方向和X方向)可以彼此垂直。因此在该示例中，具有相同覆盖区的第一半导体芯片120a和第二半导体芯片120b可以彼此对角线偏移地堆叠以形成L形状的台阶或“阶梯”结构，其中所述第一半导体芯片120a的顶面的暴露部分是所述结构的L形状台阶梯面。
连接结构可以将第一半导体芯片120a电连接至封装基板110并且将第二半导体芯片120b电连接至第一半导体芯片120a。连接结构可以是包括导电材料的各种类型结构的任一种。在诸如图1至图4D中所示的一些示例中，连接结构可以是通过引线接合附着至焊盘的引线。然而本发明构思不局限于此。
在其他示例中，连接结构可以直接形成在封装基板110的顶面的一部分和第一半导体芯片120a和第二半导体芯片120b的侧面的一部分和顶面的一部分上，或者可以直接形成绝缘层上。在这种情况下，所述连接结构可以包括导电聚合物或导电墨水，并且可以通过滴涂方法等形成。将参考图9和图10对此进行描述。因为将第二半导体芯片120b设置为与具有L形状的焊盘布置的第一半导体芯片120a的第一芯片焊盘CE/CSa、DPa和APa不重叠，插入在第一半导体芯片120a和第二半导体芯片120b之间的第二粘附部件121b相对较薄。将第一半导体芯片120a的第一芯片选择焊盘CE/CSa连接至第一芯片选择基板焊盘111Sa的第一芯片连接部件(例如，第一芯片选择引线SW1)可以从第一半导体芯片120a的顶面120aT垂直地延伸第一量以具有第一高度Hw。
因此，如果芯片120a和120b在对准的同时彼此堆叠，即如果第二半导体芯片120b与第一半导体芯片120a的芯片焊盘重叠，将要求第二粘附部件121b具有大于或等于第一高度Hw的高度，使得其中可以容纳第一芯片选择引线SW1。在这种情况下，必须将大量的粘合剂注入到第一半导体芯片120a和第二半导体芯片120b之间，从而增加了半导体封装100的制造成本。此外，较厚的第二粘附部件121b将使得半导体封装100的总厚度较大，因此第一半导体芯片120a和第二半导体芯片120b的厚度余量不足以用于具体的应用。
此外，如果第二半导体芯片120b与第一半导体芯片120a的具有L形状的焊盘布置的第一芯片焊盘CE/CSa、DPa和APa重叠，在将第二半导体芯片120b设置在第一半导体芯片120a上之前，要求将要连接至第一半导体芯片120a的引线的接合工艺。因此必须多次执行将第一粘附部件121a固化的固化工艺，从而将制造半导体封装100的工艺复杂化。
相反，根据本发明构思的半导体封装100，第二粘附部件121b的厚度或“高度”Hat不依赖于第一高度Hw。因此，第二粘附部件120b可以相对较薄。因此，不但可以将半导体封装100的制造成本最小化，而且还可以将半导体封装100的厚度最小化。因此，本发明构思允许保持包括半导体封装100在内的电子设备的尺寸和厚度最小。
另外，可以按照相对简单的工艺来制造半导体封装100。也就是说，可以通过使用第一粘附部件121a和第二粘附部件121b将第一半导体芯片120a和第二半导体芯片120b顺序地附着至封装基板110上、通过单一固化工艺来固化粘附部件121a和第二粘附部件121b、然后执行引线接合，来制造半导体封装100。因此，可以将半导体封装100的制造成本最小化并且可以提高生产率。
第一半导体芯片120a的第一芯片选择焊盘CE/CSa可以通过第一芯片选择引线SW1电连接至第一芯片选择基板焊盘111Sa。也就是说，第一芯片选择焊盘CE/CSa可以通过第一芯片选择引线SW1接收用于选择第一半导体芯片120a的外部信号，并且将接收的外部信号传输至第一半导体芯片120a的内部电路ICa。
第一芯片激活焊盘APa可以通过第一芯片连接结构(例如通过第一芯片引线W1)电连接至有源基板焊盘111。第一芯片激活焊盘APa可以传输地址信号、控制信号或存储单元的数据输入或输出信号，或者可以接收电源电压或接地电势。如上所述，第一芯片激活焊盘APa可以是地址焊盘、控制信号焊盘、数据输入或输出焊盘、电源焊盘和接地电势焊盘中的任一个。
第一芯片虚焊盘DPa可以通过第一辅助连接部件(例如通过第一辅助引线aW1)电连接至封装基板110。然而，第一芯片虚焊盘DPa与第一半导体芯片120a的内部电路ICa电隔离。因此如随后所述，第一芯片虚焊盘DPa可以仅用于至第二半导体芯片120b而不是第一半导体芯片120a的信号传输。因此，本领域普通技术人员将理解将焊盘Dpa称作第一半导体芯片120a的“虚焊盘”。
第二半导体芯片120b的第二芯片选择焊盘CE/CSb可以通过第二芯片选择部件(例如通过第二芯片选择引线SW2)电连接至第二芯片选择基板焊盘111Sb。第二芯片选择引线SW2可以包括第一辅助连接部件(例如第一辅助引线aW1)和第二辅助连接部件(例如第二辅助引线aW2)。具体地，第二芯片选择基板焊盘111Sb可以通过第一辅助引线aW1连接至第一芯片虚焊盘DPa，并且第一芯片虚焊盘DPa可以通过第二辅助引线aW2连接至第二芯片选择焊盘CE/CSb。第二芯片选择焊盘CE/CSb可以通过第二芯片选择引线SW2接收用于选择第二半导体芯片120b的外部信号，并且将接收的外部信号传输至第二半导体芯片120b的内部电路ICb。在这种情况下，第二芯片选择焊盘CE/CSb不会通过任意引线直接连接至封装基板110。此外，第二芯片选择焊盘CE/CSb不会通过引线连接至第一芯片选择焊盘CE/CSa和第一芯片激活焊盘APa。
第二芯片激活焊盘APb可以通过第二芯片连接部件(例如通过第二芯片引线W2)电连接至第一芯片激活焊盘APa。第一芯片激活焊盘APa可以通过第一芯片引线S1电连接至有源基板焊盘111。第二芯片激活焊盘APb可以是地址焊盘、控制信号焊盘、数据输入或输出焊盘、电源焊盘和接地电势焊盘中的任一个。第二芯片激活焊盘APb可以传输地址信号、控制信号或存储器单元的数据输入或输出信号，或者可以接收电源电压或接地电势。
因为第一芯片激活焊盘APa和第二芯片激活焊盘APb共同连接至有源基板焊盘111，第一芯片激活焊盘APa和第二芯片激活焊盘Apb可以接收相同的电信号。相反，第一芯片选择焊盘CE/CSa和第二芯片选择焊盘CE/CSb分别传输用于选择第一半导体芯片120a和第二半导体芯片120b的电信号，并且因此没有共同连接至相同的有源基板焊盘，而是连接至各自的基板焊盘111Sa和111Sb。
图4A至图4D示出了第一芯片选择焊盘CE/CSa和第二芯片选择焊盘CE/CSb之间、第一芯片虚焊盘DPa和第二芯片虚焊盘DPb之间以及第一芯片激活焊盘APa和第二芯片激活焊盘APb之间的关系。
参考图4A，第一芯片选择焊盘CE/CSa和第二芯片选择焊盘CE/CSb位置上彼此对应(即位于与它们各自的芯片相关地同样的相对位置)，但是不会通过引线彼此相连。第一芯片选择焊盘CE/CSa可以通过第一芯片选择引线SW1电连接至第一芯片选择基板焊盘111Sa。
参考图4B，第一芯片虚焊盘DPa和第二芯片虚焊盘DPb位置上彼此对应，但是不会通过引线彼此相连。第一芯片虚焊盘DPa可以通过第一辅助引线aW1电连接至第二芯片选择基板焊盘111Sb。第一辅助引线aW1不是用于将电信号传输至第一半导体芯片120a，而是用于将电信号传输至第二半导体芯片120b，并且可以用作第二选择引线SW2的一部分。
参考图4C，有源基板焊盘111和第一芯片激活焊盘APa可以通过第一芯片引线W1彼此相连。第二芯片激活焊盘APb可以通过第二芯片引线W2连接至第一芯片激活焊盘APa。第一芯片激活焊盘APa和第二芯片激活焊盘APb可以传输相同的电信号。
参考图4D，第二芯片选择基板焊盘111Sb和第一芯片虚焊盘DPa可以通过第一辅助引线aW1彼此相连。第二芯片选择焊盘CE/CSb可以通过第二辅助引线aW2连接至第一芯片虚焊盘DPa。也就是说，第二芯片选择焊盘CE/CSb和第二芯片选择基板焊盘111Sb可以通过包括第一辅助引线aW1和aW2在内的第二芯片选择引线SW2彼此相连。
通常，在堆叠具有相同焊盘布置的半导体芯片时，上部半导体芯片的一些焊盘可以经由下部半导体芯片的一些焊盘连接至封装基板。在这种情况下，因为用于选择上部半导体芯片的芯片选择焊盘绝不会向下部半导体芯片的内部电路传输相同的电信号，因此上部半导体芯片的芯片选择焊盘不会连接至下部半导体芯片的内部电路，而是直接连接至封装基板。在这种情况下，可能存在从上部半导体芯片直接连接至封装基板的引线和从下部半导体芯片直接连接至封装基板的引线电短路的问题。
相反，根据本发明构思的半导体封装100，与第二芯片选择焊盘CE/CSb相连的第二芯片选择引线SW2可以经由第一芯片虚焊盘DPa连接至封装基板110。因此，因为与第二半导体芯片120b相连的所有引线可以经由第一半导体芯片120a的焊盘连接至封装基板110，因此可以防止引线之间的短路。此外，因为按照这种方式将制造半导体封装100所要求的引线的量最小化，从而降低了制造成本。
因为第二芯片虚焊盘DPb与第二半导体芯片120b的内部电路ICb电隔离，因此第二芯片虚焊盘DPb不会用于将电信号从外部设备传输至第二半导体芯片120b。因此，第二芯片虚焊盘DPb不会连接至任意引线，并且可以电隔离。因此，将第一半导体芯片120a直接连接至封装基板110的引线个数大于连接至第二半导体芯片120b的引线个数。
在一些示例中，第二芯片虚焊盘DPb可以是仅当另一个半导体芯片在第二半导体芯片120b上时来自引线的信号所穿过的焊盘。当将与第一半导体芯片120a和第二半导体芯片120b相同类型的第三半导体芯片(未示出)堆叠在第二半导体芯片120b上时，第三半导体芯片可以设置为与第一半导体芯片120a和第二半导体芯片120b形成L形状的台阶结构。在这种情况下，第三半导体芯片的第三芯片选择焊盘可以通过穿过第二芯片虚焊盘DPb的引线连接至封装基板110。第三半导体芯片的第三芯片虚焊盘可以不连接至任何引线，从而可以电隔离。随后将参照图6具体描述这一点。
如在平面图中观看的，将沿第一半导体芯片120a的第一边S1设置的第一芯片激活焊盘APa连接至沿第二半导体芯片120b的第一边T1设置的第二芯片激活焊盘Apb的第二芯片引线W2可以与第一方向(Y方向)成预定的角度。
参考图3，将设置为与第一半导体芯片120a的第一边S1相邻的第一芯片虚焊盘DPa连接至设置为与第二半导体芯片120b的第一边T1相邻的第二芯片选择焊盘CE/CSb第二辅助线aWs可以与第一方向(Y方向)而不是与第二芯片引线W2成形成较小的角度。
具体地，从半导体封装100上方观看时，第一边T1的法线方向和第二芯片引线W2延伸的方向(即其纵向方向)之间的角度θ2可以大于第一边T1的法线方向与第二辅助引线aW2延伸的方向之间的角度θ1。同样，第一角度θ1可以是0度，但是不局限于此。
第一芯片虚焊盘DPa的第一芯片选择焊盘CE/CSa沿着沿第二方向(X方向)延伸的第一边S1连续地布置。也就是说，在第一芯片选择焊盘CE/CSa和第一虚焊盘DPa之间没有插入其他焊盘。相对于第一边S1和第二边S2相交的顶点，第一芯片虚焊盘DPa可以设置在第一芯片选择焊盘CE/CSa的后面。第一芯片虚焊盘DPa可以这样定位，用于防止第二选择引线SW2(在上面或下面)与第二芯片引线W2相交或者交叉。
另外，可以紧邻第一芯片选择焊盘CE/Csa设置与在第一半导体芯片120a上布置的半导体芯片个数相等的多个第一芯片虚焊盘DPa。在图1至图4D的示例中，因为仅一个第二半导体芯片120b设置在第一半导体芯片120a上，因此仅一个第一虚焊盘DPa可以设置为紧邻第一芯片选择焊盘CE/CSa。在其他示例中，若干第一芯片虚焊盘DPa可以沿第一边S1连续地设置为紧邻第一芯片选择焊盘CE/CSa。
例如如图6所示(随后详细描述)，两个半导体芯片，即第二半导体芯片220b和第三半导体芯片220c，设置在第一半导体芯片220a上，并且因此第一-第一芯片虚焊盘DPa1和第一-第二芯片虚焊盘DPa2可以连续地设置为紧邻第一芯片选择焊盘CE/CSa，并且第二-第一芯片虚焊盘DPb1和第二-第二芯片虚焊盘DPb2可以连续地设置为紧邻第二芯片选择焊盘CE/CSb。
如上所述，因为第一半导体芯片120a和第二半导体芯片120b是相同类型的，因此第一芯片选择焊盘CE/Csa和第一芯片虚焊盘Dpa之间的位置关系可以类似地应用于第二半导体芯片120b的第二芯片选择焊盘CE/Csb和第二芯片虚焊盘DPb。
图5是根据本发明构思的半导体封装100’另一个示例的平面图。半导体封装100’与参考图1至图4D描述的半导体封装100类似，不同之处在于：半导体封装100’的每一个半导体芯片包括两个芯片选择焊盘和两个芯片虚焊盘。
参考图5，半导体封装100′可以包括顺序地堆叠在封装基板110’上面的第一半导体芯片120a’和第二半导体芯片120b’。第一半导体芯片120a’和第二半导体芯片120b’可以是相同类型的半导体芯片。
封装基板110’可以包括传输用于激活/选择第一半导体芯片120a’的芯片使能信号/芯片选择信号的第一芯片选择基板焊盘111Sa和111Sa’、传输用于激活/选择第二半导体芯片120b’的芯片使能信号/芯片选择信号的第二芯片选择基板焊盘111Sb和111Sb’以及传输用于驱动第一半导体芯片120a′和第二半导体芯片120b’的各种电信号的有源基板焊盘111。基板焊盘111、111Sa、111Sa’和111Sb’可以具有与第一半导体芯片120a’和第二半导体芯片120b’的焊盘布置相对应的L形状的焊盘布置。
第一半导体芯片120a’可以包括用于传输芯片使能信号/芯片选择信号的第一芯片选择焊盘CE/CSa和CE/CSa’、与第一半导体芯片120a’的内部电路电隔离的第一芯片虚焊盘DPa和DPa’以及传输用于驱动第一半导体芯片120a’的各种电信号的第一芯片激活焊盘APa。第一芯片选择焊盘CE/CSa、第一芯片虚焊盘DPa和第一芯片激活焊盘APa的一个或多个可以沿第一半导体芯片120a’的第一边S1设置。此外，第一芯片选择焊盘CE/CSa’、第一芯片虚焊盘DPa’和第一芯片激活焊盘APa’的一个或多个可以沿第一半导体芯片120a′的第二边S2设置。
第一芯片选择焊盘CE/CSa′可以通过第一芯片选择引线SW1′电连接至第一芯片选择基板焊盘111Sa’。直接设置为与第一芯片选择焊盘CE/CSa’紧邻的第一芯片虚焊盘DPa’可以通过第一辅助引线aW1’电连接至第二芯片选择基板焊盘111Sb’。
第二芯片选择焊盘CE/CSb’可以通过第二辅助引线aW2’连接至第一芯片虚焊盘DPa’。第一辅助引线aW1’和第二辅助引线aW2’可以构成第二芯片选择引线SW2’。
沿第一半导体芯片120a′的第二边S2连续地设置第一芯片选择焊盘CE/CSa’和第一芯片虚焊盘DPa’。相对于第一边S1和第二边S2相交的顶点，第一芯片虚焊盘DPa’设置在比第一芯片选择焊盘CE/CSa’更远的位置。第二半导体芯片120b’的焊盘布置与第一半导体芯片120a’的焊盘布置相同。第一芯片虚焊盘DPa’和第二芯片虚焊盘DPb’可以相对于彼此这样定位，用于防止第二芯片选择引线SW2’和第二芯片引线W2之间的交叉。
对应于第一芯片选择焊盘CE/CSa’和第一芯片虚焊盘DPa’的连续布置，第一芯片选择基板焊盘111Sa’和第二芯片选择基板焊盘111Sb’也可以连续地布置。
尽管图5示出了如下示例：第一芯片选择焊盘CE/CSa和第一芯片虚焊盘Dpa的配对和第一芯片选择焊盘CE/CSa’和第一芯片虚焊盘DPa’的另一配对分别沿第一边S1和第二边S2布置，但是本发明构思不局限于此。例如，第一芯片选择焊盘CE/CSa和第一芯片虚焊盘dPa的配对和第一芯片选择焊盘CE/CSa’和第一芯片虚焊盘DPa’的配对可以沿第一边S1和第二边S2的任一个布置。
尽管图5中示出了以下示例：第一半导体芯片120a’包括第一芯片选择焊盘CE/CSa和CE/CSa’以及第一芯片虚焊盘DPa和DPa’，但是本发明构思不局限于此。例如，第一半导体芯片120a’可以包括三个或更多第一芯片选择焊盘和三个或多个第一芯片虚焊盘。
尽管图5示出了以下示例：引线用作封装基板110’和第一半导体芯片120a’之间以及第一半导体芯片120a’和第二半导体芯片120b’之间的连接部件，但是本发明构思不局限于此。连接部件可以构成在封装基板110的顶面的一部分和第一半导体芯片120a和第二半导体芯片120b的侧面的一部分和顶面的一部分上直接形成的连接结构，或者可以构成在其间插入的绝缘层上直接形成的连接结构。
图6是根据本发明构思的半导体封装200的另一个示例的平面图。半导体封装200与图1至图4D的半导体封装100类似，但是具有以下结构：三个半导体芯片堆叠并且三个半导体芯片的每一个包括两个芯片虚焊盘。
参考图6，半导体封装200可以包括按照这种顺序堆叠在封装基板210上面的第一半导体芯片220a、第二半导体芯片120b和第三半导体芯片220c。第一至第三半导体芯片220a、220b和220c可以是相同类型的。
封装基板210可以包括分别用于传输第一至第三半导体芯片220a、220b和220c的芯片使能信号/芯片选择信号的第一至第三芯片选择基板焊盘111Sa、111Sb和111Sc，以及用于传输驱动第一至第三半导体芯片220a、220b和220c的各种电信号的有源基板焊盘111。基板焊盘111、111Sa、111Sb和111Sc可以具有与第一至第三半导体芯片220a、220b和220c的焊盘布置相对应的L形状的焊盘布置。
第一至第三半导体芯片220a、220b和220c布置为使得它们的位置定向为面对相同的方向。也就是说，第一至第三半导体芯片220a、220b和220c设置为使得第一边S1、T1和R1与第二方向(X方向)平行，而第二边S2、T2和R2与第一方向(Y方向)平行。
在这种情况下，第二半导体芯片220b可以设置在第一半导体芯片220a上，以便不会与第一半导体芯片220a的L形状的焊盘布置重叠。同样地，第三半导体芯片220c可以设置在第二半导体芯片220b上，以便不会与第二半导体芯片220b的L形状的焊盘布置重叠。更具体地，第二半导体芯片220b设置为使得将第二半导体芯片220b的第一边T1和第二边T2定位在第一半导体芯片220a上，并且第三半导体芯片220c设置为使得将第三半导体芯片220c的第一边R1和第二边R2定位在第二半导体芯片220b上。因此，第一至第三半导体芯片220a、220b和220c可以堆叠以形成L形状的台阶结构。
第一半导体芯片220a可以包括沿第一边S1和第二边S2设置的第一芯片焊盘CE/CSa、DPa1、DPa2和APa。第一芯片焊盘CE/CSa、DPa1、DPa2和APa可以包括用于传输芯片使能信号/芯片选择信号的第一芯片选择焊盘CE/CSa、与第一半导体芯片220a的内部电路电隔离的第一芯片虚焊盘DPa1和DPa2和传输各种电信号的第一芯片激活焊盘APa。第一芯片虚焊盘DPa1可以设置为与第一芯片选择焊盘CE/CSa相邻，并且第一芯片虚焊盘DPa2可以设置为与第一芯片虚焊盘Dpa1相邻。
第二半导体芯片220b可以包括沿第一边T1和第二边T2设置的第二芯片焊盘CE/CSb、DPb1、DPb2和APb。第二芯片焊盘CE/CSb、DPb1、DPb2和APb可以包括用于传输芯片使能信号/芯片选择信号的第二芯片选择焊盘CE/CSb、与第二半导体芯片220b的内部电路电隔离的第二芯片虚焊盘DPb1和DPb2和传输各种电信号的第二芯片激活焊盘APb。第二芯片虚焊盘DPb1可以设置为与第二芯片选择焊盘CE/CSb相邻，并且第二芯片虚焊盘DPb2可以设置为与第二芯片虚焊盘Dpb1相邻。
第三半导体芯片220c可以包括沿第一边R1和第二边R2设置的第三芯片焊盘CE/CSc、DPc1、DPc2和APc。第三芯片焊盘CE/CSc、DPc1、DPc2和APc可以包括用于传输芯片使能信号/芯片选择信号的第三芯片选择焊盘CE/CSc、与第三半导体芯片220c的内部电路电隔离的第三芯片虚焊盘DPc1和DPc2和传输各种电信号的第三芯片激活焊盘APc。第三芯片虚焊盘DPc1可以设置为与第三芯片选择焊盘CE/CSc相邻，并且第三芯片虚焊盘DPc2可以设置为与第三芯片虚焊盘Dpc1相邻。
第一芯片选择焊盘CE/CSa′可以通过第一芯片选择引线SW1电连接至第一芯片选择基板焊盘111Sa。第一芯片选择焊盘CE/CSa可以不通过引线连接至第二芯片选择焊盘CE/CSb和第三芯片选择焊盘CE/CSc以及第二半导体芯片220b和第三半导体芯片220c的所有其他焊盘。
第二芯片选择焊盘CE/CSb可以通过第二芯片选择引线SW2电连接至第二芯片选择基板焊盘111Sb。在这种情况下，第一芯片虚焊盘DPa1用作第二芯片选择基板焊盘111Sb和第二芯片选择焊盘CE/CSb之间的第二选择引线SW2的通过焊盘。因为第一芯片虚焊盘DPa1与第一半导体芯片220a的内部电路电隔离，因此第一芯片虚焊盘DPa1可以用于至第二半导体芯片220b(的内部电路)而不是第一半导体芯片220a(的内部电路)的信号传输。
具体地，第二芯片选择引线SW2可以包括第一辅助引线aW1和第二辅助引线aW2。第一辅助引线aW1可以将第一芯片虚焊盘DPa1连接至第二芯片选择基板焊盘111Sb。第二辅助引线aW2可以将第一芯片虚焊盘DPa1连接至第二芯片选择焊盘CE/CSb。在这种情况下，第二芯片选择焊盘CE/CSb可以不通过引线直接连接至第二芯片选择基板焊盘111Sb和封装基板210的所有其他焊盘。第二芯片选择焊盘CE/CSb可以不通过引线连接至第一芯片选择焊盘CE/CSa和第一芯片激活焊盘APa。此外，第二芯片选择焊盘CE/CSb可以不通过引线连接至第三芯片选择焊盘CE/CSc和第三半导体芯片220c的所有焊盘。
第三芯片选择焊盘CE/CSc可以通过第三芯片选择引线SW3电连接至第三芯片选择基板焊盘111Sc。也就是说，第三芯片选择焊盘CE/CSc可以通过第三芯片选择引线SW3接收用于选择第三半导体芯片220c的外部信号，并且将接收的外部信号传输至第三半导体芯片220c的内部电路。在这种情况下，第一芯片虚焊盘DPa2和第二芯片虚焊盘DPb1可以用作第三芯片选择焊盘CE/CSc和第三芯片选择基板焊盘111Sc之间的第三选择引线SW3的通孔焊盘。第一芯片虚焊盘DPa2与第一半导体芯片220a的内部电路电隔离，并且第二芯片虚焊盘DPb1与第二半导体芯片220b的内部电路电隔离。因此，第一芯片虚焊盘DPa2和第二芯片虚焊盘DPb1可以用于至第三半导体芯片220c而不是第一半导体芯片220a和第二半导体芯片220b的信号传输。
具体地，第三芯片选择引线SW3可以包括第一辅助引线aW3、第二辅助引线aW4和第三辅助引线aW5。第一辅助引线aW3可以将第一芯片虚焊盘DPa2连接至第三芯片选择基板焊盘111Sc。第二辅助引线aW4可以将第二芯片虚焊盘DPb1连接至第一芯片虚焊盘DPa2。第三辅助引线aW5可以将第二芯片虚焊盘DPb1连接至第三芯片选择焊盘CE/CSc。在这种情况下，第三芯片选择焊盘CE/CSc可以不通过引线直接连接至第三芯片选择基板焊盘111Sc和封装基板210的所有其他焊盘。第三芯片选择焊盘CE/CSc可以不通过引线连接至第一芯片选择焊盘CE/CSa、第一芯片虚焊盘DPa1和第一芯片激活焊盘APa。此外，第三芯片选择焊盘CE/CSc可以不通过引线连接至第二芯片选择焊盘CE/CSb、第二芯片虚焊盘DPb1和第二芯片激活焊盘APb。
因为第二芯片虚焊盘DPb2与第二半导体芯片220b的内部电路电隔离，第二芯片虚焊盘DPb2不会用于将电信号从外部设备传输至第二半导体芯片220b。因此，第二芯片虚焊盘DPb不会连接至任意引线，并且可以电隔离。同样地，因为第三芯片虚焊盘DPc1和第三芯片虚焊盘DPc2与第三半导体芯片220c的内部电路电隔离，因此第三芯片虚焊盘DPc1和第三芯片虚焊盘DPc2不用于将电信号从外部设备传输至第三半导体芯片220c。因此，第三芯片虚焊盘DPc1和DPc2可以不连接至任意引线，并且可以电学隔离。
沿第一半导体芯片220a的第二边S2形成的第一芯片选择焊盘CE/CSa和第一芯片虚焊盘DPa1和DPa2连续地布置。也就是说，其他焊盘不会插入在第一芯片选择焊盘CE/CSa和第一芯片虚焊盘DPa1之间以及第一芯片虚焊盘DPa1和第一芯片虚焊盘DPa2之间。相对于第一边S1和第二边S2相交的顶点，第一芯片虚焊盘DPa1和DPa2设置在第一芯片选择焊盘CE/CSa的后面。第一芯片虚焊盘DPa1和DPa2的位置可以用于防止第二选择引线SW2和第三芯片选择引线S2与第二芯片引线W2和第三芯片引线W3之间的交叉。
如上所述，因为第一半导体芯片220a和第二半导体芯片220b是相同类型的半导体芯片，因此第二半导体芯片220b的第二芯片虚焊盘DPb1和DPb2与第三半导体芯片220c的第三芯片虚焊盘DPc1和DPc2之间的位置关系可以类似地应用于第一芯片虚焊盘DPa1和DPa2。
尽管图6示出了以下示例，其中引线用作封装基板210和第一半导体芯片220a之间、第一半导体芯片220a和第二半导体芯片220b之间以及第二半导体芯片220b和第三半导体芯片220c之间的连接部件，本发明构思不局限于此。连接部件可以构成在封装基板210的顶面的一部分和第一至第三半导体芯片220a、220b和220c的侧面的一部分和顶面的一部分上直接形成的连接结构，或者可以构成其间插入的绝缘层上直接形成的连接结构。
图7和图8分别是根据本发明构思的半导体封装300另一个示例的平面图和截面图。半导体封装300与图1至图4D的半导体封装100类似，不同之处在于第三半导体芯片120d和第四半导体芯片120e的配对堆叠在第一半导体芯片120a和第二半导体芯片120b的配对上，并且第三半导体芯片120d和第四半导体芯片120e的配对电连接至与第一半导体芯片120a和第二半导体芯片120b的配对的相连的基板焊盘不同的基板焊盘112、111Sd和111Se。
参考图7和图8，半导体封装300可以包括顺序地堆叠在封装基板310上面的第一半导体芯片120a、第二半导体芯片120b、第三半导体芯片120d和第四半导体芯片120e。第一至第四半导体芯片120a、120b、120d和120e可以是相同类型的半导体芯片。也就是说，如在第一半导体芯片120a和第二半导体芯片120b中，第三半导体芯片120d可以包括沿第一边U1和第二边U2布置成L形状的第三芯片焊盘CE/CSd、DPd和APd，并且焊盘可以不布置在包括分别面对第一边U1和第二边U2的第三边U3和第四边U4在内的外围区域。也就是说，第四半导体芯片120e也可以包括沿第一边V1和第二边V2布置成L形状的第四芯片焊盘CE/CSe、DPe和APe，并且焊盘可以不布置在包括分别面对第一边V1和第二边V2的第三边V3和第四边V4在内的外围区域。
第一半导体芯片120a和第二半导体芯片120b的堆叠结构与参考图1至图4D描述的堆叠结构相同。也就是说，第二半导体芯1220b可以设置在第一半导体芯片120a上，以便不会与第一半导体芯片120a的L形状的焊盘布置重叠。在这种情况下，第二半导体芯片120b设置为使得将第二半导体芯片120b的第一边T1和第二边T2设置在第一半导体芯片120a上，第一边T1与第二方向(X方向)平行，并且第二边T2与第一方向(Y方向)平行。第一半导体芯片120a和第二半导体芯片120b的配对可以电连接至封装基板310的第一基板焊盘111、111Sa和111Sb。
第三半导体芯片120d可以设置在第一半导体芯片120a和第二半导体芯片120b的堆叠结构上。第三半导体芯片120d可以设置在第二半导体芯片120b上，以便不会与第二半导体芯片120b的L形状的焊盘布置重叠。在这种情况下，第三半导体芯片120d设置为使得将第三边U3和第四边U4设置在第二半导体芯片120b上，第三边U3与第二方向(X方向)平行，并且第四边U4与第一方向(Y方向)平行。因此，尽管第一至第三半导体芯片120a、120b和120d设置为形成如图6的半导体封装200中的L形状的台阶结构，但是第三芯片焊盘CE/CSd、DPd和APd可以位置与第一芯片焊盘CE/CSa、DPa和APa以及第二芯片焊盘CE/CSb、DPb和APb相对。因此，第三半导体芯片120d可以电连接至与第一半导体芯片120a和第二半导体芯片120b相连的基板焊盘不同的基板焊盘112、111Sd和111Se。
第四半导体芯片120e设置在第三半导体芯片120d上。第三半导体芯片120d和第四半导体芯片120e的堆叠结构可以与第一半导体芯片120a和第二半导体芯片120b的堆叠结构相同。也就是说，第四半导体芯片120e可以设置在第三半导体芯片120d上，以便不会与第三半导体芯片120d的L形状的焊盘布置重叠。在这种情况下，第四半导体芯片120e设置为使得将第一边V1和第二边V2设置在第三半导体芯片120d上，第一边V1与第二方向(X方向)平行，并且第二边T2与第一方向(Y方向)平行。因此，第四半导体芯片120e可以沿第三方向(Z方向)与第二半导体芯片120b的L形状的焊盘布置重叠。第三半导体芯片120d和第四半导体芯片120e的配对可以通过封装基板310的第二有源基板焊盘112来接收相同的电信号。
因为第一至第四半导体芯片120a、120b、120d和120e设置为彼此不垂直地对准，因此插入到第一至第四半导体芯片120a、120b、120d和120e之间的第一至第三粘附部件121b、121d和121e不必相对较厚以容纳导电连接结构。因此，半导体封装300相对简单并且制造成本不昂贵。
此外，因为第一半导体芯片120a和第二半导体芯片120b的配对和第三半导体芯片120d和第四半导体芯片120e的配对通过第一有源基板焊盘111和第二有源基板焊盘112共享电信号，因此可以解决在多个半导体芯片共享电信号时发生的可靠性劣化的问题。
封装基板310可以包括位于与第一半导体芯片120a以及第二半导体芯片120b的第一边S1和T1和第二边S2和T2相邻的外围区域中的第一L形状的基板焊盘111、111Sa和111Sb，以与第一半导体芯片120a和第二半导体芯片120b的L形状的焊盘布置相对应。同样，封装基板310可以包括位于与第三半导体芯片120d以及第四半导体芯片120e的第一边U1和V1和第二边u2和V2相邻的外围区域中的第二L形状的基板焊盘112、111Sd和111Se，以与第三半导体芯片120D和第四半导体芯片120e的L形状的焊盘布置相对应。因此，第一L形状的基板焊盘111、111Sa和111Sb和第二L形状的基板焊盘112、111Sd和111Se可以共同具有包围第一至第四半导体芯片120a、120b、120c和120d的堆叠结构的四条边的四边形基板焊盘布置。
第三芯片焊盘CE/CSd、DPd和APd可以包括第三芯片选择焊盘CE/CSd、第三芯片虚焊盘DPd和第三芯片激活焊盘APd。第三芯片选择焊盘CE/CSd可以传输用于激活/选择第三半导体芯片120d的芯片使能信号/芯片选择信号，并且第三芯片激活焊盘APd可以传输各种电信号。第一芯片虚焊盘DPd与第三半导体芯片120d的内部电路电隔离。第三芯片虚焊盘DPd可以设置为紧邻第三芯片选择焊盘CE/CSd，并且可以定位为相对于第一边U1和第二边U2相交的顶点在第三芯片选择焊盘CE/CSd的后面。
同样地，第四芯片焊盘CE/CSe、DPe和APe可以包括第四芯片选择焊盘CE/CSe、第四芯片虚焊盘DPe和第四芯片激活焊盘APe。第四芯片选择焊盘CE/CSe可以传输用于激活/选择第四半导体芯片120e的芯片使能信号/芯片选择信号，并且第四芯片激活焊盘APe可以传输各种电信号。第四芯片虚焊盘DPe与第四半导体芯片120e的内部电路电隔离。第四芯片虚焊盘DPe可以设置为紧邻第四芯片选择焊盘CE/CSe，并且可以定位为相对于第一边V1和第二边V2相交的顶点在第四芯片选择焊盘CE/CSe的后面。
尽管图7和图8示出了以下示例：引线用作封装基板310和第一半导体芯片120a之间、第一半导体芯片120a和第二半导体芯片120b之间、封装基板310和第三半导体芯片120d之间以及第三半导体芯片120d和第四半导体芯片120e之间的连接部件。然而是本发明构思不局限于此。连接部件可以构成在封装基板310的顶面的一部分和第一至第四半导体芯片120a、120b、120d和120e的侧面的一部分和顶面的一部分上直接形成的连接结构，或者可以构成在其间插入的绝缘层上直接形成的连接结构。
图9和图10分别是根据本发明构思的半导体封装400的示例的平面图和截面图。半导体封装400与图1至图4D的半导体封装100类似，不同之处在于：封装基板110和第一半导体芯片120a之间以及第一半导体芯片120a和第二半导体芯片120b之间的连接部件不是引线。
参考图9和图10，封装基板110和第一半导体芯片120a之间以及第一半导体芯片120a和第二半导体芯片120b之间的连接部件可以构成在第一半导体芯片120a和第二半导体芯片120b的侧面的一部分和顶面的一部分上直接形成的连接结构，或者可以构成在侧面/顶面和连接结构之间插入的绝缘层421上直接形成的连接结构。也就是说，在除了基板焊盘111、111Sa和111Sb、第一芯片焊盘CE/CSa、DPa和APa以及第二芯片焊盘CE/CSb、DPb和APb之外的区域中，连接结构可以与封装基板110以及第一半导体芯片120a和第二半导体芯片120b电绝缘。
因为连接结构不会沿其纵向从第二半导体芯片120b向上延伸，因此由连接结构提供的电信号的导电路径相对较短。所述连接结构可以包括导电聚合物或导电墨水，并且可以通过滴涂方法等形成。
第一半导体芯片120a的第一芯片选择焊盘CE/CSa(即第一芯片焊盘CE/CSa)和封装基板110的第一芯片选择基板焊盘111Sa(即基板焊盘111Sa)可以通过第一芯片选择部件(例如第一芯片选择结构SB1)彼此电连接。第一芯片选择结构SB1可以覆盖封装基板110的顶面的至少一部分以及第一半导体芯片120a的侧面的至少一部分和顶面的至少一部分。在这种情况下，绝缘层421可以至少设置于封装基板110的顶面的部分上以及在焊盘111Sa和CE/Csa之间的第一半导体芯片120a的侧面的部分和顶面的部分上，这些部分另外与第一芯片选择结构SB1接触。在图9中，为了便于解释没有示出绝缘层421。
第二半导体芯片120b的芯片选择焊盘CE/CSb(即第二芯片焊盘CE/CSb)和封装基板110的芯片选择基板焊盘111Sb(即第二基板焊盘111Sb)可以通过第二芯片选择部件(例如第二芯片选择结构SB2)彼此电连接。第二芯片选择结构SB2可以包括第一辅助连接部件(例如第一辅助结构aB1)和第二辅助连接部件(例如第二辅助结构aB2)。第一辅助结构aB1和第二辅助结构aB2可以是整体的。
第一辅助结构aB1可以将封装基板110的第二芯片选择基板焊盘111Sb电连接至第一半导体芯片120a的芯片虚焊盘DPa(即第一芯片焊盘DPa)。第一辅助结构aB1可以覆盖封装基板110的顶面的至少一部分以及第一半导体芯片120a的侧面的至少一部分和顶面的至少一部分。在这种情况下，绝缘层421可以至少设置于封装基板110的顶面的部分上以及焊盘11Sb和DpA之间的第一半导体芯片120a的侧面的和顶面的部分上，这些部分另外与第一辅助结构aB1接触。
第二辅助结构aBb可以将第一半导体芯片120a的第一芯片虚焊盘DPa电连接至第二半导体芯片120b的第二芯片选择焊盘CE/CSb。第二辅助结构aB2可以覆盖第一半导体芯片120a的一部分以及第二半导体芯片120b的侧面的部分和顶面的部分。在这种情况下，绝缘层421可以至少设置于第一半导体芯片120a的顶面的部分上以及焊盘Dpa和CE/CSb之间的第二半导体芯片120b的侧面和顶面的另外与第二辅助结构aB2接触的那部分上。
封装基板110的有源基板焊盘111和第一半导体芯片120a的芯片激活焊盘APa(即第一芯片焊盘APa)可以通过第一芯片连接部件(例如第一芯片连接结构B1)彼此相连。第一半导体芯片120a的第一芯片激活焊盘APa和第二半导体芯片120b的芯片激活焊盘APb(即，第二芯片焊盘APb)可以通过第二芯片连接部件(例如第二芯片连接结构B2)彼此相连。
尽管图10示出了其中绝缘层421形成于第一半导体芯片120a的外表面和第二半导体芯片120b的外表面的仅一部分上的示例，但是本发明构思不局限于此。绝缘层421可以形成为覆盖第一半导体芯片120a和第二半导体芯片120b的其余外表面。
图11A至图11D是示出了根据本发明构思的制造半导体封装的方法的截面图。首先，如上参考图2所述，可以提供相同类型的第一半导体芯片120a和第二半导体芯片120b。这里如上所述，术语“相同类型”指的是具有相同物理特性(焊盘的尺寸、个数和布置等等)和功能(例如存储器)的芯片。芯片120a和120b可以是相同的。
参考图2和图11A，第一粘附部件121a可以形成于第一半导体芯片120a的底面上，并且第一半导体芯片120a可以安装在封装基板110上。然而，可以通过半导体芯片的个别化工艺在晶片层面上将第一粘附部件121a预先附着至第一半导体芯片120a的底面上。
参考图2和图11B，第二粘附部件121b可以形成于第二半导体芯片120a的底面上，并且第二半导体芯片120a可以设置在第一半导体芯片120上沿X方向和Y方向偏移以便与第一半导体芯片120的L形状的焊盘布置不重叠。也就是说，第二半导体芯片120b的第一边T1和第二边T2可以每一个均部分地设置于第一半导体芯片120a上，并且可以设置为分别与第一半导体芯片120a的第一边S1和第二边S2平行。因此，第二粘附部件121b可以较薄，因为它不必容纳与第一半导体芯片120a的焊盘相连的引线的垂直尺寸。
参考图2和图11C，可以通过固化工艺来固化第一粘附部件121a和第二粘附部件121b。
传统的观念在于在制造具有半导体芯片堆叠的这些类型的半导体封装的方法中，必须在将上部半导体芯片安装在下部芯片之前执行用于下部半导体芯片的引线接合工艺。因此，需要多次执行固化工艺，从而使半导体封装的制造工艺复杂化。然而根据本发明构思，可以通过使用第一粘附部件121a和第二粘附部件121b将第一半导体芯片120a和第二半导体芯片120b顺序地安装在封装基板110上、通过单一固化工艺来固化粘附部件121a和第二粘附部件121b、然后执行引线接合，来制造半导体封装。因此，半导体封装的制造相对简单，并且因此所述方法较为有效，并且可以使用具有高生产率和低成本的方法来生产所述半导体封装。
参考图2和图11D，第一芯片选择引线SW1、第一辅助引线aW1和第一引线W1可以形成为将封装基板110连接至第一半导体芯片120a。例如，通过使用引线接合方法，第一辅助引线aW1的一端可以连接至第二芯片选择基板焊盘111Sb，并且另一端可以连接至第一芯片虚焊盘DPa。
第二辅助引线aW2和第二引线W2可以形成为将第一半导体芯片120a连接至第二半导体芯片120b。例如，通过使用引线接合方法，第二辅助引线aW2一端可以连接至第一芯片虚焊盘DPa，并且另一端可以连接至第二芯片选择焊盘CE/CSb。
在这种情况下，封装基板110和第一半导体芯片120a之间的引线以及第一半导体芯片120a和第二半导体芯片120b之间的引线可以同时形成，或者可以按照任意顺序形成。
接下来尽管未示出，铸模部件可以形成为覆盖第一半导体芯片120a和第二半导体芯片120b以及引线SW1、aW1、aW2、W1和W2。铸模部件可以包括环氧树脂铸模化合物(EMC)或绝缘树脂。
在图11A至图11D示出了已经制造图1至图4D的半导体封装100的方法。然而清楚地是可以根据本发明构思来执行与图11A至图11D类似的制造方法，来制造半导体封装100’、200、300和400的任一个。
可以在提供各自包括两个选择焊盘和两个虚焊盘的第一半导体芯片120a’和120b’之后，通过图11A至图11D的制造方法来制造图5的半导体封装100’。
可以在第二半导体芯片220b安装到第一半导体芯片220a上之后，经由附着至底面上的粘附部件将第三半导体芯片220c安装到第二半导体芯片220b上，然后执行图11C的固化工艺和图11D的引线形成工艺来制造图6的半导体封装200。
可以在将第二半导体芯片120b安装到第一半导体芯片120a上之后，经由附着至底面上的粘附部件将第三半导体芯片120d和第四半导体芯片120e安装到第二半导体芯片120b上，然后执行图11C的固化工艺和图11D的引线形成工艺来制造图7和图8的半导体封装300。
在制造图9和图10的半导体封装400时，在根据图11A至图11C的工艺将第一半导体芯片120a和第二半导体芯片120b安装到封装基板110上之后，绝缘层421可以形成于得到的结构上。可以通过聚对二甲苯涂覆工艺来形成绝缘层421，但是不局限于此。绝缘层421可以形成为防止从封装基板110以及第一半导体芯片120a和第二半导体芯片120b的电流泄露。
随后，可以去除涂层(例如，聚对二甲苯)的一部分，使得剩余部分是暴露封装基板110的基板焊盘111、111Sa和111Sb的顶面、第一半导体芯片120a的第一芯片焊盘CE/CSa、DPa和APa的表面以及第二半导体芯片120b的第二芯片焊盘CE/cb、DPb和APb的顶面的绝缘层421。在这种情况下，可以使用激光消融技术来选择性地去除一部分涂层，但是本发明构思不局限于此。
接下来参考图9和图10，可以通过滴涂方法等来形成包括第一辅助结构aB1在内的第一芯片选择结构SB1、包括第二辅助结构aB2在内的第二芯片选择结构SB2以及包括导电材料在内的第一芯片连接结构B1和第二芯片连接结构B2。在这种情况下，第一芯片连接结构B1和第二芯片连接结构B2可以包括导电聚合物或导电墨水，但是不局限于此。
图12是示出了根据上述示例的任一个的包括半导体封装的系统1000的框图。
参考图12，系统1000可以包括控制器1010、输入/输出设备1020、存储器设备1030和接口1040。系统1000可以是移动系统或者发射或接收信息的其他系统。移动系统的示例可以包括个人数字助理(PDA)、便携式计算机、web平板电脑、无线电话、移动电话、数字音乐播放器或存储卡。控制器1010用于控制系统1000中的执行程序，并且可以是微处理器、数字信号处理器、微控制器等。输入/输出设备1020可以用于输入或输出系统1000或的数据。系统1000可以通过使用输入/输出设备1020连接到外部设备，例如个人计算机或网络，并可以与外部设备交换数据。输入/输出设备1020可以是例如键区、键盘或显示器。
存储器设备1030可以存储用于控制器1010的操作的代码和/或数据，或者可以存储控制器1010处理的数据。存储器设备1030包括根据上述示例的任一个的半导体封装。例如，存储器设备1030可以包括在图1至图10中说明的半导体封装100、100’、200、300和400的至少一个。
接口1040可以提供系统1000与另一个外部设备之间的数据传输路径。控制器1010、输入/输出设备1020、存储器设备1030和接口1040可以经由总线1050彼此通信。系统1000可以用于移动电话、MP3播放器、导航系统、便携式多媒体播放器(PMP)、固态盘(SSD)或家用电器中。
尽管已经参照本发明构思的示例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体封装，包括：
封装基板，其上表面处包括导电端子；
堆叠在所述封装基板的上表面上的下部半导体芯片和上部半导体芯片，所述上部半导体芯片设置在所述下部半导体芯片上，其中所述下部半导体芯片和所述上部半导体芯片中的每一个具有包括第一边在内的上表面，所述下部半导体芯片包括：专用于将芯片选择信号传输至下部半导体芯片的内部电路的芯片选择焊盘；以及与下部半导体芯片的内部电路电隔离的芯片虚焊盘，所述芯片选择焊盘和所述芯片虚焊盘沿所述下部半导体芯片的上表面的第一边连续地设置在焊盘布置中，并且所述上部半导体芯片包括：专用于将芯片选择信号传输至所述上部半导体芯片的内部电路的芯片选择焊盘；以及与所述上部半导体芯片的内部电路电隔离的芯片虚焊盘，所述芯片选择焊盘和所述芯片虚焊盘沿所述上部半导体芯片的上表面的第一边设置在焊盘布置中；
下部芯片选择部件，将所述封装基板电连接至所述下部半导体芯片的芯片选择焊盘；以及
上部芯片选择部件，包括第一辅助连接器和第二辅助连接器，所述第一辅助连接器将所述封装基板电连接至所述下部半导体芯片的芯片虚焊盘，所述第二辅助连接器将所述下部半导体芯片的芯片虚焊盘电连接至所述上部半导体芯片的芯片选择焊盘。
2.根据权利要求1所述的半导体封装，其中所述下部半导体芯片和所述上部半导体芯片中的每一个的上表面具有与所述第一边相交的第二边，
包括芯片选择焊盘和芯片虚焊盘的所述下部半导体芯片和所述上部半导体芯片的上表面处的所有导电焊盘分别仅沿所述下部半导体芯片和所述上部半导体芯片的第一边和第二边设置，使得所述下部半导体芯片和所述上部半导体芯片的焊盘布置设置成L形状。
3.根据权利要求2所述的半导体封装，其中所述上部半导体芯片的第一边和第二边在所述下部半导体芯片上延伸，使得所述上部半导体芯片与所述下部半导体芯片的L形状的焊盘布置不重叠，并且
所述上部半导体芯片的第一边和第二边分别与所述下部半导体芯片的第一边和第二边间隔开。
4.根据权利要求1所述的半导体封装，其中所述第一辅助连接器是引线，并且所述第二辅助连接器是引线。
5.根据权利要求1所述的半导体封装，其中所述第一辅助连接器覆盖所述第一半导体芯片的侧面的一部分和顶面的一部分，所述第二辅助连接器覆盖所述第二半导体芯片的侧面的一部分和顶面的一部分，并且所述第一辅助连接器和所述第二辅助连接器是整体的。
6.根据权利要求1所述的半导体封装，其中所述下部半导体芯片和所述上部半导体芯片的上表面处的导电焊盘包括：多个有源焊盘，专用于传输用于分别驱动所述下部半导体芯片和所述上部半导体芯片的信号，并且还包括：将所述下部半导体芯片的有源焊盘中的每一个电连接至所述封装基板的相应第一芯片连接部件和将所述上部半导体芯片的多个有源焊盘中的每一个电连接至所述下部半导体芯片的有源焊盘中的相应有源焊盘的相应第二芯片连接部件。
7.根据权利要求1所述的半导体封装，还包括：插入在所述上部半导体芯片和所述下部半导体芯片之间的粘合剂，并且所述粘合剂的厚度小于从所述下部半导体芯片的顶面至所述下部芯片选择部件的最高点之间的高度。
8.根据权利要求1所述的半导体封装，其中所述下部半导体芯片的上表面处的芯片虚焊盘的个数等于或大于在所述封装中所述下部半导体芯片上堆叠的半导体芯片的个数。
9.根据权利要求1所述的半导体封装，其中所述下部半导体芯片和所述上部半导体芯片中的每一个的上表面具有在顶点处与所述第一边相交的第二边，并且
所述下部半导体芯片和所述上部半导体芯片中的每一个相应半导体芯片的芯片虚焊盘相对于所述顶点位于所述芯片选择焊盘后面。
10.根据权利要求1所述的半导体封装，其中所述上部半导体芯片的芯片虚焊盘与所述封装的外部电隔离。
11.根据权利要求1所述的半导体封装，其中用于分别将所述下部半导体芯片的上表面处的导电焊盘直接电连接至所述封装基板的导电连接部件的个数大于与所述上部半导体芯片的上表面处的导电焊盘直接连接的导电连接部件的个数。
12.一种半导体封装，包括：
封装基板；
堆叠在所述封装基板上的第一、第二和第三半导体芯片，其中所述第一、第二和第三半导体芯片是相同类型的，并且所述第一、第二和第三半导体芯片中的每一个具有导电焊盘布置，所述导电焊盘布置包括：芯片选择焊盘，专用于将芯片选择信号传输至该半导体芯片的内部电路；以及与该半导体芯片的内部电路电隔离的第一和第二芯片虚焊盘，所述芯片选择焊盘和所述芯片虚焊盘与所述半导体芯片的第一边相邻地连续设置在所述布置中；
第一芯片选择部件，将所述第一半导体芯片的芯片选择焊盘连接至所述封装基板；
第二芯片选择部件，包括第一辅助连接器和第二辅助连接器，所述第一辅助连接器将所述第一半导体芯片的第一芯片虚焊盘连接至所述封装基板，所述第二辅助连接器将所述第二半导体芯片的芯片选择焊盘连接至所述第一半导体芯片的芯片虚焊盘；以及
第三芯片选择部件，包括第三辅助连接器、第四辅助连接器和第五辅助连接器，所述第三辅助连接器将所述第一半导体芯片的第二芯片虚焊盘连接至所述封装基板，所述第四辅助连接器将所述第二半导体芯片的第一芯片虚焊盘连接至所述第一半导体芯片的第二芯片虚焊盘，所述第五辅助连接器将所述第三半导体芯片的芯片选择焊盘连接至所述第二半导体芯片的第一芯片虚焊盘。
13.根据权利要求12所述的半导体封装，其中所述第二半导体芯片的第二芯片虚焊盘和所述第三半导体芯片的第二芯片虚焊盘不连接至导电连接部件。
14.根据权利要求12所述的半导体封装，其中所述第一、第二和第三半导体芯片中的每一个具有在芯片的角处与芯片的第一边相交的第二边，
所述第一、第二和第三半导体芯片中的每一个的导电焊盘布置是L形状的，以及
所述第一、第二和第三半导体芯片中的每一个的L形状导电焊盘布置设置为与该芯片的第一边和第二边相邻。
15.一种半导体封装，包括：
封装基板；以及
顺序地堆叠在所述封装基板上的第一至第三半导体芯片，其中所述第一至第三半导体芯片是相同类型的，并且所述第一至第三半导体芯片中的每一个具有四边形形状，所述四边形形状沿顺时针方向具有第一至第四边，并且包括L形状的焊盘布置，在所述L形状的焊盘布置中沿所述第一边和所述第二边布置多个焊盘，
其中所述第二半导体芯片的第一边和第二边在所述第一半导体芯片上，使得所述第二半导体芯片与所述第一半导体芯片的L形状的焊盘布置不重叠，其中所述第二半导体芯片的第一边和第二边分别与所述第一半导体芯片的第一边和第二边间隔开，并且
所述第三半导体芯片的第三边和第四边在所述第二半导体芯片上，使得所述第三半导体芯片与所述第二半导体芯片的L形状的焊盘布置不重叠，其中所述第三半导体芯片的第三边和第四边分别与所述第二半导体芯片的第一边和第二边间隔开。
16.根据权利要求15所述的半导体封装，其中所述封装基板包括四边形基板焊盘布置，所述四边形基板焊盘布置包括沿所述第一半导体芯片的第一边和第二边形成的第一L形状的基板焊盘布置和沿所述第三半导体芯片的第一边和第二边形成的第二L形状的基板焊盘布置。
17.根据权利要求15所述的半导体封装，还包括在所述第三半导体芯片上堆叠的第四半导体芯片，其中所述第四半导体芯片具有与所述第一至第三半导体芯片的类型相同的类型，并且所述第四半导体芯片具有四边形形状并且包括L形状的焊盘布置，所述四边形形状沿顺时针方向具有第一至第四边，在所述L形状的焊盘布置中沿所述第四半导体芯片的第一边和第二边布置多个焊盘，
其中所述第四半导体芯片的第一边和第二边在所述第三半导体芯片上，使得所述第四半导体芯片与所述第三半导体芯片的L形状的焊盘布置不重叠，其中所述第四半导体芯片的第一边和第二边分别与所述第三半导体芯片的第一边和第二边间隔开。
18.根据权利要求15所述的半导体封装，其中所述L形状的焊盘布置具有以下结构：连续地布置用于将芯片选择信号传输至半导体芯片的内部电路的芯片选择焊盘和与半导体芯片的内部电路电隔离的芯片虚焊盘。
19.根据权利要求18所述的半导体封装，还包括：
第一芯片选择部件，将所述第一半导体芯片的芯片选择焊盘连接至所述封装基板的第一芯片选择基板焊盘；
第二芯片选择部件，包括第一辅助连接器和第二辅助连接器，所述第一辅助连接器将所述第一半导体芯片的芯片虚焊盘电连接至所述封装基板的第二芯片选择基板焊盘，所述第二辅助连接器将所述第二半导体芯片的芯片选择焊盘连接至所述第一半导体芯片的芯片虚焊盘；以及
第三芯片选择部件，将所述第三半导体芯片的芯片选择焊盘连接至所述封装基板的第三芯片选择基板焊盘。
20.根据权利要求19所述的半导体封装，还包括第四芯片选择部件，包括第三辅助连接器和第四辅助连接器，所述第三辅助连接器将所述第三半导体芯片的芯片虚焊盘连接至所述封装基板的第四芯片选择基板焊盘，所述第四辅助连接器将所述第四半导体芯片的芯片选择焊盘连接至所述第三半导体芯片的芯片虚焊盘。
CN201711051915.5A 2016-11-22 2017-10-30 半导体封装及其制造方法 Active CN108091643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160156055A KR102579877B1 (ko) 2016-11-22 2016-11-22 반도체 패키지 및 그 제조 방법
KR10-2016-0156055 2016-11-22

Publications (2)

Publication Number Publication Date
CN108091643A true CN108091643A (zh) 2018-05-29
CN108091643B CN108091643B (zh) 2022-11-29

Family

ID=62147243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711051915.5A Active CN108091643B (zh) 2016-11-22 2017-10-30 半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US10283486B2 (zh)
KR (1) KR102579877B1 (zh)
CN (1) CN108091643B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018094A (zh) * 2019-05-28 2020-12-01 爱思开海力士有限公司 包括互连结构的层叠封装
CN112466835A (zh) * 2019-09-06 2021-03-09 爱思开海力士有限公司 半导体封装及其制造方法
CN112614816A (zh) * 2019-10-04 2021-04-06 爱思开海力士有限公司 使用引线的半导体装置和层叠半导体封装
CN112908970A (zh) * 2019-12-03 2021-06-04 铠侠股份有限公司 半导体存储装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
US11114413B2 (en) * 2019-06-27 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Stacking structure, package structure and method of fabricating the same
JP2021141252A (ja) * 2020-03-06 2021-09-16 キオクシア株式会社 半導体装置およびその製造方法
TWI738434B (zh) * 2020-07-24 2021-09-01 禾瑞亞科技股份有限公司 多晶片封裝製程方法
TWI771718B (zh) * 2020-07-24 2022-07-21 禾瑞亞科技股份有限公司 多晶片封裝結構
KR20240001818A (ko) * 2022-06-28 2024-01-04 (주)엠아이디 우주용 메모리 부품 적층 패키징 방법 및 이를 통해 제조된 우주용 메모리 부품 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076690A1 (en) * 2004-09-27 2006-04-13 Formfactor, Inc. Stacked Die Module
US20080303131A1 (en) * 2007-06-11 2008-12-11 Vertical Circuits, Inc. Electrically interconnected stacked die assemblies
US20120056178A1 (en) * 2010-09-06 2012-03-08 Samsung Electronics Co., Ltd. Multi-chip packages
US20140175660A1 (en) * 2012-12-20 2014-06-26 SK Hynix Inc. Stack packages having token ring loops
CN104795386A (zh) * 2014-01-16 2015-07-22 三星电子株式会社 包括阶梯式堆叠的芯片的半导体封装件
CN105006451A (zh) * 2014-04-18 2015-10-28 爱思开海力士有限公司 半导体堆叠封装

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605875B2 (en) 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP2004221215A (ja) 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
KR100498488B1 (ko) 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US7173340B2 (en) 2004-02-25 2007-02-06 Texas Instruments Incorporated Daisy chaining of serial I/O interface on stacking devices
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
JP4921937B2 (ja) 2006-11-24 2012-04-25 株式会社東芝 半導体集積回路
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
JP5763924B2 (ja) * 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5579879B2 (ja) * 2010-03-18 2014-08-27 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッド オフセットダイスタッキングを用いたマルチチップパッケージ
KR20110124063A (ko) 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101909203B1 (ko) 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
KR101994930B1 (ko) 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076690A1 (en) * 2004-09-27 2006-04-13 Formfactor, Inc. Stacked Die Module
US20080303131A1 (en) * 2007-06-11 2008-12-11 Vertical Circuits, Inc. Electrically interconnected stacked die assemblies
US20120056178A1 (en) * 2010-09-06 2012-03-08 Samsung Electronics Co., Ltd. Multi-chip packages
US20140175660A1 (en) * 2012-12-20 2014-06-26 SK Hynix Inc. Stack packages having token ring loops
CN104795386A (zh) * 2014-01-16 2015-07-22 三星电子株式会社 包括阶梯式堆叠的芯片的半导体封装件
CN105006451A (zh) * 2014-04-18 2015-10-28 爱思开海力士有限公司 半导体堆叠封装

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018094A (zh) * 2019-05-28 2020-12-01 爱思开海力士有限公司 包括互连结构的层叠封装
CN112018094B (zh) * 2019-05-28 2024-05-07 爱思开海力士有限公司 包括互连结构的层叠封装
CN112466835A (zh) * 2019-09-06 2021-03-09 爱思开海力士有限公司 半导体封装及其制造方法
CN112466835B (zh) * 2019-09-06 2024-01-26 爱思开海力士有限公司 半导体封装及其制造方法
CN112614816A (zh) * 2019-10-04 2021-04-06 爱思开海力士有限公司 使用引线的半导体装置和层叠半导体封装
CN112908970A (zh) * 2019-12-03 2021-06-04 铠侠股份有限公司 半导体存储装置
CN112908970B (zh) * 2019-12-03 2024-05-28 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
KR102579877B1 (ko) 2023-09-18
US10283486B2 (en) 2019-05-07
CN108091643B (zh) 2022-11-29
US20180145053A1 (en) 2018-05-24
KR20180057427A (ko) 2018-05-30

Similar Documents

Publication Publication Date Title
CN108091643A (zh) 半导体封装及其制造方法
CN110875296B (zh) 包括桥式晶片的层叠封装
CN104167406B (zh) 半导体封装件
US10804209B2 (en) Semiconductor packages including a supporting block supporting an upper chip stack
CN202758883U (zh) 堆叠的半导体器件组件
US8791554B2 (en) Substrates for semiconductor devices including internal shielding structures and semiconductor devices including the substrates
CN104952840B (zh) 薄的堆叠封装
CN101866915B (zh) 集成电路装置及其操作方法、存储器存储装置及电子系统
US20100314740A1 (en) Semiconductor package, stack module, card, and electronic system
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
CN103187376A (zh) 具有再分布结构的集成电路封装件
CN108155174A (zh) 包括堆叠芯片的半导体存储器件及具有其的存储模块
US9202796B2 (en) Semiconductor package including stacked chips and a redistribution layer (RDL) structure
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
US11217564B2 (en) Stack packages with interposer bridge
US9679853B2 (en) Package-on-package type package including integrated circuit devices and associated passive components on different levels
KR20150046822A (ko) 반도체 패키지 및 이의 제조 방법
US20200402959A1 (en) Stacked semiconductor package having an interposer
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
CN110379798B (zh) 芯片层叠封装
CN106898603A (zh) 高速半导体模块
US20120068350A1 (en) Semiconductor packages, electronic devices and electronic systems employing the same
KR20100004790A (ko) 반도체 패키지
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant