CN107924693B - 多区块系统中的可编程的片上端接定时 - Google Patents

多区块系统中的可编程的片上端接定时 Download PDF

Info

Publication number
CN107924693B
CN107924693B CN201680049472.3A CN201680049472A CN107924693B CN 107924693 B CN107924693 B CN 107924693B CN 201680049472 A CN201680049472 A CN 201680049472A CN 107924693 B CN107924693 B CN 107924693B
Authority
CN
China
Prior art keywords
odt
memory
latency
timing
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680049472.3A
Other languages
English (en)
Other versions
CN107924693A (zh
Inventor
K·贝恩斯
A·科斯京斯基
N·博能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924693A publication Critical patent/CN107924693A/zh
Application granted granted Critical
Publication of CN107924693B publication Critical patent/CN107924693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

片上端接(ODT)控制实现可编程ODT延迟设置。存储器设备可以经由由被组织成存储器区块(rank of memory)的多个存储器设备共享的一个或多个总线耦合到相关联的存储器控制器。存储器控制器针对目标区块生成存储器存取命令。响应于该命令，存储器设备可以基于是在目标区块还是非目标区块中并且基于存取命令包括读取还是写入，而选择性地占用ODT以用于存储器存取操作。存储器设备可以根据可编程ODT延迟设置来占用ODT。可编程ODT延迟设置可以针对读取和写入事务来设置不同的ODT定时值。

Description

多区块系统中的可编程的片上端接定时
技术领域
本发明的实施例总体上涉及存储器设备，并且更具体地涉及动态地选择性地控制用于具有多区块(multi-rank)存储器架构的系统中的存储器存取操作的片上端接(on-dietermination)。
版权公告/许可
本专利文档的公开内容的部分可以包含受到版权保护的材料。版权所有者不反对任何人复制出现在专利和商标局专利文件或记录中的专利文档或专利公开，但在其他方面无论如何保留所有版权权利。版权声明适用于以下所描述的和本文的附图中的所有数据以及以下描述的任何软件：
Figure BDA0001582537320000011
Figure BDA0001582537320000012
2015，英特尔公司，保留所有权利。
背景技术
存储器设备在计算设备中无处不在，以用于存储用于处理器的数据和代码从而执行操作和完成计算设备的功能。即使随着对计算设备的需求在增长，也存在趋向以较小功率运行的较小的计算设备的趋势，尤其是在移动设备中。随着移动计算设备在计算性能方面提高了，它们包括越来越多的存储装置和存储器以满足在设备上执行的越来越多的处理和执行。在移动计算设备中，控制功耗是关键的设计重点。存储器设备和存储器子系统消耗了低功率和其他移动设备中的显著大量的总功率。
附图说明
以下描述包括对具有通过本发明实施例的实现的示例给出的图示的附图的讨论。附图应当通过示例而不是通过限制的方式来理解。如本文中所使用的，对一个或多个“实施例”的引用将被理解为描述被包括在本发明的至少一个实现中的特定特征、结构、和/或特性。因此，出现在本文中的短语，例如“在一个实施例中”或“在替代实施例中”描述了本发明的各种实施例和实现，并且不一定所有都指代相同的实施例。然而，他们也不一定相互排斥。
图1是应用了包括片上端接(ODT)定时控制的ODT的选择性控制的系统的实施例的框图。
图2是利用定时控制来对存储器系统中的存储器设备应用ODT的系统的实施例的框图。
图3A是已知的八管芯封装的实施例的框图。
图3B是安装在其中系统提供选择性片上端接控制的四管芯封装中的存储器设备的实施例的框图。
图3C是其中系统提供选择性片上端接控制的具有菊花链拓扑的存储器系统的实施例的框图。
图4A是用于控制针对存储器存取的片上端接的命令编码的实施例的表示。
图4B是用于控制针对存储器存取的片上端接值的表的实施例的表示。
图4C是用于控制针对存储器存取的片上端接定时的存储器存取命令编码的实施例的表示。
图4D是用于控制针对存储器存取的片上端接定时的表的实施例的表示。
图5A是用于针对写入操作选择性地应用片上端接的过程的实施例的流程图。
图5B是用于针对读取操作选择性地应用片上端接的过程的实施例的流程图。
图5C是用于针对写入操作选择性地占用片上端接的过程的实施例的流程图。
图5D是用于针对读取操作选择性地占用片上端接的过程的实施例的流程图。
图6是其中可以实现片上端接控制的计算系统的实施例的框图。
图7是其中可以实现片上端接控制的移动设备的实施例的框图。
描述了某些细节和实现流程，包括对附图的描述，其可以描绘下面所述的实施例中的一些或所有，以及讨论本文中呈现的发明的概念的其他潜在的实施例或实现。
具体实施方式
当前的存储器子系统可以通过在写入操作期间消除片上端接(ODT)来控制存储器系统功耗。尽管信号质量会由于缺乏ODT而劣化，但是如果存储器设备之间的距离足够小以致信号反射不会显着地影响期望的信号，则这种权衡是可以容忍的。这样的假设在当前的系统中并不总是成立的。尽管存在一些封装解决方案增加了移动设备中的存储器密度同时将设备之间的距离维持得较小，但是这样的解决方案往往更加昂贵且是非标准的。更多的标准封装解决方案是不昂贵的，但随着密度的增加，存储器总线上的存储器设备之间的距离会增加。因此，由于信号反射在标准封装解决方案中没有ODT，存储器设备之间的距离可以导致信号劣化。另外，信号反射可以在非对称封装中增加和/或随着不对称负载而增加。
当前的ODT解决方案使用ODT引脚，这增加了制造成本，并随着增加了引脚计数而消耗更多的空间。存在不使用独立的ODT引脚的一些ODT解决方案，但是这样的解决方案被限于在一个区块中提供端接，例如通过硬编码端接方案。单区块ODT对于多区块存储器系统而言不是一个充分有效的解决方案。
当前的ODT解决方案还提供了针对ODT接通和关断定时的固定值，其是存储器设备从配置设置中导出以用于读取和写入延迟的。当拓扑路由不匹配或者负载不匹配时，使用固定的ODT接通和关断定时可以使信号质量劣化。
如本文所述，片上端接(ODT)控制实现了可编程ODT延迟设置。存储器设备可以经由由组织成存储器区块的多个存储器设备共享的一个或多个总线耦合到相关联的存储器控制器。存储器控制器生成针对目标区块的存储器存取命令。响应于该命令，存储器设备可以基于是在目标区块还是非目标区块中并且基于存取命令包括读取还是写入，而选择性地占用ODT以用于存储器存取操作。存储器设备可以根据可编程ODT延迟设置来占用ODT。可编程ODT延迟设置可以针对读取和写入事务来设置不同的ODT定时值。
存储器区块指代所有接收来自相关联的存储器控制器或类似的控制单元的常用命令并对其作出响应的多个存储器设备或管芯。存储器区块包括并联连接的一个或多个存储器设备。区块中的存储器设备通常共享数据总线、C/A(命令/地址)总线，并且通常共享时钟信号。区块中的独立的设备可以接收专用时钟使能(CKE)、芯片选择(CS)和片上端接(ODT)信号。存储器控制器指代控制对存储器设备的存取的电路和/或设备。
存储器控制器同时将存储器存取命令发送到存储器区块中的一些或所有。存储器控制器可以选择性地触发存储器区块来改变片上端接(ODT)设置，例如占用ODT以用于写入操作、占用ODT以用于读取操作、和/或改变用于读取或写入操作的ODT的值。更具体而言，在一个实施例中，存储器控制器选择性地触发一个或多个非目标区块以占用ODT。存储器设备可以根据一个或多个定时设置来占用ODT，该定时设置控制何时接通和关断ODT。利用可编程ODT定时设置，存储器设备可以只根据需要来占用ODT，通过对ODT的接通和关断进行定时来专门地只在需要时占用ODT。将会理解的是，ODT指代在电源轨和接收机侧的信号线之间的连接阻抗。在一个实施例中，电源轨是VDD或高电压电源。在一个实施例中，存储器设备可以从信号线端接到VSS或地或低电压电源。在一个实施例中，存储器设备可以将信号线端接到VDD和VSS两者。在任何情况下，选择区块中的一个来执行存储器存取命令，该区块可以被称为存储器存取命令的目标。目标区块执行命令，而其他触发的区块维持针对存储器存取操作的改变的ODT设置。被寻址但未被选择作为目标区块的区块可以被称为非目标区块。
一些ODT实现(例如传统的LPDDR4实现)定义了针对ODT接通和关断定时的固定值，其是DRAM或存储器设备从模式寄存器设置中导出的以用于读取和写入延迟。一些ODT实现(例如DDR3、LPDDR3和DDR4)使用特殊的ODT控制信号来控制延迟。利用针对接通和关断定时的固定值，存储器设备的布局的拓扑必须与设备之间的迹线路由以及设备的存取的负载两者完美匹配。本文描述的可编程定时设置或多个设置通过实现ODT定时的编程而允许拓扑中的不匹配。定时中的不匹配可以包括具有不平衡的负载的平衡的拓扑、不平衡的拓扑和/或菊花链拓扑。在一个实施例中，通过提供可编程定时设置允许ODT调节以补偿不平衡的负载。
在一个实施例中，系统经由存储器设备的一个或多个寄存器(例如，模式寄存器)中或单个寄存器的一个或多个存储位置中的可编程延迟值来提供可编程定时设置。在一个实施例中，寄存器可以存储指示用于调整接通或关断的定时的偏移的值。在一个实施例中，存储器控制器可以经由模式寄存器组(MRS)命令或类似机制来对偏移配置进行编程以写入配置设置。在一个实施例中，系统经由存储器存取命令编码来提供可编程定时设置。在一个实施例中，存储器设备可以基于存储器存取命令中的指示，针对一个或多个设置进行配置。因此，存储器控制器可以通过在存储器存取命令内编码来触发ODT定时设置的应用，并且存储器设备将对寄存器或其他配置存储装置进行存取以存取配置设置。
对存储器设备的引用可以应用于不同的存储器类型。存储器设备通常指代易失性存储器技术。易失性存储器是如果到设备的电力被中断则其状态(并因此存储在其上的数据)是不确定的处理器。非易失性存储器指代即使到设备的电力被中断其状态也是确定的存储器。动态易失性存储器需要刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM(动态随机存取存储器)、或一些变型，例如同步DRAM(SDRAM)。如本文中所述的存储器子系统可以与以下多个存储器技术兼容：例如，DDR3(双数据速率版本3，最初由JEDEC(联合电子设备工程委员会)于2007年6月27日发布，当前在发布21)、DDR4(DDR版本4，由JEDEC于2012年9月公布的初始规范)、LPDDR3(低功率DDR版本3，JESD209-3B，由JEDEC于2013年8月发布)、LPDDR4(低功率双数据速率(LPDDR)版本4，JES,209-4，最初由JEDEC于2014年8月发布)、WIO2(宽I/O 2(宽IO 2)，JESD229-2，最初由JEDEC于2014年8月发布)、HBM(高带宽存储器，JESD235，最初由JEDEC于2013年10月发布)、DDR5(DDR版本5，当前由JEDEC讨论中)、LPDDR5(当前由JEDEC讨论中)、HBM2(HMB版本2)，当前有JEDEC讨论中)、和/或其他、以及基于这样的规范的衍生物或扩展的技术。
除了易失性存储器以外，或替代于易失性存储器，在一个实施例中，对存储器设备的引用可以指代即使到设备的电力被中断其状态也是确定的非易失性存储器设备。在一个实施例中，非易失性存储器设备是可成组寻址的存储器设备，例如，NAND或NOR技术。因此，存储器设备还可以包括下一代非易失性设备，例如，三维交叉存储器设备、或其他字节可寻址非易失性存储器设备。在一个实施例中，存储器设备可以是或包括多阈值级别NAND闪存存储器、NOR闪存存储器、单个或多级相变存储器(PCM)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、并入忆阻器技术的磁阻式随机存取存储器(MRAM)、或自旋转移矩(STT)-MRAM、或以上中的任何的组合、或其他存储器。
本文中指代“DRAM”的描述可以应用于允许随机存取的任何存储器设备，无论是易失性还是非易失性的。存储器设备或DRAM可以指代管芯本身，和/或指代封装的存储器产品。
低功率双数据速率4(LPDDR4)是针对现代计算系统设计的存储器技术的一个示例。尽管一些存储器技术实现了较宽的I/O(输入/输出)接口，但是一些技术(如LPDDR4)被设计为具有较窄的接口，但仍允许增加的存储器密度。多设备封装可以用于寻求增加密度同时保持窄I/O接口的技术。尽管具体地引用了存储器设备，以及LPDDR4存储器的某些示例，但是将会理解，在现代计算系统中，所有类型的芯片间通信都是重要的。因此，本文中的描述可以同样适用于没有明确标识的存储器技术，并且也可以应用于与多设备封装中的设备共享公共总线的任何类型的设备的设备间通信。
LPDDR4示出了其中可以使用多周期命令的系统的示例。对于LPDDR4，写入命令包括两个周期的Write-1，随后是两个周期的CAS-2。多周期命令背后的基本原理是通过在初始命令上声明芯片选择(CS)信号来将命令(例如，Write-1命令)广播到多个区块。在一个实施例中，接收Write-1命令的存储器设备(例如，利用CS信号选择的那些)在写入事务的持续时间内接通ODT。存储器控制器只将CAS-2命令发送给接收数据的区块或目标区块。因此，目标区块接收Write-1和CAS-2信号，而非目标区块接收Write-1而没有CAS-2信号。通过将Read-1和CAS-2一起发送给目标区块，以及将Read-1没有CAS-2发送给非目标区块，可以将类似的方法应用于读取事务。
图1是应用了包括片上端接(ODT)定时控制的ODT的选择性控制的系统的实施例的框图。系统100包括计算设备中的存储器子系统的元件。处理器110表示执行操作系统(OS)和应用的主机计算平台的处理单元，其可以统称为存储器的“主机”。OS和应用执行引起存储器存取的操作。处理器110可以包括一个或多个独立的处理器。每个独立的处理器可以包括单核和/或多核处理单元。处理单元可以是诸如CPU(中央处理单元)之类的主处理器和/或诸如GPU(图形处理单元)之类的外围处理器。系统100可以被实现为SOC，或者可以用独立组件来实现。
存储器控制器120表示用于系统100的一个或多个存储器控制器电路或设备。存储器控制器120表示控制逻辑，其响应于由处理器100执行操作来生成存储器存取命令。存储器控制器120存取一个或多个存储器设备140。在一个实施例中，存储器设备140被组织并且管理为不同的通道，其中每个通道与并行地耦合到多个存储器设备的总线和信号线耦合。每个通道是独立可操作的。因此，每个通道是独立存取和控制的，并且对于每个通道，定时、数据传输、命令和地址交换以及其他操作是独立的。在一个实施例中，针对每个通道的设置是由独立的模式寄存器或其他寄存器设置来控制的。在一个实施例中，每个存储器控制器120管理独立的存储器通道，尽管系统100可以被配置为具有由单个控制器管理的多个通道，或者被配置为具有在单个通道上的多个控制器。在一个实施例中，存储器控制器120是主机处理器110的部分，例如，在与处理器相同的管芯上被实现的逻辑，或在与处理器相同的封装空间中被实现的逻辑。
存储器控制器120包括耦合到系统总线的I/O接口逻辑122。I/O接口逻辑122(以及存储器设备140的I/O 142)可以包括引脚、连接器、信号线和/或其他硬件以用于连接设备。I/O接口逻辑122可以包括硬件接口。通常，集成电路内的导线与焊盘或连接器接合，以与设备之间的信号线或迹线结合。I/O接口逻辑122可以包括驱动器、接收机、收发机、端接、和/或其他电路以在设备之间的信号线上发送和/或接收信号。系统总线可以被实现为将存储器控制器120耦合到存储器设备140的多个信号线。系统总线至少包括时钟(CLK)132、命令/地址(CMD)134、数据(DQ)136以及其他信号线138。CMD 134的信号线可以被称为“C/A总线”(或者ADD/CMD总线、或指示命令和地址信息的传输的一些其他标注)，而DQ 136的信号线可以被称为“数据总线”。在一个实施例中，独立的通道具有不同的时钟信号、C/A总线、数据总线和其他信号线。因此，系统100可以被认为具有多个“系统总线”，从某种意义上而言，独立的接口路径可以被认为是独立的系统总线。应该理解的是，除了明确示出的线以外，系统总线可以包括选通信令线、警告*线、辅助线以及其他信号线。
应该理解的是，系统总线包括被配置为在带宽上操作的数据总线(DQ 136)。基于系统100的设计和/或实现，DQ 136可以具有每存储器设备140更多或更少的带宽。例如，DQ136可以支持具有x32接口、x16接口、x8接口或其他接口的存储器设备。在习语“xN”中，N是二进制整数指代存储器设备140的接口大小，其表示与存储器控制器120交换数据的信号线DQ 136的数量。存储器设备的接口大小是关于在系统100中每通道同时可以使用多少存储器设备或可以将多少存储器设备并行地与相同的信号线耦合的控制因素。
存储器设备140表示系统100的存储器资源。在一个实施例中，每个存储器设备140是独立的存储器管芯，其可以包括每管芯多个(例如2个)通道。每个存储器设备140包括I/O接口逻辑142，其具有由设备的实现确定的带宽(例如，x16或x8或一些其他接口带宽)，并且使得存储器设备能够与存储器控制器120接合。I/O接口逻辑142可以包括硬件接口，并且可以与存储器控制器的I/O 122一致但在存储器设备端。在一个实施例中，多个存储器设备140并联连接到相同的数据总线。例如，系统100可以被配置有并行耦合的多个存储器设备140，每个存储器设备响应于命令并且对每个存储器设备内部的存储器资源160进行存取。对于写入操作，单独的存储器设备140可以写入整个数据字的一部分，并且对于读取操作，单独的存储器设备140可以提取整个数据字的一部分。
在一个实施例中，存储器设备140直接被设置在计算设备的母板或主机系统平台(例如，其上设置有处理器110的PCB(印刷电路板))上。在一个实施例中，存储器设备140可以被组织成存储器模块130。在一个实施例中，存储器模块130表示双列直插式存储器模块(DIMM)。在一个实施例中，存储器模块130表示用于分享存取或控制电路的至少一部分的多个存储器设备的其他组织，其可以是与主机系统平台分开的电路、分开的设备或分开的板。存储器模块130可以包括多个存储器设备140，并且存储器模块可以包括对设置在存储器设备上的到被包括的存储器设备的多个独立的通道的支持。
存储器设备140各自包括存储器资源160。存储器资源160表示用于数据的存储器位置或存储位置的单独的阵列。通常，存储器资源160被管理为数据的行，经由高速缓存线(行)和位线(行内单独的比特)控件来进行存取。存储器资源160可以被组织成存储器的独立的通道(channel)、区块(rank)以及组块(bank)。通道是到存储器设备140内的存储位置的独立的控制路径。区块指代跨多个存储器设备的共同的位置(例如，不同设备内的相同的行地址)。组块指代存储器设备140内的存储器位置的阵列。在一个实施例中，存储器的组块被划分为子组块，其具有针对该子组块共享的电路的至少一部分。
在一个实施例中，存储器设备140包括一个或多个寄存器144。寄存器144表示提供用于存储器设备的操作的配置或设置的存储器设备或存储位置。在一个实施例中，寄存器144可以提供用于存储器设备140的存储位置以存储由存储器控制器120进行存取的数据，作为控制或管理操作的部分。在一个实施例中，寄存器144包括模式寄存器。在一个实施例中，寄存器144包括多用途寄存器。寄存器144内的位置的配置可以对存储器设备140进行配置从而以不同的“模式”进行操作，其中命令和/或地址信息或信号线可以取决于模式来触发存储器设备140内的不同的操作。寄存器144的设置可以指示I/O设置的配置(例如，定时、端接或ODT(片上端接))、驱动器配置、和/或其他I/O设置。
在一个实施例中，存储器设备140包括ODT 146，作为与I/O 142相关联的接口硬件的部分。ODT 146可以如上所提到来进行配置，并且提供针对将被应用于到特定信号线的接口的阻抗的设置。ODT设置可以基于存储器设备是存取操作所选定的目标还是非目标设备来进行改变。ODT 146设置可以影响端接线上的信令的定时和反射。通过ODT 146的小心的控制可以实现较高速的操作。
存储器设备140包括控制器150，其表示存储器设备内的用于控制存储器设备内的内部操作的控制逻辑。例如，控制器150对由存储器控制器120发送的命令进行解码，并且生成内部操作以执行或满足命令。控制器150可以确定基于寄存器144选择了什么模式，并且基于所选定的模式对针对存储器资源160的操作的存取和/或执行进行配置。控制器150生成控制信号来控制存储器设备140内的比特的路由以提供用于所选定的模式的适当的接口，并且将命令指向适当的存储器位置或地址。
再次参考存储器控制器120，存储器控制器120包括命令(CMD)逻辑124，其表示用于生成命令以发送到存储器设备140的逻辑或电路。通常，存储器子系统中的信令包括命令内的或伴随命令的地址信息以用于指示或选择其中存储器设备应该执行命令的一个或多个存储器位置。在一个实施例中，控制器150包括命令逻辑152以用于接收并且对经由I/O142从存储器控制器120接收到的命令和地址信息进行解码。基于接收到的命令和地址信息，控制器150可以控制存储器设备140内的逻辑和电路的操作的定时以用于执行命令。控制器150负责遵守标准或规范。
在一个实施例中，存储器控制器120包括刷新(REF)逻辑126。可以使用刷新逻辑126，其中存储器设备140是易失性的并且需要被刷新来保持确定的状态。在一个实施例中，刷新逻辑126指示要执行的用于刷新的位置和刷新的类型。刷新逻辑126可以触发存储器设备140内的自刷新，和/或通过发送刷新指令来执行外部刷新。来自存储器控制器的外部刷新可以包括所有组块刷新和/或每组块刷新。所有组块刷新引起并行地耦合的所有存储器设备140内的所选择的组块的刷新。每组块刷新引起指定存储器设备140内的指定组块的刷新。在一个实施例中，存储器设备140内的控制器150包括刷新逻辑154以应用存储器设备140内的刷新。在一个实施例中，刷新逻辑154生成内部操作，以根据从存储器控制器120接收到的外部刷新来执行刷新。刷新逻辑154可以确定刷新是否是指向存储器设备140的，并且响应于该命令要刷新什么存储器资源160。
在一个实施例中，存储器控制器120包括ODT逻辑128，以用于控制应用于被发送到存储器设备140的存储器存取事务的ODT。在一个实施例中，ODT逻辑128使得存储器控制器120能够基于事务类型(例如，写入或读取)对针对由存储器设备140应用的ODT值的一个或多个配置设置进行设置。在一个实施例中，ODT逻辑128使得存储器控制器120能够对针对由存储器设备140应用的ODT定时或延迟的一个或多个配置设置进行设置。定时或延迟参数可以影响存储器设备140何时接通ODT(占用ODT)以及何时关断ODT(解除占用ODT)。
在一个实施例中，延迟参数对于存储器设备的目标和非目标区块可以是不同的。在一个实施例中，延迟参数对于写入和读取事务可以是不同的。在一个实施例中，ODT定时对于总线的不同比特单元或区段(例如，总线的不同字节、半字节或其他部分)可以是不同的。在一个实施例中，ODT定时对于不同的DRAM或不同的存储器设备芯片或管芯可以是不同的。因此，例如，在相同的总线、通道和/或区块上的不同的DRAM可以具有不同的ODT定时。这样的定时基于互连的布局可以是不同的，这可以导致信号传播中的稍微不同的延迟。因此，在一个实施例中，总线的每个部分和/或到总线的每个连接可以利用独立的ODT定时来控制。例如，其中每DRAM存取(PDA)被启用的存储器子系统可以分别定义针对每个DRAM的ODT定时。这种控制可以关于一个或多个PDA命令来执行，和/或关于PDA命令的使用来执行。根据可编程的ODT定时，可以只根据需要并且根据其被需要的时间来应用ODT，这样可以节省系统功率。如果存储器设备可以延迟何时接通和/或何时关断ODT，则它们可以防止在ODT不被需要时占用ODT。
在一个实施例中，存储器设备140的控制器150包括ODT逻辑156，以用于基于从存储器控制器120接收的命令来选择性地应用ODT。例如，存储器控制器120可以发送命令逻辑152解码的存储器存取命令。基于对命令进行解码，ODT逻辑156可以针对I/O 142的一个或多个部分选择性地占用和/或解除占用ODT 146。在一个实施例中，一个或多个寄存器144存储用于ODT 146的ODT定时参数。在一个实施例中，一个或多个寄存器144(不一定是相同的寄存器，但可能是相同的寄存器)存储用于ODT 146的ODT值参数。ODT值参数指示占用多少量的阻抗，而定时参数可以指示何时接通和关断ODT。根据存储在寄存器144中的一个或多个ODT设置，ODT逻辑156可以基于接收到的命令来应用ODT 146。在一个实施例中，ODT逻辑156针对读取事务与写入事务应用不同的定时参数。在一个实施例中，取决于存储器设备是目标区块还是非目标区块的部分，ODT逻辑156应用不同的定时参数。
在一个实施例中，存储器设备140可以根据LPDDR4的实现或其变体或衍生物来进行操作。如上所述，LPDDR4使用多周期命令。在一个实施例中，存储器设备140当接收到Write-1命令时，在写入事务的持续时间内接通ODT 146。定时可以与参数WL有关，WL在这里指代写入延迟。写入事务的持续时间包括命令本身的一段时间，包括其中存储器控制器提供要写入的数据的数据总线上的周期，以及用于写入的前同步信号值和后同步信号值。前同步信号包括写入数据的第一个边沿之前的一段时间。后同步信号包括写入数据的最后一个下降沿之后的一段时间。通常，前同步信号在写入突发(例如8比特数据)之前，并且后同步信号在写入突发之后。在一个实施例中，可编程ODT定时参数使得存储器设备140能够控制何时占用与前同步信号有关的ODT(例如，在接收数据之前在一定时间内决定阻抗)以及何时解除占用与后同步信号有关的ODT(例如，允许足够的时间以用于对数据进行适当采样)。
针对写入描述的内容也可以以类似的方式应用于读取。在一个实施例中，目标和非目标区块的存储器设备140接收Read-1，并且只有目标区块接收CAS-2命令。在一个实施例中，目标区块禁用其关于Read的ODT，并且仅接收Read-1命令的非目标区块的存储器设备将基于CL或与读取事务相关联的延迟(例如，CAS延迟)提供ODT端接。读取事务的持续时间包括由存储器设备将提取的数据提供给存储器控制器的一段时间，以及被编程在寄存器中的读取前同步信号值和读取后同步信号值。
传统存储器子系统可以通过在写入期间消除ODT的使用来控制存储器系统功耗。应该理解的是，完全消除ODT区别于如本文所述的选择性应用ODT。虽然在传统写入情况中由于缺少ODT，信号质量可能会劣化，但是如果存储器设备之间的距离足够小以致信号反射不会显着影响期望的信号，则这种权衡是可以容忍的。这样的假设在当前的系统中并不总是有效的，特别是在使用多设备封装的情况下。尽管存在一些传统的封装解决方案来增加移动设备中的存储器密度，同时维持设备之间足够小的距离以维护假设，但是随着存储器密度的增加，这样的解决方案趋于更昂贵和不标准。还存在更多标准和不昂贵的封装解决方案，但是随着密度增加，存储器总线上的存储器设备之间的距离也增加了，这不能维护该假设。因此，标准封装解决方案中的存储器设备之间的距离可以导致信号劣化，这是由于没有ODT的信号反射。然而，通过对写入选择性地应用ODT(或者类似地，选择性地对读取不应用ODT)，即使具有增加的存储器密度，也可以使用这种标准封装解决方案。通过对接通和关断ODT的定时参数进行编程，系统可以进一步控制选择性ODT的有效性。
图2是利用定时控制来对存储器系统中的存储器设备应用ODT的系统的实施例的框图。系统200示出了计算设备的存储器子系统的部分，并且提供了图1的系统100的实施例的一个示例。主机210表示将会管理对系统存储器的存取的逻辑。主机210可以包括存储器控制器、或处理器或SoC上的其他电路、或与处理器集成的其他电路以控制存储器存取。
存储器设备220表示存储用于主机系统来执行操作的代码和/或数据的多个设备。存储器设备220可以被组织为区块240，以促进对较大数量比特的同时存取。区块包括并行的多个存储器设备。在一个实施例中，区块240共享数据引脚、命令/地址(C/A)引脚和时钟引脚。每个区块240包括特定的一个或多个使能信号以用于在不同的区块之间进行选择。如图所示，系统200包括N个区块240。信号线的特定分组不一定物理地通过区块来进行分组。在一个实施例中，某些信号线在区块240之间被重新使用。在一个实施例中，所有存储器设备220共享相同的数据总线、命令/地址(C/A)总线，并且共享时钟或选通信号(其可以包括一个或多个信号线)。系统200可以使用使能信号(例如CKE(时钟使能)和芯片选择(CS))和/或CS和其他使能信号来彼此区分是一个区块还是设备分组。因此，作为相同的区块240的部分的存储器设备220可共享相同的使能/选择信号。在涉及除了存储器子系统之外的一些东西之间的I/O接口的实现中，区块240可以通过公共总线来表示设备的一些其他分组。
存储器设备220可以被分散在多个多芯片封装(MCP)或包括多个设备的其它封装中。虽然封装内的设备可以间隔得足够近以致由于反射而导致的信号劣化的风险是可以容忍的，但是当存在多个设备封装时，由于封装之间的区块的间隔而导致信号劣化的可能性很高。在一个实施例中，相同区块240中的存储器设备220共享ODT信令。
主机210包括命令逻辑212以生成对存储器设备220的命令。在一个实施例中，ODT控件214表示用于控制存储器设备220内的ODT的选择性操作的逻辑，并且可以是与系统100的ODT逻辑类似的ODT逻辑。ODT控件214可以对由存储器设备220应用的定时设置进行配置以用于ODT的应用。在一个实施例中，主机210例如通过查询组件的类型和/或对存储在BIOS(基本输入/输出系统)中的信息或提供配置信息的其他系统控件进行存取来识别用于存储器设备220的系统配置。基于配置(例如，每封装多少设备、每封装如何分配区块)和所选的目标区块(例如，确定目标区块位于哪个封装中)，ODT控件214可以确定选择性地改变用于除目标区块之外的一个或多个存储器区块240的ODT设置。ODT设置可以包括ODT值，以及一个或多个可编程延迟设置。
存储器设备220包括解码器222，其表示用于接收和解码来自主机210的命令的逻辑。解码可以确定命令是否应用于存储器设备。在一个实施例中，存储器设备220基于解码器222来确定要应用ODT阻抗的什么值，以及要向ODT应用什么定时参数。存储器设备220将设置应用于ODT 226，其控制与主机210的I/O接口。在一个实施例中，存储器设备220包括寄存器224以用于设置用于ODT定时的一个或多个配置参数。通过在寄存器224中提供一个或多个可写设置，ODT定时设置在存储器设备220内是可编程的。
在一个实施例中，接收存储器存取命令的所有区块240改变ODT设置。接收存储器存取命令的多个区块240可以是系统200中的区块的子集或全部区块。在一个实施例中，将命令发送给区块240将触发一个或多个区块来改变用于存储器事务的ODT设置。存储器设备220可以被配置为将用于一段时间的ODT设置改变为等于存储器存取事务的预期持续时间。存储器事务可以指代针对读取或写入存储器存取操作的交换数据的完整数量的周期。例如，读取事务可以持续足够长的时间以供每个存储器设备进行存取并且在一个或多个执行周期(时钟周期)内将信息的一个或多个比特提供给存储器控制器，标称持续时间为tCL。类似地，写入事务可以持续足够长的时间，以供存储器控制器将所有数据比特传送到所选目标存储器设备的接收缓冲器中，标称持续时间为tWL。事务可以是突发长度(burst length)(用于通过数据总线传送与存储器存取命令相关联的数据的多个周期)。
在一个实施例中，ODT控件214可以基于存储器设备220与主机210之间的I/O训练来利用定时设置对ODT 226进行配置。例如，在一个实施例中，在引导阶段(boot phase)期间，主机210可以利用存储器设备220执行I/O的测试，以确定什么设置提供最高的信号质量。测试可以包括由存储器设备220进行的对ODT 226的不同的接通和关断时间的测试。基于对测试的分析，主机210可以针对每个存储器设备220对以下中的一个或多个设置进行编程。在一个实施例中，主机210对读取ODT接通时间或延迟参数进行编程。在一个实施例中，主机210对读取ODT关断时间或延迟参数进行编程。在一个实施例中，主机210对写入ODT接通时间或延迟参数进行编程。在一个实施例中，主机210对写入ODT关断时间或延迟参数进行编程。在一个实施例中，主机210经由模式寄存器组(MRS)命令对一个或多个参数进行编程以设置一个或多个模式寄存器设置。
图3A是已知的八管芯封装的实施例的框图。设备302和304都表示使用x16设备的四区块系统的已知示例。应该理解的是，x16指代具有16比特宽数据I/O总线的设备。因此，x8设备具有8比特宽的数据I/O总线，x32设备具有32比特宽的数据I/O总线，等等。作为设备302的部分的封装312以及作为设备304的部分的封装314包括八管芯封装(ODP)中的存储器设备。设备302和304可以是被加工在主机系统基板或板上的存储器模块和/或部件。
如图所示，封装312包括八个彼此堆叠的管芯或存储器设备，并且被组织为四个区块(R0...R3)。设备302将存储器设备组织成从最靠近信号线的设备到距离信号线最远的设备，如：R0、R1、R2、R3、R0、R1、R2和R3。由于这些设备是xl6的，它们应该分别连接到16个DQ信号线。设备302配置有连接到DQ[8:23]的较低的四个设备，以及连接到DQ[0:7]和DQ[24:31]的较高的四个设备。设备304将存储器设备组织成从最靠近信号线的设备到距离信号线最远的设备，如：R0、R0、R1、R1、R2、R2、R3和R3。设备304配置有连接到DQ[8:23]的第零、第二、第四以及第六设备，以及连接到DQ[0:7]和DQ[24:31]的第一、第三、第五和第七设备。
ODP示出了已知的用于封装方法，其维护了不允许在多个区块上应用ODT的相邻假设。因为这些设备共享封装，所以信号线到每个存储器设备的距离消除了除用于写入的目标或所选的设备之外的任何设备的端接的需要。因此，只有目标设备或目标区块需要在写入时提供端接。应该理解的是，封装312将是设备302的部分，其将包括与封装312类似的多个封装。设备304的封装314也是如此。因此，所示的区块将包括在设备的其他封装中类似定位的设备。虽然封装312和314可以消除端接的需要，但是当前的工艺技术导致了例如所示的八高堆叠(eight-high stack)的非常低的良率。低良率增加了成本，并减少了封装的采用。
图3B是安装在其中系统提供选择性片上端接控制的四管芯封装中的存储器设备的实施例的框图。在一个实施例中，存储器设备可以处于多设备封装中，其通常包括在相同封装中的不同区块的存储器设备。与图3A中所示的类似，不是具有拥有64比特宽接口(或更大)或甚至32比特宽接口的单个管芯，存储器子系统可以由所示的x16设备或x8设备制成。在一个实施例中，存储器架构使用两个独立的四设备或管芯的封装，每个都用于提供四区块x16存储器。设备306和设备308表示包含这种存储器架构的设备。设备306和308可以是存储器模块，或者可以是主机系统板本身。设备306和308示出了数据总线上的“T”拓扑，其中信号线连接器从信号线连接器分支出到两个独立的封装。与存储器区块相关联的存储器控制器可以选择性地使ODT能够在“T”的两个分支上选择性地提供端接以使在写入时反射最小化。因此，系统可以在除了所选或目标设备之外(或者除了所选或目标设备之外)的设备中在每个事务的基础上来提供端接。在一个实施例中，系统不必在所有设备上提供端接，而是可以在写入时选择设备的子集来应用ODT。
在一个实施例中，设备306包括封装322和324，每个封装包括被组织为总共四个区块中的两个区块的四个设备。具体而言，封装322包括区块R0和R1，而封装324包括区块R2和R3。如所示的封装322包括被组织成从距离信号线最近的设备到距离信号线最远的设备的存储器设备，如：R0、R1、R0和R1。封装322被配置有连接到DQ[8:23]的较近的R0和R1设备，以及连接到DQ[0:7]和DQ[24:31]的较远的R0和R1设备。如所示的封装324包括被组织成从距离信号线最近的设备到距离信号线最远的设备的存储器设备，如：R3、R2、R3和R2。封装322被配置有连接到DQ[8:23]的较近的R3和R2设备，以及连接到DQ[0:7]和DQ[24:31]的较远的R3和R2设备。
在一个实施例中，设备308包括封装326和328，每个封装包括被组织为总共四个区块中的两个区块的四个设备。具体而言，封装326包括区块R0和R1，而封装328包括区块R2和R3。如所示的封装326包括被组织成从距离信号线最近的设备到距离信号线最远的设备的存储器设备，如：R0、R0、R1和R1。封装326被配置有连接到DQ[8:23]的较近的R0和R1设备，以及连接到DQ[0:7]和DQ[24:31]的较远的R0和R1设备。如所示的封装328包括被组织成从距离信号线最近的设备到距离信号线最远的设备的存储器设备，如R3、R3、R2和R2。封装328被配置有连接到DQ[8:23]的较远的R3和R2设备，以及连接到DQ[0:7]和DQ[24:31]的较近的R3和R2设备。
应该理解的是，在设备306或308的情况下，可以修改存储器设备的其他配置、区块组织以及到信号线的连接。因此，这些示例是说明性的，而不是限制性的。设备306和308都采用四管芯封装(QDP)技术，其通常提供比ODP好得多的良率。虽然将八个存储器芯片分成两个独立的封装防止了完全关断ODT，但系统可选择性地应用ODT。
考虑设备306中的ODT的选择性应用的示例。考虑写入到区块R1的写入命令。在一个实施例中，R1将端接信号，因为它是目标区块，并且将吸收进入封装322的信号能量。在一个实施例中，系统还可以触发区块R3和/或区块R2来占用ODT以吸收封装324中的信号能量从而通过减少反射来保持信号质量。被触发以应用ODT的不同设备可以在存储器存取事务的一段时间内保持占用ODT。
在一个实施例中，即使具有设备306和308的T拓扑的平衡的路由，操作条件也可以导致区块之间的负载不平衡，这可以导致ODT的阻抗不匹配。在一个实施例中，相关联的存储器控制器(未具体示出)将根据本文描述的任何实施例对用于存储器设备的一个或多个ODT定时或延迟设置进行配置。因此，除了基于接收的命令来选择性地应用端接之外，存储器设备可以基于配置来应用不同的ODT延迟。即使在存储器设备与存储器控制器之间没有用于控制信号的外部ODT引脚，存储器设备也可以提供具有可编程ODT接通和关断定时的ODT端接。在一个实施例中，每个存储器设备存储一个偏移，以应用于默认的写入延迟、读取延迟、写入前同步信号值或后同步信号值、和/或读取前同步信号值或后同步信号值。
图3C是其中系统提供选择性片上端接控制的具有菊花链拓扑的存储器系统的实施例的框图。将会理解的是，利用可编程的ODT定时参数，区块的拓扑不限于T分支。例如，考虑菊花链拓扑的表示(这只是说明性的，不一定是生产布局)。其他配置也是可能的。
系统设计者可以基于其中将包括存储器的系统来提供不同的存储器布局。通过不同的读取ODT和写入ODT定时的可编程性实现了不同的布局。因此，通常可以将ODT的定时定义为默认值，能够在任一方向上调整多个时钟周期，这是基于哪个定时将接通和关断每个存储器设备，从而改进设备332内的信号质量。因此，每个区块R[3:0]可以针对读取和写入定时设置而被不同地进行配置。取决于区块何时是目标区块或非目标区块，定时设置可以不同。例如，目标区块可以遵循默认值，当它是非目标区块时默认值可以被调整。
图4A是用于控制针对存储器存取的片上端接的命令编码的实施例的表示。命令表400可以更具体地是在LPDDR4系统中使用的命令的实施例的示例，并且可以应用于本文描述的支持ODT定时控制的存储器子系统的实施例。存储器控制器生成列出的命令以生成期望的操作。LPDDR4使用多周期命令。例如，写入命令由两个周期的WRITE-1随后是两个周期的CAS-2组成(请参阅表400)。SoC或者存储器控制器或者等价物(统称为“存储器控制器”)连续地或顺序地没有间隙地发送每个周期。
在一个实施例中，存储器控制器将WRITE-1命令广播或多播到多个区块。存储器控制器可以在发送写入命令时声明芯片选择(CS)信号或其他使能信号，以确保期望的区块接收命令。该命令不一定被发送到每个区块或每个DRAM设备，但它可以。在一个实施例中，存储器控制器将命令发送给每封装至少一个区块。在一个实施例中，接收WRITE-1命令的DRAM设备被配置为自动接通ODT。DRAM可以使ODT在写入事务的持续时间内保持为被占用，写入事务的持续时间包括用于实现操作的所有命令的所有周期。在一个实施例中，存储器控制器只将CAS-2发送给接收数据的区块。因此，DRAM可以接收WRITE-1命令并且占用ODT，但不接收随后的CAS-2命令。因此，DRAM将不执行该命令，但仍然可以被配置为将ODT维持为被占用。
可以将类似的方法应用于读取事务。例如，存储器控制器可以将READ-1命令广播或多播到两个或更多个区块。然后，存储器控制器可以将提出的CAS-2命令只发送到目标区块，而另一个非目标区块不接收CAS-2命令。存储器控制器可以选择目标区块和一个或多个其他区块来解除占用用于读取事务的ODT。
因此，存储器控制器使得目标区块执行命令或存储器存取操作(例如，读取或写入)，而一个或多个其他区块通过改变用于存储器存取事务或操作的持续时间内的ODT设置来选择性地应用ODT。在一个实施例中，存储器存取事务的持续时间还可以覆盖存储器存取类型(例如，读取或写入)的编程的前同步信号值和后同步信号值。
在一个实施例中，存储器子系统默认所有区块应用ODT用于写入。例如，当端接到Vss时存储器子系统可以默认所有区块应用ODT。因此，如果总线处于三态或Vss状态，则将不会有功耗。Rtt_park指代连接到端接的高值电阻，其可以消除除了目标区块以外的激活ODT的需要。目标区块可以使用较低的电阻值(例如，Rtt_wr)。尽管这样的实现不需要在非目标区块处选择性地控制ODT，但高值电阻可能降低信号完整性并增加功耗。在一个实施例中，存储器设备支持ODT的不同的值。在一个实施例中，系统可以在T的每个分支上选择一个区块，并且对ODT使用较高值的电阻(例如，将会被用于Rtt_park的值)。在一个实施例中，系统可以使用相同的Rtt_park值以用于非目标区块上的读取和写入。然而，对于对非目标区块的读取命令，将ODT设置为Rtt_park值可能导致非最佳解决方案。因此，存储器控制器可以发送READ-1广播命令以使存储器设备在非目标区块上将Rtt_park改变为Rtt_nom。在一个实施例中，存储器控制器可以发送READ-1命令来在非目标区块上根据需要来选择性地启用ODT。
考虑根据表400的LPDDR4中的写入命令的具体示例。在LPDDR4中，系统使用两个命令，每个命令使用两个周期来进行写入或读取操作。因此，写入操作通过发送两个周期的WRITE-1命令随后是两个周期的CAS-2，而采用了四个周期。在一个实施例中，当存储器设备看到写入命令(WRITE-1)(或者当其接收到针对其选择的命令)时，其启用ODT。存储器控制器可以通过在该命令时触发CS信号(WRITE-1的周期1上，CS＝H)来启用多个区块上的ODT。在一个实施例中，设备将在突发长度内占用或启用ODT，并且然后关断ODT。
因此，系统可以在共享的C/A总线上发送WRITE-1并同时将CS发送到多个区块。接收到伴随着CS的WRITE-1命令的设备可以激活或占用ODT。然后，系统将CAS-2发送到所选的或目标区块。如果区块在WRITE-1命令时接收到的CS(WRITE-1的第一周期上，CS＝H)但没有接收到CAS-2CS信号(CAS-2的第一周期上，CS＝L)，则存储器设备将使ODT保持被激活，但不执行命令或操作。在一个实施例中，只有在CAS-2命令的第二周期上CS＝H的所选的存储器设备才执行存储器存取操作。因此，在一个实施例中，未被选择用于ODT的区块接收用于WRITE-1的CS L-L，以及用于CAS-2的CS L-L。选择用于ODT但不是目标区块的区块接收用于WRITE-1的CS H-L，以及用于CAS-2的CS L-L。目标区块接收用于WRITE-1的CS H-L，以及用于CAS-2的CS H-L。存储器控制器可以选择性地生成这些信号中的所有信号以选择性地触发期望的ODT。在一个实施例中，存储器控制器激活用于每封装至少一个区块的ODT。
将会理解的是，系统可以类似地选择性地启用用于读取操作的ODT。例如，存储器控制器可以选择性地启用用于READ-1和CAS-2命令的CS信号以触发由某些区块(例如，一个或多个非目标区块)启用以及识别目标区块以执行读命令的ODT。在一个实施例中，存储器设备最初不使得ODT被占用。在一个实施例中，接收READ-1命令的存储器设备将基于CAS-2命令来确定是否占用ODT。例如，在一个实施例中，存储器设备期望在READ-1命令之后立即接收CAS-2命令。因此，如果存储器设备接收具有选择信号设置为真的READ-1命令，随后接收具有选择信号设置为假的CAS-2命令，则存储器设备可以占用ODT。接收具有选择信号设置为真的READ-1命令随后接收具有选择信号设置为真的CAS-2命令的存储器设备将解除占用ODT，或留置ODT以使之解除占用，并执行命令。在一个实施例中，对于写入操作，接收具有选择信号设置为真的WRITE-1随后接收具有选择信号设置为假的CAS-2的区块将占用ODT并且使其被占用而不执行命令。接收具有选择信号设置为真的WRITE-1随后接收具有选择信号设置为真的CAS-2的区块将占用ODT并执行该命令。因此，在一个实施例中，对于读取而言，缺少CAS-2命令可以触发区块来占用ODT，而对于写入而言，接收WRITE-1命令可以触发区块占用ODT。存储器设备的注册(即，存储器设备所属的区块接收CS信号以及在C/A总线上发送的命令)或缺乏注册可以用于确定存储器设备应该应用ODT的哪种状态。
图4B是用于控制针对存储器存取的片上端接值的表的实施例的表示。寄存器410表示本地寄存器或存储区域，例如用于存储器设备的模式寄存器，其可被用于编程期望的ODT值以便在给定区块上进行写入。在一个实施例中，寄存器410可以指示用于每个设备的端接的阻抗的值。寄存器410基于OP[0：2]的设置显示不同的值。基于OP[2：0]的设置，ODT可以被禁用[000]、具有固有值[001]、或者被除以某个倍数(除以2、3、4、5或6，分别从[010]至[110])。在一个实施例中，可以由设置寄存器410来选择各种不同的端接电阻值。
在一个实施例中，Rtt_park值可以是大约240欧姆，并且Rtt_nom值可以是大约40欧姆(其可以与寄存器410中的不同的值相对应，取决于RZQ的固有值)。可以基于预期的阻抗匹配对Rtt_nom进行设置以提供到信号的端接。Rtt_park的值可以被设置得足够低以抑制大部分噪声(并因此不被认为是高阻抗状态)，但是不会像Rtt_nom值一样进行端接。将Rtt_park设置为高于Rtt_nom的好处是，较高的值将得到较少的电流。应该理解的是，基于接收到的命令或者是否接收到命令，可以将不同的区块和/或DRAM设置为不同的电阻值。
图4C是用于控制针对存储器存取的片上端接定时的存储器存取命令编码的实施例的表示。命令表420示出了根据图4A的命令表400的WRITE-1和READ-1命令的一个实施例。在命令表400和命令表420中的相对应的命令之间存在的差异被强调。更具体地，虽然命令表400中的WRITE-1和READ-1两者的第二时钟沿上的CA3具有“V”或“Don’t Care”的值，但是命令表420中的第二时钟沿上的CA3可以指示存取命令的类型。不同类型的命令可以用信号通知存储器设备为ODT使用不同的定时或偏移。
例如，取决于CA3的逻辑值(其中H选择一个写入类型并且L选择另一个)，WRITE-1可以被分别地解释为WRITE-1A和WRITE-1B。类似地，取决于CA3的逻辑值(其中H选择一种写入类型，L选择另一种)，READ-1可以被分别解释为READ-1A和READ-1B。因此，CA3的逻辑值可以是关于如何占用ODT的命令编码(例如，ODT定时类型)中的标识符或指示。在一个实施例中，对于非目标区块，WRITE-1A可以指示将偏移A用于ODT定时，并且WRITE-1B可以指示将偏移B用于ODT定时。类似地，READ-1A可以指示将偏移A用于ODT定时，并且READ-1B可以指示将偏移B用于ODT定时。因此，当非目标区块接收没有伴随的CAS-2命令的存取命令时，存储器设备可以根据发送1A命令还是1B命令来应用ODT定时的所指示的类型。
图4D是用于控制针对存储器存取的片上端接定时的表的实施例的表示。在一个实施例中，读取ODT的值可以被定义为与用于写入的ODT的值是相同的，其可以是存储在寄存器(例如，模式寄存器11)中的值。如果所存储的值不是最佳的，则在一个实施例中，可以定义另一个寄存器来对用于非目标区块的读取ODT值进行编程。使用相同的值可以很好地处理具有平衡负载的T拓扑。如果拓扑是菊花链或其他非T拓扑结构，或者负载是不平衡的，则不同的值将是最佳的。也可以将非目标区块中的ODT接通时间的持续时间设置为与目标区块不同大小的窗口。在一个实施例中，系统支持基于用于写入的WL的可编程偏移和基于用于读取的CL的可编程偏移。在一个实施例中，偏移关于延迟时间段(例如，WL或CL)在负方向和正方向两个方向上覆盖了至少若干(例如2、4、8或其他数目)附加的周期。
寄存器430表示可以存储指示ODT定时的一个或多个值的寄存器的一个实施例。在一个实施例中，通过识别指示寄存器中的条目的地址(例如432、434、436和438)或用于存取定时值的寄存器，来存取寄存器430。在一个实施例中，条目432识别具有偏移442的值的写入ODT ON定时。偏移442可以更具体地识别WL之前用于启用ODT的时钟周期的数量。在一个实施例中，条目434识别具有偏移444的值的写入ODT OFF定时。偏移444可以更具体地识别WL之后用于禁用ODT的时钟周期的数量。在一个实施例中，条目436识别具有偏移446的值的读取ODT ON定时。偏移446可以更具体地识别CL之前用于启用ODT的时钟周期的数量。在一个实施例中，条目438识别具有偏移448的值的读取ODT OFF定时。偏移448可以更具体地识别CL之后用于禁用ODT的时钟周期的数量。
在一个实施例中，针对具有值的范围的偏移，可以定义四个模式寄存器或模式寄存器设置(其中每个条目432、434、436和438代表不同的模式寄存器或模式寄存器设置)。在一个实施例中，偏移442、444、446和448的值可以是从1tCK到N tCK，其中N可以是例如8、12、16或一些其他数字。在一个实施例中，ODT OFF定时可以被应用为除了WL/CL+BL(突发长度)之外的附加的偏移。可编程ODT设置可以使排序(例如，非目标区块)能够控制ODT的接通和/或关断定时，以防止在不需要时应用ODT。因此，可以只根据需要提供可编程的ODT定时以用于ODT。例如，存储器设备可以应用ODT足够的时间以减少信号反射，并以足够的精度接通和/或关断ODT，另外不使用应用ODT所需的功率。
在一个实施例中，取决于要应用的ODT定时的类型，寄存器430包括两个或更多个端接偏移，如由命令编码所指示的。例如，寄存器430可以包括A和B条目以用于每个ODT定时类型(写入ON A和写入ON B、写入OFF A、写入OFF B等等)。ODT定时类型的这种选择可以根据图4C的命令表420。
图5A是用于针对写入操作选择性地应用片上端接的过程的实施例的流程图。存储器子系统可以包括存储数据的多个存储器设备或DRAM，以及将存储器存取命令提供给存储器设备的存储器控制器。存储器设备被组织成存储器区块，一起响应于存储器存取命令的多个设备形成区块。在一个实施例中，区块以影响端接的对称性的方式被分离，例如使用不同的多设备封装、不平衡负载、非对称拓扑或其他对称不匹配。
过程510的操作发生在存储器子系统中。在一个实施例中，存储器控制器从主机系统处理器接收请求，该请求包括写入存储器的操作512。在一个实施例中，存储器控制器将系统中的多个存储器区块中的一个识别为用于写入命令的目标区块，514。存储器控制器将基于数据是如何映射到存储器设备的存储器阵列，来识别目标存储器区块。
在一个实施例中，存储器控制器基于被识别为目标区块的区块来确定什么区块应该占用ODT，516。例如，存储器控制器可以遵循指导或规则来确保每存储器设备封装至少一个区块占用ODT以用于写入操作。在一个实施例中，存储器控制器进一步确定每个区块应该占用(engage)ODT的什么值，518。在某些实现中，非目标存储器设备可以通过应用与目标区块所应用的值不同的ODT的值来提供足够的端接。例如，在一个实施例中，作为目标区块的部分的存储器设备可以驱动Rtt_wr，而如果其不是目标区块的部分，则其可以驱动Rtt_nom(电阻的标称值)。
在一个实施例中，存储器控制器确定区块应当应用的ODT定时的值，并且选择性地对针对区块的ODT的定时设置进行编程，520。ODT定时的编程可以是根据本文描述的可编程ODT定时的任何实施例的。在一个实施例中，定时设置是基于事务的类型以及区块是目标区块还是非目标区块的。在一个实施例中，定时设置的值是基于确定针对写入事务的较高信号完整性的训练。
基于确定哪些区块应当占用ODT，存储器控制器触发多个区块以占用ODT，522。如上所述，存储器控制器可以通过使能或芯片选择信号来触发存储器设备以占用ODT。在一个实施例中，存储器控制器可以发出独立的命令以使存储器设备占用ODT。目标区块将执行写入命令，而被选择以占用ODT的所有区块使ODT被占用，524。根据可编程定时参数，区块将选择性地占用ODT以用于写入事务。可为写入和读取事务使用不同的定时参数。
图5B是用于针对读取操作选择性地应用片上端接的过程的实施例的流程图。存储器子系统可以包括存储数据的多个存储器设备或DRAM，以及将存储器存取命令提供给存储器设备的存储器控制器。存储器设备被组织成存储器区块，一起响应于存储器存取命令的多个设备形成区块。在一个实施例中，区块以影响端接的对称性的方式被分离，例如使用不同的多设备封装、不平衡负载、非对称拓扑或其他对称不匹配。
过程530的操作发生在存储器子系统中。在一个实施例中，存储器控制器从主机系统处理器接收请求，该请求包括用于从存储器中读取的操作，532。在一个实施例中，存储器控制器将系统中的多个存储器区块中的一个识别为用于读取命令的目标区块，534。存储器控制器将基于数据如何映射到存储器设备的存储器阵列来识别目标存储器区块。在一个实施例中，存储器控制器基于被识别为目标区块的区块来确定什么区块应该占用ODT和/或改变ODT设置。在一个实施例中，存储器控制器进一步确定将应用ODT的每个区块应该应用ODT的什么值，538。
在一个实施例中，存储器控制器确定区块应当应用的ODT定时的值，并且选择性地对针对区块的ODT的定时设置进行编程，540。ODT定时的编程可以是根据本文描述的可编程ODT定时的任何实施例的。在一个实施例中，定时设置是基于事务的类型以及区块是目标区块还是非目标区块的。在一个实施例中，定时设置的值是基于确定针对读取事务的较高信号完整性的训练。
在一个实施例中，基于作出的决定，存储器控制器触发一个或多个非驱动或非目标区块来占用和/或改变ODT。因此，存储器控制器可以选择一个或多个区块在目标区块将数据发送到存储器控制器时来占用端接以减少反射。如上所述，存储器控制器可以通过使用使能或芯片选择信号来选择性地触发特定的存储器设备以占用ODT或者改变ODT设置。在一个实施例中，存储器控制器可以发出独立的命令以使存储器设备占用ODT。目标区块将执行读取命令，而被选择以占用ODT的任何区块使ODT被占用，544。根据可编程定时参数，区块将选择性地占用ODT以用于读取事务。可为写入和读取事务使用不同的定时参数。
图5C是用于针对写入操作选择性地占用片上端接的过程的实施例的流程图。存储器子系统可以包括存储数据的多个存储器设备或DRAM，以及将存储器存取命令提供给存储器设备的存储器控制器。存储器设备被组织成存储器区块，一起响应于存储器存取命令的多个设备形成区块。在一个实施例中，区块以影响端接的对称性的方式被分离，例如使用不同的多设备封装、不平衡负载、非对称拓扑或其他对称不匹配。
过程550的操作发生在存储器子系统中。在一个实施例中，作为存储器子系统中的多个区块中的一个中的多个存储器设备中的一个的存储器设备从存储器控制器接收写入命令，552。上面的许多讨论指代执行操作的“存储器区块”。这样的表达将被理解为简写，指代区块内的每个存储器设备执行响应于该命令的操作这一事实。如上所述，在一个实施例中，当存储器控制器选择要接收命令的设备时，存储器设备接收存储器存取命令。在一个实施例中，基于解码接收到什么类型的命令，存储器设备响应于接收到命令来执行对ODT设置的改变。
因此，存储器设备对输入的存储器存取命令进行解码并确定是写入命令，并且被选择以用于接收命令。响应于解码，存储器设备可以确定要占用ODT的什么值，554。在一个实施例中，存储器设备对用于存储器设备的模式寄存器(MR)进行存取以确定MR设置中选择了ODT的什么值。
在一个实施例中，存储器设备确定要应用ODT定时的什么值，556。ODT定时的应用可以是根据本文描述的可编程ODT定时的任何实施例的。在一个实施例中，定时设置是基于事务的类型以及区块是目标区块还是非目标区块的。在一个实施例中，定时设置的值是基于确定针对写入事务的较高信号完整性的训练。在一个实施例中，ODT定时是基于存储在一个或多个寄存器中的一个或多个定时参数，并且可由存储器控制器来设置。
在一个实施例中，响应于接收到写入命令，存储器设备根据所指示的ODT值来占用ODT，558。在一个实施例中，作为目标区块的部分的存储器设备可以驱动Rtt_wr，而如果其不是目标区块的部分，则其可以驱动Rtt_nom。因此，并不是应用ODT的所有区块都会驱动相同量的电阻。
在一个实施例中，存储器设备确定其是否是用于写入命令的目标区块的部分，560。在一个实施例中，存储器设备基于其是否在随后的存储器存取命令(例如，在如上所述的CAS-2命令中)中被选择来做出决定。在一个实施例中，存储器设备可以从存储器控制器接收指示目标区块的另一个命令。如果存储器设备是目标区块的部分，则562“是”分支，存储器设备将ODT维持为被占用并执行命令564。如果存储器设备不是目标区块的部分，则562“否”分支，存储器设备将ODT维持为被占用，但是不执行命令，566。存储器设备将根据可编程定时参数选择性地占用用于写入事务的ODT。可为写入和读取事务使用不同的定时参数。
图5D是用于针对读取操作选择性地占用片上端接的过程的实施例的流程图。存储器子系统可以包括存储数据的多个存储器设备或DRAM，以及用于将存储器存取命令提供给存储器设备的存储器控制器。存储器设备被组织成存储器区块，一起响应于存储器存取命令的多个设备形成区块。在一个实施例中，区块以影响端接的对称性的方式被分离，例如使用不同的多设备封装、不平衡负载、非对称拓扑或其他对称不匹配。
过程570的操作发生在存储器子系统中。在一个实施例中，作为存储器子系统中的多个区块中的一个中的多个存储器设备中的一个的存储器设备从存储器控制器接收读取命令，572。如上所述，在一个实施例中，当存储器控制器选择要接收命令的设备时，存储器设备接收存储器存取命令。在一个实施例中，存储器设备对输入的存储器存取命令进行解码并确定其是读取命令，并且其被选择用于接收命令。响应于接收到读取命令并且对命令进行解码，存储器设备可以应用默认ODT设置，574。在一个实施例中，默认设置是用于禁用用于读取事务的ODT。在一个实施例中，存储器设备在接收到读取命令时使ODT被解除占用，并且如果其在读取命令之后直接接收到的CAS-2命令中没有被注册或选择，则占用ODT。
在一个实施例中，存储器设备确定要应用ODT定时的什么值，576。ODT定时的应用可以是根据本文描述的可编程ODT定时的任何实施例的。在一个实施例中，定时设置是基于事务是什么类型以及区块是目标区块还是非目标区块的。在一个实施例中，定时设置的值是基于确定针对读取事务的较高信号完整性的训练的。在一个实施例中，ODT定时是基于存储在一个或多个寄存器中的一个或多个定时参数的，并且可由存储器控制器来设置。
在一个实施例中，存储器设备确定其是否是用于读取命令的目标区块的部分，578。在一个实施例中，存储器设备做出该确定是基于其是否在随后的存储器存取命令(例如，在如上所述的CAS-2命令中)中被选择。在一个实施例中，存储器设备可以从存储器控制器接收指示目标区块的另一个命令。如果存储器设备是目标区块的部分，则580“是”分支，存储器设备禁用ODT，582，并且维持ODT被解除占用并执行读取命令584。如果存储器设备不是目标区块的部分，则580“否”分支，存储器设备确定是否占用ODT或改变ODT设置，586。在一个实施例中，存储器子系统中的其它区块将不被选择，并因此不接收读取命令。这样的区块将维持默认的ODT设置，例如禁用。在一个实施例中，如果默认值是电阻的某个值，则被选择接收读命令但不是目标区块的区块将占用ODT或增加ODT值。非目标区块将ODT维持为被占用以用于读取事务，但不执行读取命令588。存储器设备将根据可编程定时参数选择性地占用用于读取事务的ODT。可为写入和读取事务使用不同的定时参数。
图6是其中可以实现片上端接控制的计算系统的实施例的框图。系统600表示根据本文描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换设备、或其他电子设备。系统600包括处理器620，其提供用于系统600的处理、操作管理和指令的执行。处理器620可以包括任何类型的微处理器、中央处理单元(CPU)、处理核心或提供用于系统600的处理的其他处理硬件。处理器620控制系统600的整体操作，并且可以是或包括一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑设备(PLD)等，或这些设备的组合。
存储器子系统630表示系统600的主存储器，并且提供由处理器620执行的代码或者用于执行例程的数据值的临时存储。存储器子系统630可以包括以下一个或多个存储器设备：例如只读存储器(ROM)、闪存、一种或多种随机存取存储器(RAM)、或其他存储器设备、或这些设备的组合。存储器子系统630此外还存储和托管操作系统(OS)636以提供用于执行系统600中的指令的软件平台。另外，从存储器子系统630存储并执行其他指令638以提供系统600的逻辑和处理。OS 636和指令638由处理器620执行。存储器子系统630包括存储器设备632，存储器设备632存储数据、指令、程序或其他项。在一个实施例中，存储器子系统包括存储器控制器634，其是用于生成命令并将其发布到存储器设备632的存储器控制器。应该理解的是，存储器控制器634可以是处理器620的物理部分。
处理器620和存储器子系统630耦合到总线/总线系统610。总线610是表示通过适当的桥、适配器和/或控制器连接的任何一个或多个独立的物理总线、通信线/接口、和/或点对点连接的抽象。因此，总线610可以包括例如以下中的一个或多个：系统总线、外围组件互连(PCI)总线、超传输或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)、或电气和电子工程师协会(IEEE)标准1394总线(通常称为“火线”)。总线610的总线也可以与网络接口650中的接口相对应。
系统600还包括耦合到总线610的一个或多个输入/输出(I/O)接口640、网络接口650、一个或多个内部大容量存储设备660、以及外围接口670。I/O接口640可以包括一个或多个接口组件，通过该组件用户与系统600进行交互(例如，视频、音频和/或字母数字接口)。网络接口650向系统600提供用于通过一个或多个网络与远程设备(例如，服务器、其他计算设备)进行通信的能力。网络接口650可以包括以太网适配器、无线互连组件、USB(通用串行总线)、或其他基于有线或无线标准的接口或专用接口。
存储装置660可以是或包括用于以非易失性方式存储大量数据的任何常规介质，例如一个或多个磁性、固态或基于光学的光盘、或其组合。存储装置660将代码或指令和数据662保持在持续状态(即，尽管系统600的电力中断，该值仍被保留)。通常，存储器660可以被认为是“存储器”，尽管存储器630是将指令提供给处理器620的执行或操作存储器。虽然存储装置660是非易失性的，但是存储器630可以包括易失性存储器(即，如果系统600的电力中断，数据的值或状态是不确定的)。
外围接口670可以包括上面没有具体提到的任何硬件接口。外围设备通常指代从属地连接到系统600的设备。从属连接是其中系统600提供在其上执行操作的以及用户与其进行交互的软件和/或硬件平台的连接。
在一个实施例中，存储器子系统630是多区块存储器系统。在一个实施例中，系统600包括ODT控制680，其使系统能够根据本文描述的任何实施例选择性地控制在不同区块处的ODT的激活。ODT的选择性应用可以包括针对命令类型以及区块是否是目标区块的每个区块特定的ODT值和ODT定时设置。ODT控制680可以根据本文讨论的ODT定时的任何实施例来执行ODT定时控制。
图7是其中可以实现片上端接控制的移动设备的实施例的框图。设备700表示移动计算设备，例如，计算平板计算机、移动电话或智能手机、无线使能的电子阅读器、可穿戴计算设备或其他移动设备。应该理解的是，通常示出了组件中的某些组件，并且在设备700中并未示出这样的设备的全部组件。
设备700包括处理器710，其执行设备700的主处理操作。处理器710可以包括一个或多个物理设备，例如，微处理器、应用处理器、微控制器、可编程逻辑设备、或其他处理单元。由处理器710执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与和人类用户或和其它设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将设备700连接到其他设备相关的操作。处理操作还可以包括与音频I/O、和/或显示I/O相关的操作。
在一个实施例中，设备700包括音频子系统720，其表示与将音频功能提供给计算设备相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动、编码解码器)组件。音频功能可以包括扬声器和/或头戴式耳机输出、以及麦克风输入。用于这样的功能的设备可以被集成到设备700中，或连接到设备700。在一个实施例中，用户通过提供由处理器710接收和处理的音频命令来与设备700进行交互。
显示子系统730表示提供用于用户与计算设备进行交互的视觉和/或触觉显示的硬件(例如，显示器设备)和软件(例如，驱动)组件。显示子系统730包括显示接口732，其包括用于将显示提供给用户的特定的屏幕或硬件设备。在一个实施例中，显示接口732包括与处理器710分开的逻辑以用于执行与显示相关的至少一些处理。在一个实施例中，显示子系统730包括将输出和输入两者提供给用户的触摸屏设备。在一个实施例中，显示子系统730包括将输出提供给用户的高清(HD)显示器。高清可以指代具有大约100PPI(每英寸像素)或更高的像素密度的显示器，并且可以包括例如全高清(例如，1080p)、视网膜显示、4K(超高清或UHD)或其他等的格式。
I/O控制器740表示与和用户的交互相关的硬件设备和软件组件。I/O控制器940可以用于管理作为音频子系统720和/或显示子系统730的部分的硬件。另外，I/O控制器740示出了用于连接到设备700的附加设备的连接点，通过该连接点用户可以与系统进行交互。例如，可以被附接到设备700的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或与特定应用(例如，读卡器或其他设备)一起使用的其他I/O设备。
如上提到的，I/O控制器740可以与音频子系统720和/或显示子系统730进行交互。例如，通过麦克风或其他音频设备的输入可以提供输入或命令以用于设备700的一个或多个应用或功能。另外，可以提供音频输出而不是视频输出，或除了视屏输出以外可以提供音频输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备也用作输入设备，其可以至少部分地由I/O控制器740来管理。在设备700上还可以有附加按钮或开关以提供由I/O控制器740管理的I/O功能。
在一个实施例中，I/O控制器740管理以下设备：例如，加速度计、摄像机、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)、或可以被包括在设备700中的其他硬件。输入可以是直接用户交互的部分，以及将环境输入提供给系统以用于影响其操作(例如，过滤噪声、调节显示以用于亮度检测、将闪光灯应用于摄像机、或其它特征)。在一个实施例中，设备700包括功率管理750，其管理电池功率使用、电池的充电以及与省电操作相关的特征。
存储器子系统760包括用于将信息存储在设备700中的存储器设备762。存储器子系统760可以包括非易失性(如果到存储器设备的电力被中断，则状态不改变)或易失性(如果到存储器设备的电力被中断，则状态是不确定的)存储器设备。存储器760可以存储应用数据、用户数据、音乐、图片、文档、或其他数据、以及与系统700的应用和功能的执行相关的系统数据(无论是长期的还是暂时性的)。在一个实施例中，存储器子系统760包括存储器控制器764(其还可以被认为是系统700的控制的部分，并且可以潜在地被认为是处理器710的部分)。存储器控制器764包括调度器以生成和发出命令来控制存储器设备762。
连接770包括使设备700能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动、协议栈)。外部设备可以是独立的设备，例如，其他计算设备、无线接入点或基站、以及外围设备(例如，头戴式耳机、打印机)或其他设备。
连接770可以包括多个不同类型的连接。概括而言，设备700被示出为具有蜂窝连接772和无线连接774。蜂窝连接772通常指代由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或变型或衍生物、CDMA(码分多址)或变型或衍生物、TDM(时分复用)或变型或衍生物、LTE(长期演进-也称为“4G”)、或其他蜂窝服务标准。无线连接774指代不是蜂窝的无线连接，并且可以包括个域网(例如，蓝牙)、局域网(例如，WiFi)、和/或广域网(例如，WiMax)或其他无线连接。无线通信指代通过使用调制的电磁辐射通过非固态介质的数据的传输。有线通信通过固态通信介质而发生。
外围连接780包括用于进行外围连接的硬件接口和连接器以及软件组件(例如，驱动、协议栈)。应该理解的是，设备700可以是到其他计算设备的外围设备(“去向”782)，以及具有连接到设备700的外围设备(“来自”784)。设备700通常具有“对接(docking)”连接器以用于连接到其他计算设备，出于例如在设备700上管理(例如，下载和/或上传、改变、同步)内容的目的。另外，对接连接器可以允许设备700连接到允许设备700控制例如到视听或其他系统的内容输出的某些外围设备。
除了专属对接连接器或其他专属连接硬件以外，设备700可以经由常用或基于标准的连接器来进行外围连接780。常用类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同的硬件接口)、包括迷你显示端口(MDP)的显示端口、高清多媒体接口(HDMI)、火线、或其他类型。
在一个实施例中，存储器子系统760是多区块存储器系统。在一个实施例中，系统700包括ODT控制766，其使系统能够根据本文描述的任何实施例选择性地控制在不同区块处的ODT的激活。ODT的选择性应用针对命令类型以及区块是否是目标区块，可以包括每个区块特定的ODT值和ODT定时设置。ODT控制766可以根据本文讨论的ODT定时的任何实施例来执行ODT定时控制。
在一个方面中，一种具有片上端接(ODT)的存储器设备包括：硬件接口，其耦合到由被组织成存储器区块的多个存储器设备共享的存储器总线；以及逻辑，其用于在所述存储器总线上接收存储器存取命令，所述存储器存取命令指向要执行该命令的目标区块，所述逻辑进一步用于，响应于接收所述存储器存取命令，根据ODT延迟设置来选择性地占用ODT以用于存储器存取操作；其中，所述ODT延迟设置包括用于针对读取和写入事务来设置不同的ODT定时值的可编程设置。
在一方面中，所述ODT延迟设置包括定时偏移值。在一方面中，所述定时偏移值包括至少一个读取ODT定时值，所述至少一个读取ODT定时值包括用于对在列地址选择(CAS)延迟之前的接通时间进行调整的偏移、用于对在CAS延迟之后的关断时间进行调整的偏移、或两者。在一方面中，所述定时偏移值包括至少一个写入ODT定时值，所述至少一个写入ODT定时值包括用于对在写入延迟之前的接通时间进行调整的偏移、用于对在写入延迟之后的关断时间进行调整的偏移、或两者。在一方面中，所述定时偏移值包括除写入延迟加上突发长度延迟、或CAS延迟加上突发长度延迟、或两者以外的写入延迟。在一方面中，所述定时偏移值包括1到8个时钟周期(tCK)的偏移值。在一方面中，所述ODT延迟设置包括基于所述存储器设备与相关联的存储器控制器之间的I/O训练而被编程的值。在一方面中，所述逻辑用于选择性地占用ODT，包括用于针对不执行所述命令的非目标区块设置ODT延迟设置。在一方面中，所述逻辑用于响应于在没有接收伴随的CAS-2命令的前提下接收读取或写入命令，而根据可编程ODT延迟设置来选择性地占用ODT。在一方面中，所述逻辑用于基于所述存储器存取命令的命令编码中的标识符而选择性地占用ODT。在一方面中，所述标识符用于识别ODT定时类型。在一方面中，还包括：寄存器，其用于存储ODT延迟设置。在一方面中，用于存储所述ODT延迟设置的所述寄存器包括用于存储模式寄存器组(MRS)设置的模式寄存器。在一方面中，所述ODT延迟设置包括用于针对不同的区块设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的DRAM(动态随机存取存储器)设备设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的通道设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的字节设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的半字节设置不同的定时值的可编程设置。
在一方面中，一种具有片上端接(ODT)控制的系统包括：存储器控制器，其用于生成存储器存取命令；以及耦合到所述存储器控制器的多个存储器设备，所述存储器设备被组织成存储器区块，每个存储器设备包括用于从所述存储器控制器接收存储器存取命令的逻辑，所述存储器存取命令指向要执行该命令的目标区块，所述逻辑进一步用于，响应于接收所述存储器存取命令，根据ODT延迟设置来选择性地占用ODT(片上端接)以用于针对一个或多个非目标区块的存储器存取操作，其中，所述ODT延迟设置包括用于针对读取和写入事务来设置不同的ODT定时值的可编程设置。
在一方面中，一种用于控制片上端接(ODT)的方法包括：在耦合到由被组织成存储器区块的多个存储器设备共享的存储器总线的存储器设备处接收存储器存取命令；在所述存储器设备处确定其是否是由所述存储器存取命令识别的目标区块的部分；以及响应于接收所述存储器存取命令，根据ODT延迟设置来选择性地占用ODT以用于针对一个或多个非目标区块的存储器存取操作；其中，所述ODT延迟设置包括用于针对读取和写入事务来设置不同的ODT定时值的可编程设置。
在所述系统的一方面中，所述系统将包括根据上面关于所述存储器设备所阐述的任何实施例的存储器设备。在所述方法的一方面中，所述方法将包括根据上面关于所述存储器设备所阐述的任何实施例的操作。在一方面中，一种制品包括计算机可读存储介质，所述计算机可读存储介质具有存储在其上的内容，所述内容在被存取时引起用于执行根据所述方法的任何实施例的用于控制ODT的方法的操作的执行。在一方面中，一种装置包括用于执行操作以执行用于控制ODT的方法的单元，根据所述方法的任何实施例。
在一方面中，一种用于控制片上端接(ODT)的存储器控制器包括：硬件接口，其耦合到由被组织成存储器区块的多个存储器设备共享的存储器总线；以及逻辑，其用于在所述存储器总线上发送存储器存取命令，所述存储器存取命令指向要执行该命令的目标区块，所述存储器存取命令用于使存储器设备进一步根据ODT延迟设置来选择性地占用ODT以用于存储器存取操作；其中，所述ODT延迟设置包括用于针对读取和写入事务来设置不同的ODT定时值的可编程设置。
在一方面中，所述ODT延迟设置包括定时偏移值。在一方面中，所述定时偏移值包括至少一个读取ODT定时值，所述至少一个读取ODT定时值包括用于对在列地址选择(CAS)延迟之前的接通时间进行调整的偏移、用于对在CAS延迟之后的关断时间进行调整的偏移、或两者。在一方面中，所述定时偏移值包括至少一个写入ODT定时值，所述至少一个写入ODT定时值包括用于对在写入延迟之前的接通时间进行调整的偏移、用于对在写入延迟之后的关断时间进行调整的偏移、或两者。在一方面中，所述定时偏移值包括除写入延迟加上突发长度延迟、或CAS延迟加上突发长度延迟、或两者以外的写入延迟。在一方面中，所述定时偏移值包括1到8个时钟周期(tCK)的偏移值。在一方面中，所述ODT延迟设置包括基于所述存储器设备与相关联的存储器控制器之间的I/O训练而被编程的值。在一方面中，所述存储器设备用于选择性地占用ODT，包括用于针对不执行所述命令的非目标区块设置ODT延迟设置。在一方面中，所述存储器设备用于响应于在没有接收伴随的CAS-2命令的前提下接收读取或写入命令，而根据可编程ODT延迟设置来选择性地占用ODT。在一方面中，所述存储器设备用于基于所述存储器存取命令的命令编码中的标识符而选择性地占用ODT。在一方面中，所述标识符用于识别ODT定时类型。在一方面中，所述存储器设备还包括：寄存器，其用于存储ODT延迟设置。在一方面中，还包括用于经由针对所述存储器设备的模式寄存器的模式寄存器组(MRS)设置来提供ODT延迟设置的逻辑。在一方面中，所述ODT延迟设置包括用于针对不同的区块设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的DRAM(动态随机存取存储器)设备设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的通道设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的字节设置不同的定时值的可编程设置。在一方面中，所述ODT延迟设置包括用于针对不同的半字节设置不同的定时值的可编程设置。
在一方面中，一种用于控制片上端接(ODT)的方法，包括：选择针对存储器存取命令的目标区块；以及将所述存储器存取命令发送到耦合到由被组织成存储器区块的多个存储器设备共享的存储器总线的存储器设备，发送所述存储器存取命令用于使所述存储器设备确定其是否是所述目标区块的部分，并且根据ODT延迟设置来选择性地占用ODT以用于存储器存取操作；其中，所述ODT延迟设置包括用于针对读取和写入事务来设置不同的ODT定时值的可编程设置。
在第二方法的一方面中，所述方法包括根据以上关于所述存储器控制器阐述的任何实施例的操作。在一方面中，一种制品包括计算机可读存储介质，所述计算机可读存储介质具有存储在其上的内容，所述内容在被存取时引起操作的执行以执行根据所述第二方法的任何实施例的用于控制ODT的方法。在一方面中，一种装置包括用于执行操作以执行根据所述第二方法的任何实施例的用于控制ODT的方法的单元。
本文中示出的流程图提供了各种处理动作的序列的示例。流程图可以指示由软件或固件例程执行的操作，以及物理操作。在一个实施例中，流程图可以示出可以以硬件和/或软件实现的有限状态机(FSM)的状态。尽管以特定的序列或顺序示出，但是除非另有指示，否则动作的顺序可以被修改。因此，所示出的实施例应该只被理解为是示例，并且该过程可以以不同的顺序来执行，并且一些动作可以并行地来执行。另外，在各种实施例中，一个或多个动作可以被忽略；因此，并非所有的动作在每个实施例中都是必需的。其他过程流是可能的。
在本文中所描述的各种操作或功能的程度上，其可以被描述或定义为软件代码、指令、配置和/或数据。内容可以是直接可执行文件(“对象”或“可执行”形式)、源代码、或差异代码(“增量”或“补丁”代码)。本文中所描述的实施例的软件内容可以经由具有存储在其上的内容的制品来提供，或经由操作通信接口以经由该通信接口发送数据的方法来提供。机器可读存储介质可以使机器执行所描述的功能或操作，并且包括以由机器(例如，计算设备、电子系统等)可存取的形式存储信息的任何机制，例如，可记录/不可记录的介质(例如，只读存储器(ROM)、随机存取存储器(RAM)磁盘存储介质、光存储介质、闪存存储器设备等)。通信接口包括与硬连线、无线、光学等介质接合以与另一设备进行通信的任何机制，例如，存储器总线接口、处理器总线接口、互联网连接、盘控制器等。通信接口可以通过提供配置参数和/或发送用于准备通信接口的信号的方式来进行配置，所述通信接口提供描述软件内容的数据信号。通信接口可以经由一个或多个命令或发送到通信接口的信号来进行存取。
本文中所描述的各种组件可以是用于执行所描述的操作或功能的单元。本文中所描述的每个组件都包括软件、硬件或这些的组合。组件可以被实现为软件模块、硬件模块、专用硬件(例如，应用特定的硬件、专用集成电路(ASIC)、数字信号处理(DSP)等)、嵌入式控制器、硬连线电路等。
除了本文中所描述的内容之外，可以对本发明所公开的实施例和实现方式进行各种修改而不脱离本发明的范围。因此，本文中的说明和示例应当被解释为说明性的而不是限制性意义的。本发明的范围应该仅通过参考以上的权利要求来测量。

Claims (27)

1.一种存储器控制器，包括：
硬件接口，其耦合到存储器设备；以及
命令逻辑，其用于利用第一片上端接ODT延迟设置动态编程第一寄存器地址以用于控制针对所述存储器设备的读取操作的ODT接通时间或关断时间，以及利用第二ODT延迟设置动态编程第二寄存器地址以用于控制针对写入操作的ODT接通时间或关断时间；
其中，所述命令逻辑用于发送存储器存取命令，所述存储器存取命令使得所述存储器设备：当所述存储器存取命令是读取命令时根据所述第一ODT延迟设置来应用ODT，并且当所述存储器存取命令是写入命令时根据所述第二ODT延迟设置来应用ODT。
2.根据权利要求1所述的存储器控制器，其中，所述ODT延迟设置包括定时偏移值。
3.根据权利要求2所述的存储器控制器，其中，所述第一ODT延迟设置和所述第二ODT延迟设置包括定时偏移值，其中，所述定时偏移值包括以下中的至少一个：
读取ODT定时值，包括用于对在列地址选择(CAS)延迟之前的接通时间进行调整的偏移、用于对在CAS延迟之后的关断时间进行调整的偏移、或两者；
读取ODT定时值，包括用于对在CAS延迟加上突发长度延迟之后的关断时间进行调整的偏移；
写入ODT定时值，包括用于对在写入延迟之前的接通时间进行调整的偏移、用于对在写入延迟之后的关断时间进行调整的偏移、或两者；或者
写入ODT定时值，包括用于对在写入延迟加上突发长度延迟之后的关断时间进行调整的偏移。
4.根据权利要求2所述的存储器控制器，其中，所述定时偏移值包括1到8个时钟周期(tCK)的偏移值。
5.根据权利要求1所述的存储器控制器，其中，所述ODT延迟设置包括基于所述存储器设备与所述存储器控制器之间的I/O训练而被编程的值。
6.根据权利要求1所述的存储器控制器，其中，所述存储器存取命令用于触发所述存储器设备的ODT电路以用于根据所述第一ODT延迟设置或所述第二ODT延迟设置选择性地占用ODT以用于不执行所述存储器存取命令的非目标区块。
7.根据权利要求1所述的存储器控制器，其中，所述存储器存取命令用于触发所述存储器设备的ODT电路以用于基于所述存储器存取命令的命令编码中的标识符而选择性地占用ODT，其中，所述标识符用于标识ODT定时类型。
8.根据权利要求1所述的存储器控制器，其中，所述第一寄存器地址和所述第二寄存器地址包括模式寄存器的字段。
9.一种存储器设备，包括：
硬件接口，其耦合到存储器总线；
片上端接ODT电路，其用于响应于接收到存储器存取命令选择性地应用ODT到所述硬件接口；
第一寄存器地址，其用于存储动态可编程的第一ODT延迟设置以用于控制ODT接通时间或关断时间，以供所述ODT电路针对读取操作选择性地应用ODT；以及
第二寄存器地址，其用于存储动态可编程的第二ODT延迟设置以用于控制ODT接通时间或关断时间，以供所述ODT电路针对写入操作选择性地应用ODT。
10.根据权利要求9所述的存储器设备，其中，所述ODT延迟设置包括定时偏移值。
11.根据权利要求10所述的存储器设备，其中，所述定时偏移值包括至少一个读取ODT定时值，所述至少一个读取ODT定时值包括用于对在列地址选择(CAS)延迟之前的接通时间进行调整的偏移、用于对在CAS延迟之后的关断时间进行调整的偏移、或两者。
12.根据权利要求10所述的存储器设备，其中，所述定时偏移值包括至少一个写入ODT定时值，所述至少一个写入ODT定时值包括用于对在写入延迟之前的接通时间进行调整的偏移、用于对在写入延迟之后的关断时间进行调整的偏移、或两者。
13.根据权利要求10所述的存储器设备，其中，所述定时偏移值包括除写入延迟加上突发长度延迟、或CAS延迟加上突发长度延迟、或两者以外的写入延迟。
14.根据权利要求10所述的存储器设备，其中，所述定时偏移值包括1到8个时钟周期(tCK)的偏移值。
15.根据权利要求9所述的存储器设备，其中，所述ODT电路用于根据所述第一ODT延迟设置或所述第二ODT延迟设置选择性地占用ODT以用于不执行所述存储器存取命令的非目标区块。
16.根据权利要求9所述的存储器设备，其中，所述ODT电路用于基于所述存储器存取命令的命令编码中的标识符而选择性地占用ODT。
17.根据权利要求16所述的存储器设备，其中，所述标识符用于标识ODT定时类型。
18.根据权利要求9所述的存储器设备，其中，所述第一寄存器地址和所述第二寄存器地址包括模式寄存器的字段。
19.一种用于片上端接的系统，包括：
存储器总线；
动态随机存取存储器DRAM设备，其耦合到所述存储器总线，所述DRAM包括：
片上端接ODT电路；
第一寄存器地址，其用于存储动态可编程的第一ODT延迟设置以用于控制ODT接通时间或关断时间，以用于针对读取操作选择性地应用所述ODT；以及
第二寄存器地址，其用于存储动态可编程的第二ODT延迟设置以用于控制ODT接通时间或关断时间，以用于针对写入操作选择性地应用所述ODT；以及
存储器控制器，其耦合到所述存储器总线，所述存储器控制器包括：
命令逻辑，其用于利用所述第一ODT延迟设置动态编程所述第一寄存器地址，以及利用所述第二ODT延迟设置动态编程所述第二寄存器地址；
其中，所述命令逻辑用于发送存储器存取命令到所述DRAM设备，所述存储器存取命令使得所述DRAM设备：当所述存储器存取命令是读取命令时根据所述第一ODT延迟设置来应用ODT，并且当所述存储器存取命令是写入命令时根据所述第二ODT延迟设置来应用ODT。
20.根据权利要求19所述的系统，其中，所述第一ODT延迟设置和所述第二ODT延迟设置包括ODT延迟设置，所述ODT延迟设置包括定时偏移值，其中，所述定时偏移值包括以下中的至少一个：
读取ODT定时值，包括用于对在列地址选择(CAS)延迟之前的接通时间进行调整的偏移、用于对在CAS延迟之后的关断时间进行调整的偏移、或两者；
读取ODT定时值，包括用于对在CAS延迟加上突发长度延迟之后的关断时间进行调整的偏移；
写入ODT定时值，包括用于对在写入延迟之前的接通时间进行调整的偏移、用于对在写入延迟之后的关断时间进行调整的偏移、或两者；或者
写入ODT定时值，包括用于对在写入延迟加上突发长度延迟之后的关断时间进行调整的偏移。
21.根据权利要求19所述的系统，其中，所述第一ODT延迟设置和所述第二ODT延迟设置包括ODT延迟设置，所述ODT延迟设置包括用于针对以下中的一个或多个来设置不同的定时值的可编程设置：不同的区块、不同的DRAM设备、不同的通道、不同的字节、或不同的半字节。
22.根据权利要求19所述的系统，还包括：
多核处理器，其耦合到所述存储器控制器；
一个或多个处理器，其通信地耦合到所述存储器控制器；以及
网络接口，其通信地耦合到所述一个或多个处理器。
23.一种用于片上端接的装置，包括：
用于利用第一片上端接ODT延迟设置动态编程存储器设备的第一寄存器地址以用于控制针对读取操作的ODT接通时间或关断时间的单元；以及
用于利用第二ODT延迟设置动态编程所述存储器设备的第二寄存器地址以用于控制针对写入操作的ODT接通时间或关断时间的单元；
用于发送存储器存取命令以使得所述存储器设备进行以下操作的单元：当所述存储器存取命令是读取命令时根据所述第一ODT延迟设置来应用ODT，并且当所述存储器存取命令是写入命令时根据所述第二ODT延迟设置来应用ODT。
24.根据权利要求23所述的装置，其中，所述ODT延迟设置包括定时偏移值。
25.根据权利要求24所述的装置，其中，所述第一ODT延迟设置和所述第二ODT延迟设置包括定时偏移值，其中，所述定时偏移值包括以下中的至少一个：
读取ODT定时值，包括用于对在列地址选择(CAS)延迟之前的接通时间进行调整的偏移、用于对在CAS延迟之后的关断时间进行调整的偏移、或两者；
读取ODT定时值，包括用于对在CAS延迟加上突发长度延迟之后的关断时间进行调整的偏移；
写入ODT定时值，包括用于对在写入延迟之前的接通时间进行调整的偏移、用于对在写入延迟之后的关断时间进行调整的偏移、或两者；或者
写入ODT定时值，包括用于对在写入延迟加上突发长度延迟之后的关断时间进行调整的偏移。
26.根据权利要求23所述的装置，其中，所述ODT延迟设置包括基于所述存储器设备与相关联的存储器控制器之间的I/O训练而被编程的值。
27.根据权利要求23所述的装置，其中，所述存储器存取命令用于触发所述存储器设备的ODT电路以用于根据所述第一ODT延迟设置或所述第二ODT延迟设置选择性地占用ODT以用于不执行所述存储器存取命令的非目标区块。
CN201680049472.3A 2015-09-25 2016-08-18 多区块系统中的可编程的片上端接定时 Active CN107924693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/865,866 2015-09-25
US14/865,866 US10141935B2 (en) 2015-09-25 2015-09-25 Programmable on-die termination timing in a multi-rank system
PCT/US2016/047511 WO2017052853A1 (en) 2015-09-25 2016-08-18 Programmable on-die termination timing in a multi-rank system

Publications (2)

Publication Number Publication Date
CN107924693A CN107924693A (zh) 2018-04-17
CN107924693B true CN107924693B (zh) 2022-04-26

Family

ID=58386711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680049472.3A Active CN107924693B (zh) 2015-09-25 2016-08-18 多区块系统中的可编程的片上端接定时

Country Status (4)

Country Link
US (2) US10141935B2 (zh)
CN (1) CN107924693B (zh)
DE (1) DE112016004314T5 (zh)
WO (1) WO2017052853A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
US10339072B2 (en) 2016-04-01 2019-07-02 Intel Corporation Read delivery for memory subsystem with narrow bandwidth repeater channel
US20170289850A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Write delivery for memory subsystem with narrow bandwidth repeater channel
US10789185B2 (en) * 2016-09-21 2020-09-29 Rambus Inc. Memory modules and systems with variable-width data ranks and configurable data-rank timing
KR20180078864A (ko) * 2016-12-30 2018-07-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US10459659B2 (en) * 2017-03-31 2019-10-29 Intel Corporation Technologies for issuing commands on selected memory devices
US20180322914A1 (en) * 2017-05-03 2018-11-08 Mediatek Inc. Multi-rank topology of memory module and associated control method
US10496584B2 (en) 2017-05-11 2019-12-03 Samsung Electronics Co., Ltd. Memory system for supporting internal DQ termination of data buffer
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
US10621117B2 (en) * 2017-06-15 2020-04-14 Micron Technology, Inc. Controlling memory devices using a shared channel
KR102553266B1 (ko) 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
US10424356B2 (en) 2017-11-22 2019-09-24 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
US11003386B2 (en) * 2017-11-22 2021-05-11 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
KR102407439B1 (ko) 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
KR20190068094A (ko) 2017-12-08 2019-06-18 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR102532995B1 (ko) * 2018-03-26 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102665412B1 (ko) * 2018-03-27 2024-05-20 삼성전자주식회사 멀티-랭크들의 온-다이 터미네이션(odt) 셋팅을 최적화하는 방법 및 메모리 시스템
US10552087B2 (en) 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US10318464B1 (en) * 2018-06-28 2019-06-11 Montage Technology Co., Ltd. Memory system and method for accessing memory system
KR102621098B1 (ko) 2018-07-23 2024-01-04 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2020034985A1 (en) * 2018-08-14 2020-02-20 Mediatek Inc. Delay tracking method and memory system
US10797700B2 (en) 2018-12-21 2020-10-06 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US11762787B2 (en) * 2019-02-28 2023-09-19 Rambus Inc. Quad-channel DRAM
KR20200124937A (ko) * 2019-04-25 2020-11-04 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
KR102654905B1 (ko) * 2019-07-17 2024-04-05 에스케이하이닉스 주식회사 메모리 컨트롤러, 메모리 장치, 메모리 시스템 및 그들의 동작 방법
KR20210057859A (ko) 2019-11-12 2021-05-24 삼성전자주식회사 위치 정보를 식별하여 셀프 캘리브레이션을 수행하는 메모리 장치 및 그것을 포함하는 메모리 모듈
WO2021101536A1 (en) * 2019-11-20 2021-05-27 Hewlett-Packard Development Company, L.P. Address-based fluidic die output signal selection
US11797186B2 (en) 2019-12-20 2023-10-24 Micron Technology, Inc. Latency offset for frame-based communications
US20200133669A1 (en) * 2019-12-23 2020-04-30 Intel Corporation Techniques for dynamic proximity based on-die termination
US11127443B2 (en) * 2020-01-08 2021-09-21 Micron Technology, Inc. Timing chains for accessing memory cells
US11189338B1 (en) 2020-03-27 2021-11-30 Xilinx, Inc. Multi-rank high bandwidth memory (HBM) memory
US11750190B2 (en) * 2020-12-14 2023-09-05 Intel Corporation Encoded on-die termination for efficient multipackage termination
KR20220146271A (ko) 2021-04-23 2022-11-01 에스케이하이닉스 주식회사 터미네이션동작을 수행하는 전자장치 및 전자시스템
KR20220165535A (ko) * 2021-06-08 2022-12-15 삼성전자주식회사 데이터 트레이닝을 수행하는 메모리 컨트롤러, 이를 포함하는 시스템 온 칩 및 메모리 컨트롤러의 동작방법
CN115602215A (zh) 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器
CN113505094B (zh) * 2021-09-06 2022-01-25 上海类比半导体技术有限公司 Mcu、主机与多个mcu传输数据的方法
JP2023045884A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 メモリシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941197A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 用于控制内部中断电阻的装置
CN101281783A (zh) * 2007-02-16 2008-10-08 英特尔公司 每字节通道动态片内终结
CN102456406A (zh) * 2010-11-04 2012-05-16 三星电子株式会社 具有片内终结电路的非易失性存储器件及其控制方法
CN103325420A (zh) * 2006-10-18 2013-09-25 佳能株式会社 存储器控制设备、存储器控制方法和存储器系统

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451193B (en) * 1999-11-30 2001-08-21 Via Tech Inc A method to determine the timing setting value of dynamic random access memory
US6880094B2 (en) 2002-01-14 2005-04-12 Micron Technology, Inc. Cas latency select utilizing multilevel signaling
KR100578649B1 (ko) * 2004-04-20 2006-05-11 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
US7138823B2 (en) * 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
US7365570B2 (en) * 2005-05-25 2008-04-29 Micron Technology, Inc. Pseudo-differential output driver with high immunity to noise and jitter
US7414426B2 (en) * 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
US7486104B2 (en) * 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
US7595657B2 (en) * 2007-05-01 2009-09-29 Sony Corporation Dynamic dual control on-die termination
KR100881195B1 (ko) * 2007-05-22 2009-02-05 삼성전자주식회사 고주파 성능을 개선한 ｏｄｔ 회로
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100927401B1 (ko) * 2007-12-12 2009-11-19 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 제어방법
US8719606B2 (en) * 2008-03-31 2014-05-06 Intel Corporation Optimizing performance and power consumption during memory power down state
US8452917B2 (en) * 2008-09-15 2013-05-28 Diablo Technologies Inc. Load reduction dual in-line memory module (LRDIMM) and method for programming the same
US7944726B2 (en) * 2008-09-30 2011-05-17 Intel Corporation Low power termination for memory modules
US20100106904A1 (en) * 2008-10-23 2010-04-29 Dell Products L.P. Shadow raid cache memory
JP2010192030A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
JP5474458B2 (ja) 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
KR20110052941A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 어디티브 레이턴시를 가지는 반도체 장치
KR101110819B1 (ko) * 2009-11-30 2012-03-13 주식회사 하이닉스반도체 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
KR20110133308A (ko) * 2010-06-04 2011-12-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 집적회로
US9153296B2 (en) * 2010-06-28 2015-10-06 Intel Corporation Methods and apparatuses for dynamic memory termination
US8274308B2 (en) 2010-06-28 2012-09-25 Intel Corporation Method and apparatus for dynamic memory termination
KR101075496B1 (ko) * 2010-07-06 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 장치
WO2012106131A1 (en) 2011-02-02 2012-08-09 Rambus Inc. On-die termination
WO2012122381A2 (en) * 2011-03-09 2012-09-13 Rambus Inc. Power-management for integrated circuits
US8984320B2 (en) * 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
WO2012145360A2 (en) * 2011-04-18 2012-10-26 Shaeffer Ian P Memory circuit and method for its operation
US9224430B2 (en) * 2011-07-27 2015-12-29 Micron Technology, Inc. Devices, methods, and systems supporting on unit termination
KR101853874B1 (ko) 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
JP2013097850A (ja) * 2011-11-07 2013-05-20 Elpida Memory Inc 半導体装置
KR20130072042A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 터미네이션 회로
JP2013134792A (ja) * 2011-12-26 2013-07-08 Elpida Memory Inc 半導体装置
KR101919145B1 (ko) * 2012-03-30 2018-11-15 에스케이하이닉스 주식회사 반도체모듈
US9054675B2 (en) * 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9001594B2 (en) 2012-07-06 2015-04-07 Micron Technology, Inc. Apparatuses and methods for adjusting a path delay of a command path
US8928349B2 (en) * 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
KR101742892B1 (ko) 2012-11-30 2017-06-01 인텔 코포레이션 다중 사이클 명령에 의한 메모리 디바이스 액세스를 위한 장치, 방법 및 시스템
US9130557B2 (en) * 2012-12-03 2015-09-08 Samsung Electronics Co., Ltd. Operating method of input/output interface
US9536626B2 (en) * 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing
US9599639B2 (en) * 2013-04-05 2017-03-21 Tektronix, Inc. Device and method to prevent inter-system interference
WO2014191838A2 (en) 2013-05-28 2014-12-04 Marvell World Trade Ltd. Systems and methods for dqs gating
US9292391B2 (en) 2014-02-12 2016-03-22 Apple Inc. Interface calibration using configurable on-die terminations
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
KR20160056618A (ko) * 2014-11-12 2016-05-20 삼성전자주식회사 온다이 터미네이션 회로 및 온다이 터미네이션 방법
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
US9536591B1 (en) 2016-03-07 2017-01-03 Micron Technology, Inc. Staggered DLL clocking on N-Detect QED to minimize clock command and delay path

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941197A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 用于控制内部中断电阻的装置
CN103325420A (zh) * 2006-10-18 2013-09-25 佳能株式会社 存储器控制设备、存储器控制方法和存储器系统
CN101281783A (zh) * 2007-02-16 2008-10-08 英特尔公司 每字节通道动态片内终结
CN102456406A (zh) * 2010-11-04 2012-05-16 三星电子株式会社 具有片内终结电路的非易失性存储器件及其控制方法

Also Published As

Publication number Publication date
CN107924693A (zh) 2018-04-17
US20190036531A1 (en) 2019-01-31
US10680613B2 (en) 2020-06-09
DE112016004314T5 (de) 2018-10-04
US10141935B2 (en) 2018-11-27
WO2017052853A1 (en) 2017-03-30
US20170093400A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN107924693B (zh) 多区块系统中的可编程的片上端接定时
US10755753B2 (en) Memory device with flexible internal data write control circuitry
US9871519B2 (en) On-die termination control without a dedicated pin in a multi-rank system
US20210020224A1 (en) Applying chip select for memory device identification and power management control
US10482947B2 (en) Integrated error checking and correction (ECC) in byte mode memory devices
CN107210063B (zh) 对具有存储体分组架构的存储器设备内的存储体进行预充电和刷新
US9940984B1 (en) Shared command address (C/A) bus for multiple memory channels
EP3436963B1 (en) Memory subsystem with narrow bandwidth repeater channel
CN107924698B (zh) Dram设备、错误校正管理的方法和存储器控制器
TWI758247B (zh) 用於長叢發長度之內部連續列存取技術
US10339072B2 (en) Read delivery for memory subsystem with narrow bandwidth repeater channel
US20160350002A1 (en) Memory device specific self refresh entry and exit
WO2017165042A1 (en) Multi-level memory management
US20170289850A1 (en) Write delivery for memory subsystem with narrow bandwidth repeater channel
US20230333928A1 (en) Storage and access of metadata within selective dynamic random access memory (dram) devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant