CN107919294B - 半导体器件制造方法和半导体器件 - Google Patents

半导体器件制造方法和半导体器件 Download PDF

Info

Publication number
CN107919294B
CN107919294B CN201710827018.2A CN201710827018A CN107919294B CN 107919294 B CN107919294 B CN 107919294B CN 201710827018 A CN201710827018 A CN 201710827018A CN 107919294 B CN107919294 B CN 107919294B
Authority
CN
China
Prior art keywords
semiconductor device
pair
contact
ball
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710827018.2A
Other languages
English (en)
Other versions
CN107919294A (zh
Inventor
松桥润
槙平尚宏
岩崎秀和
石井稔二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107919294A publication Critical patent/CN107919294A/zh
Application granted granted Critical
Publication of CN107919294B publication Critical patent/CN107919294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

本发明涉及一种半导体器件制造方法和半导体器件，用于提高半导体器件的可靠性。该半导体器件制造方法包括：(a)将具有焊球的BGA安装到用于老化测试的插座的步骤；以及(b)通过用插座的中导电触针夹持焊球来执行BGA的老化测试的步骤。插座的触针具有导电的并且沿BGA的附接方向延伸的第一突出部、和导电的并且沿与第一突出部的延伸方向相交的方向提供的且在焊球的BGA的附接侧面向表面布置的第二突出部。在步骤(b)中，在触针的第一突出部与焊球接触的状态下，执行BGA的老化测试。

Description

半导体器件制造方法和半导体器件
相关申请的交叉引用
于2016年10月7日提交的日本专利申请No.2016-198908的公开，包括说明书、附图和摘要，通过引用全部并入本文。
技术领域
本发明涉及一种半导体器件及其制造方法，并涉及例如，进行老化测试的半导体器件制造方法和半导体器件。
背景技术
在半导体器件的老化测试过程中，将半导体器件附接到为老化板设置的多个IC插座(在下文中，也简称为插座)中的每个IC插座，并进行老化测试。
例如，在BGA(球栅阵列)类型的半导体器件中，由于外部端子是球电极，所以用于BGA的夹持式插座是已知的，其通过用触针夹着球电极来实现导电。通过使用用于BGA的夹持式插座，来进行老化测试。
例如，在日本未审专利申请公开No.2000-315555(专利文献1)中，公开了用于半导体封装的插座结构。
例如，在日本未审专利申请公开No.平成9(1997)-219267(专利文献2)中，公开了用于BGA/IC测试的接触/插座的结构。
发明内容
作为用于BGA的夹持式插座，根据插座的触针的顶端的形状，已
知的是横筋型(专利文献1：日本未审专利申请公开No.2000-315555)和纵筋型(专利文献2：日本未审专利申请公开No.平成9(1997)-219267)。
在横筋型的情况下，当球电极在老化测试等过程中由于BGA的衬底的翘曲而向上移动时，横筋会与球电极接触。其降低了球电极在垂直方向上的灵活性。结果，在老化测试时妨碍了BGA的衬底的膨胀和收缩，并且由于剩余应力降低了BGA的共面性。
另一方面，在纵筋型的情况下，因为通过纵筋球电极的握力是弱的，由于在老化测试时BGA的衬底的膨胀和收缩，会发生弹出(BGA的抬起)现象，并会导致BGA的不良接触。
从说明书和附图的描述中，其它问题和新颖特征将变得明显。
根据实施例的半导体器件制造方法包括以下步骤：(a)将具有作为外部端子的球电极的半导体器件附接到用于老化测试的插座；以及(b)通过用插座的导电接触部夹持球电极来执行半导体器件的老化测试。此外，插座的接触部具有导电的并且沿半导体器件的附接方向延伸的第一突出部、和导电的并且沿与第一突出部的延伸方向相交的方向设置的且在球电极的半导体器件的附接侧面向表面布置的第二突出部。在步骤(b)中，在接触部的第一突出部与球电极接触的状态下，执行半导体器件的老化测试。
根据实施例的半导体器件包括：半导体芯片；衬底，其具有将半导体芯片安装在其上方的第一面和位于所述第一面的相反侧的第二面；以及设置在衬底的第二面上方的多个球电极。此外，在多个球电极的任意球电极的表面中形成了在衬底的厚度方向上延伸的第一压痕和在与第一压痕的延伸方向相交的方向上延伸的第二压痕，且第二压痕形成在球电极的衬底侧的表面中。
根据实施例，能够提高半导体器件的可靠性。
附图说明
图1是示例实施例的半导体器件的结构的示例的横截面。
图2是示例图1所示的半导体器件中的球电极的压痕示例的部分侧视图。
图3是示例图1的半导体器件的从装配到运输的过程示例的流程图。
图4是示例图3的流程中的焊合过程所使用的插座的结构示例的横截面。
图5是示例为图4所示的插座设置的触针的突出部的结构示例的部分透视图。
图6是示例用实施例的触针接触球电极的状态示例的侧视图。
图7是示例用图6所示的触针接触球电极的状态示例的前视图。
图8是示例用图6所示的触针接触球电极的状态示例的平面图。
图9是示例在图3的老化过程中随老化时间而改变的温度示例的图。
图10是示例在图9所示的老化时间的老化起始时间点的触针接触状态示例的侧视图。
图11是示例在图9所示的老化时间BGA变形之后的触针接触状态示例的侧视图。
图12是示例共面性根据实施例的BGA的温度循环次数而变化的图。
图13是示例比较示例的触针的打开方向的平面图。
图14是示例实施例的插座中的触针的打开方向示例的平面图。
图15是示例实施例的插座的触针中的第二突出部的顶端的形状示例的平面图。
图16是示例实施例的插座中的触针的排列示例的平面图。
图17是示例实施例的插座中的触针的排列示例的平面图。
图18是示例实施例的插座中的触针的排列示例的平面图。
图19是示例实施例的插座的触针中的第一突出部的数量示例的平面图。
图20是示例实施例的插座的触针中的第一突出部的数量示例的平面图。
图21是示例实施例的插座中的触针的排列示例的平面图。
图22是示例实施例的插座中的触针的排列示例的平面图。
图23是示例实施例的插座中的触针的排列示例的平面图。
图24是示例实施例的插座中的触针的排列示例的平面图。
图25是示例实施例的插座中的触针的排列示例的平面图。
图26是示例实施例的插座中的触针的排列示例的平面图。
图27是示例在实施例的插座的触针中的第一突出部的数量是一个(一个山)的情况下的与球电极的接触状态示例的平面图。
图28是示例在如图27所述的第一突出部的数量是一个的情况下的与球电极的接触状态示例的侧视图。
图29是示例在图27的第一突出部的数量是一个(一个山)并且触针的数量是三个的情况下的针排列示例的平面图。
具体实施方式
在下面的实施例中，除非另有必要，相同或相似部分的描述通常将不再重复。
此外，在下面的实施例中，当必要时，为了方便起见，可通过将元件分成多个部分或示例来描述。除非另有明确说明，它们并不是不相关的，而是具有一个是另一个的部分或全部的修改、详细说明和补充说明的关系。
在下面的实施例中，在提到元件等的数量的情况下(包括片数、数值、数量和范围)，除了明确提到的情况、本发明主要明确限制于特定值的情况等以外，本发明不限于特定的值。该数字可大于或小于特定值。
显然，在下面的实施例中，部件(包括元件步骤)并不总是必要的，除了明确提到的情况、认为部件主要明确是必要的情况等以外。
在下面的实施例中，在提到部件的形状、位置关系等时，它们基本上包括相近或相似于它们的形状等，除了明确提到的情况、认为形状等主要不明确相似的情况等以外。这同样也适用于数值和范围。
在下文中，参考附图，将详细描述实施例。在用于解释实施例的所有附图中，相同的参考数字指定给具有相同功能的构件，并且将不会给出重复描述。在一些情况下，为了使附图更容易理解，即使在平面图中也会添加影线。
半导体器件的配置
图1是示例实施例的半导体器件的结构的示例的横截面，图2是示例图1所示的半导体器件的球电极中的压痕示例的部分侧视图。
图1所示实施例的半导体器件是，其中将半导体芯片2安装(结合、耦合或设置)在布线衬底1上的并且半导体芯片2用密封树脂密封的一种半导体器件(半导体封装)。
在实施例中，作为半导体器件的示例，将描述其中设置在布线衬底1的底面侧的多个外部端子是焊球(球电极)5的情况。即，本实施例的半导体器件是一种BGA(球栅阵列)3。
将描述BGA 3的配置。BGA 3具有半导体芯片2、支撑或安装半导体芯片2的布线衬底1、和电耦合暴露在半导体芯片2的主面(表面)2a中的多个电极焊盘(接合焊盘、电极)2c的多个接合线(以下简称导线)4，和对应于电极焊盘2c的布线衬底1的多个接合引线(耦合端子)1c。
此外，BGA 3具有覆盖布线衬底1的顶面(第一面，芯片支撑面)1a的密封部6，其包括半导体芯片2和导线4和以区域阵列排列(格子排列)方式设置的多个焊球5，多个焊球5作为布置在与布线衬底1的顶面1a相反侧的底面(第二面，安装面)1b上的外部端子。
横跨厚度的半导体芯片2的平面形状为正方形或矩形。例如，各种半导体元件或半导体集成电路形成在由单晶硅等制成的半导体衬底(半导体晶片)的主面中，然后，通过划片等将半导体衬底分成半导体芯片2。
半导体芯片2具有彼此相反的主面(在形成半导体元件的一侧的面、表面、顶面)2a和背面(在与形成半导体元件的一侧的面的相反侧的面、安装面或底面)2b，且半导体芯片2安装(布置)在布线衬底1的顶面1a上方，使得主面2a面朝上。半导体芯片2的背面2b经由粘合剂(管芯接合材料、结合材料)7接合并固定到布线衬底1的顶面1a上。此外，半导体芯片2具有暴露在主面2a一侧的多个电极焊盘2c，以及与形成在半导体芯片2的表面层部分内部或之中的半导体元件或半导体集成电路电耦合的电极焊盘2c。
作为固定半导体芯片2的粘合剂7，例如，可使用绝缘或导电浆料材料、膜状粘合剂(管芯接合膜、管芯附着膜)等。
布线衬底(衬底)1具有作为主面之一的顶面(第一面)1a和作为与顶面1a相反侧的面的底面(第二面)1b。此外，布线衬底1具有作为具有绝缘性能的基础材料层的核心构件1d，形成在核心构件1d的顶面侧和底面侧的导电层(导电图案、布线层)1e，以及作为形成为覆盖导电层1e的绝缘层(绝缘膜)的阻焊层(绝缘膜、阻焊层)1f。作为另一个形式，布线衬底1可由其中叠置多个绝缘层和多个布线层的(例如，具有四层布线层的布线衬底)多层布线衬底形成。也就是说，布线衬底1的结构不限于图1所示的结构。导电层1e由导电材料制成，并且可由例如通过电镀形成的铜薄膜形成。
在布线衬底1的顶面侧，形成了用于电耦合导线4的作为耦合端子(电极)的多个接合引线1c。另一方面，在布线衬底1的底面侧，形成了用于耦合焊球5的多个电极(连接盘)。在核心构件1d的顶面侧的多个接合引线1c和在核心构件1d的底面侧的多个连接盘是电耦合的。
因此，半导体芯片2的多个电极焊盘2c经由多个导线4电耦合到布线衬底1的多个接合引线1c，并经由布线衬底1的导电层1e进一步电耦合到布线衬底1的多个电极(连接盘)。
阻焊层1f用作保护导电层1e的绝缘层(绝缘膜)并覆盖核心构件1d的顶面侧和底面侧的导电层1e。半导体芯片2经由粘合剂7安装在布线衬底1的顶面1a侧的阻焊层1f上方。
例如，导线4是一种金属细线诸如金导线。
焊球5以阵列形状(格子形状)形式布置在布线衬底1的底面1b侧，并且可用作BGA3的外部端子(外部耦合端子)。
密封部(密封树脂层、密封树脂、密封树脂件或密封构件)6由树脂材料诸如热固性树脂材料制成，并且可包括填料等。例如，密封部6可通过使用包括填料等的环氧树脂来形成。密封部6覆盖了在布线衬底1的顶面1a上方的半导体芯片2和多个导线4。也就是说，密封部6形成在布线衬底1的顶面1a上方，并密封和保护半导体芯片2和导线4。
在实施例的BGA 3中，如图2所示，在多个焊球5中的任一个焊球的表面中，形成了在布线衬底1的厚度方向S上延伸的第一压痕5a和在与第一压痕5a的延伸方向相交的方向P上延伸的第二压痕5b。方向P是正交于布线衬底1的厚度方向S的方向。当将BGA 3附接到将在随后描述的并对BGA 3的老化过程进行老化测试的图4所示的插座8时，第一和第二压痕5a和5b由插座8中的接触部11的触针11a的图5所示的第一和第二突出部11b、11c形成。
第一压痕5a的延伸方向(沿布线衬底1的厚度方向S的方向)和第二压痕5b的延伸方向(沿方向P的方向)几乎相互正交。
第二压痕5b形成在焊球5的布线衬底1侧的表面中。具体来说，第二压痕5b形成在焊球5的表面中的、在通过焊球5的中心C的水平方向(平行于方向P的方向)上的剖面的布线衬底1侧(上侧)上的表面中。另一方面，第一压痕5a形成在焊球5的表面和相反侧(下侧)上的表面中的、在通过焊球5的中心C的水平方向上的剖面的布线衬底1侧(上侧)上的两个表面上延伸的位置中。
因此，第二压痕5b形成在邻近第一压痕5a的上端的位置。
第一压痕5a的延伸方向(方向S)上的长度L1比沿第二压痕5b的延伸方向(方向P)的长度L2长(L1＞L2)。
此外，沿第一压痕5a的宽度方向(方向P)的长度(宽度)W1比沿第二压痕5b的宽度方向(方向S)的长度(宽度)W2短(W1＜W2)。
在图2所示的结构中，一组由两个第一压痕5a和一个第二压痕5b构成。一个第二压痕5b形成在两个第一压痕5a之间的位置中且接近于第一压痕5a的上端位置的位置中。在BGA 3的多个焊球5中的一个、一些或所有焊球中，由两个第一压痕5a和一个第二压痕5b构成的压痕组M形成在一个或多个地方。例如，在多个焊球5的表面中的彼此面对的位置中，会形成每个都由两个第一压痕5a和一个第二压痕5b构成的压痕组M。
半导体器件制造方法
图3是示例图1的半导体器件的从装配到运输的过程示例的流程图。参考图3将描述BGA 3的从装配到运输的流程。
首先，在图1所示的BGA 3的装配中，执行经由粘合剂7将半导体芯片2安装在布线衬底1上方的管芯接合。
在管芯接合之后，执行电耦合半导体芯片2的电极焊盘2c和布线衬底1的接合引线1c的导线接合。
在导线接合之后，执行通过用树脂密封半导体芯片2和多个导线4来形成密封部6的树脂成型。
在树脂成型之后，执行在布线衬底1的底面1b侧形成多个焊球5的球安装。
由于图1所示的BGA 3是一种具有采用以批量成型为例的装配的结构的BGA 3，所以在这种情况下，在执行将多个焊球5附接到布线衬底1的底面1b的球安装之后，通过划片将布线板1分成多块。通过该操作，完成了BGA 3的装配。
在BGA 3的装配之后，执行第一次选择过程，也就是说，在老化测试之前的选择过程，以选出有缺陷的。在第一次选择过程之后，执行老化过程。在老化过程中，在将BGA 3附接到老化板(参见图4)中的插座8的状态下，通过在高温环境下将电流和电压施加到BGA 3来执行老化测试。
在老化测试之后，执行在老化测试之后的第二次选择过程，以选出有缺陷的。
在第二次选择过程之后，对在老化测试之后的选择过程中确定为好的产品的BGA3执行外观检查。在外观检查之后，将产品进行包装和运输。
老化过程
图4是示例图3的流程中的焊合过程所使用的插座的结构示例的横截面。图5是示例为图4所示的插座设置的触针的突出部的结构示例的部分透视图。图6是示例用实施例的触针接触球电极的状态示例的侧视图。图7是示例用图6所示的触针接触球电极的状态示例的前视图。图8是示例用图6所示的触针接触球电极的状态示例的平面图。图9是示例在图3所示的老化过程中随老化时间而改变的温度示例的图。图10是示例在图9所示的老化时间的老化起始时间点的触针接触状态示例的侧视图。图11是示例在图9所示的老化时间BGA变形之后的触针接触状态示例的侧视图。图12是示例共面性根据实施例的BGA的温度循环次数而变化的图。
首先，将描述老化过程中所使用的图4所示的插座8的结构。插座8也叫开顶式插座，并且其是一种主要用于老化过程的用于BGA的夹持式插座。
插座8具有支撑BGA 3的布线衬底1的座位12、附接座位12的底座9、设置得与底座9相面的并具有BGA 3可通过的开口10a的盖子10、压住附接的BGA 3的闩锁13和附接到底座9的并夹持BGA 3的焊球5的多个接触部11。
此外，多个接触部11中的每个接触部都具有夹持焊球5的多个触针(针构件)11a。具体来说，通过用多个触针11a夹持BGA 3的焊球5，会电耦合BGA 3的焊球5和触针11a。此外，具有触针11a的接触部11电耦合到老化板的导线，从而在老化测试时经由接触部11从老化板向BGA 3施加电压。
如图5所示，实施例的插座8的每个触针11a都具有导电性能的第一和第二突出部11b、11c。每个第一和第二突出部11b、11c也叫筋，并且是从触针11a的臂部11e突出来的部分。第一突出部11b被设置为沿着图4所示的BGA 3的插座8的附接方向Q延伸。另一方面，第二突出部11c被设置为沿着与第一突出部11b的延伸方向(附接方向Q)相交的方向R延伸，并被布置为面向在焊球5的BGA 3的附接侧的表面。
在焊球5的BGA 3的附接侧的表面表示在图2所示的通过焊球5的中心C的水平方向(平行于方向P的方向)上的、切割板的布线衬底1侧(上侧)上的表面。
因此，在老化过程中，在触针11a的第一突出部11b与焊球5接触的状态下，执行BGA3的老化测试。也就是说，第一突出部11b是获得与焊球5的电耦合(确保电导率)的突出部。另一方面，第二突出部11c是防止焊球5从触针11a朝上脱落(弹出)的突出部(刀片)。
在本实施例的插座8中，如图5所示，多个触针11a中的每个触针都设置有几乎平行布置的两个第一突出部11b和一个第二突出部11c。
第二突出部11c布置在第一突出部11b的延伸方向上的在布线衬底1侧的端部的位置(上部)中。在另一种表示中，如图6和7所示，第二突出部11c被布置在第一突出部11b和焊球5之间的接触部11d的布线衬底1侧(上侧)上。也就是说，第二突出部11c的接触部11d位于比第一突出部11b的接触部11d更靠近布线衬底1(上侧)的位置。
如图6和8所示，第二突出部11c的到焊球5侧的突出量T2小于第一突出部11b的到焊球5侧的突出量T1(T2＜T1)。具体来说，从第二突出部11c的顶端11ca的臂部11e起的突出量T2小于从第一突出部11b的顶端11ba的臂部11e起的突出量T1(T2＜T1)。
接下来，将参考图9描述在老化测试时的温度环境。
图9示例了老化测试的温度环境的示例。在图9所示的老化测试中，温度从开始在30分钟(半小时)内从25℃的室温增加到125℃。然后，在125℃的状态下保持四个小时。四小时之后，温度在30分钟(半小时)内被重置为25℃的室温。老化测试就在这种温度循环中执行。
首先，执行如图4所示的BGA 3到插座8的附接。如图10所示，插座8具有彼此相反的一对触针11a，并且每个触针11a都具有两个第一突出部11b和一个第二突出部11c。盖子10向上抬起，使闩锁13与触针11a处于打开状态。在这种状态下，经由盖子10中的开口10a将BGA 3安装在座位12上方。安装之后，通过释放盖子10，盖子10上升，闩锁13按住BGA 3，并使触针11a闭合以夹持焊球5。
然后，在用彼此相反布置的触针11a的第一突出部11b夹持焊球5的状态下，执行BGA 3的老化测试。
图10示例了在老化测试的起始时间点的触针接触状态。在老化测试的起始时间点，虽然触针11a的第一突出部11b与焊球5接触，但如图10的部分D所示第二突出部11c远离焊球5。也就是说，在老化测试的起始时间点，第二突出部11c没有与焊球5接触。
这是因为，第二突出部11c被布置为面向焊球5的BGA 3的附接侧的表面，并且图6所示的第二突出部11c的到焊球5侧的突出量T2小于第一突出部11b的到焊球5侧的突出量T1(T2＜T1)。也就是说，由于第一突出部11b的突出量大于第二突出部11c的突出量，虽然第一突出部11b和焊球5接触，但布置在比接触部较高的位置处的第二突出部11c会远离焊球5。
当BGA 3通过诸如温度上升和温度下降这样的温度循环而变形时，如图11所示，焊球5向上提起。此时，第二突出部11c与焊球5接触(图11中的部分E)。当第二突出部11c与焊球5接触时，可停止焊球5的进一步上升，从而能够防止焊球5从触针11a脱落。也就是说，由于第二突出部11c的突出量小于第一突出部11b的突出量并且在起始时间点第二突出部11c没有与焊球5接触，所以当BGA 3通过老化测试中的加热而变形时，存在在垂直方向上运动的灵活性。当BGA 3通过BGA 3的变形而被提起时，焊球5也会上升。然而，如图11所示，焊球5与第二突出部11c接触并停止焊球5的上升。
这在老化测试中能够防止焊球5从触针11a脱落。也就是说，抑制了焊球5被提起并从触针11a脱落的弹出发生，并能够减少不良接触的发生。
此外，通过第二突出部11c减少了焊球5的垂直运动，并能够抑制在布线衬底1的底面1b中形成瘢痕。
如图12所示，在使用本实施例的插座8老化测试之后，测量BGA3的共面性的变化。结果，能够减少共面性的波动，并能够改善共面性。
因此，能够提高BGA 3的可靠性。此外，能够增加BGA 3的老化测试的可靠性。
通过用于获得触针11a和焊球5之间的电耦合的在第一突出部11b和焊球5之间的接触，图2所示的第一压痕5形成在焊球5中。当焊球5向上提起时，通过第二突出部11c和焊球5之间的接触，如图2所示的第二压痕5b形成在焊球5中。
如图6和8所示，在触针11a中，第一突出部11b比第二突出部11c长。因此，当焊球5向上提起时，同样能够确保第一突出部11b和焊球5之间的电耦合(传导)。由于第二突出部11c被设置为抑制焊球5的弹出，所以与第一突出部11b相比，第二突出部11c的长度不是必要的。
接下来，通过实施例的BGA 3，能够以与上述类似的方式改善共面性。因此，能够改善BGA 3的可靠性。如上所述，当焊球5在老化测试时间具有灵活性时，能够减小焊球5上的应力，并能够抑制焊球5的掉落。此外，在老化测试之后，能够视觉识别在老化测试中形成的压痕诸如第一和第二压痕5a和5b，并且能够识别是否正确执行了老化测试中的突出部的接触。
触针的排列和打开/关闭方向
图13是示例比较示例的触针的打开方向的平面图，图14是示例实施例的插座中的触针的打开方向示例的平面图。
如图13的比较示例所示，在打开和关闭在间距方向(与焊球5的格子排列相同的方向)上彼此面对布置的触针11a的示例中，相邻的针挡住道路，并且很难确保用于插入焊球5的足够打开量(图13中F部分)。
如图14所示，在本实施例的针排列中，一对的两个触针11a被布置成面向每个焊球5，并且在正交于多个焊球5的格子排列方向的方向上被打开/关闭(图14中的G部分)。
以这种方式，能够充分确保各触针11a的打开量，并能够执行焊球5到触针11a的附接/分离。
第二突出部的顶端的形状(刀片的形状)
图15是示例实施例的插座的触针中的第二突出部的顶端的形状示例的平面图。
优选地，平面图中的顶端11ca的形状是与图15的右侧的触针11a的第二突出部11c一样的沿焊球5的圆弧弯曲的形状。与图15的左侧的触针11a一样的在平面图中顶端11aa的形状是直的的情况不是优选的，因为焊球5和顶端11aa之间的接触面积小，并且存在焊球5易发生弹出的可能性。
另一方面，当平面图中的顶端11ca的形状是与图15的右侧的触针11a的第二突出部11c一样的沿焊球5的圆弧弯曲的形状时，增大了与焊球5的接触面积，从而能够抑制焊球5发生弹出。此外，由于与焊球5的接触面积增大，所以能够提高焊球5的接触性能。
触针的数量
图16是示例实施例的插座中的触针的排列示例的平面图。图17是示例实施例的插座中的触针的排列示例的平面图。图18是示例实施例的插座中的触针的排列示例的平面图。在图16至18所示的每个触针11a中，虽然仅示例了第二突出部11c，但显然也设置了第一突出部11b。
图16所示的结构涉及夹持一个焊球的触针11a的数量是三个的情况。图17所示的结构涉及夹持一个焊球的触针11a的数量是四个的情况。在图16和17所示的结构中，触针11a被布置成在相邻焊球5之间打开/关闭触针11a的方向是不匹配的。在任何情况下，只要确保触针11a的打开/关闭空间，这都是可应用的。
图18所示的结构涉及夹持一个焊球的触针11a的数量是四个并且触针11a的打开/关闭方向与多个焊球5的格子排列倾斜地偏离45度的情况。也就是说，触针11a的打开/关闭方向被设置成与焊球5的格子排列方向不同的方向。利用该排列，同样在图18所示的结构中，当能够确保触针11a的打开/关闭空间时，这就是可应用的。
第一突出部的数量和关于焊球的接触状态
图19是示例实施例的插座的触针中的第一突出部的数量示例的平面图。图20是示例实施例的插座的触针中的第一突出部的数量示例的平面图。
图19的结构示例了在用于触针11a的一个臂部11e的第一突出部11b的数量是两个(两个山)的情况和数量是三个(三个山)的情况的每种情况下的第一突出部11b和焊球5之间的接触状态。在第一突出部11b的数量是两个(两个山)的情况下，两个第一突出部11b中的每个和焊球5之间的接触状态是稳定的，并能够稳定地确保触针11a和焊球5之间的电耦合。
另一方面，在第一突出部11b的数量是三个(三个山)的情况下，当三个第一突出部11b具有相同的高度时(位于图19的中心的触针11a)，三个第一突出部11b中的只有布置在中心的一个第一突出部11b与焊球5接触，这不是优选的接触状态。因此，在具有三个突出部11b(三个山)的触针11a的情况下，优选的是，使三个第一突出部11b的布置在中心的第一突出部11b的突出量小于布置在两端的第一突出部11b的突出量(图19中的右触针11a)。
通过使布置在中心的第一突出部11b的突出量小于布置在两端的第一突出部11b的突出量，三个第一突出部11b的顶端11ba几乎沿焊球5的外周形状布置。因此，三个突出部11b中的至少两个或全部可与焊球5接触，从而能够确保触针11a和焊球5之间的电耦合。
接下来，图20所示的结构示例了在用于触针11a的一个臂部11e的第一突出部11b是四个的情况下第一突出部11b和焊球5的接触状态。
在数量是四个的情况下，当四个突出部11b全部具有相同的高度时(位于图20中左侧的触针11a)，四个第一突出部11b中的只有布置在中心的两个第一突出部11b与焊球5接触，这不是优选的接触状态。因此，在第一突出部11b的数量是四个(四个山)的情况下，优选的是，使四个第一突出部11b中的布置在中心区域的两个第一突出部11b的突出量小于布置在两端的第一突出部11b的突出量(位于图20的右侧的触针11a)。
通过使布置在中心区域的两个第一突出部11b的突出量小于布置在两端的第一突出部11b的突出量，以与第一突出部11b的数量是三个的情况类似的方式，四个第一突出部11b的顶端11ba几乎沿焊球5的外周形状布置。因此，四个第一突出部11b中的至少两个、三个或全部可与焊球5接触，从而能够确保触针11a和焊球5之间的电耦合。
针排列和第二突出部的数量
图21是示例实施例的插座中的触针的排列示例的平面图。图22是示例实施例的插座中的触针的排列示例的平面图。图23是示例实施例的插座中的触针的排列示例的平面图。图24是示例实施例的插座中的触针的排列示例的平面图。图25是示例实施例的插座中的触针的排列示例的平面图。图26是示例实施例的插座中的触针的排列示例的平面图。显然，每个都具有在图21至26所示的触针11a中示例的第二突出部11c的各个触针11a也具有第一突出部11b。
在图21所示的结构中，彼此面对布置的两个触针11a中的一个触针(左侧)仅设置有两个第一突出部11b。在另一个触针11a(右侧)中，形成了如图5所示的两个第一突出部11b和一个第二突出部11c。
在图22所示的结构中，在彼此面对布置的两个触针11a中，形成了如图5所示的两个第一突出部11b和一个第二突出部11c。
同样在图21所示的结构中，夹持焊球5并彼此面对的两个触针11a的一侧的触针11a(右侧)设置有第二突出部11c。因此，能够在老化测试期间防止焊球5的弹出。此外，在图22所示的结构中，第二突出部11c形成在两个触针11a中的每个触针中，从而能够在老化测试期间更多地防止焊球5的弹出。
在图23所示的结构中，在三个方向上分散布置的三个触针11a中的一个触针仅设置有两个第一突出部11b。在其余两个触针11a中的每个触针中，形成了如图5所示的两个第一突出部11b和一个第二突出部11c。
在图24所示的结构中，在三个方向上分散布置的三个触针11a中的每个触针中，形成了如图5所示的两个第一突出部11b和一个第二突出部11c。
同样在图23所示的结构中，第二突出部11c设置在在三个方向上分散布置的三个触针11a中的两个触针11a中，从而能够在老化测试期间防止焊球5的弹出。此外，同样在图24所示的结构中，第二突出部11c设置在三个触针11a中的每个触针中，从而能够在老化测试期间更多地防止焊球5的弹出。
接下来，在图25所示的结构中，在彼此面对布置的两组(四个)触针11a中，两个突出部11b仅设置在彼此面对的触针组的任一组中，在其它触针11a中形成了如图5所示的两个第一突出部11b和一个第二突出部11c。
在图26所示的结构中，两个第一突出部11b仅设置在彼此面对布置的两组(四个)触针11a中的一组(两个)触针11a中的每个触针中，在(两个)触针11a的其它组的每一个中形成了如图5所示的两个第一突出部11b和一个第二突出部11c。
同样在图25所示的结构中，第二突出部11c设置在彼此面对布置的两组(四个)触针11a中的另一组触针11a中，从而能够在老化测试期间时防止焊球5的弹出。此外，同样在图26所示的结构中，由于第二突出部11c形成在任意组的(两个)触针11a的一组的每个中，所以能够在老化测试期间更多地防止焊球5的弹出。
在第一突出部的数量是一个的情况下的针排列
图27是示例在实施例的插座的触针中的第一突出部的数量是一个(一个山)的情况下的与球电极的接触状态示例的平面图。图28是示例在图27的第一突出部的数量是一个(一个山)的情况下的与球电极的接触状态示例的侧视图。图29是示例在图27的第一突出部的数量是一个(一个山)并且触针的数量是三个的情况下的针排列示例的平面图。虽然在图29的触针11a中仅示例了第二突出部11c，但显然也设置了第一突出部11b。
在图27和28所示的结构中，一个触针11a设置有一个第一突出部11b和一个第二突出部11，并且该触针11a被布置成彼此面对并夹持焊球5。在为一个触针11a仅设置一个第一突出部11b(一个山)的结构的情况下，如图28的部分H所示，第二突出部11c的顶端11ca的突出量必须比第一突出部11b的顶端11ba的突出量大(突出)。
如上所述，在为一个触针11a设置一个第一突出部11b的结构中，通过使第二突出部11c的顶端11ca的突出量大于第一突出部11b的顶端11ba的突出量，能够在老化测试期间防止焊球5的弹出。
在图29所示的结构中，在如图27所示的为一个触针11a设置一个第一突出部11b和一个第二突出部11c的情况下，通过在三个方向上分散布置的三个触针11a来夹持焊球5。同样在图29所示的结构中，为在三个方向上分散布置的三个触针11a中的每个触针设置第二突出部11c，从而能够在老化测试期间更多地防止焊球5的弹出。
虽然根据实施例具体描述了本发明人实现的本发明，但显然，本发明不限于上述实施例，而是在不偏离其主旨的情况下可进行各种改变。
例如，在上述实施例中，作为示例描述了半导体器件是其中半导体芯片和布线衬底经由导线电耦合的BGA的情况。然而，半导体器件可以是例如，其中半导体芯片和布线衬底通过倒装芯片耦合等经由凸块电极电耦合的结构的BGA。

Claims (16)

1.一种半导体器件制造方法，包括以下步骤：
(a)将具有作为外部端子的一个或多个球电极的半导体器件附接到用于老化测试的插座；以及
(b)通过用相应的所述插座的导电的接触部夹持每个球电极，来执行所述半导体器件的所述老化测试，
其中所述插座的每个接触部由夹持相应球电极的多个针构件构成，
其中所述多个针构件中的每个针构件都设置有一对第一突出部和一个第二突出部，
其中每个第一突出部是导电的，并且沿所述半导体器件的附接方向延伸，
其中所述第二突出部是导电的，并且被放置成面对相应球电极的在所述半导体器件的附接侧的表面，以及
其中在(b)中，在每个接触部的每个第一突出部与相应球电极接触的状态下，执行所述半导体器件的所述老化测试。
2.根据权利要求1所述的半导体器件制造方法，
其中所述半导体器件具有衬底，所述一个或多个球电极附接到所述衬底，以及
其中每个第二突出部被布置成与所述第一突出部和相应球电极之间的接触的相应点相比更靠近所述衬底。
3.根据权利要求1所述的半导体器件制造方法，
其中所述第二突出部的朝向相应球电极的突出量小于对应的一对第一突出部中的至少一个第一突出部的朝向相应球电极的突出量。
4.根据权利要求1所述的半导体器件制造方法，
其中，在(b)中，在所述老化测试的起始，每个第二突出部与相应球电极离开。
5.根据权利要求1所述的半导体器件制造方法，
其中在平面图中，每个第二突出部的顶端的形状跟随相应球电极的圆弧。
6.根据权利要求1所述的半导体器件制造方法，
其中所述半导体器件具有衬底，所述一个或多个球电极附接到所述衬底，以及
其中每个第二突出部被放置在与所述一对第一突出部中的至少一个第一突出部的衬底最靠近的端部处的位置。
7.根据权利要求1所述的半导体器件制造方法，
其中所述多个针构件是一对针构件，所述一对针构件被设置成彼此面对，以及
其中在(b)中，通过用所述针构件的相应一对第一突出部夹持每个球电极，来执行所述半导体器件的所述老化测试。
8.根据权利要求7所述的半导体器件制造方法，
其中所述一个或多个球电极是以格子形状布置的多个球电极，以及
其中所述一对针构件在与多个所述球电极的格子形状布置的方向不同的方向上被打开/关闭。
9.根据权利要求1所述的半导体器件制造方法，
其中除了所述一对第一突出部之外，所述多个针构件中的至少一个针构件包括另一第一突出部，
其中所述另一第一突出部被布置在所述一对第一突出部之间，以及
其中所述另一第一突出部的突出量小于所述一对第一突出部的相应突出量。
10.根据权利要求1所述的半导体器件制造方法，
其中除了所述一对第一突出部之外，所述多个针构件中的至少一个针构件包括另一对第一突出部，
其中所述另一对第一突出部被布置在所述一对第一突出部之间，以及
其中所述另一对第一突出部的相应突出量小于所述一对第一突出部的相应突出量。
11.一种半导体器件，包括：
半导体芯片；
衬底，所述衬底具有第一面和第二面，在所述第一面上方安装有所述半导体芯片，所述第二面位于所述第一面的相反侧；以及
多个球电极，所述多个球电极被设置在所述衬底的所述第二面上方，
其中在所述多个球电极中的至少一个球电极的表面中，形成有沿着所述衬底的厚度方向延伸的一对第一压痕、以及沿着与所述厚度方向相交的方向延伸的第二压痕，以及
其中所述第二压痕在相应球电极的衬底侧上形成在所述一对第一压痕之间的表面中。
12.根据权利要求11所述的半导体器件，
其中每个第一压痕的沿着所述厚度方向的相应长度比所述第二压痕的沿着所述厚度方向的长度长。
13.根据权利要求11所述的半导体器件，
其中每个第一压痕的沿着宽度方向的相应长度比所述第二压痕的沿着所述宽度方向的长度短。
14.根据权利要求11所述的半导体器件，
其中多个压痕组形成在所述多个球电极中的至少一个球电极的表面中，所述多个压痕组中的每个压痕组都由两个第一压痕和一个第二压痕构成。
15.根据权利要求11所述的半导体器件，其中所述一对第一压痕和所述第二压痕在相应球电极的表面中被间隔开并且彼此分离。
16.根据权利要求11所述的半导体器件，其中所述第一压痕和所述第二压痕中的每个都具有椭圆形或椭圆形状。
CN201710827018.2A 2016-10-07 2017-09-14 半导体器件制造方法和半导体器件 Active CN107919294B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016198908A JP6697999B2 (ja) 2016-10-07 2016-10-07 半導体装置の製造方法および半導体装置
JP2016-198908 2016-10-07

Publications (2)

Publication Number Publication Date
CN107919294A CN107919294A (zh) 2018-04-17
CN107919294B true CN107919294B (zh) 2023-02-17

Family

ID=61829101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710827018.2A Active CN107919294B (zh) 2016-10-07 2017-09-14 半导体器件制造方法和半导体器件

Country Status (4)

Country Link
US (1) US10109568B2 (zh)
JP (1) JP6697999B2 (zh)
CN (1) CN107919294B (zh)
TW (1) TW201833566A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219267A (ja) * 1996-02-07 1997-08-19 Sony Corp Ｂｇａ・ｉｃ試験用コンタクト・ソケット
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
JP2000009752A (ja) * 1998-06-26 2000-01-14 Yamaichi Electronics Co Ltd 球面形バンプに対するコンタクトの接触構造
EP1058493A2 (en) * 1999-05-31 2000-12-06 Enplas Corporation Socket for electrical parts
JP2003217774A (ja) * 2002-01-28 2003-07-31 Enplas Corp コンタクトピン及びｉｃソケット
JP2004199921A (ja) * 2002-12-17 2004-07-15 Enplas Corp コンタクトピン，コンタクトピン成形方法及び電気部品用ソケット
JP2012096410A (ja) * 2010-10-29 2012-05-24 Dainippon Printing Co Ltd ポリエステル樹脂組成物の積層体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120805B2 (ja) 1999-04-28 2000-12-25 日本電気株式会社 半導体パッケージ用ソケット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219267A (ja) * 1996-02-07 1997-08-19 Sony Corp Ｂｇａ・ｉｃ試験用コンタクト・ソケット
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
JP2000009752A (ja) * 1998-06-26 2000-01-14 Yamaichi Electronics Co Ltd 球面形バンプに対するコンタクトの接触構造
EP1058493A2 (en) * 1999-05-31 2000-12-06 Enplas Corporation Socket for electrical parts
JP2003217774A (ja) * 2002-01-28 2003-07-31 Enplas Corp コンタクトピン及びｉｃソケット
JP2004199921A (ja) * 2002-12-17 2004-07-15 Enplas Corp コンタクトピン，コンタクトピン成形方法及び電気部品用ソケット
JP2012096410A (ja) * 2010-10-29 2012-05-24 Dainippon Printing Co Ltd ポリエステル樹脂組成物の積層体

Also Published As

Publication number Publication date
JP2018059866A (ja) 2018-04-12
US20180102310A1 (en) 2018-04-12
JP6697999B2 (ja) 2020-05-27
TW201833566A (zh) 2018-09-16
US10109568B2 (en) 2018-10-23
CN107919294A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US7045889B2 (en) Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
CN1798977B (zh) 封装测试工艺、探测工艺及封装测试系统
US8404497B2 (en) Semiconductor device and method of manufacturing the same
EP0435093A2 (en) Thin, molded, surface mount electronic device
JP6918518B2 (ja) 電気特性の検査冶具
CN1954225A (zh) 半导体集成电路器件的制造方法
KR19980070993A (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2004138405A (ja) 半導体装置測定用プローブ
US6879047B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
JP2008532291A (ja) コンプライアンスを有する超小型電子アセンブリ
JP6706494B2 (ja) インターフェース構造
KR101683018B1 (ko) 러버 콘택의 테스트 보드, 및 이를 포함하는 번인 테스트 소켓
CN107919294B (zh) 半导体器件制造方法和半导体器件
JP2004138391A (ja) 半導体装置の製造方法
JP2904193B2 (ja) Ｉｃソケット
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
KR101802426B1 (ko) 와이어 실리콘 보드에 의하여 ｍｅｍｓ 필름의 콘택 특성이 개선되는 하이브리드 테스트 소켓
JP2885202B2 (ja) 半導体パッケージ用検査治具
JPH0936167A (ja) 半導体装置
KR100560410B1 (ko) 프로브 카드의 프로브 핀 블록
JP4512407B2 (ja) 半導体装置の動作テスト方法
JP6041953B1 (ja) 接触性が改善されたバンプを含むテストソケット用ｍｅｍｓフィルム
JP6357386B2 (ja) 半導体装置の製造方法
JPH0951051A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant