JP6357386B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6357386B2
JP6357386B2 JP2014170747A JP2014170747A JP6357386B2 JP 6357386 B2 JP6357386 B2 JP 6357386B2 JP 2014170747 A JP2014170747 A JP 2014170747A JP 2014170747 A JP2014170747 A JP 2014170747A JP 6357386 B2 JP6357386 B2 JP 6357386B2
Authority
JP
Japan
Prior art keywords
terminal
sealing body
semiconductor device
back surface
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014170747A
Other languages
English (en)
Other versions
JP2016046438A (ja
Inventor
潤 松橋
潤 松橋
尚宏 槇平
尚宏 槇平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014170747A priority Critical patent/JP6357386B2/ja
Publication of JP2016046438A publication Critical patent/JP2016046438A/ja
Application granted granted Critical
Publication of JP6357386B2 publication Critical patent/JP6357386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Connecting Device With Holders (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、電気的テストをともなう半導体装置の製造方法に関するものである。
特開平11−297442号公報(特許文献1)には、ICのリード8を第1のコンタクトピン10と第2のコンタクトピン11で上下方向に挟持して電気的テストを行うICソケットが記載されている(要約)。また、第2のコンタクトピン11の弾性力で第1のコンタクトピン10を下方へ撓み変形させ、リード8の下面を擦って酸化膜を破るという記載も有る(0024段落)。
特開2012−173003号公報(特許文献2)には、電子部品のリード部S1を上下方向から上側コンタクト21と下側コンタクト22で挟持して電気特性を測定することが記載されている。また、上側コンタクト21と下側コンタクト22は、リード部S1の手前でリード部S1に向かって折れ曲がり、先端がリード部S1に上面または下面から接触することが記載されている(0001、0023段落)。
特開平11−297442号公報 特開2012−173003号公報
本願発明者は、半導体装置のバーンインテスト(電気的テスト工程)により、半導体装置のリードの裏面を覆う半田(半田メッキ膜)が、リードの先端からひげ状に突出する現象を確認した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態である半導体装置の製造方法は、封止体から突出したアウターリードの接続部が実装基板に対して傾斜している半導体装置をバーンインテストする際に、アウターリードの接続部を、上下方向からコンタクトピンの下接触部と上接触部とで挟持する。そして、アウターリードの裏面を覆う半田メッキ膜と下接触部との第1接触点は、アウターリードの先端よりも封止体に近く、アウターリードの主面を覆う半田メッキ膜と上接触部との第2接触点は、第1接触点よりも封止体に近い位置とするものである。
上記一実施の形態によれば、半導体装置の実装歩留りを向上できる高信頼性の半導体装置を提供することができる。
一実施の形態である半導体装置の平面図である。 図1に示す半導体装置の断面図である。 一実施の形態である半導体装置の製造工程フロー図である。 一実施の形態である半導体装置の製造工程であるテスト工程に用いるソケットの上面図である。 一実施の形態である半導体装置の製造工程であるテスト工程に用いるソケットの側面図である。 図4、5に示すソケットの動作を示す簡略的な断面図である。 図6に続くソケットの動作を示す簡略的な断面図である。 一実施の形態の半導体装置の製造工程中の断面図である。 図8に示す半導体装置の製造工程の変形例を示す断面図である。 比較例である半導体装置の製造方法中の断面図である。
(本願における記載形式・基本的用語・用法の説明)
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe(シリコン・ゲルマニウム)合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
(実施の形態)
<半導体装置>
まず、本実施の形態の半導体装置SDの構成について、図1および図2を用いて説明する。図1は本実施の形態の半導体装置の平面図である。
本実施の形態の半導体装置SDは、図1に示すように、略四角形の封止体1と複数本のリード2とを有する。封止体は、4つの辺を有し、各辺に直交する方向に延在するように複数本のリード2が封止体1から突出している。封止体1の中央部分には、半導体チップ3が配置されている。この半導体装置SDは、QFP(Quad Flat Package)型半導体装置である。
図2は、図1のA−A線に沿った断面図である。図2において、直線B−Bは、半導体装置SDが実装される実装基板の実装面MBを表している。半導体装置SDは、半導体チップ3、複数本のリード2および封止体1を有する。
半導体チップ3は、例えば、シリコン(Si)からなる半導体基板で構成され、複数の半導体素子、複数の配線、および、複数の端子(外部電極、外部引出電極)4を有する。半導体素子は、例えば、MISFET(Metal Insulator Semiconductor Field Effect Transistor)であり、配線および端子4は、例えば、アルミニウム(Al)または銅(Cu)を主成分とする金属からなる。半導体チップ3の主面3aには、複数の半導体素子と複数の端子4が形成されている。複数の半導体素子は、複数の配線により接続されて回路ブロックを構成し、回路ブロックは、配線を介して端子4と電気的に接続されている。そして、複数の端子4は、複数のリード2と電気的に接続されている。端子4は、例えば、アルミニウム(Al)または銅(Cu)を主成分とするワイヤ5によりリード2に接続されている。端子4とリード2の接続には、金(Au)バンプまたは半田バンプ等を用いても良い。
封止体1は、半導体チップ3、ワイヤ5、リード2、ダイパッド6、および、接着層7を覆っている。半導体チップ3は、接着層7によりダイパッド6に接着されている。封止体1は、平坦な主面(封止体主面)1a、平坦な裏面(封止体裏面)1b、および、主面1aと裏面1b間を繋ぐ側面(封止体側面)1cを有している。半導体装置SDを実装基板に実装した状態で、主面(上面、表面)1aおよび裏面(下面)1bは、実装面MBに対して平行となる。なお、半導体装置SDを実装基板に実装した状態で、実装面MBに近い側を封止体裏面(下面)1b、遠い側を封止体主面(上面、表面)1aと定義する。
複数のリード2は、半導体チップ3を取り囲むように配置されており、半導体チップ3を中心に放射状に延在している。複数のリード2は、基材である銅(Cu)または42アロイで構成されており、各々のリード2は、主面(上面、表面、リード主面)2aと裏面(下面、リード裏面)2bとを有する。リード2は、封止体1の内部に位置するインナーリード部ILとアウターリード部OLとからなり、アウターリード部OLの主面2aおよび裏面2bは、半田メッキ膜2cで覆われている。アウターリード部OLのリード2の側面も半田メッキ膜2cで覆われているが、アウターリード部OLの先端2dは半田メッキ2cで覆われておらず、基材が露出する部分が存在する。ただし、先端2dの基材の周囲は、半田メッキ膜2cで覆われている。ワイヤ5は、リード2のインナーリード部ILの主面2aに接続されている。因みに、金(Au)バンプまたは半田バンプの場合、リード2の裏面2bに接続される。
また、アウターリード部OLは、ガルウイング形状を有し、インナーリード部ILから連続して、直線的に、封止体1の外部に突出する突出部P1、P1´と、突出部P1、P1´から実装面MBに向かって延びる屈曲部P2、P2´と、実装面MBに対してほぼ平行に屈曲部P2、P2´から延在し、実装半田を介して実装基板に接続される接続部P3、P3´とを有している。突出部P1、P1´、屈曲部P2、P2´、および、接続部P3、P3´は、半田メッキ膜2cを含めて定義しており、リード2の主面側と裏面側でその範囲が異なる為、別々に定義している。リード2の裏面2bにおいて、アウターリード部OLは、突出部P1、屈曲部P2、および、接続部P3で構成され、リード2の主面2aにおいて、アウターリード部OLは、突出部P1´、屈曲部P2´、および、接続部P3´で構成されている。リード2および半田メッキ膜2cの膜厚により、突出部P1´の長さは突出部P1の長さよりも大きく、接続部P3の長さは接続部P3´の長さよりも大きい。また、接続部P3、P3´は、実装面MB(または封止体1の裏面1b)に対して傾斜角θ1で傾斜しており、先端2dから封止体1に近づくにつれて実装面MBから離れる構造となっている。接続部P3、P3´の傾斜角θ1は、2°≦θ1≦4°としている。因みに、JEITA(電子情報技術産業協会)規格では、0°≦θ1≦8°とされている。また、屈曲部P2、P2´は、実装面MB(または封止体1の裏面1b)に対して傾斜角θ2(θ1<θ2≦90°)で傾斜している。屈曲部P2、P2´は、接続部P3、P3´に近い側ほど封止体1から離れる方向、言い換えると、突出部P1、P1´に近い側ほど封止体1に近づく方向に傾斜している。さらに、封止体1の主面1a、裏面1bは、実装面MBと平行となるので、接続部P3、P3´は、封止体1の主面1a、裏面1bに対して傾斜角θ1、屈曲部P2、P2´は、封止体1の主面1a、裏面1bに対して傾斜角θ2で傾斜しているとも言える。
また、図2に示すように、半導体装置SDを実装面に搭載した状態で、封止体1の裏面1bは、実装面MBから所定の間隔を有しており、この間隔はスタンドオフSOFと呼ばれる。スタンドオフは、半導体装置SDを実装基板に実装する際の接続信頼性を確保するためのものであり、この値がマイナスになってはいけない。本実施の形態では、スタンドオフSOFを、例えば、50μm以上で100μm以下としている(JEITA規格では、70μm以上で130μm以下とされている)。
<半導体装置の製造方法>
次に、本実施の形態の半導体装置SDの製造方法を、図3を用いて説明する。図3は、半導体装置SDの製造工程フロー図である。
まず、基材準備工程(S1)では、基材として、リードフレームを準備する。銅(Cu)または42アロイからなるリードフレームには、図1および図2で説明した、複数のリード2およびダイパッド6からなるデバイス形成領域が行列状に複数配置されている。また、基材の準備と合わせて、半導体チップ3も準備する。本実施の形態の半導体チップ3には、前述のMISFETおよび端子4が形成されており、半導体チップ3の主面3aには、その外周に沿って複数の端子4が配置されている。なお、本実施の形態では、1つのリードフレームに複数のデバイス形成領域が設けられたものを用いる場合を例として説明するが、1つのリードフレームに1つのデバイス形成領域が設けられたものを用いてもよい。
次に、ダイボンディング工程(S2)では、半導体チップ3をリードフレームのダイパッド6上に搭載し、接着層7で半導体チップ3をダイパッド6に固定する。接着層7は、例えばエポキシ系の接着材、あるいは、エポキシ系の熱硬化性樹脂に、銀(Ag)などから成る金属粒子を含有させた導電性接着材を用いる。
次に、ワイヤボンディング工程(S3)では、半導体チップ3の主面3aに設けられた端子4とリード2とをワイヤ5で電気的に接続する。ワイヤ5は、リード2のインナーリード部ILに接続される。
次に、樹脂封止工程(S4)では、半導体チップ3、ワイヤ5、リード2、ダイパッド6、および、接着層7を、封止樹脂で覆い(封止し)、封止体1を形成する。封止樹脂は、フィラーとして球形のシリカを含有するエポキシ樹脂等からなり、その線膨張係数は、およそ9ppm/Kである。
次に、メッキ工程(S5)では、封止体から露出する複数のリード2のアウターリード部OLに半田メッキ膜2cを形成する。半田メッキ膜2cは、アウターリード部OLにおける、リード2の主面2a、裏面2b、および、側面に形成される。半田メッキ膜2cは、純Sn、Sn−Bi系、または、Sn−Cu系の材料で構成される。
半田メッキ膜2cの形成後に、複数のリード2の先端2dをリードフレームの枠体から分離し、その後、リード成形工程(S6)を行う。各リード2のアウターリード部OLは、前述のガルウイング形状に成形される。リード成形工程において、各リード2およびダイパッド6は、リードフレームの枠体に連結されている。
次に、個片化工程(S7)では、リードフレームから各デバイス形成領域を切断、分離する。デバイス形成領域は、複数のリード2およびダイパッド6を有し、ダイパッド6上には半導体チップ3が接着層7を介して固定されており、複数のリード2と半導体チップ3の主面3aに設けられた端子4とは、電気的に接続されている。その結果、図1および図2に示す半導体装置SDが得られる。ただし、半導体装置SDは、テスト工程(S8)で良品判定されたものが出荷されるので、テスト工程(S8)の前の個片化された半導体装置SDは、被検査体と呼ぶ。
次に、テスト工程(S8)では、例えば、バーンインテストが実施される。バーンインテストは、被検査体(半導体装置SD)を一定時間、高温環境で動作させることによって、出荷後に初期不良となる半導体装置SDを事前に除去(スクリーニング)するものである。バーンインテストは、バーンインボード上に搭載された複数のソケット20に被検査体(半導体装置SD)を挿入した後、そのバーンインボードをバーンイン装置内に収納して実施する。バーンインテストは、室温よりも高温である、例えば、125℃の設定温度で実施される。なお、バーンインテスト時の温度は、半田メッキ膜2cの融点よりも低いことは言うまでもないが、バーンインテスト時には、動作状態にある半導体装置SD自体も発熱するため、半導体装置SDは、設定温度以上に上昇し、アウターリード部OLの半田メッキ膜2cが軟化してしまう。因みに、純Snの融点は、約230℃、Sn−Bi系半田の融点は、約220℃、Sn−Cu系半田の融点は、約220℃である。バーンインテストの他にも、様々なテストが有るが、少なくともバーンインテストで良品判定された半導体装置SDが出荷に繋がる。
<テスト方法>
次に、本実施の形態のテスト工程(S8)について、図4〜図8を用いて、詳細に説明する。図4および図5は、本実施の形態の半導体装置の製造工程であるテスト(バーンインテスト)工程に用いるソケット20の上面図および側面図である。
ソケット20は、カバー21、スプリング22、ソケット本体23、および、複数のコンタクトピン30を有する。図4に示すように、カバー21の上面21aは、額縁状(額縁形状)になっており、上面(カバー上面)21aには、被検査体を挿入する略四角形の挿入窓21bが形成されており、挿入窓21bの各辺から複数のコンタクトピン30が突出している。被検査体(半導体装置SD)がソケット20に挿入された場合、半導体装置SDのリード2と電気的接続を取れるように、リード2に対応する位置にコンタクトピン30が配置されている。挿入窓21bからソケット本体23の上面(ソケット本体上面)23aが露出しており、挿入窓21bの中央部には上面23aに設けられた突起状のストッパー23bが配置されている。
図5に示すように、カバー21とソケット本体23との間には複数のスプリング22が配置されており、ソケット本体23に対してカバー21が上下動出来るようになっている。因みに、スプリング22は、平面視において、額縁状のカバー21のコーナー部(4ヶ所)に配置されている。複数のコンタクトピン30は、ソケット本体23に支持されている。コンタクトピン30の一端は、ソケット本体23の下方に突出しており、バーンインテストで使用されるバーンインボード(テスト用基板)に挿入されることで、ソケット20とバーンインボードとの電気的接続を取る。
図6および図7は、ソケット20の動作を示す簡略的な断面図である。図6および図7を用いて、テスト工程におけるソケット20の動きを説明する。図6および図7に示すように、コンタクトピン30は、被検査体(半導体装置SD)のリード2の裏面2b(正確には、半田メッキ膜2c)と接触する下接触部(第1端子)30aと、リード2の主面2a(正確には、半田メッキ膜2c)と接触する上接触部(第2端子)30bと、カバー21と一体に形成された押圧部21cに接触する作用部30cとを有している。さらに、コンタクトピン30は、バーンインボード(テスト用基板)と電気的接続を取る挿入部30dを有している。下接触部30a、上接触部30b、作用部30c、および、挿入部30dは、一体に形成されており、コンタクトピン30の一部分である。なお、本実施の形態では、1つのコンタクトピン30が、下接触部30a、上接触部30b、作用部30c、および、挿入部30dを備えているものについて説明するが、下接触部30aと上接触部30bは、互いに異なる(独立した)コンタクトピンを用いてもよい。
図6に示すように、ソケット20のカバー21を下方に押し込む応力を加えることにより、カバー21と一体形成(または連結)された押圧部21cがコンタクトピン30の作用部30cを押し広げて、上接触部30bが下接触部30aから離れ、下接触部30aと上接触部30bとの間にスペースが出来る。これを解放状態と呼ぶ。解放状態では、カバー21とソケット本体23の間に設けられたスプリング22は圧縮されて縮んだ状態となっている。
次に、図7に示すように、カバー21に設けられた挿入窓21bから被検査体(半導体装置SD)をソケット20内部に挿入し、被検査体(半導体装置SD)のリード2を下接触部30a上に載置する。そして、カバー21(押圧部21c)を下方に押し込む応力を開放すると、圧縮されていたスプリング22が伸長することで、被検査体(半導体装置SD)のリード2は、コンタクトピン30の上接触部30bと下接触部30aとで上下方向(Z方向)から挟持される。これを挟持状態と呼ぶ。この状態(挟持状態)でバーンインテストが開始され、バーンインテストが完了すると、図6で説明したようにカバー21を下方に押し込み、上接触部30bをリード2から離した(解放状態)後に被検査体(半導体装置SD)をソケット20から取り除き、次の被検査体をソケット20内に挿入して次のバーンインテストを実施する。なお、コンタクトピン30の下接触部30aは、ソケット本体23の上面23aに対して、上下方向(Z方向)の位置が変動しない構造となっている。つまり、解放状態から挟持状態、または、挟持状態から解放状態に遷移する際には、上接触部30bが、下接触部30aに対して上下方向(Z方向)および水平方向(X方向)に変位する。少なくとも、上下方向(Z方向)において、下接触部30aは、上面23aに対して変位しない。上接触部30bは、解放状態で圧縮されたスプリング22が挟持状態で伸長することにより発生する応力で、被検査体(半導体装置SD)のリード2を下接触部30aの方向に押し付けることになる。下接触部30aは、ソケット本体23に固定されていて、上下方向には変動しないので、上接触部30bがリード2を押し付ける応力でリード2が挟持されることとなる。
また、バーンインテストの開始時には、ソケット本体23の上面23aに設けられたストッパー23bの主面(ストッパー主面)23bs(図8)は、被検査体(半導体装置SD)の封止体1の裏面1bとは接触していない。
次に、バーンインテスト時におけるリード2とコンタクトピン30との関係について、更に詳しく説明する。図8は、本実施の形態の半導体装置の製造工程中の断面図である。具体的には、テスト工程における断面図であり、図7の破線部Cの拡大図である。以下、図8および図2を参照しながら説明する。
ソケット本体23は、上面23aから内部に亘って形成された階段状の支持部23cを有し、支持部23cは、上面23aに垂直な垂直部23cv1、23cv2と、上面23aに平行な水平部23chとを有している。支持部23cには、略T字状の断面を有する下接触部30aの横棒部分30ahと縦棒部分30avが支持されている。下接触部30aの横棒部分30ahは水平部Cfと円弧部Crとからなり、水平部Cfは、実装面MB(図2)、半導体装置SDの裏面1b、または、ソケット本体23の上面23aに平行な水平面(平面)30afを有し、円弧部Crは、例えば、半径が0.8mmの円弧面30arを有し、水平面30afと円弧面30arとは連続している。つまり、断面視において、下接触部30aの主面(端子主面)30asは、水平面30afと円弧面30arとで構成されており、水平面30afは、円弧面30arよりも半導体装置SDの封止体1に近い側に配置されている。横棒部分30ahは、垂直部23cv1の深さよりも厚く、水平面30afは、上面23aよりもZ方向に高い。つまり、水平面30afは、上面23aから突出している。なお、本実施の形態では、横棒部分30ahの水平面30afが上面23aから突出している構成について説明したが、上面23aと同一平面であってもよい。
図2に示したアウターリード部OLの接続部P3、P3´は、図8に示すように、コンタクトピン30の下接触部30aと上接触部30bとで上下方向(z方向)に挟持されている。アウターリード部OLの接続部P3において、半田メッキ膜2cを含めたアウターリード部OLの裏面2b´は、接触点(第1接触点)Dで下接触部30aと接している。接触点Dは、水平面30afと円弧面30arとの境界でもある。そして、アウターリード部OLの先端2dに位置するアウターリード部OLの裏面2b´(言い換えると、半田メッキ膜2c)は、円弧面30arから離間しており、下接触部30a(言い換えると、下接触部30aの主面30as)から離間している。したがって、アウターリード部OLの先端2dと円弧面30arとの交点Fの高さ(Fz)は、接触点Dの高さ(Dz)よりも低い。また、接触点Dの水平方向の位置(Dx)は、交点Fの水平方向の位置(Fx)よりも封止体1に近い。
つまり、図2に示すように、アウターリード部OLの接続部P3、P3´が、実装面MB(または、封止体1の裏面1b)に対して、傾斜角θ1を有する場合にも、図8に示すようにコンタクトピン30の下接触部30aの主面30asを水平面30afと円弧面30arとで構成し、アウターリード部OLの先端2dに位置するアウターリード部OLの裏面2b´(言い換えると、半田メッキ膜2c)が下接触部30a(言い換えると、下接触部30aの主面30as)から離間する構造としている。
アウターリード部OLの接続部P3´において、半田メッキ膜2cを含めたアウターリード部OLの主面2a´は、接触点E(第2接触点)で上接触部30bと接している。そして、接触点Eの水平方向の位置(Ex)は、接触点Dの水平方向の位置(Dx)よりも封止体1に近い。
つまり、アウターリード部OLの接続部P3´において、上接触部30bは、接触点Dよりも封止体1に近い位置の接触点Eで、アウターリード部OLの主面2a´を下接触部30aの方向に押さえつけている。
また、バーンインテスト工程においては、高温の動作環境で実施されるため、封止体1自体も高温となり、封止体1が、例えば、図8の水平方向(X方向)に体積膨張する。しかしながら、封止体1から周囲に突出しているリード2は、コンタクトピン30で上下方向(z方向)から挟持されているため、封止体1自体が、例えば、下側(実装面MB側)に凸の方向に反ってしまう。本実施の形態では、ソケット本体23の上面23aにストッパー23bを設けて、封止体1が過度に反ることを防止している。ここで、過度とは、スタンドオフSOFが負の値になることを意味している。
ストッパー23bは、平面視において、封止体1と重なるように配置することはもちろんであるが、封止体1の反り量は、周辺部分よりも中央部分で大となるため、封止体1の中央部に配置されている半導体チップ3に重なるように配置することが有効である。図8に示すように、接触点Dからストッパー23bの主面(ストッパー主面)23bsまでの上下方向(Z方向)の高さtを、例えば、60μm≦t≦110μmとすることで、バーンインテスト後に、所望のスタンドオフSOFの量を確保することができる。
ストッパー23bは、中央部に加え、封止体1の4つの角部に重なるように1〜4つのストッパー23bを追加しても良い。
図10は、本実施の形態に対する比較例である半導体装置の製造工程中の断面図である。具体的には、被検査体(半導体装置SD)のバーンインテスト時におけるリード2とコンタクトピン30との関係を示している。
図8の本実施の形態とは異なり、コンタクトピン30の下接触部30a3の主面は水平面30af3のみで構成されている。図2に示したアウターリード部OLの接続部P3、P3´は、封止体1の裏面1bまたはコンタクトピン30の水平面30af3に対して傾斜している(傾斜角θ1)。バーンインテストにおいて、アウターリード部OLの接続部P3、P3´をコンタクトピン30の下接触部30a3と上接触部30bとで挟持した場合、アウターリード部OLの裏面2b´は、その先端2dで、下接触部30a3と接触している(接触点Gとする)。一方、主面2a´は、接触点Eで上接触部30bから主面2a´に垂直な方向に応力Tを受ける。そして、接触点Eの応力Tは、Z方向の応力TzとX方向の応力Txに分解できる。応力Tzは、アウターリード部OLを下接触部30a3方向に押す応力であるが、応力Txは、アウターリード部OLを封止体1に近づく方向の応力である。つまり、接触点Gにおいて、アウターリード部OLの裏面2b´である半田メッキ膜2cには、封止体1から離れる方向にTx´の応力が加わることとなる。バーンインテスト工程は、室温よりも高温(約125℃)の雰囲気で実施され、半導体チップ3からの発熱もあるため、アウターリード部OLの裏面2b´である半田メッキ膜2cが軟化している。本願発明者は、接触点Gにおいて、軟化した半田メッキ膜2cに、封止体1から離れる方向に応力Tx´がかかることにより、アウターリード部OLの先端2dから半田メッキ膜2cがひげ状に突出するという現象を確認した。また、このひげ状に突出した半田(半田突起)は、半導体装置SDを実装基板へ実装する工程において、異物となって半導体装置SDのリード間ショートを引き起こすことで、実装工程の歩留り(実装歩留り)が低下することも確認している。
なお、この半田突起は、少なくとも、コネクタピン30の下接触部30a3が上下方向(Z方向)において、固定されているために発生するものである。もし、下接触部30a3が上下方向(Z方向)および水平方向(X方向)に可動可能であったら、下接触部30a3の水平面30af3が、アウターリード部OLの接続部P3、P3´の傾斜角と等しく傾斜するため、半田突起は発生し難くなる。
この半田突起は、例えば、洗浄工程を追加して除去することも可能であるが、工程数が増加するという問題点があるのと、洗浄工程後の信頼性評価工程も追加する必要が有り、益々工程が増加するという欠点が有る。
<本実施の形態の主要な特徴と効果>
本実施の形態の半導体装置の製造方法、特に、バーンインテストにおける主要な特徴と効果を説明する。
コンタクトピン30の下接触部30aと、接続部P3のアウターリード部OLの裏面2b´(半田メッキ膜2c)とは、アウターリード部OLの先端2dよりも封止体1に近い位置(第1接触点D)で接触している。そして、アウターリード部OLの先端2dは、下接触部30aの主面30asから離間しており、アウターリード部OLの先端2dの裏面2b´(半田メッキ膜2c)には、封止体1から離れる方向の応力が掛からないため、アウターリード部OLの先端2dで発生する半田突起を防止することができる。
コンタクトピン30の下接触部30aと、接続部P3のアウターリード部OLの裏面2b´(半田メッキ膜2c)とは、アウターリード部OLの先端2dよりも封止体1に近い位置(第1接触点D)で接触している。上接触部30bと、接続部P3´のアウターリード部OLの主面2a´(半田メッキ膜2c)とは、第1接触点Dよりの封止体1に近い位置(第2接触点E)で接触している。したがって、先端2dが下接触部30aの主面30asから離間する方向に応力が発生し、より半田突起の発生が防止される。
ソケット本体23に固定された下接触部30aと、下接触部30aに対して上下方向に可動する上接触部30bとで、アウターリード部OLを上下方向から挟持し、上接触部30bにより、実装面MBに対して傾斜した接触部P3、P3´に応力を加えた状態でバーンインテストを実施する。しかしながら、コンタクトピン30の下接触部30aと、接続部P3のアウターリード部OLの裏面2b´(半田メッキ膜2c)とは、アウターリード部OLの先端2dよりも封止体1に近い位置(第1接触点)で接触している。したがって、第1接触点において、半田メッキ膜2cに封止体1から離れる水平方向の応力が掛かったとしても、アウターリード部OLの先端2dから半田突起が発生するのを防止できる。
ソケット本体23の上面23aと封止体1の裏面1bとの間にストッパー23bを設けているので、封止体1が下に凸となる方向に反ったとしても、適正なスタンドオフSOFを確保することができる。
<変形例>
上記実施の形態では、コンタクトピン30の下接触部30aの主面30asが、水平面30afと円弧面30arで構成された例で説明したが、下接触部30aの構成には変形例がある。図9は、図8に示す半導体装置の製造工程の変形例を示す断面図である。具体的には、コンタクトピン30の下接触部30aに対する変形例を示している。
図9に示すコンタクトピン30の下接触部30a2の主面30as2は、水平面30afと平面30af2とで構成されている。平面30af2は、水平面30af(言い換えると、実装面MBまたは封止体1の裏面1b)に対して傾斜θ3を有し、傾斜θ3は、図2に示したアウターリード部OLの接続部P3、P3´が実装面MBに対する傾斜θ1よりも大である(θ3>θ1)。つまり、アウターリード部OLをコンタクトピン30の下接触部30a2と上接触部30bとで上下方向から挟持した状態で、アウターリード部OLの裏面2b´(半田メッキ膜2c)は、先端2dよりも封止体1に近い接触点Dで下接触部30a2と接触する。接触点Dは、断面視において、水平面30afと平面30af2の境界である。そして、アウターリード部OLの先端2dに位置する裏面2b´(半田メッキ膜2c)は、平面30af2(言い換えると、下接触部30a2または下接触部30a2の主面30as2)から離間し、接触していない。
したがって、上記実施の形態と同様の効果を得ることができる。
上記実施の形態および変形例では、QFP型半導体装置を例に説明したが、ガルウイング形状のアウターリードを有するSOP(Small Outline Package)型半導体装置に適用できる。また、バーンインテスト工程を例に説明したが、同様のソケットに挿入して、室温よりも高温で行うテストに対しても適用できる。
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
その他、上記実施の形態に記載された内容の一部を以下に記載する。
[付記]
実装基板の実装面に実装される半導体装置のテスト方法であって、
(a)その主面に複数の外部電極を有する半導体チップと、前記半導体チップを覆う樹脂封止体と、インナーリード部およびアウターリード部を有し、前記インナーリード部で前記半導体チップの前記外部電極と電気的に接続され、前記アウターリード部が前記封止体から露出した複数のリードと、を有する半導体装置を準備する工程、
(b)第1端子と第2端子を有するコンタクトピンを複数保持するソケットを準備する工程、
(c)複数の前記アウターリード部の各々を、前記コンタクトピンの前記第1端子と前記第2端子で挟持した状態で、前記半導体装置を室温よりも高い設定温度に保持し、前記半導体装置を動作させながら前記半導体装置をテストする工程、
を有し、
前記アウターリード部において、前記複数のリードの主面および裏面は半田メッキ膜で覆われており、
前記アウターリード部は、前記封止体から突出する突出部と、前記突出部から前記実装面に向かって延びる屈曲部と、前記屈曲部から前記封止体から離れる方向に延び、前記実装基板に機械的に接続される接続部と、前記封止体から最も離れた先端と、を有し、
前記接続部は、前記先端よりも前記屈曲部側が前記実装面から離れるように、前記実装面に対して傾斜しており、
前記第1端子と前記接続部に位置する前記リード裏面の前記半田メッキ膜との第1接触点は、前記アウターリード部の前記先端よりも前記封止体に近く、
前記第2端子と前記接続部に位置する前記リード主面の前記半田メッキ膜との第2接触点は、前記第1接触点よりも前記封止体に近い、半導体装置のテスト方法。
1 封止体
1a 主面(上面、表面、封止体主面)
1b 裏面(下面、封止体裏面)
1c 側面(封止体側面)
2 リード
2a 主面(上面、表面、リード主面)
2b 裏面(下面、リード裏面)
2c 半田メッキ膜
2d 先端
3 半導体チップ
3a 主面
4 端子(外部電極、外部引出電極)
5 ワイヤ
6 ダイパッド
7 接着層
20 ソケット
21 カバー
21a 上面(カバー上面)
21b 挿入窓
21c 押圧部
22 スプリング
23 ソケット本体
23a 上面(ソケット本体上面)
23b ストッパー
23bs 主面(ストッパー主面)
23c 支持部
23ch 水平部
23cv1、23cv2 垂直部
30 コンタクトピン
30a 下接触部
30af 水平面(平面)
30af2 平面
30af3 水平面
30ah 横棒部分
30ar 円弧面
30as 主面(端子主面)
30av 縦棒部分
30b 上接触部
30c 作用部
30d 挿入部
Cf 水平部
Cr 円弧部
D 接触点(第1接触点)
E 接触点(第2接触点)
F 交点
G 接触点
IL インナーリード部
MB 実装面
OL アウターリード部
P1、P1´ 突出部
P2、P2´ 屈曲部
P3、P3´ 接続部
SD 半導体装置
SOF スタンドオフ

Claims (13)

  1. (a)その主面に複数の外部電極を有する半導体チップと、インナーリード部とアウターリード部から成る複数のリードを有するリードフレームと、を準備する工程、
    (b)前記複数のリードの前記インナーリード部と前記複数の外部電極とを電気的に接続する工程、
    (c)前記半導体チップおよび前記複数のリードのそれぞれの前記インナーリード部を樹脂で封止し、表面と前記表面に対向する裏面とを有する封止体を形成する工程、
    (d)前記アウターリード部において、前記複数のリードの主面および裏面に半田メッキ膜を形成する工程、
    (e)前記リードフレームから前記アウターリード部を分離し、前記複数のリード、前記半導体チップおよび前記封止体を含む被検査体を準備する工程、
    (f)複数の前記アウターリード部の各々を、第1端子と第2端子で挟持した状態で前記被検査体をテストする工程、
    を有し、
    前記(f)工程において、
    前記アウターリード部は、前記インナーリード部から連続して前記封止体の外部に突出する突出部と、前記突出部から前記裏面に向かって延びる屈曲部と、前記屈曲部から前記封止体から離れる方向に延びる接続部と、前記封止体から最も離れた先端と、を有し、
    前記接続部は、前記先端よりも前記屈曲部側が前記裏面に近づくように、前記封止体の前記裏面に対して第1傾斜角を持って傾斜しており、
    前記第1端子と前記接続部に位置する前記リードの前記裏面の前記半田メッキ膜との第1接触点は、前記アウターリード部の前記先端よりも前記封止体に近く、
    前記第2端子と前記接続部に位置する前記リードの前記主面の前記半田メッキ膜との第2接触点は、前記第1接触点よりも前記封止体に近く、
    前記アウターリード部の前記先端において、前記リードの前記裏面の前記半田メッキ膜は、前記第1端子から離間しており、
    前記第1端子は端子主面を有し、前記端子主面は、第1平面と円弧面とで構成されている、半導体装置の製造方法。
  2. 請求項において、
    前記第1接触点は、断面視において、前記第1平面と前記円弧面との境界点に位置する、半導体装置の製造方法。
  3. 請求項1において、
    前記テストする工程は、室温よりも高い設定温度の環境で、前記半導体チップを動作させながら実施する、半導体装置の製造方法。
  4. 請求項において、
    前記設定温度は、前記半田メッキ膜の融点よりも低い、半導体装置の製造方法。
  5. 請求項1において、
    前記第1端子および前記第2端子は、一体に形成されており、前記第1端子および前記第2端子は、電気的に接続されている、半導体装置の製造方法。
  6. 請求項において、
    前記第1端子および前記第2端子は、ソケット本体に支持されており、前記第1端子は前記ソケット本体に固定されている、半導体装置の製造方法。
  7. 請求項において、
    前記第2端子は、前記第1端子に対して、上下方向に可動する、半導体装置の製造方法。
  8. 請求項1において、
    前記屈曲部は、前記裏面に対して第傾斜角を持って傾斜しており、前記第1傾斜角は、前記第傾斜角よりも小さい、半導体装置の製造方法。
  9. 請求項1において、
    前記封止体の前記表面は、前記裏面と平行である、半導体装置の製造方法。
  10. 請求項において、
    前記ソケット本体は、前記封止体の前記裏面との間にストッパーを有する、半導体装置の製造方法。
  11. 請求項10において、
    前記ストッパーは、平面視において、前記ソケット本体の中央部に配置され、前記テストする工程において、前記封止体は前記ストッパーと重なる、半導体装置の製造方法。
  12. 請求項10において、
    前記ストッパーは、平面視において、前記半導体チップと重なる、半導体装置の製造方法。
  13. (a)その主面に複数の外部電極を有する半導体チップと、インナーリード部とアウターリード部から成る複数のリードを有するリードフレームと、を準備する工程、
    (b)前記複数のリードの前記インナーリード部と前記複数の外部電極とを電気的に接続する工程、
    (c)前記半導体チップおよび前記複数のリードのそれぞれの前記インナーリード部を樹脂で封止し、表面と前記表面に対向する裏面とを有する封止体を形成する工程、
    (d)前記アウターリード部において、前記複数のリードの主面および裏面に半田メッキ膜を形成する工程、
    (e)前記リードフレームから前記アウターリード部を分離し、前記複数のリード、前記半導体チップおよび前記封止体を含む被検査体を準備する工程、
    (f)複数の前記アウターリード部の各々を、ソケットに保持された第1端子と第2端子で上下方向から挟持した状態で前記被検査体をテストする工程、
    を有し、
    前記(f)工程において、
    前記アウターリード部は、前記インナーリード部から連続して前記封止体の外部に突出する突出部と、前記突出部から前記裏面に向かって延びる屈曲部と、前記屈曲部から前記封止体から離れる方向に延びる接続部と、前記封止体から最も離れた先端と、を有し、
    前記接続部は、前記先端よりも前記屈曲部側が前記裏面に近づくように、前記封止体の前記裏面に対して第1傾斜角を持って傾斜しており、
    前記第1端子と前記接続部に位置する前記リードの前記裏面の前記半田メッキ膜との第1接触点は、前記アウターリード部の前記先端よりも前記封止体に近く、
    前記第2端子は、前記接続部に位置する前記リードの前記主面の前記半田メッキ膜と、第2接触点で接触し、
    前記第1端子は、前記ソケットに固定されており、前記第2端子のみが前記上下方向に可動し、
    前記アウターリード部の前記先端において、前記リードの前記裏面の前記半田メッキ膜は、前記第1端子から離間しており、
    前記第1端子は端子主面を有し、前記端子主面は、第1平面と円弧面とで構成されている、半導体装置の製造方法。
JP2014170747A 2014-08-25 2014-08-25 半導体装置の製造方法 Active JP6357386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014170747A JP6357386B2 (ja) 2014-08-25 2014-08-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170747A JP6357386B2 (ja) 2014-08-25 2014-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016046438A JP2016046438A (ja) 2016-04-04
JP6357386B2 true JP6357386B2 (ja) 2018-07-11

Family

ID=55636713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170747A Active JP6357386B2 (ja) 2014-08-25 2014-08-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6357386B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4028011B2 (ja) * 1996-09-27 2007-12-26 株式会社エンプラス 電気部品用ソケット
JP5795277B2 (ja) * 2012-03-22 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2016046438A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
JP2009105334A (ja) 半導体装置及びその製造方法
JP2009294187A (ja) 電子部品の試験装置用部品及び試験方法
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
CN107978582B (zh) 芯片封装结构及相关引脚接合方法
US9515000B2 (en) Method for manufacturing semiconductor device
JP6357386B2 (ja) 半導体装置の製造方法
JP6909630B2 (ja) 半導体装置
EP3319122B1 (en) Semiconductor device with wettable corner leads
JP2004063616A (ja) リードフレーム、これを用いた半導体装置の製造方法および小型素子の電気特性検査方法
JP5538697B2 (ja) 半導体装置のテスト方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JPH0964080A (ja) 半導体装置及びその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP6697999B2 (ja) 半導体装置の製造方法および半導体装置
KR102026314B1 (ko) 소량 생산용 반도체 패키지
US20240201223A1 (en) Manufacturing method of semiconductor device and test socket for use in the same
JP4994883B2 (ja) 樹脂封止型半導体装置
US20150028468A1 (en) Non-leaded type semiconductor package and method of assembling same
JP2009152324A (ja) 半導体装置の製造方法
JP2019074349A (ja) 半導体装置の製造方法
JP2005109007A (ja) 半導体装置およびその製造方法
CN111326492A (zh) 半导体装置
JP2005303169A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6357386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150