TW201833566A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201833566A
TW201833566A TW106128690A TW106128690A TW201833566A TW 201833566 A TW201833566 A TW 201833566A TW 106128690 A TW106128690 A TW 106128690A TW 106128690 A TW106128690 A TW 106128690A TW 201833566 A TW201833566 A TW 201833566A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
ball
protruding portion
contact
protrusion
Prior art date
Application number
TW106128690A
Other languages
English (en)
Inventor
松橋潤
槙平尚宏
岩崎秀和
石井稔二
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201833566A publication Critical patent/TW201833566A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

本發明之課題係提高半導體裝置之可靠性。本發明之半導體裝置之製造方法具有：(a)將具備焊料球5之BGA安裝於燒入測試(burn-in test)用插座之步驟，(b)藉由上述插座之導電性接觸銷11a夾入焊料球5，進行上述BGA之燒入測試之步驟。此處，上述插座之接觸銷11a具備：導電性第1突出部11b，其沿上述BGA之安裝方向延伸；導電性第2突出部11c，其沿與第1突出部11b之延伸方向交叉之方向設置，且與焊料球5之BGA之安裝側之表面對向配置。且，上述(b)步驟中，在使接觸銷11a之第1突出部11b與焊料球5接觸之狀態下進行上述BGA之燒入測試。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於半導體裝置及其製造技術，係關於例如實施燒入測試之半導體裝置之製造方法及半導體裝置。
於半導體裝置之燒入測試步驟中，於設於燒入板之複數個IC插座(以下亦簡稱為插座)之各者安裝半導體裝置，進行燒入測試。 例如，於BGA(Ball grid array：球狀柵格陣列)型半導體裝置中，已知由於外部端子為球電極，故藉由接觸銷夾入球電極而謀求電性導通之BGA用夾入型插座，使用該BGA用夾入型插座實施燒入測試。 另，對於半導體封裝用插座之構造，揭示於例如日本專利特開2000-315555號公報(專利文獻1)。 又，對於BGA、IC試驗用接觸插座之構造，揭示於例如日本專利特開9-219267號公報(專利文獻2)。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2000-315555號公報 [專利文獻2]日本專利特開平9-219267號公報
[發明所欲解決之問題] 作為上述BGA夾入型插座，根據其接觸銷之前端形狀，已知有橫肋型(上述專利文獻1：日本專利特開2000-315555號公報)，與縱肋型(上述專利文獻2：日本專利特開平9-219267號公報)。 橫肋型之情形時，根據燒入測試中之BGA基板之翹曲等，若球電極移動至上方則橫肋與球電極接觸。藉此，球電極向上下方向之自由度變少。其結果，燒入測試時妨礙BGA基板之伸縮，因其殘留應力而BGA之共面性降低。 另一方面，縱肋之情形時，因縱肋而球電極之保持力較弱，故燒入測試時根據BGA基板之伸縮，而產生彈出(BGA之上浮)現象，產生BGA之接觸不良。 其他課題與新穎之特徵將可由本說明書之記述及附加圖式而明確。 [解決問題之技術手段] 一實施形態之半導體裝置之製造方法具有：(a)將具備作為外部端子之球電極之半導體裝置安裝於燒入測試用插座之步驟，(b)藉由上述插座之導電性接觸部夾入上述球電極，進行上述半導體裝置之燒入測試之步驟。再者，上述插座之上述接觸部具備：導電性第1突出部，其沿上述半導體裝置之安裝方向延伸；及導電性第2突出部，其沿與上述第1突出部之延伸方向交叉之方向設置，且與上述球電極之上述半導體裝置之安裝側之表面對向配置。再者，於上述(b)步驟中，在使上述接觸部之上述第1突出部與上述球電極接觸之狀態下，進行上述半導體裝置之上述燒入測試。 又，一實施形態之半導體裝置具備：半導體晶片；基板，其具備第1面、及位於與上述第1面相反側之第2面，於上述第1面搭載有上述半導體晶片；及複數個球電極，其等設於上述基板之上述第2面。再者，於上述複數個球電極中之任一上述球電極之表面，形成沿上述基板之厚度方向延伸的第1壓痕，及在與上述第1壓痕之延伸方向交叉之方向延伸的第2壓痕，上述第2壓痕形成於上述球電極之上述基板側之表面。 [發明之效果] 根據上述一實施形態，可提高半導體裝置之可靠性。
以下之實施形態除特別必要時以外，以同一或同樣之部份之說明為原則而不重複。 再者，以下之實施形態中，為方便起見，於必要時分割成複數個部份或實施形態進行說明，但除了特別明示之情形以外，該等部份並非相互間無關係者，而係一者為另一者之一部分或全部之變化例、細節、補充說明等之關係。 又，以下之實施形態中，提及要素之數等(包含個數、數值、量及範圍等)之情形，除了特別明示之情形及原理上明確限定為特定數之情形等以外，並不限定於其特定之數目，亦可取特定之數目以上或以下者。 又，以下之實施形態中，其構成要素(亦包含要素步驟等)除了特別明示之情形及原理上可認為明顯必須之情形等以外，當然未必一定為必須者。 又，以下之實施形態中，當提及構成要素等之形狀、位置關係等時，除了特別明示之情形及原理上明顯可認為並非如此之情形等以外，包含實質上與其形狀等近似或類似者等。此點對於上述數值及範圍亦相同。 以下，基於圖式，對本發明之實施形態加以詳細說明。另，於用以說明實施形態之所有圖中，對具有相同功能之構件標附相同符號，並省略其重複之說明。另，存在為使圖式易懂而即使為俯視圖仍標註陰影線之情形。 ＜半導體裝置之構成＞ 圖1係顯示實施形態之半導體裝置之構造之一例之剖視圖，圖2係顯示圖1所示之半導體裝置之球電極之壓痕之一例之部分側視圖。 圖1所示之本實施形態之半導體裝置係半導體晶片2搭載(接合、連接、安裝)於配線基板1之半導體裝置(半導體封裝)，進而係將半導體晶片2藉由密封樹脂密封之半導體裝置。 本實施形態中，作為上述半導體裝置之一例，取設於配線基板1之下表面側之複數個外部端子為焊料球(球電極)5之情形進行說明。即，本實施形態之半導體裝置為BGA(Ball grid array：球狀柵格陣列)。 對BGA3之構成進行說明，其具備：半導體晶片2；配線基板1，其支持或搭載半導體晶片2；及複數條接合導線(以下亦簡稱為導線)4，其將於半導體晶片2之主面(表面)2a露出之複數個電極墊(接合墊、電極)2c及與該等對應之配線基板1之複數條接合引線(連接端子)1c電性連接。 再者，BGA3具有：密封部6，其覆蓋包含半導體晶片2及導線4之配線基板1之上表面(第1面、晶片支持面)1a；及複數個焊料球5，其等作為外部端子而以區域陣列配置(格子狀排列)設置於位於配線基板1之上表面1a之相反側之下表面(第2面、安裝面)1b。 半導體晶片2之與其厚度交叉之平面之形狀為正方形或長方形，例如於包含單結晶矽等之半導體基板(半導體晶圓)之主面形成各種半導體元件或半導體積體電路後，藉由切割等將上述半導體基板分離成各半導體晶片2。 又，半導體晶片2具有互相對向之主面(半導體元件形成側之面、正面、上表面)2a及背面(與半導體元件形成側之面相反側之面、安裝面、下表面)2b，其主面2a以朝向上方之方式搭載(配置)於配線基板1之上表面1a上，半導體晶片2之背面2b經由接著材料(固晶材料、接合材料)7而接著、固定於配線基板1之上表面1a。再者，半導體晶片2具有於其主面2a側露出之複數個電極墊2c，該等電極墊2c與形成於半導體晶片2之內部或表層部分之半導體元件或半導體積體電路電性連接。 作為固定半導體晶片2之接著材料7，可使用例如絕緣性或導電性之膏狀材料或膜狀接著材料(晶片接合膜、晶片黏著膜)等。 配線基板(基板)1具備一主面即上表面(第1面)1a，及上表面1a之相反側之面即下表面(第2面)1b。再者，配線基板1具有：絕緣性基材層即芯材1d；導體層(導體圖案、配線層)1e，其形成於芯材1d之上表面側及下表面側；焊料阻劑層(絕緣膜、焊料阻劑層)1f，其係作為以覆蓋導體層1e之方式形成之絕緣層(絕緣膜)。作為其他形態，亦可藉由積層有複數層絕緣層與複數層配線層之多層配線基板(例如具有4層配線層之配線基板)形成配線基板1。即，配線基板1之構造不限於圖1所示之構造。另，導體層1e包含導電性材料，可藉由例如以電鍍法形成之銅薄膜等形成。 又，於配線基板1之上表面側，形成有用以電性連接導線4之連接端子(電極)的複數個接合引線1c。另一方面，於配線基板1之下表面側，形成有複數個用以連接焊料球5之電極(焊盤)。且，芯材1d之上表面側之複數條接合引線1c與芯材1d之下表面側之上述複數個焊盤電性連接。 因此，半導體晶片2之複數個電極墊2c經由複數條導線4與配線基板1之複數條接合引線1c電性連接，進而經由配線基板1之導體層1e與配線基板1之複數個電極(焊盤)電性連接。 又，焊料阻劑層1f具有作為保護導體層1e之絕緣層(絕緣膜)之功能，覆蓋芯材1d之上表面側及下表面側之導體層1e。且，半導體晶片2經由接著材7搭載於配線基板1之上表面1a側之焊料阻劑層1f上。 另，導線4包含例如金線等金屬細線。 又，焊料球5以陣列狀(格子狀)配置於配線基板1之下表面1b側，可作為BGA3之外部端子(外部連接用端子)發揮功能。 又，密封部(密封樹脂層、密封樹脂、密封樹脂部、密封體)6包含例如熱硬化性樹脂材料等樹脂材料，亦可包含填料等。例如，亦可使用包含填料之環氧樹脂等形成密封部6。密封部6於配線基板1之上表面1a上覆蓋半導體晶片2及複數條導線4。即，密封部6形成於配線基板1之上表面1a上，密封並保護半導體晶片2及導線4。 又，本實施形態之BGA3中，複數個焊料球5中之任一焊料球5中，於其表面，如圖2所示，形成有第1壓痕5a，其沿配線基板1之厚度方向S延伸；及第2壓痕5b，其在與第1壓痕5a之延伸方向交叉之方向P延伸。此處，方向P係與配線基板1之厚度方向S正交之方向。且，該等第1壓痕5a與第2壓痕5b於BGA3之燒入步驟中，係於後述之圖4所示之插座8安裝BGA3，進行燒入測試時，藉由插座8之接觸部11之接觸銷11a所具備之圖5所示之第1突出部11b與第2突出部11c而形成者。 另，第1壓痕5a之延伸方向(沿配線基板1之厚度方向S之方向)與第2壓痕5b之延伸方向(沿方向P之方向)大致正交。 又，第2壓痕5b形成於焊料球5之配線基板1側之表面。即，第2壓痕5b形成於焊料球5之表面中，較通過焊料球5之中心C之水平方向(與方向P平行之方向)之切斷面更靠配線基板1側(上方側)之表面。另一方面，第1壓痕5a形成於焊料球5之表面中，跨及較通過焊料球5之中心之上述水平方向之上述切斷面更靠配線基板1側(上方側)之表面及與其相反側(下方側)之表面之位置。 因此，第2壓痕5b形成於第1壓痕5a之上端部附近之位置。 又，第1壓痕5a之沿延伸方向(方向S)之長度L1，較第2壓痕5b之沿延伸方向(方向P)之長度L2更長(L1＞L2)。 再者，第1壓痕5a之沿寬度方向(方向P)之長度(寬度)W1，較第2壓痕5b之沿寬度方向(方向S)之長度(寬度)W2更短(W1＜W2)。 另，圖2所示之構造中，2個第1壓痕5a與1個第2壓痕5b成為1組，於2個第1壓痕5a間之位置，且第1壓痕5a之上端部附近之位置，形成有1個第2壓痕5b。且，BGA3之複數個焊料球5之任意一個或複數個或全部，於1處或複數處形成包含2個第1壓痕5a與1個第2壓痕5b之壓痕群M。例如，於複個焊料球5之表面之相互對向之位置，分別形成有包含2個第1壓痕5a與1個第2壓痕5b之壓痕群M。 ＜半導體裝置之製造方法＞ 圖3係顯示圖1所示之半導體裝置之組裝至出貨為止之步驟之一例之流程圖。使用圖3說明BGA3之組裝至出貨為止之流程。 首先，於圖1所示之BGA3之組裝中，經由接著材料7進行於配線基板1搭載半導體晶片2之晶片接合。 晶片接合後，藉由導線4，進行將半導體晶片2之電極墊2c與配線基板1之接合引線1c電性連接之導線接合。 導線接合後，將半導體晶片2及複數條導線4以樹脂密封，進行形成密封部6之樹脂模製。 樹脂模製後，進行於配線基板1之下表面1b側形成複數個焊料球5之球搭載。 另，圖1所示之BGA3作為一例，係採用利用一次模製之組裝之構造的BGA3，故該情形時，進行將複數個焊料球5安裝於配線基板1之下表面1b之球搭載後，進行利用切割之單片化。藉此，完成BGA3之組裝。 BGA3之組裝後，進行第1次揀選步驟，即燒入測試前之揀選步驟，揀選不良品。且，第1次揀選步驟後進行燒入步驟。燒入步驟中，將BGA安裝於燒入板之插座8(參照圖4)之狀態下，於高溫環境下對BGA3施加電流及電壓而進行燒入測試。 燒入測試後，進行第2次揀選步驟，揀選燒入測試後之不良品。 第2次揀選步驟後，對燒入測試後之揀選步驟中判斷為良品之BGA3進行外觀檢查。且，外觀檢查後進行捆包，製品出貨。 ＜關於燒入步驟＞ 圖4係顯示圖3所示流程之燒入步驟所使用之插座構造之一例之剖視圖，圖5係顯示設於圖4所示之插座之接觸銷之突出部構造之一例之部分立體圖，圖6係顯示利用實施形態之接觸銷之與球電極之接觸狀態之一例之側視圖，圖7係顯示利用圖6所示之接觸銷之與球電極之接觸狀態之一例之前視圖。又，圖8係顯示利用圖6所示之接觸銷之與球電極之接觸狀態之一例之俯視圖，圖9係顯示圖3所示之燒入步驟之燒入時之溫度變化之一例之圖表，圖10係顯示圖9所示之燒入時之燒入開始時點之銷接觸狀態之一例之側視圖，圖11係顯示圖9所示之燒入時之BGA變形後之銷接觸狀態之一例之側視圖。再者，圖12係顯示根據實施形態之BGA之溫度循環次數而共面性之變化之圖表。 首先，對圖4所示之燒入步驟所使用之插座8之構造進行說明。插座8係亦稱為開頂式插座，係主要於燒入步驟中使用之BGA用夾入型插座。 插座8具備：台座12，其支持BGA3之配線基板1；基台9，其安裝有台座12；罩體10，其與基台9對向設置，且具有可使BGA3通過之開口部10a；閂鎖13，其按壓所安裝之BGA3；及複數個接觸部11，其安裝於基台9，且夾入BGA3之焊料球5。 再者，複數個接觸部11之各者具有夾入焊料球5之複數個接觸銷(銷構件)11a。即，藉由複數個接觸銷11a而夾入BGA3之焊料球5，藉此將BGA3之焊料球5與接觸銷11a電性連接。再者，具有接觸銷11a之接觸部11與燒入板之配線電性連接，藉此，於燒入測試中，自燒入板經由接觸部11對BGA3施加電壓。 另，如圖5所示，本實施形態之插座8之各接觸銷11a具備導電性第1突出部11b，與導電性第2突出部11c。第1突出部11b及第2突出部11c亦分別稱為肋，係自接觸銷11a之臂部11e突出之部分。第1突出部11b係以沿著圖4所示之BGA3朝插座8之安裝方向Q延伸之方式設置，另一方面，第2突出部11c係以沿與第1突出部11b之延伸方向(上述安裝方向Q)交叉之方向R延伸之方式設置，且與焊料球5之BGA3之安裝側之表面對向配置。 此處，所謂焊料球5之BGA3之安裝側之表面，係較通過圖2所示之焊料球5之中心C之水平方向(與方向P平行之方向)之切斷面更靠配線基板1側(上方側)之表面。 藉此，於燒入步驟中，使接觸銷11a之第1突出部11b與焊料球5接觸之狀態下進行BGA3之燒入測試。即，第1突出部11b係謀求與焊料球5電性連接(確保導通)之突出部，另一方面，第2突出部11c係防止焊料球5自接觸銷11a向上方之脫落(彈出)之突出部(刀)。 本實施形態之插座8中，如圖5所示，於複數個接觸銷11a各者設有大致平行排列之2個第1突出部11b，與1個第2突出部11c。 此時，第2突出部11c配置於第1突出部11b之延伸方向之配線基板1側(上方側)之端部位置。若以其他表現敘述，如圖6及圖7所示，第2突出部11c係配置於較第1突出部11b與焊料球5之接觸部11d更靠配線基板1側(上方側)。即，第2突出部11c之接觸部11d較第1突出部11b之接觸部11b更在靠近配線基板1之位置(上方側)。 又，如圖6及圖8所示，第2突出部11c向焊料球5側之突出量T2小於第1突出部11b向焊料球5側之突出量T1(T2＜T1)。詳細而言，第2突出部11c之前端部11ca自臂部11e之突出量T2，小於第1突出部11b之前端部11ba自臂部11e之突出量T1(T2＜T1)。 接著，使用圖9對燒入測試時之溫度環境進行說明。 圖9係燒入測試之溫度環境之一例，但圖9所示之燒入測試中，開始後以30分鐘(0.5小時)使溫度自室溫25℃上升至125℃。其後，在維持125℃之狀態下放置4小時。且，經過4小時後，再次以30分鐘(0.5小時)使溫度回復至室溫25℃。以此種溫度循環進行燒入測試。 首先，進行如圖4所示之BGA3朝插座8之安裝。如圖10所示，插座8具有一對接觸銷11a，其等對向配置且各自設有2個第1突出部11b及1個第2突出部11c。然後，將罩體10朝上方上提，閂鎖13及接觸銷11a成為開放狀態。在該狀態下，經由罩體10之開口部10a將BGA3載置於台座12上。載置後，藉由放開罩體10，使罩體10上升，閂鎖13按壓BGA3，接觸銷11a亦閉合而夾入焊料球5。 其後，在藉由對向配置之接觸銷11a之第1突出部11b夾入焊料球5之狀態下，進行BGA3之燒入測試。 另，圖10係顯示燒入測試之開始時點之銷接觸狀態者，但於燒入測試之開始時點，接觸銷11a之第1突出部11b雖與焊料球5接觸，但如圖10之D部所示，第2突出部11c與焊料球5隔開。即，於燒入測試之開始時點，第2突出部11c不與焊料球5接觸。 其理由在於第2突出部11c係與焊料球5之BGA3之安裝側之表面對向配置，且圖6所示之第2突出部11c朝焊料球5側之突出量T2小於第1突出部11b朝焊料球5側之突出量T1(T2＜T1)之故。即，由於第1突出部11b之突出量大於第2突出部11c之突出量，故雖然第1突出部11b與焊料球5接觸，但配置於較該接觸部更上方位置之第2突出部11c亦與焊料球5隔開。 且，BGA3會因溫度上升或溫度下降等溫度循環而變形，因而如圖11所示，焊料球5被朝上方上提，此時第2突出部11c與焊料球5接觸(圖11之E部)。藉由第2突出部11c與焊料球5接觸，可防止焊料球5更為上升，藉此可防止焊料球5自接觸銷11a脫出。即，第2突出部11c之突出量小於第1突出部11b，第2突出部11c於開始時點未與焊料球5接觸，故BGA3因燒入測試之熱而變形時，具有上下移動之自由度。若BGA3因BGA3之變形而被上提，則焊料球5亦上升，但如圖11所示，焊料球5因觸碰到第2突出部11c而停止上升。 藉此，可防止於燒入測試中焊料球5自接觸銷11a脫出。即，可抑制焊料球5被上提而自接觸銷11a脫開之彈出之發生，減低接觸不良之發生。 再者，藉由第2突出部11c可減低焊料球5之上下移動，且抑制對配線基板1之下表面1b形成損傷。 另，如圖12所示，使用本實施形態之插座8之燒入測試後，測定BGA3之共面性之變化後，可減小共面性之變動，且可提高共面性。 藉此，可提高BGA3之可靠性。又，可提高BGA3之燒入測試之可靠性。 另，藉由用以謀求接觸銷11a與焊料球5之電性連接之第1突出部11b與焊料球5之接觸，而於焊料球5形成圖2所示之第1壓痕5a。且，藉由焊料球5向上方上提時之第2突出部11c與焊料球5之接觸，而於焊料球5形成圖2所示之第2壓痕5b。 又，接觸銷11a之第1突出部11b與第2突出部11c中，如圖6及圖8所示，第1突出部11b之長度較長。藉此，焊料球5上偏移時，亦可確保第1突出部11b與焊料球5之間之電性連接(導通)。另，因第2突出部11c係用以抑制焊料球5之彈起者，故與第1突出部11b相比長度較非必要。 接著，根據本實施形態之BGA3，與上述同樣地，可提高共面性。藉此，可提高BGA3之可靠性。又，如上述，由於燒入測試時焊料球5具有自由度，故可降低施加於焊料球5之應力，可抑制焊料球5之脫落。再者，燒入測試後可目視確認燒入測試下形成之第1壓痕5a或第2壓痕5b等壓痕，可確認燒入測試之各突出部之接觸是否適當進行。 ＜接觸銷之配置・開閉方向＞ 圖13係顯示比較例之接觸銷之打開方向之俯視圖，圖14係顯示實施形態之插座之接觸銷之打開方向之一例之俯視圖。 如圖13之比較例所示，使對向配置之接觸銷11a於間距方向(與焊料球5之格子狀排列相同方向)開閉之情形時，隣接銷成為障礙，難以確保用以插入焊料球5之充分之打開量(圖13之F部)。 因此，如圖14所示，本實施形態之銷配置中，將一對之2個接觸銷11a對各焊料球5對向配置，且相對於複數個焊料球5之格子狀排列方向於傾斜方向(與上述排列方向不同方向)開閉一對接觸銷11a各者(圖14之G部)。 藉此，可充分確保接觸銷11a之打開量，可進行焊料球5對接觸銷11a之裝卸。 ＜第2突出部之前端形狀(刀之形狀)＞ 圖15係顯示實施形態之插座之接觸銷之第2突出部之前端部形狀之一例之俯視圖。 如圖15右側之接觸銷11a之第2突出部11c，其俯視時之前端部11ca之形狀較佳為係沿焊料球5之圓弧彎曲之形狀。如圖15左側之接觸銷11a，其俯視時之前端部11aa之形狀為直線之情形時，焊料球5與前端部11aa之接觸面積變少，有易發生焊料球5之上提之可能性，因而不佳。 另一方面，如圖15右側之接觸銷11a之第2突出部1c，藉由其俯視時之前端部11ca之形狀為沿焊料球5之圓弧彎曲之形狀，而與焊料球5之接觸面積增加，因此可抑制焊料球5之上提之發生。再者，由於與焊料球5之接觸面積增加，故可提高與焊料球5之接觸性。 ＜接觸銷之根數＞ 圖16係顯示實施形態之插座之接觸銷之配置之一例之俯視圖，圖17係顯示實施形態之插座之接觸銷之配置之一例之俯視圖，圖18係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。另，圖16～圖18所示之各接觸銷11a中，僅圖示第2突出部11c，但當然亦具備第1突出部11b。 圖16所示之構造係夾入每1個焊料球之接觸銷11a之根數為3根之情形，又，圖17之構造係夾入每1個焊料球之接觸銷11a之根數為4根之情形。圖16及圖17所示之構造中，以於相鄰之焊料球5之間進行開閉之接觸銷11a之方向不一致之方式配置有各接觸銷11a，任一情形只要可確保接觸銷11a之開閉空間皆可應用。 又，圖18所示之構造係夾入每1個焊料球之接觸銷11a之根數為4根之情形，且係使接觸銷11a之開閉方向相對於複數個焊料球5之格子狀排列傾斜45度偏離者。即，係使接觸銷11a之開閉方向與焊料球5之格子狀排列之方向為不同方向者。藉此，圖18所示之構造中，只要可確保接觸銷11a之開閉空間皆可應用。 ＜第1突出部之根數與焊料球之接觸狀態＞ 圖19係顯示實施形態之插座之接觸銷之第1突出部之根數之一例之俯視圖，圖20係顯示實施形態之插座之接觸銷之第1突出部之根數之一例之俯視圖。 圖19所示之構造表示對於接觸銷11a之1個臂11e的第1突出部11b根數為2根(2山)與3根(3山)之情形時，分別與第1突出部11b及焊料球5之接觸狀態。第1突出部11b為2根(2山)之情形時，2根第1突出部11b各者與焊料球5之接觸狀態穩定，可穩定地確保接觸銷11a與焊料球5之電性連接。 另一方面，第1突出部11b為3根(3山)之情形時，若3根第1突出部11b之高度全部相同(圖19之位於中央之接觸銷11a)，則3根中僅配置於中央之1根第1突出部11b與焊料球5接觸，此並非係較佳接觸狀態。因此，於第1突出部11b具有3根(3山)接觸銷11a之情形時，較佳將3條第1突出部11b中配置於中央之第1突出部11b之突出量設為小於配置於兩端之第1突出部11b之突出量(圖19之位於右之接觸銷11a)。 藉由使配置於中央之第1突出部11b之突出量小於配置於兩端之第1突出部11b之突出量，3根第1突出部11b之前端部11ba大致沿焊料球5之外周形狀排列，因此可使3根中至少2根或3根第1突出部11b與焊料球5接觸，因此可確保接觸銷11a與焊料球5之電性連接。 接著，圖20所示之構造係顯示對於接觸銷11a之1個臂部11e的第1突出部11b之根數為4根之情形之各第1突出部11b與焊料球5之接觸接觸狀態。 為4根之情形時，若4根第1突出部11b之高度全部相同(圖20之位於左側之接觸銷11a)，則4條中僅配置於中央之2根第1突出部11b與焊料球5接觸，此亦並非為較佳接觸狀態。因此，第1突出部11b為4根(4山)之情形時，較佳將4根第1突出部11b中，配置於中央附近之2根第1突出部11b之突出量小於配置於其兩端之第1突出部11b之突出量(圖20之位於右側之接觸銷11a)。 藉由使配置於中央附近之2根第1突出部11b之突出量小於配置於兩端之第1突出部11b之突出量，而與3根之情形同樣地，4根第1突出部11b之前端部11ba大致沿外周形狀排列於焊料球5。藉此，可使4根中之至少2根或3根或4根第1突出部11b與焊料球5接觸，可確保接觸銷11a與焊料球5之電性連接。 ＜銷配置與第2突出部之根數＞ 圖21係顯示實施形態之插座之接觸銷之配置之一例之俯視圖，圖22係顯示實施形態之插座之接觸銷之配置之一例之俯視圖，圖23係顯示實施形態之插座之接觸銷之配置之一例之俯視圖，圖24係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。再者，圖25係顯示實施形態之插座之接觸銷之配置之一例之俯視圖，圖26係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。另，對於圖21～圖26所示之接觸銷11a中，關於圖示有第2突出部11c之接觸銷11a，當然亦具備第1突出部11b。 圖21所示之構造於對向配置之2個接觸銷11a中之一者(左側)僅設有2根第1突出部11b，於另一(右側)接觸銷11a形成如圖5所示之2根第1突出部11b與1根第2突出部11c。 又，圖22所示之構造係於對向配置之2個接觸銷11a兩者，形成如圖5所示之2根第1突出部11b與1根第2突出部11c。 圖21所示之構造中，於夾入焊料球5，且對向之2個接觸銷11a中之單側(右側)之接觸銷11a中，由於設有第2突出部11c，故亦可防止燒入測試中焊料球5之上提。再者，圖22所示之構造中，於兩根接觸銷11a形成有第2突出部11c，故可進而防止燒入測試中焊料球5之上提。 接著，圖23所示之構造中，於分散於3方向配置之3個接觸銷11a中之1者，僅設有2根第1突出部11b，剩餘之2個接觸銷11a，形成如圖5所示之2根第1突出部11b與1根第2突出部11c。 又，圖24所示之構造中，於分散於3方向配置之3個接觸銷11a之各者，形成如圖5所示之2根第1突出部11b與1根第2突出部11c。 圖23所示之構造中，於分散於3方向配置之3個接觸銷11a中之2根接觸銷11a，設有第2突出部11c，故可防止燒入測試中焊料球5之上提。再者，圖24所示之構造中，於3個接觸銷11a各者亦形成第2突出部11c，故可防止燒入測試中焊料球5之上提。 接著，於圖25所示之構造中，於互相對向配置之二組(4個)接觸銷11a中，對向之一組接觸銷11a之任一者，僅設有2根第1突出部11b，於任一另一接觸銷11a，分別形成如圖5所示之2根第1突出部11b與1根第2突出部11c。 又，於圖26所示之構造中，於互相對向配置之二組(4個)接觸銷11a中，任一組(2個)接觸銷11a之各者，僅設有2根第1突出部11b，於任一另一組(2個)接觸銷11a之各者，分別形成如圖5所示之2根第1突出部11b與1根第2突出部11c。 於圖25所示之構造中，亦於互相對向配置之二組(4個)接觸銷11a中，各組之另一接觸銷11a設有第2突出部11c，因此可防止燒入測試中之焊料球5之上提。再者，於圖26所示之構造中，亦於任一組(2個)接觸銷11a之各者，形成第2突出部11c，故可進而防止燒入測試中焊料球5之上提。 ＜第1突出部為1根之情形之銷配置＞ 圖27係顯示實施形態之插座之接觸銷之第1突出部為1山之情形之與球電極之接觸狀態之一例之俯視圖，圖28係顯示圖27所示之第1突出部為1山之情形之與球電極之接觸狀態之一例之側視圖，圖29係顯示圖27所示之第1突出部為1山，且接觸銷為3根之情形之銷配置之一例之俯視圖。另，圖29所示之接觸銷11a中，僅圖式第2突出部11c，但當然亦具備第1突出部11b。 圖27及圖28所示之構造中，於1個接觸銷11a設有1根第1突出部11b與1根第2突出部11c，該等接觸銷11a對向配置，夾入焊料球5。另，對1個接觸銷11a僅設置1根(1山)第1突出部11b之構造之情形時，如圖28之H部所示，需要將第2突出部11c之前端部11ca之突出量設為大於(突出)第1突出部11b之前端部11ba之突出量。 如上述，於1個接觸銷11a設有1根第1突出部11b之構造中，藉由將第2突出部11c之前端部11ca之突出量設為大於第1突出部11b之前端部11ba之突出量，而可防止燒入測試中焊料球5之上提。 圖29所示之構造係於如圖27所示之1個接觸銷11a設有1根第1突出部11b與1根第2突出部11c之情形時，藉由分散於3方向配置之3個接觸銷11a而夾入焊料球5者。圖29所示之構造中，亦於分散於3方向配置之3個接觸銷11a之各者設有第2突出部11c，故可進而防止燒入測試中焊料球5之上提。 以上，雖基於實施形態具體說明由本發明者完成之發明，但本發明並非限定於目前所記載之實施形態者，當然可於不脫離其主旨之範圍內進行各種變更。 例如，上述實施形態中，以半導體裝置藉由導線電性連接半導體晶片與配線基板之BGA之情形為一例進行說明，但上述半導體裝置亦可為利用覆晶連接，而經由凸塊電極電性連接半導體晶片與配線基板之構造之BGA等。
1‧‧‧配線基板(基板)
1a‧‧‧上表面(第1面)
1b‧‧‧下表面(第2面)
1c‧‧‧接合引線
1d‧‧‧芯材
1e‧‧‧導體層
1f‧‧‧焊料阻劑層
2‧‧‧半導體晶片
2a‧‧‧主面
2b‧‧‧背面
2c‧‧‧電極墊
3‧‧‧BGA(半導體裝置)
4‧‧‧接合導線
5‧‧‧焊料球(球電極、外部端子)
5a‧‧‧第1壓痕
5b‧‧‧第2壓痕
6‧‧‧密封部
7‧‧‧接著材料
8‧‧‧插座
9‧‧‧基台
10‧‧‧罩體
10a‧‧‧開口部
11‧‧‧接觸部
11a‧‧‧接觸銷(銷構件)
11b‧‧‧第1突出部
11c‧‧‧第2突出部
11aa、11ba、11ca‧‧‧前端部
11d‧‧‧接觸部
11e‧‧‧臂部
12‧‧‧台座
13‧‧‧閂鎖
L1、L2‧‧‧長度
M‧‧‧壓痕群
P、Q、R、S‧‧‧方向
T1、T2‧‧‧突出量
W1、W2‧‧‧長度
圖1係顯示實施形態之半導體裝置之構造之一例之剖視圖 圖2係顯示圖1所示之半導體裝置之球電極之壓痕之一例之部分側視圖。 圖3係顯示圖1所示之半導體裝置之組裝至出貨為止之步驟之一例之流程圖。 圖4係顯示圖3所示之流程之燒入步驟所使用之插座之構造之一例之剖視圖。 圖5係顯示設於圖4之插座之接觸銷之突出部之構造之一例之部分立體圖。 圖6係顯示利用實施形態之接觸銷之與球電極之接觸狀態之一例之側視圖。 圖7係顯示利用圖6所示之接觸銷之與球電極之接觸狀態之一例之前視圖。 圖8係顯示利用圖6所示之接觸銷之與球電極之接觸狀態之一例之俯視圖。 圖9係顯示圖3所示之燒入步驟之燒入時之溫度變化之一例之圖表。 圖10係顯示圖9所示之燒入時之燒入開始時點之銷接觸狀態之一例之側視圖。 圖11係顯示圖9所示之燒入時之BGA變形後之銷接觸狀態之一例之側視圖。 圖12係顯示根據實施形態之BGA之溫度循環次數而共面性之變化之圖表。 圖13係顯示比較例之接觸銷之打開方向之俯視圖。 圖14係顯示實施形態之插座之接觸銷之打開方向之一例之俯視圖。 圖15係顯示實施形態之插座之接觸銷之第2突出部之前端部之形狀之一例之俯視圖。 圖16係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖17係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖18係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖19係顯示實施形態之插座之接觸銷之第1突出部之根數之一例之俯視圖。 圖20係顯示實施形態之插座之接觸銷之第1突出部之根數之一例之俯視圖。 圖21係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖22係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖23係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖24係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖25係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖26係顯示實施形態之插座之接觸銷之配置之一例之俯視圖。 圖27係顯示實施形態之插座之接觸銷之第1突出部為1山之情形之與球電極之接觸狀態之一例之俯視圖。 圖28係顯示圖27所示之第1突出部為1山之情形之與球電極之接觸狀態之一例之側視圖。 圖29係顯示圖27所示之第1突出部為1山，且接觸銷為3根之情形之銷配置之一例之俯視圖。

Claims (15)

  1. 一種半導體裝置之製造方法，其具有： (a)將具備作為外部端子之球電極之半導體裝置安裝於燒入測試用插座之步驟， (b)藉由上述插座之導電性接觸部夾入上述球電極，進行上述半導體裝置之燒入測試之步驟，且 上述插座之上述接觸部具備：導電性第1突出部，其沿上述半導體裝置之安裝方向延伸；及導電性第2突出部，其沿與上述第1突出部之延伸方向交叉之方向設置，且與上述球電極之上述半導體裝置之安裝側之表面對向配置， 於上述(b)步驟中，在使上述接觸部之上述第1突出部與上述球電極接觸之狀態下，進行上述半導體裝置之上述燒入測試。
  2. 如請求項1之半導體裝置之製造方法，其中 上述半導體裝置具有安裝有複數個上述球電極之基板， 上述第2突出部配置於較上述第1突出部與上述球電極之接觸部更為上述基板側。
  3. 如請求項1之半導體裝置之製造方法，其中 上述第2突出部朝上述球電極側之突出量小於上述第1突出部朝上述球電極側之突出量。
  4. 如請求項1之半導體裝置之製造方法，其中 上述(b)步驟中，於上述燒入測試之開始時點，上述第2突出部與上述球電極隔開。
  5. 如請求項1之半導體裝置之製造方法，其中 上述第2突出部之俯視時之前端部之形狀為沿著上述球電極之圓弧之形狀。
  6. 如請求項1之半導體裝置之製造方法，其中 上述半導體裝置具有安裝有複數個上述球電極之基板， 上述第2突出部配置於上述第1突出部之延伸方向上之上述基板側之端部之位置。
  7. 如請求項1之半導體裝置之製造方法，其中 上述插座之上述接觸部包含夾入上述球電極之複數個銷構件， 於上述複數個銷構件之各者，設有2個上述第突出部與1個上述第2突出部。
  8. 如請求項1之半導體裝置之製造方法，其中 上述插座之上述接觸部包含一對銷構件，其等對向配置，且各自設有2個上述第1突出部與1個上述第2突出部， 於上述(b)步驟中，藉由各個上述銷構件之上述第1突出部夾入上述球電極，進行上述半導體裝置之上述燒入測試。
  9. 如請求項8之半導體裝置之製造方法，其中 複數個上述球電極係格子狀排列， 相對於上述複數個球電極之格子狀之排列方向，在與上述排列方向不同之方向將上述一對銷構件之各者開閉。
  10. 如請求項1之半導體裝置之製造方法，其中 上述插座之上述接觸部包含夾入上述球電極之複數個銷構件， 於上述複數個銷構件之任一者設有3個上述第1突出部， 上述3個上述第1突出部中配置於中央之上述第1突出部之突出量小於配置於兩端之上述第1突出部之突出量。
  11. 如請求項1之半導體裝置之製造方法，其中 上述插座之上述接觸部包含夾入上述球電極之複數個銷構件， 於上述複數個銷構件之任一者設有4個上述第1突出部， 上述4個上述第1突出部中配置於中央之2個上述第1突出部之突出量，小於配置於兩端之上述第1突出部之突出量。
  12. 一種半導體裝置，其具有： 半導體晶片； 基板，其具備第1面、及位於與上述第1面相反側之第2面，於上述第1面搭載有上述半導體晶片；及 複數個球電極，其等設於上述基板之上述第2面，且 於上述複數個球電極中之任一上述球電極之表面，形成沿上述基板之厚度方向延伸的第1壓痕，及在與上述第1壓痕之延伸方向交叉之方向延伸的第2壓痕， 上述第2壓痕形成於上述球電極之上述基板側之表面。
  13. 如請求項12之半導體裝置，其中 上述第1壓痕之沿延伸方向之長度，較上述第2壓痕之沿延伸方向之長度更長。
  14. 如請求項12之半導體裝置，其中 上述第1壓痕之沿寬度方向之長度，較上述第2壓痕之沿寬度方向之長度更短。
  15. 如請求項12之半導體裝置，其中 於上述複數個球電極之任一者，形成有複數個包含2個上述第1壓痕與1個上述第2壓痕之壓痕群。
TW106128690A 2016-10-07 2017-08-24 半導體裝置之製造方法及半導體裝置 TW201833566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-198908 2016-10-07
JP2016198908A JP6697999B2 (ja) 2016-10-07 2016-10-07 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW201833566A true TW201833566A (zh) 2018-09-16

Family

ID=61829101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128690A TW201833566A (zh) 2016-10-07 2017-08-24 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (1) US10109568B2 (zh)
JP (1) JP6697999B2 (zh)
CN (1) CN107919294B (zh)
TW (1) TW201833566A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219267A (ja) 1996-02-07 1997-08-19 Sony Corp Ｂｇａ・ｉｃ試験用コンタクト・ソケット
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
JP3128540B2 (ja) * 1998-06-26 2001-01-29 山一電機株式会社 球面形バンプに対するコンタクトの接触構造
JP3120805B2 (ja) 1999-04-28 2000-12-25 日本電気株式会社 半導体パッケージ用ソケット
JP4087012B2 (ja) * 1999-05-31 2008-05-14 株式会社エンプラス 電気部品用ソケット
JP2003217774A (ja) * 2002-01-28 2003-07-31 Enplas Corp コンタクトピン及びｉｃソケット
JP4180906B2 (ja) * 2002-12-17 2008-11-12 株式会社エンプラス コンタクトピン，コンタクトピン成形方法及び電気部品用ソケット
JP5811526B2 (ja) * 2010-10-29 2015-11-11 大日本印刷株式会社 ポリエステル樹脂組成物の積層体

Also Published As

Publication number Publication date
JP2018059866A (ja) 2018-04-12
US10109568B2 (en) 2018-10-23
CN107919294A (zh) 2018-04-17
US20180102310A1 (en) 2018-04-12
CN107919294B (zh) 2023-02-17
JP6697999B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
KR101171842B1 (ko) 초미세 피치의 적층을 갖는 마이크로전자 조립체
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US5347159A (en) Semiconductor chip assemblies with face-up mounting and rear-surface connection to substrate
US7291925B2 (en) Stack package using anisotropic conductive film (ACF) and method of making same
US8404497B2 (en) Semiconductor device and method of manufacturing the same
JP5599748B2 (ja) 半導体装置の製造方法
US20100025847A1 (en) Semiconductor device mounted structure and semiconductor device mounted method
WO2012012323A2 (en) Stackable molded microelectronic packages
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
KR100652518B1 (ko) 수납식 적층 패키지 및 그를 이용한 반도체 모듈
TW201906113A (zh) 電子封裝結構
US20080150101A1 (en) Microelectronic packages having improved input/output connections and methods therefor
JP6314731B2 (ja) 半導体装置及び半導体装置の製造方法
US9258890B2 (en) Support structure for stacked integrated circuit dies
TW201833566A (zh) 半導體裝置之製造方法及半導體裝置
JP2008277457A (ja) 積層型半導体装置および実装体
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
JP2870115B2 (ja) ピングリッドアレイパッケージ型半導体装置
JPH0936167A (ja) 半導体装置
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP2001044326A (ja) 半導体装置およびその製造方法
JP6041953B1 (ja) 接触性が改善されたバンプを含むテストソケット用ｍｅｍｓフィルム
JP2021158240A (ja) 電子装置
JPH03293739A (ja) 半導体装置