CN107871586A - 层叠型电子部件的制造方法 - Google Patents

Abstract

本发明提供一种能够以高精度制造能够高密度安装的层叠型电子部件的制造方法。其包括以下工序：层叠绝缘体层或磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体，在该集合层叠体的上表面形成多个外部端子的工序；在形成了多个外部端子的集合层叠体的上表面形成覆盖外部端子并通过热处理消失的消失层的工序；将集合层叠体沿层叠方向切断并分割为各个基体的工序；对基体赋予绝缘体前驱体的工序以及对赋予了绝缘体前驱体的基体实施热处理并形成层叠型电子部件的工序，在基体的侧面露出的导体被绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

Description

层叠型电子部件的制造方法

技术领域

本发明涉及层叠磁性体层与导体图案或者绝缘层与导体图案，通过磁性体层间或者绝缘层间的导体图案在基体内形成电路元件的层叠型电子部件的制造方法。

背景技术

在以往的层叠型电子部件中，如图5、图6所示，层叠从磁性体层51A至51F及从导体图案52A至52E，将磁性体层间的从导体图案52A至52E连接成螺旋状而在基体内形成线圈，线圈的引出端被从基体的长边方向的侧面引出，在形成于基体的长边方向的侧面与与该侧面相邻的4个面的外部端子55、56间连接线圈。

近年来，在安装这种电子部件的移动设备中，随着小型化、高功能化，在这些设备中所需的电子电路增加且安装基板的面积也变小。相应地，用于这些设备的电子部件被要求小型化、轻薄化。

另外，在这些设备的安装基板中，为了高密度地安装电子部件，进行了安装用的焊盘图案的极小化、相邻的电子部件间的距离的极小化，安装于这些设备的安装基板的电子部件被要求能够高密度安装。

在这样的状况下，以往的层叠型电子部件存在如下的问题，即，由于是在基体的长边方向的侧面和与该侧面相邻的4个面形成外部端子，所以存在产生在被高密度安装的安装基板上进行安装并焊接时的焊片、因安装时的位置偏移等导致在相邻的电子部件的外部端子间产生焊桥，在电子部件间产生短路的情况。因此，在这样的以往的层叠型电子部件中，需要在一定程度上保持相邻的电子部件间的距离，从而难以用于被高密度安装的安装基板。

为了解决这样的问题，使用绝缘体膜覆盖在基体的长边方向的侧面和与该侧面相邻的4个面形成了外部端子的层叠型电子部件的底面以外(例如，参照专利文献1。)。

然而，这样的以往的层叠型电子部件存在如下的问题，即，由于绝缘体膜的厚度的量被加到基体尺寸中，所以需要使基体的形状减少绝缘体膜的厚度的量，存在难以确保所希望的电感、直流叠加特性。另外，对于这样的以往的层叠型电子部件存在如下的问题，即，在形成外部端子之后形成绝缘体膜，因此以高精度形成绝缘体膜是困难的，在绝缘体膜绕到底面的情况下，安装时容易从安装基板的焊盘图案偏移。

另一方面，如图7、图8所示，提出了从磁性体层71A至71E设置贯穿导体图案72A至72E与磁性体层的导体73、74，层叠磁性体层71A至71F与导体图案72A至72E，在设置有导体73、74的基体内将磁性体层间的导体图案72A至72E连接为螺旋状而在基体内形成线圈，线圈的两端被导体73、74从基体的底面引出，与形成于基体的底面的外部端子75、76连接的层叠型电子部件(例如，参照专利文献2。)。

专利文献1：日本特开2012-256758号公报

专利文献2：日本特公昭62-29886号公报

然而，专利文献2记载的层叠型电子部件存在如下的问题，即，由于近年来在磁性体层中使用了金属磁性体，因此若不充分确保线圈与导体间的距离，则存在在基体内无法确保所希望的绝缘、耐压，难以确保所希望的电感、直流叠加特性。

另外，这样的以往的层叠型电子部件存在如下的问题，即，为了在基体内设置导体并使线圈的两端与外部电极连接，与图5、图6所示的以往的层叠型电子部件相比，充分确保基体内的磁通通过面积是困难的，存在无法得到所希望的电感，或者即使得到了所希望的电感，不使线圈的电阻值上升就确保直流叠加特性也变难。

发明内容

本发明为了解决这些课题而完成，目的在于提供一种即使在磁性体层中使用了金属磁性体的情况下，也不使直流叠加特性、绝缘性特性、耐电压特性等特性劣化就能够以高精度制造能够被高密度安装的层叠型电子部件的制造方法。

本发明在层叠绝缘体层与导体图案，通过绝缘体层间的导体图案在基体内形成电路元件的层叠型电子部件的制造方法中，具备以下工序：层叠绝缘体层与导体图案，形成在内部形成了电路元件的集合层叠体，在集合层叠体的上表面形成多个外部端子的工序；以在形成了多个外部端子的集合层叠体的上表面覆盖外部端子的方式形成通过热处理消失的消失层的工序；将集合层叠体切断并分割为各个基体的工序；对基体涂覆绝缘体的工序；以及形成层叠型电子部件的工序，其中，通过对覆盖了绝缘体的基体实施热处理，电路元件的距离基体的底面近的引出端在基体的底面被引出，距离基体的底面远的引出端在基体的侧面被引出，电路元件的距离基体的底面近的引出端与形成于基体的底面的外部端子连接，电路元件的距离基体的底面远的引出端通过使其表面在基体的侧面露出的导体与形成于基体的底面的外部端子连接，在基体的侧面露出的导体被绝缘体膜覆盖。

换言之，一种在通过交替地层叠多个绝缘体层与导体图案而成的基体内，通过绝缘体层间的导体图案形成了电路元件的层叠型电子部件的制造方法的特征在于，包括以下工序：交替地层叠多个绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；对该基体的表面赋予绝缘体前驱体的工序；以及对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，该层叠型电子部件的该电路元件具有距离配置外部端子的基体的底面近的导体图案的引出端亦即第一端部和距离基体的底面远的导体图案的引出端亦即第二端部，该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部与经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

另外，本发明在层叠磁性体层与导体图案，通过磁性体层间的导体图案在基体内形成了电路元件的层叠型电子部件的制造方法中，具备以下工序：层叠磁性体层与导体图案，形成在内部形成了电路元件的集合层叠体，在集合层叠体的上表面形成多个外部端子的工序；以在形成了多个外部端子的集合层叠体的上表面覆盖外部端子的方式形成通过热处理消失的消失层的工序；将集合层叠体切断并分割为各个基体的工序；对基体涂覆绝缘体的工序；以及形成层叠型电子部件的工序，其中，通过对覆盖了绝缘体的基体实施热处理，电路元件的距离基体的底面近的引出端在基体的底面被引出，距离基体的底面远的引出端在基体的侧面被引出，电路元件的距离基体的底面近的引出端与形成于基体的底面的外部端子连接，电路元件的距离基体的底面远的引出端通过使其表面在基体的侧面露出的导体与形成于基体的底面的外部端子连接，在基体的侧面露出的导体被绝缘体膜覆盖。

换言之，一种在通过交替地层叠多个磁性体层与导体图案而成的基体内，通过磁性体层间的导体图案形成了电路元件的层叠型电子部件的制造方法的特征在于，包括以下工序：交替地层叠多个磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；对该基体的表面赋予绝缘体前驱体的工序；以及对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，该层叠型电子部件的该电路元件具有距离配置外部端子的基体的底面近的导体图案的引出端亦即第一端部和距离基体的底面远的导体图案的引出端亦即第二端部，该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

本发明所涉及的交替地层叠多个绝缘体层与导体图案，通过绝缘体层间的导体图案在基体内形成了电路元件的层叠型电子部件的制造方法包括以下工序：层叠绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体，在集合层叠体的上表面形成多个外部端子的工序；在形成了多个外部端子的集合层叠体的上表面形成覆盖外部端子并通过热处理消失的消失层的工序；将集合层叠体沿着层叠方向切断并分割为各个基体的工序；对基体赋予绝缘体前驱体的工序；以及对赋予了绝缘体前驱体的基体实施热处理而形成层叠型电子部件的工序，层叠型电子部件的电路元件的距离配置外部端子的基体的底面近的导体图案的引出端亦即第一端部在基体的底面被引出，距离基体的底面远的导体图案的引出端亦即第二端部在基体的侧面被引出，第一端部与形成于基体的底面的第一外部端子连接，第二端部经由使其表面露出并配置于基体的侧面的导体与配置于基体的底面的第二外部端子连接，在基体的侧面露出的导体的表面被绝缘体膜覆盖，因此能够不使直流叠加特性、绝缘性特性、耐电压特性等特性劣化而以高精度制造能够高密度安装的层叠型电子部件，

另外，本发明所涉及的交替地层叠多个磁性体层与导体图案，通过磁性体层间的导体图案在基体内形成了电路元件的层叠型电子部件的制造方法包括以下工序：层叠磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体，在集合层叠体的上表面形成多个外部端子的工序；在形成了多个外部端子的集合层叠体的上表面形成覆盖外部端子并通过热处理消失的消失层的工序；将集合层叠体沿着层叠方向切断并分割为各个基体的工序；对基体赋予绝缘体前驱体的工序；以及对赋予了绝缘体前驱体的基体实施热处理并形成层叠型电子部件的工序，层叠型电子部件的电路元件的距离配置外部端子的基体的底面近的导体图案的引出端亦即第一端部在基体的底面被引出，距离基体的底面远的导体图案的引出端亦即第二端部在基体的侧面被引出，第一端部与配置于基体的底面的第一外部端子连接，第二端部经由使其表面露出并配置于基体的侧面的导体与配置于基体的底面的第二外部端子连接，在基体的侧面露出的导体的表面被绝缘体膜覆盖，因此能够不使直流叠加特性、绝缘性特性、耐电压特性等特性劣化而以高精度制造能够高密度安装的层叠型电子部件。

附图说明

图1是关于本发明所涉及的层叠型电子部件的分解立体图。

图2是关于本发明所涉及的层叠型电子部件的立体图。

图3是用于对本发明的层叠型电子部件的制造方法的实施例的制造工序进行说明的立体图。

图4是用于对本发明的层叠型电子部件的制造方法的实施例的制造工序进行说明的立体图。

图5是以往的层叠型电子部件的分解立体图。

图6是以往的层叠型电子部件的立体图。

图7是以往的其它的层叠型电子部件的分解立体图。

图8是以往的其它的层叠型电子部件的立体图。

附图标记的说明

10…层叠体；11A至11G…磁性体层；12A至12E…导体图案。

具体实施方式

在本发明的层叠型电子部件的制造方法中，首先，层叠绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体，在集合层叠体的上表面(集合层叠体的与层叠方向正交的表面中的一个面)形成多个外部端子。外部端子与各基体的电路元件电连接。接下来，以便形成了多个外部端子的集合层叠体的上表面覆盖外部端子的方式形成通过热处理消失的消失层。消失层可以不仅形成在集合层叠体的上表面，还形成在集合层叠体的底面(与上表面对置的面)。接着，将集合层叠体沿着层叠方向切断，分割为各个基体。在被分割的基体的表面(至少与上表面正交的侧面)赋予绝缘体前驱体。然后，对赋予了绝缘体前驱体的基体实施热处理。通过热处理，绝缘体前驱体形成绝缘体膜，并覆盖基体的表面。而且，通过热处理消失层消失。

这样制造的层叠型电子部件层叠绝缘体层与导体图案，连接绝缘体层间的导体图案而在基体内形成电路元件(例如，电容器、线圈)。基体具有配置外部端子的面亦即底面和与底面相邻并与层叠方向平行的侧面。电路元件的距离形成有基体的外部端子的底面近的导体图案的引出端亦即第一端部被从基体的底面引出，距离基体的底面远的导体图案的引出端亦即第二端部被从基体的侧面引出。而且，第一端部与形成于基体的底面的第一外部端子电连接，第二端部经由使其表面的至少一部露出并配置于基体的侧面的导体与形成于基体的底面的第二外部端子连接。在基体的侧面露出的导体的表面被绝缘体膜覆盖。

因此，通过本发明的层叠型电子部件的制造方法制造的层叠型电子部件在基体的侧面不具有外部端子，因此在对安装基板进行焊接时，不会在侧面形成焊锡圆角。

另外，在层叠型电子部件的制造方法中，也可以代替绝缘体层而使用磁性体层来形成层叠型电子部件。对于这样的层叠型电子部件，能够使产生电位差的位置的距离以及层叠体内的磁通通过面积比图7、图8所示的以往的层叠型电子部件大。

并且，该层叠型电子部件由于没有在侧面形成外部端子，所以能够使层叠体的体积比图5、图6所示的以往的层叠型电子部件大外部端子与绝缘体膜的体积量，能够降低每单位体积的磁通密度并提高特性。

【实施例】

以下，参照图1至图4对对本发明的层叠型电子部件的制造方法进行说明。

图1是关于由本发明的制造方法制造的层叠型电子部件的分解立体图。

在图1中，10是基体，11A至11G是磁性体层，12A至12E是导体图案。

基体10通过层叠形成为矩形的片状的磁性体层11A至11G与导体图案12A至12E而形成。基体10具有与层叠方向正交并配置外部端子的底面及与底面相邻并与层叠方向平行的4个侧面。4个侧面由矩形的磁性体层的与长边方向正交的长边方向的2个侧面和磁性体层的与长边方向平行的短边方向的2个侧面构成。磁性体层11A至11G通过使用Fe、Fe-Si、Fe-Si-Cr、Fe-Si-Al、Fe-Ni-Al、Fe-Cr-Al、非晶体等具有金属磁性的粉末等金属磁性体、铁素体等磁性体而形成。另外，导体图案12A至12E使用将银、银系、金、金系、铜、铜系等金属材料制成浆料状的导体浆料而形成。

磁性体层11A被形成为矩形的片状，在长边方向的侧面的一侧形成切口，在与后述的导体图案12A的一端对应的位置形成第一贯通孔，在与后述的导体图案12A对应且接近切口的部分与切口之间形成第二贯通孔。在第一贯通孔形成与磁性体层11A相同的厚度的导体13。另外，在形成于磁性体层11A的切口形成与磁性体层11A相同的厚度的导体14A。导体13A与导体14使用与形成导体图案的材质相同的材质通过印刷来形成。并且，在第二贯通孔形成绝缘体部19A。绝缘体部19A使用玻璃、玻璃陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成磁性体层11A的材料相比体积电阻率、耐电压高的材料。

磁性体层11B被形成为矩形的片状，在长边方向的侧面的一侧形成切口，在与后述的导体图案12A的一端对应的位置形成第一贯通孔，在后述的导体图案12A的接近切口的部分与切口之间形成第二贯通孔。在形成于磁性体层11B的切口以与磁性体层11B相同的厚度使用与导体图案12A相同的材质并通过印刷来形成导体14B。在第一贯通孔也相同地形成导体。在该磁性体层11B的上表面(与对置于磁性体层11A的面成相反侧的面)形成导体图案12A。该导体图案12A被形成为小于1匝的量，一端经由形成于磁性体层11B的第一贯通孔内的导体与导体13连接。另外，在第二贯通孔形成将磁性体层11B的厚度与导体图案12A的厚度相加所得的厚度的绝缘体部19B。绝缘体部19B使用玻璃、玻璃陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成磁性体层11B的材料相比体积电阻率、耐电压高的材料。

磁性体层11C被形成为矩形的片状，在长边方向的侧面的一侧形成切口，在与后述的导体图案12B的一端对应的位置形成第一贯通孔，在对应于后述的导体图案12C的位置的接近切口的部分与切口之间形成第二贯通孔。在磁性体层11C的切口以与磁性体层11C相同的厚度使用与导体图案12B相同的材质并通过印刷来形成导体14C。第一贯通孔也相同地形成导体。在该磁性体层11C的上表面形成导体图案12B。该导体图案12B被形成为小于1匝的量，一端经由形成于磁性体层11C的第一贯通孔内的导体而与导体图案12A的另一端连接。另外，在形成于切口与对应于导体图案的位置的接近切口的部分间的第二贯通孔形成将磁性体层11C的厚度与导体图案12B的厚度相加所得的厚度的绝缘体部19C。绝缘体部19C使用玻璃、玻璃陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成磁性体层11C的材料相比体积电阻率、耐电压高的材料。

磁性体层11D被形成为矩形的片状，在长边方向的侧面的一侧形成切口，在与后述的导体图案12C的一端对应的位置形成第一贯通孔，在后述的导体图案12C的接近切口的部分与切口之间形成第二贯通孔。在磁性体层11D的切口以与磁性体层11D相同的厚度使用与导体图案12C相同的材质并通过印刷来形成导体14D。在第一贯通孔也相同地形成导体。在该磁性体层11D的上表面形成导体图案12C。该导体图案12C被形成为小于1匝的量，一端经由形成于磁性体层11D的第一贯通孔内的导体与导体图案12B的另一端连接。另外，在第二贯通孔形成将磁性体层11D的厚度与导体图案12C的厚度相加所得的厚度的绝缘体部19D。绝缘体部19D使用玻璃、玻璃陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成磁性体层11D的材料相比体积电阻率、耐电压高的材料。

磁性体层11E被形成为矩形的片状，在长边方向的侧面的一侧形成切口，在与后述的导体图案12D的一端对应的位置形成第一贯通孔，在与导体图案12C对应且接近切口的部分与切口之间形成第二贯通孔。在磁性体层11E的切口以与磁性体层11E相同的厚度使用与导体图案12D相同的材质并通过印刷来形成导体14E。在第一贯通孔也相同地形成导体。在该磁性体层11E的上表面形成导体图案12D。该导体图案12D被形成为小于1匝的量，一端经由形成于磁性体层11E的第一贯通孔内的导体与导体图案12C的另一端连接。另外，在第二贯通孔形成将磁性体层11E的厚度与导体图案12D的厚度相加所得的厚度的绝缘体部19E。绝缘体部19E使用玻璃、玻璃陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成磁性体层11E的材料相比体积电阻率、耐电压高的材料。

磁性体层11F被形成为矩形的片状，在长边方向的侧面的一侧形成切口，在与后述的导体图案12E的一端对应的位置形成第一贯通孔，与导体图案12C对应且接近切口的部分与切口之间形成第二贯通孔。在磁性体层11F的切口以与磁性体层11F相同的厚度使用与导体图案12E相同的材质并通过印刷来形成导体14F。在第一贯通孔也相同地形成导体。在该磁性体层11F的上表面形成小于1匝的导体图案12E，一端经由形成于磁性体层11F的贯通孔内的导体与导体图案12D的另一端连接，另一端被引出至磁性体层11F的长边方向的侧面。另外，在第二贯通孔形成将磁性体层11F的厚度与导体图案12E的厚度相加所得的厚度的绝缘体部19F。绝缘体部19F使用玻璃、玻璃陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成磁性体层11F的材料相比体积电阻率、耐电压高的材料。

在形成了该导体图案12E的磁性体层11F上形成用于保护导体图案的磁性体层11G。

这样，通过经由磁性体层将导体图案12A至12E连接为螺旋状而在基体内形成线圈图案。该基体10的距离底面近的导体图案的引出端亦即第一端部所连接的导体在底面露出，并且距离基体10的底面远的那一方的导体图案的引出端亦即第二端部与连接于第二端部的导体的表面在基体10的长边方向的侧面露出。此时，导体在基体10的底面与第二端部之间沿磁性体层的层叠方向延伸。另外，如图2所示，该基体10在底面形成1对外部端子15、16，通过线圈图案的引出端经由导体连接而在1对外部端子15、16间连接线圈。并且，在基体10的长边方向的侧面露出的导体的表面通过形成于基体10的引出了线圈图案的第二端部的侧面的绝缘体膜17被覆盖。绝缘体膜17使用玻璃、陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的材料，尤其使用与构成基体10的材料相比体积电阻率、耐电压高的材料。

另外，在该基体10内，在与第二端部连接的导体与线圈图案之间形成沿磁性体层的层叠方向延伸的绝缘体部。

这样的层叠型电子部件以如下方式被制造。首先，如上述那样层叠由金属磁性体形成的磁性体层和导体图案，形成经由磁性体层与导体图案连接而在内部形成了多个线圈的集合层叠体。如图3的(A)所示，线圈的距离集合层叠体的上表面(与基体的底面对应的)近的导体图案的引出端亦即第一端部经由导体33在集合层叠体30的上表面引出，距离集合层叠体的上表面远的导体图案的引出端亦即第二端部被引出至与后述的基体的侧面对应的位置，线圈的第二端部其表面的至少一部分经由在基体的侧面露出的导体34被引出至集合层叠体30的上表面。需要说明的是，39表示形成于后述的基体内并在基体底面露出的绝缘部。

接下来，如图3的(B)所示，在集合层叠体30的上表面形成外部端子T。线圈的第一端部经由导体与外部端子T连接，第二端部其表面的至少一部分经由在基体的侧面露出的导体34与外部端子T连接。

接着，如图3的(C)所示，在形成了外部端子T的集合层叠体30的上表面上形成通过热处理消失的消失层30S。通过热处理消失的消失层30S使用在比基体的脱脂温度、烧制温度低的温度下消失的有机物质(例如，粘合剂树脂)，覆盖外部端子T并形成于集合层叠体30的上表面全体。在图3的(C)中将消失层设置于集合层叠体30的上表面上，但除了上表面上以外，还可以在与上表面对置的底面上设置消失层。由此，能够制造尺寸精度更高的层叠型电子部件。

接下来，将形成了通过该热处理消失的消失层30S的集合层叠体30以图3的(C)中点线所示的部分在层叠方向上切断、分割，根据需要实施滚磨，如图4的(A)所示，得到各个基体40。该基体40具有通过在上表面进行热处理消失的消失层40S，并且在长边方向的侧面使与线圈图案的第二端部连接的导体44的表面露出。

接着，如图4的(B)所示，在基体40的引出了线圈的第二端部的侧面通过涂覆等赋予方法以覆盖连接第二端部与外部端子的导体的方式形成绝缘体前驱体47。对绝缘体前驱体47使用通过热处理形成玻璃、陶瓷等电介质、铁素体等磁性体、非磁性体等具有绝缘性的绝缘体膜的材料，尤其使用与构成基体的材料相比形成体积电阻率、耐电压高的绝缘体膜的材料。

再接着，通过对该基体40进行热处理，除去形成于基体上表面的消失层，并且使基体侧面的绝缘体前驱体烧结，如图2所示，在基体10的底面形成外部端子15、16，得到在长边方向的一侧的侧面形成了绝缘体膜17的层叠型电子部件。

这样形成的层叠型电子部件由于通过基体的热处理，使通过热处理消失的消失层消失，因此在对基体涂覆绝缘体前驱体时，即使在基体的上表面侧存在绝缘体前驱体的情况下，基体的上表面侧的绝缘体前驱体也与该消失层一同被除去。据此，形成尺寸精度高的外部端子并能够进行高密度安装。

在上述的实施方式中，对层叠了磁性体层与导体图案的层叠型电子部件进行了说明，但在其它的实施方式中，也可以代替磁性体层而层叠绝缘体层与导体图案。层叠了绝缘体层与导体图案的层叠型电子部件例如能够作为电容器而使用。

以上，对本发明的层叠型电子部件的实施例进行了描述，但本发明并不限于该实施例。例如，在实施例中，示出了通过层叠磁性体层与导体图案而形成基体的情况，但也可以通过层叠绝缘体层与导体图案而形成基体。另外，作为形成于基体内的电路元件示出了采用线圈的情况，但也可以是电容器、或者复合它们的部件。并且，在实施例中，示出了对基体的长边方向的一侧的侧面全体赋予绝缘体前驱体的情况，但也可以将绝缘体前驱体赋予至基体的长边方向的一侧的侧面中的连接引出端与外部端子的导体露出的部分，或赋予至基体的侧面全体，或赋予至基体整个面。另外，在实施例中，示出了外部端子在基体的底面被形成为从侧面看得见的情况，但也可以在层叠体的底面以和与侧面接触的边分离的方式形成为从侧面看不见。并且，在实施例中，虽然将通过热处理消失的消失层形成于集合层叠体的上表面整体，但只要覆盖外部端子即可，也可以以覆盖外部端子的方式在集合层叠体的底面部分地形成。另外，也可以将通过热处理消失的消失层形成于集合层叠体的上下表面，将其切断而分割为各个基体，对基体赋予了绝缘体前驱体之后，对其实施热处理，使通过热处理消失的消失层消失。

Claims (4)

1.一种层叠型电子部件的制造方法，所述层叠型电子部件在通过交替地层叠多个绝缘体层与导体图案而成的基体内，通过绝缘体层间的导体图案形成电路元件，所述层叠型电子部件的制造方法的特征在于，

包括以下工序：

交替地层叠多个绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；

在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；

在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；

将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；

对该基体的表面赋予绝缘体前驱体的工序；以及

对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，

该层叠型电子部件的该电路元件具有第一端部和第二端部，该第一端部是距离配置外部端子的基体的底面近的导体图案的引出端，该第二端部是距离基体的底面远的导体图案的引出端，

该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，

在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

2.根据权利要求1所述的层叠型电子部件的制造方法，其特征在于，

形成所述消失层的工序包括在与所述集合层叠体的形成外部端子的面对置的面上进一步形成消失层。

3.一种层叠型电子部件的制造方法，所述层叠型电子部件在通过交替地层叠多个磁性体层与导体图案而成的基体内，通过磁性体层间的导体图案形成电路元件，所述层叠型电子部件的制造方法的特征在于，

包括以下工序：

交替地层叠多个磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；

在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；

在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；

将形成了该消失层的集合层叠体沿层叠方向切断并分割为各个基体的工序；

对该基体的表面赋予绝缘体前驱体的工序；以及

对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，

该层叠型电子部件的该电路元件具有第一端部和第二端部，该第一端部距离配置外部端子的基体的底面近的导体图案的引出端，该第二端部是距离基体的底面远的导体图案的引出端，

该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，

在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

4.根据权利要求3所述的层叠型电子部件的制造方法，其特征在于，

形成所述消失层的工序包括在与所述集合层叠体的形成外部端子的面对置的面上进一步形成消失层。