JP2005302796A - 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法 - Google Patents

外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法 Download PDF

Info

Publication number
JP2005302796A
JP2005302796A JP2004112664A JP2004112664A JP2005302796A JP 2005302796 A JP2005302796 A JP 2005302796A JP 2004112664 A JP2004112664 A JP 2004112664A JP 2004112664 A JP2004112664 A JP 2004112664A JP 2005302796 A JP2005302796 A JP 2005302796A
Authority
JP
Japan
Prior art keywords
electronic component
ceramic
external terminal
electrode
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004112664A
Other languages
English (en)
Other versions
JP4291198B2 (ja
Inventor
Masayuki Yoshida
政幸 吉田
Shunji Aoki
俊二 青木
Junichi Sudo
純一 須藤
Genichi Watanabe
源一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004112664A priority Critical patent/JP4291198B2/ja
Publication of JP2005302796A publication Critical patent/JP2005302796A/ja
Application granted granted Critical
Publication of JP4291198B2 publication Critical patent/JP4291198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 セラミックグリーンシートを積層させる構造に着目し、製品の外部端子電極となる部分とセラミック部分の境界面を、積層するシートの寸法乃至はパターンを各層で変化させて、凹凸状態にして外部電極の剥離や欠落を防止する。
【解決手段】 セラミックグリーンシートに外部端子電極をパターンニングして、電子部品のセラミック領域と外部端子電極領域との境界に凹凸を設けるように外部端子電極を形成するように積層する工程を含むことを特徴とする積層型電子部品の製造方法。
【選択図】 図4c

Description

本発明は、外部電極内蔵層の形成および剥離防止法、ならびにそれを使用する積層型電子部品、多層基板、モジュール等に関する。
一般に、チップ型電子部品を製造するにあたり、個々の部品にされたチップ型電子部品の端部に、1個毎又は複数個毎に電極材料を塗布し、乾燥した後、焼き付けを実施して外部電極を作製する。
この外部電極の作製時に、外部電極材料の塗布前のセラミックチップの角部がエッジ状態となっていると、その部分だけ塗布の厚さが薄くなり、また外部電極材料とセラミックチップとの密着性が落ち、角部の外部電極が欠落或いは剥離し易いという問題がある(図1参照)。
この問題の解決法として、セラミックチップの状態でバレル研磨等を行なうことにより、セラミックチップの角部に丸み(R)をつける方法が一般的に行なわれている。丸みをつけると外部電極材料の塗布の厚さが極端に薄くなりにくく、また外部電極材料とセラミックチップとの接触面積が増加するため密着性も向上するという利点がある(図2参照)。
しかし、そのようなチップの角部に丸みをつけても、近年の電子部品の小型化に伴い、セラミックチップと外部電極材料の接触面積は必然的に少なくなり、外部電極全体が欠落或いは剥離し易いという問題が生じている(図3参照)。
この外部電極の剥離の要因としては、外的応力によるもの以外に、ハンダ付や部品の発熱などによる熱応力によるものがあり、電子部品においてはその剥離を防止する対策が求められている。
そのような電子部品の外部電極の剥離を防止する方法に関して、下記のような先行技術が存在する。
外部電極の内部に導電性シリコンの凹凸を設け、導電性シリコンの弾性により外部電極内に内部剥離を起こさせ、ストレスを吸収するという方法(特許文献1)。内部電極が露出した溝内に充填する絶縁材の剥離に伴い、絶縁材に隣接した外部電極の剥離を誘発するのを防ぐために溝内壁(電子部品本体側)にセラミック粒子による凹凸を設け、絶縁材との接合性を強化する方法(特許文献2)。電子部品の電極と基板のランドの接着(導電性接着剤使用)強度を上げるために電極の接着面に凹凸を形成する方法(特許文献3)。
特開平8−203770 特開2001−244513 特開2002−57187
特許文献1は、外部電極に加わる外力を吸収し、かつ外部電極層の断裂を防止し得る信頼性の高いセラミック電子部品を得る方法に関し、外部電極では、導電ペーストの焼付層からなる第1の電極層の表面上に導電性樹脂からなる第2の電極層が形成されている。第2の電極層は、第1の電極層の表面上に分散して形成されている。Niメッキ層からなる第3の電極層は第1の電極層と直接接合する領域を有する。第3の電極層の表面上にはSnメッキ層からなる第4の電極層が形成されている。第2の電極層は、シリコン系導電性樹脂などを塗布し、硬化処理して形成された導電性樹脂層から構成されている。導電性樹脂層は、他の電極層に比べて低強度であり、かつ弾性度が大きい。従って、外部から加えられるストレスを緩和する作用を奏する。この文献は、外部端子電極の第2層をシリコン系導電樹脂を分散させて形成し、導電性樹脂層と他の電極層との界面での剥離を生じさせることにより、外部からのストレス(機械的応力や熱応力)の緩和を図っている。当該第2層は分散形成であるため、凹凸が形成されている。
特許文献2は、素子本体の異なる側面にそれぞれ設けられ、第1内部電極同士をそれぞれ電気的に接続する第1外部電極、および第2内部電極同士をそれぞれ電気的に接続する第2外部電極を具備し、第1外部電極が形成される素子本体の側面に、第2内部電極の端部が露出する凹溝を形成するとともに、第2外部電極が形成される素子本体の側面に、第1内部電極の端部が露出する凹溝を形成し、凹溝に絶縁体を充填してなり、凹溝の内面に、磁器を構成するセラミック粒子が突出して凹凸が形成されている。この文献は、高温下において高電界、高圧力を印加して長期間連続駆動させた場合、圧電磁器間に形成された凹溝内の絶縁体が劣化し、凹溝と絶縁体との間に隙間が発生し、外部電極がアクチュエータ本体の側面から剥離し易いという問題に対して、凹溝の内面に、前記磁器を構成するセラミック粒子を突出させ凹凸を形成することによって、凹溝と絶縁体の間の隙間の発生を防ぐという発明である。
特許文献3は、電子部品の電極と、基板のランドとを熱硬化性の導電性接着剤で接合する電子部品実装構造において、電極のランド側の表面には凹凸が形成されてなることを特徴とする発明に関する。この文献は、導電性接着剤の加熱による硬化から、常温に戻すまでの温度変化に伴う接合部への熱ストレスに耐えるように、導電性接着剤とバンプとの固着力を強化し、接着部が剥離しないチップ実装構造及びチップ実装方法であり、基板のランドとを熱硬化性の導電性接着剤で接合する電子部品実装構造において、前記電極のランド側の表面には凹凸が形成されてなることを特徴とするものである。
本発明は、セラミックグリーンシートを積層させる構造に着目し、製品の外部端子電極となる部分とセラミック部分との境界面を、積層するシートの寸法乃至はパターンを各層で変化させて、凹凸状態にして外部電極の剥離や欠落を防止することを目的とする。
セラミックグリーンシートを積層して成るセラミック電子部品において、一般的な外部端子電極の形成方法は、積層されたセラミックグリーンシートを所定の寸法に切断し、バレル研磨などにより内部電極の引き出しを露出させた切断面に導電性ペーストを塗布する方法である。
本発明は、セラミックグリーンシートに外部端子電極をパターンニングして、積層と共に外部端子電極を形成する方法を採用し、前記切断面に相当する面に凹凸をつけるという着想に基づき、その凹凸をセラミックグリーンシートの寸法を僅かにずらすことによって形成することを特徴とし、この手法により外部電極の剥離や欠落を防止するものである。この方法は、積層後に機械加工で切断し、その後に外部電極を作製するという前記した先行技術の一般的な外部端子電極の形成方法とはその技術的思想において全く相違する発明である。
従って、本発明の一実施態様は、セラミックグリーンシートの積層体から構成される積層型電子部品の製造方法であって、
当該セラミックグリーンシートに外部端子電極をパターンニングして、電子部品のセラミック領域と外部端子電極領域との境界に凹凸を設けるように外部端子電極を形成するように積層する工程を含むことを特徴とする積層型電子部品の製造方法である。本発明のもう一つの実施態様は、上記に記載の積層型電子部品の製造方法であって、前記凹凸が、電子部品のセラミック領域と外部端子電極領域との境界位置をわずかにずらした状態で、外部端子電極がパターニングされたセラミックグリーンシートを積層することにより形成されることを特徴とする方法である。
本発明の別の実施態様は、上記に記載の積層型電子部品の製造方法であって、前記凹凸が、電子部品のセラミック領域と外部端子電極領域との境界を、その断面方向に傾斜させた状態で、外部端子電極がパターニングされたセラミックグリーンシートを積層することにより形成されることを特徴とする方法である。
本発明のさらにもう一つの実施態様は、上記に記載の積層型電子部品の製造方法であって、セラミックグリーンシートに包含される外部端子電極のパターンニングが、当該複数種のセラミックグリーンシートを積層することにより外部端子電極と切り代部等の不要領域の境界を略球状の丸み形状とすることを特徴とする方法である。
本発明のさらにもう一つの別の実施態様は、上記に記載の積層型電子部品の製造方法によって形成される積層型セラミック電子部品である。
なお、本明細書で使用する「セラミック領域」とは、積層型電子部品の絶縁部に相当するセラミックグリーンシート積層体における絶縁体領域を意味し、また「不要領域」とは、セラミックグリーンシート積層体における切り代領域或いは消失領域を意味する。
本発明の積層型電子部品の製造方法は、積層型セラミック電子部品の積層構造を利用して電子部品のセラミック領域と外部端子電極領域との境界面に凹凸を形成する点、或いは積層型セラミック電子部品の小型化に対しても対応可能な応用形成方法を持つ点において、小型、かつ低コストで信頼性の高い積層型セラミック電子部品を得ることができ、さらに外部端子電極の剥離、欠落等を有効に防ぐことが出来る。
以下、本発明を図面を参照して、詳細に説明する。
図4aは、セラミックグリーンシートに外部端子電極をパターンニングして、積層と共に外部端子電極を形成する方法において、セラミック(絶縁体)部分4と外部電極部分(導電体)5のパターン境界を僅かにずらした複数種のパターンを持つセラミックグリーンシート7を積層することにより、積層型セラミック電子部品を形成する場合に、その断面におけるセラミック部分と外部電極部分の境界が凹凸形状となることを示している。セラミックグリーンシートの形成と積層工程において、セラミック部分と外部電極部分との境界を凹凸形状とするパターンニングを採用することで、セラミック部分と外部電極部分との境界面の表面積が増大し、その結果密着性が顕著に向上し、種々の応力による外部電極の剥離が極めて起こりにくいという高い信頼性をもつ積層型セラミック電子部品を製造できる。
実施例1の方法によれば、セラミックグリーンシートのパターン数が内部電極のパターンと外部電極のパターンの組み合せとなり、そのパターンニングが非常に多くなることが懸念される。そこでその対処方法として、セラミック部分と外部電極部分のパターン境界は同じとして実施例1と同様の効果を得る方法を本実施例で示す。
本実施例では、外部電極領域5を包含するセラミックグリーンシート7において、外部電極領域5とセラミック(絶縁体)領域4との境界に、断面方向から見てテーパをつける。テーパをつける方法の一例として、フォトリソによる溝パターンの形成条件によって、テーパあるいは逆テーパをつけることが可能である。
図4bは片テーパの例であり、その形成方法の例を図5の(a)、(b)に示す。
図5の(a)は基材上にネガ型感光性絶縁体材料8を塗布し、フォトマスク10を用いて上面露光して、現像処理により貫通溝パターンを作製し、ポジ型感光性絶縁体材料(切り代)9を充填し、マスク露光、現像してテーパをつける。これに導電体材料(外部電極)11を充填してセラミックグリーンシートを作製する。
図5の(b)は基材上にポジ型感光性絶縁体材料(切り代)9を塗布して、同様な処理により外部電極を内蔵するセラミックグリーンシートを作製したものである。
これらのセラミックグリーンシート7を積層、プレスして積層体を形成した後、切断或いは消失処理により切り代部を消失させて、焼成して、個々の積層型電子部品を得ることができる。
図4cに示す構造における略球状の丸み付け加工層について、バレル研磨工程を省略してかつ滑らかな略球状の丸み形状にするために、以下の工程によって、外部電極領域5と切り代領域6との境界面に角度を設けても良い。
図6の工程では、露光・現像時の条件により、材料の境界にテーパをつけ、そのテーパが連続するように複数のセラミックグリーンシートを積層することにより、より滑らかな略球状の丸み形状を得ることができ、さらに反対側のテーパが絶縁体層に食い込む形となり、より高い密着強度が得られる。
図6の(a)に示すように、基材上にネガ型感光性絶縁体材料12を塗布し、フォトマスク10を用いて上面露光して、現像処理により貫通溝パターンを作製し、ポジ型感光性絶縁体材料(切り代)13を充填し、マスク露光、現像してテーパをつける。これに導電体材料(外部電極)14を充填してセラミックグリーンシートを作製する。
図6の(b)に示すように、基材上にポジ型感光性絶縁体材料(切り代)13を塗布し、フォトマスクを使用して上面露光して、現像処理により貫通溝パターンを作製し、これに導電体材料(外部電極)14を充填し、得られたシートをフォトマスクを使用して露光、現像してセラミックスラリー12を充填する。ここで、導電体材料を充填したシートは、スラリー充填性に応じて反転させているが、目的とする角度によっては反転は不要であり、或いは最初から逆テーパをつけても良い。
図6の(c)は、基材上にポジ型感光性絶縁体材料13を塗布し、図6の(a)と同様にして、テーパをつけたものである。この図6の(c)においては、二度目のフォトマスクによる露光前に、後の電極ペーストの充填性に応じて反転させているが、目的とする角度によっては反転は不要であり、或いは最初から逆テーパをつけても良い。
これらの各セラミックグリーンシート7を積層型電子部品の角部が略球状の丸み形状となるようにパターンニングして積層し、プレスして積層体を形成した後、切断或いは消失処理により切り代部を消失させて、焼成して、個々の積層型電子部品を得ることができる。
なお、露光・現像において、そのパターン境界にテーパをつけることは公知である。例えば、ネガ型感光性の材料に対しては、露光量が多目でかつ弱い現像(例えばスプレー現象におけるスプレー圧が低い、またはスプレー時間が短い場合、或いはその両方)である場合には、テーパをつけることが出来る。一方、露光量が通常でかつ強い現像(スプレー圧が高い、またはスプレー時間が長い場合、或いはその両方)である場合には、逆テーパをつけることが出来る。上記の組み合わせを駆使することにより略球状の丸み形状を形成するために所望の角度を得ることが出来るが、勿論材料、厚さにも依存するので、目的とする略球状の丸みに対して最適範囲が決定される。
さらに、図5および図6において使用するフォトマスクも、目的とするセラミックグリーンシートのパターン形状に応じて、種々のパターンのフォトマスクが任意に選択される。
また、切り代の材料は任意に選択できるが、水洗、熱、フォトリソなどの所定の処理により消失する材料であれば、切断工程をなくすことができる点において好ましい。
本発明の積層型電子部品の製造方法は、チップ型セラミック電子部品の積層構造を利用して境界面に凹凸などを形成させ、チップ型セラミック電子部品の小型化に対しても対応可能な応用形成方法を持つことから、積層型電子部品、多層基板、モジュール等に好適に使用できる。
電子部品の角部がエッジである場合の外部電極の欠損/剥離状態の一例を示す。 電子部品の角部を丸めた場合の外部電極の付着状態を示す。 電子部品の小型化による外部電極の剥離状態の一例を示す。 本発明のセラミックグリーンシートの積層体の外部電極とセラミック部分との密着状態の一例を示す。 本発明のセラミックグリーンシートの積層体の外部電極とセラミック部分との密着状態の一例を示す。 本発明のセラミックグリーンシートの積層体の外部電極とセラミック部分との密着状態の一例を示す。 セラミックグリーンシート積層体を構成する層の形成方法を示す。 セラミックグリーンシート積層体を構成する層の別の形成方法を示す。
符号の説明
1: 外部電極
2: 内部電極
3: 絶縁体
4: 絶縁体
5: 導電体(外部電極)
6: 切り代部
7: セラミックグリーンシート
8、12: ネガ型感光性絶縁体
9、13: ポジ型感光性絶縁体(切り代)
10: フォトマスク
11、14: 導電体(外部電極)

Claims (5)

  1. セラミックグリーンシートの積層体から構成される積層型電子部品の製造方法であって、
    当該セラミックグリーンシートに外部端子電極をパターンニングして、電子部品のセラミック領域と外部端子電極領域との境界に凹凸を設けるように外部端子電極を形成するように積層する工程を含むことを特徴とする、 積層型電子部品の製造方法。
  2. 前記凹凸が、電子部品のセラミック領域と外部端子電極領域との境界位置をわずかにずらした状態で、外部端子電極がパターニングされたセラミックグリーンシートを積層することにより形成されることを特徴とする、請求項1に記載の積層型電子部品の製造方法。
  3. 前記凹凸が、電子部品のセラミック領域と外部端子電極領域との境界を、その断面方向に傾斜させた状態で、外部端子電極がパターニングされたセラミックグリーンシートを積層することにより形成されることを特徴とする、請求項1乃至2に記載の積層型電子部品の製造方法。
  4. セラミックグリーンシートに包含される外部端子電極のパターンニングが、当該複数種のセラミックグリーンシートを積層することにより、外部端子電極領域と不要領域との境界を略球状の丸み形状とすることを特徴とする、請求項1乃至3に記載の積層型電子部品の製造方法。
  5. 請求項1乃至4に記載の積層型電子部品の製造方法によって形成される、積層型セラミック電子部品。
JP2004112664A 2004-04-07 2004-04-07 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法 Expired - Fee Related JP4291198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004112664A JP4291198B2 (ja) 2004-04-07 2004-04-07 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004112664A JP4291198B2 (ja) 2004-04-07 2004-04-07 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005302796A true JP2005302796A (ja) 2005-10-27
JP4291198B2 JP4291198B2 (ja) 2009-07-08

Family

ID=35333970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004112664A Expired - Fee Related JP4291198B2 (ja) 2004-04-07 2004-04-07 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4291198B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007080680A1 (ja) * 2006-01-16 2009-06-11 株式会社村田製作所 インダクタの製造方法
CN107871586A (zh) * 2016-09-26 2018-04-03 株式会社村田制作所 层叠型电子部件的制造方法
JP2018157119A (ja) * 2017-03-21 2018-10-04 株式会社村田製作所 積層型電子部品
CN112466653A (zh) * 2019-09-06 2021-03-09 Tdk株式会社 电子部件的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007080680A1 (ja) * 2006-01-16 2009-06-11 株式会社村田製作所 インダクタの製造方法
JP4816971B2 (ja) * 2006-01-16 2011-11-16 株式会社村田製作所 インダクタの製造方法
US8201318B2 (en) 2006-01-16 2012-06-19 Murata Manufacturing Co., Ltd. Method of manufacturing inductor
CN107871586A (zh) * 2016-09-26 2018-04-03 株式会社村田制作所 层叠型电子部件的制造方法
KR20180034250A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자 부품의 제조 방법
KR101982931B1 (ko) * 2016-09-26 2019-05-27 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자 부품의 제조 방법
CN107871586B (zh) * 2016-09-26 2020-02-14 株式会社村田制作所 层叠型电子部件的制造方法
US10707016B2 (en) 2016-09-26 2020-07-07 Murata Manufacturing Co., Ltd. Method of manufacturing laminated electronic component
JP2018157119A (ja) * 2017-03-21 2018-10-04 株式会社村田製作所 積層型電子部品
CN112466653A (zh) * 2019-09-06 2021-03-09 Tdk株式会社 电子部件的制造方法
CN112466653B (zh) * 2019-09-06 2022-12-13 Tdk株式会社 电子部件的制造方法
US11705276B2 (en) 2019-09-06 2023-07-18 Tdk Corporation Method for manufacturing electronic-component

Also Published As

Publication number Publication date
JP4291198B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
JP5920304B2 (ja) 電子部品およびその製造方法
JP5920303B2 (ja) 電子部品およびその製造方法
JP2006278556A (ja) 積層セラミック電子部品
JP2010141300A (ja) セラミック電子部品
JP2008181956A (ja) セラミック電子部品
JP2018200966A (ja) 積層電子部品
JP2005197530A (ja) 積層セラミック電子部品
JP5707710B2 (ja) 積層型チップ部品
JP2007258410A (ja) 配線基板接続構造体及びその製造方法
JP4291198B2 (ja) 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法
JP2004104091A (ja) 積層型セラミック電子部品およびその製造方法
JP4291187B2 (ja) 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP2003197460A (ja) 電子部品の製造方法および電子部品
JP2005217126A (ja) コンデンサの製造方法
JP2011040612A (ja) 電子部品及びその製造方法
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
JP2003347738A (ja) 多層配線基板及びその製造方法
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造
WO2020203724A1 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP4457739B2 (ja) 電子部品およびその製造方法
JP4797362B2 (ja) 積層型電子部品
JP2009194279A (ja) 積層電子部品
JP2006100754A (ja) 積層セラミック電子部品の製造方法
JP2006120738A (ja) セラミック多層基板およびその製造方法
JP2024036231A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Ref document number: 4291198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees