CN107850873A - 双重化过程控制装置 - Google Patents

双重化过程控制装置 Download PDF

Info

Publication number
CN107850873A
CN107850873A CN201580081710.4A CN201580081710A CN107850873A CN 107850873 A CN107850873 A CN 107850873A CN 201580081710 A CN201580081710 A CN 201580081710A CN 107850873 A CN107850873 A CN 107850873A
Authority
CN
China
Prior art keywords
control
system controller
data
control data
standby system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580081710.4A
Other languages
English (en)
Other versions
CN107850873B (zh
Inventor
清水利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107850873A publication Critical patent/CN107850873A/zh
Application granted granted Critical
Publication of CN107850873B publication Critical patent/CN107850873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

控制系统控制器(2)的控制数据存储器(12)的、CPU(11)进行程序运算时所接入的地址与控制数据被发送至待机系统控制器(3)，在待机系统控制器(3)中，在待机系统控制器(3)的CPU(21)的程序运算前将从控制系统控制器(2)发送来的控制数据在从控制系统控制器(2)发送来的地址中展开，并进行控制系统控制器(2)及待机系统控制器(3)的控制数据同值化，来高效地将控制数据从所述控制系统控制器(2)发送至所述待机系统控制器(3)，并提高双重化过程控制装置(1)的运算处理性能。

Description

双重化过程控制装置
技术领域
本发明涉及由控制系统控制器及待机系统控制器构成的双重化过程控制装置，尤其涉及待机系统控制器的控制数据与控制系统控制器的控制数据的同值化。
背景技术
因对发电站、工厂等各种工厂进行控制的过程控制装置发生异常而导致的工厂停止对社会造成的影响很大，因此一般情况下，通过将控制装置构成为双重化，从而即使在一个控制装置中发生异常的情况下，也能利用另一个控制装置继续进行动作。
双重化过程控制装置中，在因控制系统控制器的异常而将控制转移至待机系统控制器的情况下，为了防止控制数据的突然变化，需要使控制系统控制器中所使用的控制数据与待机系统控制器同值化。
作为使控制数据同值化的方法，采用以下方法，即：将运算处理后的控制数据从控制系统控制器发送至待机系统控制器，并在待机系统控制器中将从控制系统控制器发送而来的控制数据在本身的存储器中展开。
作为与本发明相关联的现有技术文献，在日本专利第5421894号中，主系统控制器在由过程输入、运算处理、过程输出、一致化用控制数据发送所构成的控制循环中进行动作。此外，待机系统控制器在由过程输入、运算处理、无处理、一致化控制数据接收所构成的控制循环中进行动作。由于待机系统控制器不进行过程输出，因此成为无处理，以作为空指令周期(dummy cycle)。
主系统控制器从控制数据存储器取出一致化对象的控制数据，并经由一致化用控制数据传输部发送至待机系统控制器。
待机系统控制器经由一致化用控制数据传输部对所接收到的一致化对象的数据进行接收，并将所接收到的控制数据覆盖于与控制数据存储器的控制数据相对应的待机系统的控制数据的存储地址。
专利文献1：日本专利第5421894号(图2)
发明内容
发明所要解决的技术问题
专利文献1所示的方法是在执行了过程输入、运算处理、过程输出之后，在一致化控制数据发送处理期间传输控制数据的方式，在有大量需要一致化的控制数据的情况下，存在一致化控制数据发送较为耗费时间的问题。
此外，由于在控制循环内分配一致化用控制数据发送处理，因此分配给原本的功能即程序运算、过程输入输出处理的时间不足，导致使控制循环延长并分配到程序运算、输入输出处理，存在性能下降的问题。
此外，在程序运算中将控制数据从控制系统控制器传输至待机系统控制器的情况下，存在必须避免与待机系统的程序运算之间的冲突的问题。
本发明是为了解决上述问题而完成的，其目的在于，即使在有大量进行同值化的控制数据的情况下，也能高效率地将控制数据从控制系统控制器发送至待机系统控制器，并提高双重化过程控制装置的运算处理性能。
用于解决技术问题的技术手段
本发明所涉及的双重化过程控制装置由控制系统控制器及待机系统控制器构成，由所述控制系统控制器的CPU所进行的程序运算及过程输入输出的对象即控制数据被存储于所述控制系统控制器的控制数据存储器，其中，所述控制数据存储器的、所述CPU进行程序运算时所接入的地址与控制数据被发送至所述待机系统控制器，在所述待机系统控制器中，在所述待机系统控制器的CPU的程序运算前将从所述控制系统控制器发送而来的控制数据在从所述控制系统控制器发送而来的地址中展开，并进行所述控制系统控制器及所述待机系统控制器的控制数据同值化，来高效地将控制数据从所述控制系统控制器发送至所述待机系统控制器，并提高双重化过程控制装置的运算处理性能。
发明效果
本发明所涉及的双重化过程控制装置由控制系统控制器及待机系统控制器构成，由所述控制系统控制器的CPU所进行的程序运算及过程输入输出的对象即控制数据被存储于所述控制系统控制器的控制数据存储器，其中，所述控制数据存储器的、所述CPU进行程序运算时所接入的地址与控制数据被发送至所述待机系统控制器，在所述待机系统控制器中，在所述待机系统控制器的CPU的程序运算前将从所述控制系统控制器发送而来的控制数据在从所述控制系统控制器发送而来的地址中展开，并进行所述控制系统控制器及所述待机系统控制器的控制数据同值化，因此具有如下效果，即：高效地将控制数据从所述控制系统控制器发送至所述待机系统控制器，并提高双重化过程控制装置的运算处理性能。
附图说明
图1是示出本发明实施方式1的图，是示出双重化过程控制装置的一个示例的图。
图2是示出本发明实施方式1的图，是示出控制系统控制器的控制循环中的处理的一个示例的动作说明图。
图3是示出本发明实施方式1的图，是示出待机系统控制器的控制循环中的处理的一个示例的动作说明图。
图4是示出本发明实施方式2的图，是例示出在控制系统控制器的控制数据收集控制部中监视向控制数据存储器进行的写入、并将写入时的地址与数据存储于缓冲存储器时的动作时刻的动作说明图。
图5是示出本发明实施方式3的图，是例示出在控制系统控制器的控制数据收集控制部中监视从控制数据存储器进行的读取、并将读取时的地址与数据存储于缓冲存储器时的动作时刻的动作说明图。
图6是示出本发明实施方式4的图，是例示出存储于缓冲存储器的控制数据的存储器的内容(发送数据的内容)的存储器内容结构图。
图7是示出本发明实施方式5的图，是例示出存储于缓冲存储器的控制数据的存储器的内容(发送数据的内容)的存储器内容结构图。
具体实施方式
实施方式1.
下面，基于附图对本发明的实施方式1进行说明。图1是本发明所涉及的双重化过程控制装置的结构例。
在图1中，双重化过程控制装置1具有控制系统控制器2以及待机系统控制器3。
控制系统控制器2构成为具有CPU11、控制数据存储器12、控制数据收集控制部13、缓冲存储器14、控制数据发送控制部15、CPU总线16、缓冲存储器输入总线17、及缓冲存储器输出总线18。
待机系统控制器3构成为具有CPU21、控制数据存储器22、控制数据展开控制部23、缓冲存储器24、控制数据接收控制部25、CPU总线26、缓冲存储器输出总线27、及缓冲存储器输入总线28。
另外，在图1中，过程输入输出装置4是双重化过程控制装置1的输入输出装置，在双重化过程控制装置1中，经由过程输入输出装置4从控制对象过程5输入过程状态信息的数据，利用CPU11并通过用于过程控制的规定的程序运算来生成与控制对象过程5的状态相对应的过程控制指令信息的数据，经由过程输入输出装置4将该所生成的过程控制指令信息的数据输出至控制对象过程5，在控制对象过程5中进行与过程控制指令信息的数据相对应的控制。另外，所述过程状态信息的数据以及所述过程控制指令信息的数据在过程控制中也被称为控制数据。
监视装置6经由通信网络7从双重化过程控制装置1获取控制对象过程5的状态信息并对控制对象过程5的状态进行监视。
接着对动作进行说明。
在控制系统控制器2中，以固定周期执行由过程输入、程序运算、过程输出、控制网络通信处理等构成的控制循环。参照图2、图3。
另一方面，在待机系统控制器3中，以固定周期执行由过程输入、程序运算、来自控制系统控制器的经由控制数据通信总线8的控制数据接收(控制数据的同值化)、控制网络通信处理等构成的控制循环，但不进行过程输出。参照图2、图3。
在控制系统控制器2的CPU11中的程序运算中，读取存储于控制数据存储器12的控制数据(过程状态信息的数据)并进行运算(用于过程控制的规定的程序运算)，将运算结果(过程控制指令信息的数据)写入控制数据存储器12。
待机系统控制器3的程序运算也进行与控制系统控制器2相同的动作，然而在之前的控制循环中通过来自控制系统控制器的控制数据的同值化，从而使用与控制系统控制器2相同的控制数据来进行程序运算。
接着对控制数据的同值化进行说明。
在控制系统控制器2的程序运算循环中，若CPU11设定控制数据收集控制部13的控制数据收集标记，则之后当CPU11在控制系统控制器的程序运算之际接入控制数据存储器12时，控制数据收集控制部13将输出至CPU总线16的存储器地址与存储器数据存储于缓冲存储器14。在设定了控制数据收集标记的期间继续该动作。
CPU11在程序运算循环结束时清除控制数据收集标记，若控制数据收集标记被清除，则控制数据收集控制部13停止将存储器地址与存储器数据向缓冲存储器14进行存储。
接着，虽然CPU11进行过程输出动作，但在控制数据收集标记被清除的同时，控制数据收集控制部13对控制数据发送控制部15进行数据发送通知。若控制数据发送控制部13进行数据发送通知，则从缓冲存储器14的起始依次读取存储器地址与存储器数据，并经由控制数据通信总线8发送至待机系统控制器3。若检测到存储于缓冲存储器14的存储器地址与存储器数据未被存储的区域，则停止发送动作。
待机系统控制器3的控制数据接收控制部25若检测到来自控制系统控制器2的控制数据发送，则将从控制系统控制器2发送来的存储器地址与存储器数据存储于待机系统控制器3的缓冲存储器24。
待机系统控制器3的控制数据展开控制部23若检测到向缓冲存储器24进行的存储，则读取存储于缓冲存储器24的地址与数据，并在控制数据存储器22中展开。此时，待机系统控制器3不进行过程输出处理，由于CPU21不进行动作，因此控制数据展开控制部23对于接收到的地址将所接收到的数据写入控制数据存储器22。
此外，图2、图3是例示出本发明的双重化过程控制装置的控制系统控制器2与待机系统控制器3的控制循环中的处理的图，通过在控制系统控制器2所进行的过程输出时进行同值化处理，从而如图2所例示的那样能将控制循环的空闲时间分配给其他处理，并能如图3所例示的那样将其分配给程序运算处理。
本实施方式1的双重化过程控制装置中，如上所述，双重化过程控制装置1由控制系统控制器2及待机系统控制器3构成，将由控制系统控制器3的CPU11所进行的程序运算及过程输入输出的对象即控制数据存储于控制系统控制器2的控制数据存储器12，其中，控制数据存储器12的、CPU11进行程序运算时所接入的地址与控制数据被发送至待机系统控制器3，在待机系统控制器3中，在待机系统控制器3的CPU21的程序运算前将从控制系统控制器2发送而来的控制数据在从控制系统控制器2发送而来的地址中展开，并进行控制系统控制器2及待机系统控制器3的控制数据同值化。
此外，本实施方式1的双重化过程控制装置中，控制系统控制器2及待机系统控制器3分别设有缓冲存储器14、24，控制系统控制器2的CPU11进行程序运算时所接入的地址与控制数据在控制系统控制器2的CPU11的程序运算时被存储于控制系统控制器2的缓冲存储器14，在控制系统控制器2的过程输出时，存储于控制系统控制器2的缓冲存储器14的地址与控制数据被存储于待机系统控制器3的缓冲存储器24。
此外，本实施方式1中，控制系统控制器2中包括：控制系统控制器2内的缓冲存储器14，该缓冲存储器14在将控制系统控制器2的CPU11进行程序运算、过程输入输出处理所使用的控制数据接入控制数据存储器12的同时，保存用于进行同值化的数据；控制数据收集控制部13，该控制数据收集控制部13将控制数据存储于控制系统控制器2的缓冲存储器14；以及控制数据发送控制部15，该控制数据发送控制部15将存储于控制系统控制器2的缓冲存储器14的数据发送至待机系统控制器3，待机系统控制器3中包括：缓冲存储器24，该缓冲存储器24保存来自控制系统控制器2的数据；控制数据接收控制部25，该控制数据接收控制部25进行控制，将从控制系统控制器2发送而来的数据保存于缓冲存储器24；以及控制数据展开控制部23，该控制数据展开控制部23将存储于缓冲存储器24的控制数据在控制数据存储器22中展开。
根据本发明的实施方式1，在控制系统控制器2中，在将控制系统控制器2的CPU11进行程序运算、过程输入输出处理所使用的控制数据写入控制数据存储器12的同时，将用于进行同值化的数据保存于控制系统控制器2的缓冲存储器14，在程序运算结束后，从控制系统控制器2的缓冲存储器14发送至待机系统控制器3的缓冲存储器24，待机系统控制器3在向缓冲存储器24进行的存储完成的情况下将控制数据写入自身的控制数据存储器22，因此能将分配给控制数据同值化的时间分配给网络处理等其他处理，并能分配给程序运算，因而能实现双重化过程控制装置1的可用性提高、性能提高。
实施方式2.
下面，基于附图对本发明的实施方式进行说明。图4是示出在控制系统控制器2的控制数据收集控制部13中监视向控制数据存储器12进行的写入、并将写入时的地址与数据存储于缓冲存储器14时的动作时刻的图。
接着对动作进行说明。在图4中，时钟线、地址线、地址选通线、数据线、数据选通线、写入/读取通知线是构成连接CPU、控制存储器、控制数据收集控制部的CPU总线的信号线，缓冲存储器地址线、缓冲存储器数据线、缓冲存储器写入选通线是构成连接控制数据收集控制部13与缓冲存储器14的缓冲存储器输入总线17的信号线。
若CPU11对控制数据存储器12进行写入，则信号线输出至CPU总线16，此时，控制数据收集控制部13监视CPU总线16上的信号并检测写入动作。若检测出写入动作，则将输出至CPU总线16的地址、数据输出至缓冲存储器输入总线17，输出缓冲存储器写入选通脉冲并对缓冲存储器14进行写入。
本实施方式2具备以下功能，即：在控制系统控制器2的控制数据收集控制部13中监视向控制数据存储器12进行的控制数据写入、并将控制数据保存于缓冲存储器14。
此外，本实施方式2的双重化过程控制装置1中，从控制系统控制器2发送至待机系统控制器3的控制数据是控制系统控制器2的CPU11写入控制数据存储器12的控制数据。
此外，根据本发明的实施方式2，在控制数据存储器12的写入的同时，将用于进行同值化的数据发送至待机系统控制器3的缓冲存储器24，待机系统控制器3在向缓冲存储器24进行的存储完成的情况下将控制数据写入自身的控制数据存储器22，因此能通过仅发送更新后的控制数据来高效地进行控制数据的同值化。
实施方式3.
下面，基于附图对本发明的实施方式进行说明。图5是示出在控制系统控制器2的控制数据收集控制部13中监视从控制数据存储器12进行的读取、并将读取时的地址与数据存储于缓冲存储器14时的动作时刻的图。
接着对动作进行说明。在图5中，时钟线、地址线、地址选通线、数据线、数据选通线、写入/读取通知线是构成连接CPU、控制存储器、控制数据收集控制部的CPU总线的信号线，缓冲存储器地址线、缓冲存储器数据线、缓冲存储器写入选通线是构成连接控制数据收集控制部13与缓冲存储器14的缓冲存储器输入总线17的信号线。
若CPU11对控制数据存储器12进行读取，则信号线输出至CPU总线16，此时，控制数据收集控制部13监视CPU总线16上的信号并检测读取动作。若检测出读取动作，则将输出至CPU总线16的地址、数据输出至缓冲存储器输入总线17，输出缓冲存储器写入选通脉冲并对缓冲存储器14进行写入。
本实施方式3具备以下功能，即：在控制系统控制器2的控制数据收集控制部13中监视从控制数据存储器12进行的控制数据读取、并将控制数据保存于缓冲存储器14。
此外，本实施方式3的双重化过程控制装置1中，从控制系统控制器2发送至待机系统控制器3的控制数据是控制系统控制器2的CPU11从控制数据存储器12读取出的控制数据。
根据本发明的实施方式3，在控制数据存储器2的读取的同时，将用于进行同值化的数据发送至待机系统控制器3的缓冲存储器24，待机系统控制器3在向缓冲存储器24进行的存储完成的情况下将控制数据写入自身的控制数据存储器22，因此能任意地发送同值化所需的控制数据。
实施方式4.
下面，基于附图对本发明的实施方式4进行说明。图6是示出存储于缓冲存储器14的控制数据存储器12的内容的图，构成为起始2个字存储有开始信息，且之后在地址中交替存储地址与数据。
开始信息1、开始信息2由能够识别控制数据发送开始的字符串构成，控制系统控制器2在控制数据的发送开始时将其写入缓冲存储器14。在待机系统控制器3中，若接收到开始信息1、开始信息2，则识别出控制数据接收开始，并开始控制数据的接收处理以及控制数据向控制数据存储器24的展开。
本实施方式4构成为将从控制系统控制器2发送至待机系统控制器3的控制数据的数据传输开始信息附加到从控制系统控制器2向待机系统控制器3进行发送的发送数据上。
此外，本实施方式4的双重化过程控制装置1中，从控制系统控制器2发送至待机系统控制器3的控制数据的数据发送开始的信息被附加在从控制系统控制器2发送至待机系统控制器3的控制数据上。
根据本发明的实施方式4，将从控制系统控制器2发送至待机系统控制器3的控制数据的数据传输开始附加到从控制系统控制器2向待机系统控制器3进行发送的发送数据上来进行，因此能与控制数据发送同步地开始待机系统控制器3中的控制数据同值化。
实施方式5.
下面，基于附图对本发明的实施方式5进行说明。图7是示出存储于缓冲存储器14的控制数据存储器的内容的图，构成为交替地存储有地址与数据，且最后2个字存储结束信息。
结束信息1、结束信息2由能够识别控制数据发送完成的字符串构成，控制系统控制器2在控制数据发送完成时将其写入缓冲存储器14。在待机系统控制器3中，若接收到完成信息1、完成信息2，则识别出控制数据接收完成，并停止控制数据的接收处理以及控制数据向控制数据存储器22的展开。
本实施方式5构成为将从控制系统控制器2发送至待机系统控制器3的控制数据的最终数据传输完成信息附加到从控制系统控制器2向待机系统控制器3进行发送的发送数据上。
此外，本实施方式5的双重化过程控制装置1中，从控制系统控制器2发送至待机系统控制器3的控制数据的最终数据发送结束的信息被附加在从控制系统控制器2发送至待机系统控制器3的控制数据上。
根据本发明的实施方式5，将从控制系统控制器2发送至待机系统控制器3的控制数据的最终数据传输完成附加到从控制系统控制器2向待机系统控制器3进行发送的发送数据上来进行，因此，能与控制数据发送同步地结束待机系统控制器3中的控制数据同值化。
此外，本发明在其发明的范围内可对各实施方式进行适当的组合、变形及省略。
此外，各图中，同一标号表示相同或相当的部分。
标号说明
1双重化过程控制装置，2控制系统控制器，
3待机系统控制器，4过程输入输出装置，
5控制对象过程，6监视装置，
7通信网络，8控制数据通信总线，
11、21CPU，12、22控制数据存储器，
13控制数据收集控制部，14、24缓冲存储器，
15控制数据发送控制部，16、26CPU总线，
17缓冲存储器输入总线(控制系统控制器)，
18缓冲存储器输出总线(控制系统控制器)，
23控制数据展开控制部，25控制数据接收控制部，
27缓冲存储器输出总线(待机系统控制器)，
28缓冲存储器输入总线(待机系统控制器)。

Claims (6)

1.一种双重化过程控制装置，由控制系统控制器及待机系统控制器构成，由所述控制系统控制器的CPU所进行的程序运算及过程输入输出的对象即控制数据被存储于所述控制系统控制器的控制数据存储器，其特征在于，
所述控制数据存储器的、所述CPU进行程序运算时所接入的地址与控制数据被发送至所述待机系统控制器，
在所述待机系统控制器中，在所述待机系统控制器的CPU的程序运算前将从所述控制系统控制器发送而来的控制数据在从所述控制系统控制器发送而来的地址中展开，
进行所述控制系统控制器及所述待机系统控制器的控制数据同值化。
2.如权利要求1所述的双重化过程控制装置，其特征在于，
所述控制系统控制器及所述待机系统控制器分别设有缓冲存储器，
所述控制系统控制器的所述CPU进行程序运算时所接入的地址与控制数据在所述控制系统控制器的所述CPU的所述程序运算时存储于所述控制系统控制器的所述缓冲存储器，
在所述控制系统控制器的过程输出时，存储于所述控制系统控制器的所述缓冲存储器的地址与控制数据存储于所述待机系统控制器的所述缓冲存储器。
3.如权利要求1或权利要求2所述的双重化过程控制装置，其特征在于，
从所述控制系统控制器发送至所述待机系统控制器的控制数据是所述控制系统控制器的所述CPU写入所述控制数据存储器的控制数据。
4.如权利要求1至权利要求3的任一项所述的双重化过程控制装置，其特征在于，
从所述控制系统控制器发送至所述待机系统控制器的控制数据是所述控制系统控制器的所述CPU从所述控制数据存储器读取出的控制数据。
5.如权利要求1至权利要求4的任一项所述的双重化过程控制装置，其特征在于，
从所述控制系统控制器发送至所述待机系统控制器的控制数据的数据发送开始的信息被附加在从所述控制系统控制器发送至所述待机系统控制器的所述控制数据上。
6.如权利要求1至权利要求5的任一项所述的双重化过程控制装置，其特征在于，
从所述控制系统控制器发送至所述待机系统控制器的控制数据的最终数据发送结束的信息被附加在从所述控制系统控制器发送至所述待机系统控制器的所述控制数据上。
CN201580081710.4A 2015-07-23 2015-07-23 双重化过程控制装置 Active CN107850873B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/070960 WO2017013785A1 (ja) 2015-07-23 2015-07-23 二重化プロセス制御装置

Publications (2)

Publication Number Publication Date
CN107850873A true CN107850873A (zh) 2018-03-27
CN107850873B CN107850873B (zh) 2021-12-21

Family

ID=57834288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081710.4A Active CN107850873B (zh) 2015-07-23 2015-07-23 双重化过程控制装置

Country Status (5)

Country Link
US (1) US11016449B2 (zh)
EP (1) EP3327521B1 (zh)
JP (1) JP6359192B2 (zh)
CN (1) CN107850873B (zh)
WO (1) WO2017013785A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472806A (en) * 1982-05-03 1984-09-18 The Boeing Company Signal selection and fault detection apparatus
JPS6451549A (en) * 1987-07-29 1989-02-27 Stratus Computer Inc Fault tolerant digital data processor having improved bus protocol
US4907228A (en) * 1987-09-04 1990-03-06 Digital Equipment Corporation Dual-rail processor with error checking at single rail interfaces
CN1046235A (zh) * 1989-04-04 1990-10-17 横河电机株式会社 双计算机系统
EP0617362A1 (en) * 1993-03-23 1994-09-28 International Business Machines Corporation Data back-up in data processing system
US5638507A (en) * 1989-04-04 1997-06-10 Akai; Hajime Duplex computer system
JP2002077215A (ja) * 2000-08-25 2002-03-15 Yamatake Building Systems Co Ltd 多重化システム
CN1794197A (zh) * 2004-12-21 2006-06-28 日本电气株式会社 双重同步系统和双重同步系统的操作方法
US20100325480A1 (en) * 2004-10-20 2010-12-23 Seagate Technology Llc Failover control of dual controllers in a redundant data storage system
CN102636987A (zh) * 2011-02-10 2012-08-15 株式会社东芝 双重化控制装置
CN102656528A (zh) * 2009-12-16 2012-09-05 三菱电机株式会社 双重系统控制装置
CN103488590A (zh) * 2012-06-13 2014-01-01 三菱电机株式会社 可编程显示器
CN104067235A (zh) * 2012-01-25 2014-09-24 株式会社东芝 双重化控制系统及其控制方法
US20140317366A1 (en) * 2013-04-22 2014-10-23 Hitachi, Ltd. Method and apparatus for remote storage performance data copy
US20140365817A1 (en) * 2013-06-10 2014-12-11 Nec Corporation Data preservation processing device, raid controller, data preservation processing system, data preservation processing method and recording medium therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES399938A1 (es) 1971-03-04 1975-03-16 Maschf Augsburg Nuernberg Ag Dispositivo elevador del liquido refrigerante en maquinas de embolo vertical para la refrigeracion del interior del embolo durante el trabajo.
US5434998A (en) * 1988-04-13 1995-07-18 Yokogawa Electric Corporation Dual computer system
US5313386A (en) * 1992-06-11 1994-05-17 Allen-Bradley Company, Inc. Programmable controller with backup capability
JPH08328891A (ja) * 1995-06-02 1996-12-13 Mitsubishi Electric Corp 待機冗長化構成の二重化システム
US6170044B1 (en) * 1997-12-19 2001-01-02 Honeywell Inc. Systems and methods for synchronizing redundant controllers with minimal control disruption
JP2001157154A (ja) * 1999-11-26 2001-06-08 Sony Corp 記録又は再生装置、及び再生装置
US6550018B1 (en) * 2000-02-18 2003-04-15 The University Of Akron Hybrid multiple redundant computer system
JP2001249707A (ja) * 2000-03-07 2001-09-14 Toshiba Corp プログラマブルコントローラシステム
JP5222469B2 (ja) * 2006-10-11 2013-06-26 株式会社日立製作所 記憶システム及びデータ管理方法
JP5421894B2 (ja) * 2010-12-22 2014-02-19 株式会社日立製作所 ２重化プロセス制御装置および制御データ一致化方法
JP5833605B2 (ja) * 2013-07-31 2015-12-16 株式会社沖データ 画像処理装置および画像処理システム
KR101704787B1 (ko) * 2014-12-31 2017-02-22 주식회사 효성 제어기의 이중화 시스템
US10332235B1 (en) * 2018-05-01 2019-06-25 At&T Intellectual Property I, L.P. Direct memory access for graphics processing unit packet processing

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472806A (en) * 1982-05-03 1984-09-18 The Boeing Company Signal selection and fault detection apparatus
JPS6451549A (en) * 1987-07-29 1989-02-27 Stratus Computer Inc Fault tolerant digital data processor having improved bus protocol
US4907228A (en) * 1987-09-04 1990-03-06 Digital Equipment Corporation Dual-rail processor with error checking at single rail interfaces
CN1046235A (zh) * 1989-04-04 1990-10-17 横河电机株式会社 双计算机系统
US5638507A (en) * 1989-04-04 1997-06-10 Akai; Hajime Duplex computer system
EP0617362A1 (en) * 1993-03-23 1994-09-28 International Business Machines Corporation Data back-up in data processing system
JP2002077215A (ja) * 2000-08-25 2002-03-15 Yamatake Building Systems Co Ltd 多重化システム
US20100325480A1 (en) * 2004-10-20 2010-12-23 Seagate Technology Llc Failover control of dual controllers in a redundant data storage system
CN1794197A (zh) * 2004-12-21 2006-06-28 日本电气株式会社 双重同步系统和双重同步系统的操作方法
CN102656528A (zh) * 2009-12-16 2012-09-05 三菱电机株式会社 双重系统控制装置
CN102636987A (zh) * 2011-02-10 2012-08-15 株式会社东芝 双重化控制装置
CN104067235A (zh) * 2012-01-25 2014-09-24 株式会社东芝 双重化控制系统及其控制方法
CN103488590A (zh) * 2012-06-13 2014-01-01 三菱电机株式会社 可编程显示器
US20140317366A1 (en) * 2013-04-22 2014-10-23 Hitachi, Ltd. Method and apparatus for remote storage performance data copy
US20140365817A1 (en) * 2013-06-10 2014-12-11 Nec Corporation Data preservation processing device, raid controller, data preservation processing system, data preservation processing method and recording medium therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张小俊，等: "Rockwell过程控制系统冗余技术在长输管道的应用", 《中国仪器仪表》 *

Also Published As

Publication number Publication date
US20180164753A1 (en) 2018-06-14
EP3327521B1 (en) 2022-05-04
CN107850873B (zh) 2021-12-21
EP3327521A1 (en) 2018-05-30
EP3327521A4 (en) 2019-05-22
JPWO2017013785A1 (ja) 2017-09-21
WO2017013785A1 (ja) 2017-01-26
US11016449B2 (en) 2021-05-25
JP6359192B2 (ja) 2018-07-18

Similar Documents

Publication Publication Date Title
US7899953B2 (en) Data transfer system
JP6663938B2 (ja) 車両検査装置及び車両検査方法
WO2013186889A1 (ja) Ｉ／ｏデバイス、プログラマブルロジックコントローラ及び演算方法
CN107850873A (zh) 双重化过程控制装置
CN107533497B (zh) 可编程逻辑控制器、从属仪器以及二重化系统
US20170052521A1 (en) Programmable controller and arithmetic processing system
JP2017146676A (ja) 制御装置および制御方法
CN110278716A (zh) Plc、网络单元、cpu单元、以及数据传送方法
JP7016231B2 (ja) 鉄道用信号保安システム及び制御方法
JP7016230B2 (ja) 鉄道用信号保安システム及び制御方法
JP5144407B2 (ja) 信号処理装置、信号処理方法及び中継装置
EP0444535B1 (en) Programmable controller having automatic control of interlock process
US11194508B2 (en) Remote input/output system
US9875338B2 (en) Medical device system and method for sharing memory in medical device system
CN109313426B (zh) 控制器
JP2000132498A (ja) Ｄｍａ転送制御装置
JP2015130596A (ja) Ｃａｎ通信装置及び固着判定方法
KR20190118855A (ko) 데이터 수신 장치 및 방법
JPS6294042A (ja) 通信制御装置
JPH0420047A (ja) Ｉｄシステム
JPH03263253A (ja) マルチプロセッサ数値制御装置
JP2001043200A (ja) データ伝送装置およびデータ伝送方法
JPH0736365A (ja) プログラマブルコントローラのリンク処理方式
JP2011133252A (ja) 半導体試験装置
JPH04153853A (ja) 入出力制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant