JP5144407B2 - 信号処理装置、信号処理方法及び中継装置 - Google Patents
信号処理装置、信号処理方法及び中継装置 Download PDFInfo
- Publication number
- JP5144407B2 JP5144407B2 JP2008177013A JP2008177013A JP5144407B2 JP 5144407 B2 JP5144407 B2 JP 5144407B2 JP 2008177013 A JP2008177013 A JP 2008177013A JP 2008177013 A JP2008177013 A JP 2008177013A JP 5144407 B2 JP5144407 B2 JP 5144407B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- unit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Description
先頭にアドレス情報を付加したフレームを、該フレームの情報量よりも小さい所定量の単位で受信する受信部、受信部が受信したフレームが記憶される記憶部、前記受信部が受信したフレームの中継要否及び中継先を判断する判断部、及び、第2の通信線に接続され、前記記憶部に記憶されているフレームを前記所定量の単位で送信する送信部を備え、前記判断部が前記受信部が受信したフレームの先頭部分に基づき中継要否及び中継先を判断してデータを中継する中継装置であって、複数の要求信号を各別に取り込む複数の入力端子を備える入力部を有し、該入力部が取り込む要求信号夫々に対応して前記記憶部への読み書きを制御する制御部を更に備え、前記判断部は、前記受信部が受信したフレームの前記所定量の単位での前記記憶部への書き込み、及び、前記記憶部からの前記所定量の単位でのフレームの読み出しを含み、前記記憶部への読み書きの制御を要求する要求信号を随時、前記制御部へ入力する手段を備え、前記制御部は、前記複数の入力端子夫々に対する優先順位を予め記憶しておく手段と、前記複数の入力端子が取り込む複数の要求信号の信号レベルの上昇が同時的に検知された場合、前記複数の要求信号に対する優先順位を前記入力端子について、記憶してある優先順位に基づき優劣を判定する手段と、該手段が判定した優劣に基づいて前記複数の要求信号の内の1つの要求信号を選択する選択手段と、該選択手段が選択した1つの要求信号に対応する前記記憶部での読み書きを含む処理を行なう処理手段と、該処理手段が処理を行なっている間に、他の入力端子における要求信号の信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、前記処理手段が処理を行なっている間又は前記1つの要求信号の信号レベルの下降を検知するまで、前記1つの要求信号を取り込む入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段とを備え、前記出力信号の信号レベルの下降を検知した場合、前記選択手段は、前記保持手段が保持している他の要求信号の内の1つの要求信号を、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記要求信号に対応する処理を行なうようにしてあることを特徴とする。
なお、1つの入力信号に対応する所定の処理は細分化されて効率的に実行されるように構成されることが好ましい。
第5発明では、判断部が前記受信部が所定量の単位で受信するフレームの先頭部分に含まれるアドレス情報に基づいて中継要否及び中継先を判断する。これにより、先頭部分に基づき判断された中継要否及び中継先へ、受信部でのフレーム受信完了を待つことなしにカットスルーによる中継が可能となる。
このように中継装置を構成する場合、フレームよりも小さい所定量の単位での記憶部への書き込み、記憶部からの書き込みが随時、受信部及び送信部から頻繁に要求される。記憶部への読み書きの要求信号は、判断部が受信部及び送信部から要求される都度に随時、制御部へ入力される。したがって要求信号は制御部で競合する可能性がある。これに対し制御部は、要求信号夫々に予め記憶してある優先順位に基づき、同時的に入力される要求信号の内の一の要求信号を選択し、選択した要求信号に対応する読み書き等の処理を行なうと共に、前記一の要求信号に対応する出力信号を出力する。いずれか一の要求信号に対応する出力信号が出力されている間は、他の要求信号が入力されても、割り込まれることなしに制御部により前記一の要求信号に対応する読み書き等の処理が完了するまで実行される。他の処理は前記処理が完了するまで排他されるので記憶部へのアクセスは煩雑とならず夫々連続的に実行されるよう制御される。これにより、記憶部へのアクセスの効率化が図られ、カットスルーにより高速にデータの中継を行なうことができる。
11 第1通信部
12 第2通信部
13 中継判断部
14 中継テーブル
15 調停部
16 記憶部
21,22 通信線
Claims (5)
- 外部から入力される複数のデジタル信号を各別に取り込む複数の入力端子を有する入力部を備え、各入力端子が取り込む信号夫々に対応する所定の処理を行なうようにしてある信号処理装置において、
前記複数の入力端子夫々に対応させて優先順位を予め記憶しておく手段と、
前記複数の入力端子の内のいずれか複数の入力端子における信号レベルの上昇が同時的に検知された場合、該複数の入力端子について、記憶してある前記優先順位に基づき優劣を判定する手段と、
該手段が判定した優劣に基づいて、前記複数の入力端子の内の1つの入力端子が取り込む信号を選択する選択手段と、
該選択手段が選択した信号に対応する前記所定の処理を行なう処理手段と、
該処理手段が処理を行なっている間に、他の入力端子における信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、
前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、
前記処理手段が処理を行なっている間又は前記1つの入力端子における信号レベルの下降を検知するまで、前記1つの入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段と
を備え、
前記出力信号の信号レベルの下降を検知した場合、前記選択手段は、前記保持手段が保持している他の入力端子が取り込む信号の内の1つを、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記信号に対応する処理を行なうようにしてあること
を特徴とする信号処理装置。 - 前記所定の処理は、前記複数の入力端子及び装置自身の状況に対応して夫々予め定められており、
前記複数の入力端子夫々に対応する処理内容を示す状態信号を出力する状態出力端子と、
装置自身の状況を示す情報を取得する手段と、
該手段が取得した情報が示す状況、及び前記選択手段が選択した信号に対応して前記処理手段が処理を行なっている間、対応する状態出力端子から出力する状態信号の信号レベルを上昇させる手段と
を更に備え、
前記出力手段は、前記状態信号の信号レベルが下降し且つ選択されている入力端子における信号レベルが下降した場合に、対応する出力端子からの信号レベルを下降させるようにしてあること
を特徴とする請求項1に記載の信号処理装置。 - 前記処理手段の処理中に特定の入力端子における信号レベルが上昇した場合、他の入力端子における信号を無効にする手段を更に備え、
前記処理手段が処理を終了して前記出力手段が出力端子から出力する出力信号の信号レベルを下降させるまで、前記保持手段は前記特定の入力端子における信号レベルを保持するようにしてあること
を特徴とする請求項1又は2に記載の信号処理装置。 - 外部から入力される複数のデジタル信号を各別に取り込む複数の入力端子を有する入力部と、前記複数の入力端子夫々に対応する出力端子を有する出力部とを備える信号処理装置が、入力される信号夫々に対応する所定の処理を行なう信号処理方法であって、
前記信号処理装置は、
前記複数の入力端子夫々に対応させて優先順位を予め記憶しておき、
前記複数の入力端子の内のいずれか複数の入力端子における信号レベルの上昇が同時的に検知された場合、該複数の入力端子について、記憶してある前記優先順位に基づき優劣を判定し、
判定した優劣に基づいて前記複数の入力端子の内の1つの入力端子が取り込む信号を選択し、
選択した信号に対応する前記所定の処理を行ない、
処理中に他の入力端子における信号レベルの上昇を検知した場合、該信号レベルを保持し、
処理を行なっている間、又は前記1つの入力端子における信号レベルの下降を検知するまで、前記1つの入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させ、
出力信号の信号レベルの下降を検知した場合、信号レベルが保持されている他の入力端子が取り込む信号の内の1つを、記憶してある優先順位に基づいて次に選択し、
選択した前記信号に対応する所定の処理を行なう
ことを特徴とする信号処理方法。 - 第1の通信線に接続され、前記第1の通信線からデータの先頭にアドレス情報を付加したフレームを、該フレームの情報量よりも小さい所定量の単位で受信する受信部、受信部が受信したフレームが記憶される記憶部、前記受信部が受信したフレームの中継要否及び中継先を判断する判断部、及び、第2の通信線に接続され、前記記憶部に記憶されているフレームを前記所定量の単位で送信する送信部を備え、前記判断部が前記受信部が受信したフレームの先頭部分に基づき中継要否及び中継先を判断してデータを中継する中継装置であって、
複数の要求信号を各別に取り込む複数の入力端子を備える入力部を有し、該入力部が取
り込む要求信号夫々に対応して前記記憶部への読み書きを制御する制御部を更に備え、
前記判断部は、
前記受信部が受信したフレームの前記所定量の単位での前記記憶部への書き込み、及び、前記記憶部からの前記所定量の単位でのフレームの読み出しを含み、前記記憶部への読み書きの制御を要求する要求信号を随時、前記制御部へ入力する手段を備え、
前記制御部は、
前記複数の入力端子夫々に対する優先順位を予め記憶しておく手段と、
前記複数の入力端子が取り込む複数の要求信号の信号レベルの上昇が同時的に検知された場合、前記複数の要求信号に対する優先順位を前記入力端子について、記憶してある優先順位に基づき優劣を判定する手段と、
該手段が判定した優劣に基づいて前記複数の要求信号の内の1つの要求信号を選択する選択手段と、
該選択手段が選択した1つの要求信号に対応する前記記憶部での読み書きを含む処理を行なう処理手段と、
該処理手段が処理を行なっている間に、他の入力端子における要求信号の信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、
前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、
前記処理手段が処理を行なっている間又は前記1つの要求信号の信号レベルの下降を検知するまで、前記1つの要求信号を取り込む入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段と
を備え、
前記出力信号の信号レベルの下降を検知した場合、前記選択手段は、前記保持手段が保持している他の要求信号の内の1つの要求信号を、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記要求信号に対応する処理を行なうようにしてあること
を特徴とする中継装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177013A JP5144407B2 (ja) | 2008-07-07 | 2008-07-07 | 信号処理装置、信号処理方法及び中継装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177013A JP5144407B2 (ja) | 2008-07-07 | 2008-07-07 | 信号処理装置、信号処理方法及び中継装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016764A JP2010016764A (ja) | 2010-01-21 |
JP5144407B2 true JP5144407B2 (ja) | 2013-02-13 |
Family
ID=41702415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177013A Expired - Fee Related JP5144407B2 (ja) | 2008-07-07 | 2008-07-07 | 信号処理装置、信号処理方法及び中継装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144407B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6518032B2 (ja) * | 2013-09-17 | 2019-05-22 | アイキューブド研究所株式会社 | 信号処理装置、および信号処理方法 |
JP6481807B2 (ja) * | 2014-03-07 | 2019-03-13 | 日本電気株式会社 | 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4250283B2 (ja) * | 1999-12-09 | 2009-04-08 | 川崎マイクロエレクトロニクス株式会社 | 割込処理回路 |
JP4122725B2 (ja) * | 2001-04-19 | 2008-07-23 | 株式会社ジェイテクト | リアルタイム制御システム |
-
2008
- 2008-07-07 JP JP2008177013A patent/JP5144407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010016764A (ja) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103631534B (zh) | 数据存储系统以及其管理方法 | |
CN108984442A (zh) | 一种基于二值化算法的加速控制系统、芯片及机器人 | |
CN101770444A (zh) | 从设备以及主设备与该从设备之间的通信方法 | |
JP7394185B2 (ja) | 通信システム | |
US8521932B2 (en) | Arbitrator and arbitrating method applied to system management bus system | |
JP5144407B2 (ja) | 信号処理装置、信号処理方法及び中継装置 | |
US7934043B2 (en) | Data processing apparatus for controlling access to a memory based upon detection of completion of a DMA bus cycle | |
JP5217786B2 (ja) | リクエスト調停装置及びリクエスト調停方法 | |
JP5732806B2 (ja) | データ転送装置及びデータ転送方法 | |
US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
CN116340217A (zh) | 数据处理方法及相关装置 | |
CN105022707B (zh) | 接口单元装置 | |
US6700887B1 (en) | Packet transfer apparatus which generates access reject command during a DMA transfer | |
JP4649257B2 (ja) | マルチcpuシステム | |
US8713205B2 (en) | Data transfer device and data transfer method | |
CN113900978A (zh) | 数据传输方法、装置和芯片 | |
KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
JP6171367B2 (ja) | スイッチ装置、画像処理装置、及び排他制御方法 | |
US20080304505A1 (en) | Packet transmission control apparatus and method | |
JP2007102509A (ja) | 調停装置 | |
CN117407343B (zh) | 集成电路总线透传模式下时钟延展的处理方法及装置 | |
CN111124987B (zh) | 一种基于pcie的数据传输控制系统和方法 | |
CN115237833A (zh) | 传输数据的方法及存储装置 | |
CN115277290A (zh) | 连接于现场总线的设备自动顺序编号电路与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |