JP5144407B2 - 信号処理装置、信号処理方法及び中継装置 - Google Patents

信号処理装置、信号処理方法及び中継装置 Download PDF

Info

Publication number
JP5144407B2
JP5144407B2 JP2008177013A JP2008177013A JP5144407B2 JP 5144407 B2 JP5144407 B2 JP 5144407B2 JP 2008177013 A JP2008177013 A JP 2008177013A JP 2008177013 A JP2008177013 A JP 2008177013A JP 5144407 B2 JP5144407 B2 JP 5144407B2
Authority
JP
Japan
Prior art keywords
signal
processing
unit
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008177013A
Other languages
English (en)
Other versions
JP2010016764A (ja
Inventor
剛雄 内野
芳一 礒山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2008177013A priority Critical patent/JP5144407B2/ja
Publication of JP2010016764A publication Critical patent/JP2010016764A/ja
Application granted granted Critical
Publication of JP5144407B2 publication Critical patent/JP5144407B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Description

本発明は、入力信号に対応する所定の処理を行なうようにしてある信号処理装置に関する。特に、入力信号に対応する処理の排他制御を実現し、ハードウェアにて高速で効率的な処理を行なうことができる信号処理装置、信号処理方法及び前記信号処理装置を用いてデータを高速に中継することができる中継装置に関する。
近年では、複数の通信装置を接続し、各通信装置に夫々機能を割り振って相互にデータを交換し、連携して多様な処理を行なわせるシステムが各分野で利用されている。例えば、車両に配される車載LAN(Local Area Network)の分野では、通信装置としてECU(電子制御装置;Electronic Control Unit)を用い、各ECUに夫々特化させた処理を行なわせて相互にデータを交換することにより、システムとして多様な機能を実現させている。
通信装置間でデータを交換し、連携して処理を行なう場合、各通信装置がデータの内容が新しいままに処理に用いるためには、通信装置での処理も高速に行なわれる必要がある。特に、異なる通信線間におけるデータの中継を行なう中継装置は、より高速にデータの転送処理を行なう必要がある。
従来のECUでは、マイクロコンピュータ(以下、マイコンという)がROM(Read Only Memory)に記憶されている制御プログラムを読み出してソフトウェア的に処理を実行する構成が一般的である(例えば、特許文献1、非特許文献1参照)。例えば、上述の中継装置の制御を行なうマイコンの処理の例を挙げて説明する。図9は、中継装置に接続される通信線の構成を示すブロック図である。中継装置3は、2つの異なる通信線31,32にバス型に接続されている。中継装置3のマイコンは、一方の通信線31からデータを受信したことを検知した場合、受信したデータを他方の通信線32へ送信するように制御する。
図10は、中継装置3のマイコンによる処理のタイムチャートである。図10は、図の左から右へ向けて時間の経過を示し、上から、一方の通信線31へのデータの送信が完了するまでに要する時間、中継装置3内のマイコンで受信したデータの読み出し処理が完了するまでに要する時間、中継装置3から通信線32へのデータの送信が完了するまでに要する時間を示す。なお、図10に示すように、データはフレームにて送信され、フレームの開始を示すSOF(Start Of Frame)(図示せず)、データを識別するID(Identification Data)、及びフレームの末尾を示すEOF(End Of Frame)(図示せず)が付加されて送信される。
図10では、中継装置3のマイコンは、通信線31に送信されたフレーム全体、即ちフレームの末尾(EOF)が検知したことによる割り込み発生を機に処理を行なう。この場合、中継装置3に含まれる通信線31側のネットワークコントローラが、EOFを検知してマイコンへ割り込みを発生させる。中継装置3のマイコンは、割り込みを検知してネットワークコントローラに保持されているフレーム全体を読み出す。マイコンはフレーム全体の読み出し完了後に適宜処理を行ない、通信線32側への書き込みを開始する。
このように、マイコンのソフトウェア的な処理によってデータの中継を行なう場合、マイコンはデータをフレーム単位で処理するので中継処理に比較的長い時間を要する。そこで、中継装置3は、フレームの受信を開始した場合にはEOFを検知しなくとも受信した分のデータを少しずつ読み出し、先頭部分に含まれるIDに基づいて中継処理を行なう、所謂カットスルーを実施することが望まれる。
図11は、中継装置3がカットスルーにより中継する場合の処理のタイムチャートである。図11では図10同様に、図の左から右へ向けて時間の経過を示し、上から、一方の通信線31へのデータの送信が完了するまでに要する時間、中継装置3が中継処理に要する時間、中継装置3から通信線32へのデータの送信が完了するまでに要する時間を示す。
図11に示すように、カットスルーを実施する場合には中継が完了するまでの時間を、図10に示したようにマイコンのソフトウェア処理により実現する場合よりも大きく短縮することが可能である。しかしながら、中継装置で転送処理を高速化するためにカットスルーを実施する場合、フレームを細分して読み出し・書き込み処理を行なうので、中継装置内で通信バッファとして利用されるメモリへの同時的な書き込み・読み出しが頻発し、メモリへのアクセス制御が複雑となる。
特開2006−151257号公報 M16C/6Nグループ(M16C/6N4)ハードウェアマニュアル 2005年10月24日 ルネサステクノロジ社
複雑な制御を実施させるためには、マイコンのソフトウェア的な処理により、多様な状況に合わせた処理を実現できる。車両に設置されるECUの分野でも、主としてマイコンの制御によって各種処理を実現してきた。車種によって異なる制御を行なわせることが容易であるなどの利点を有するからである。しかしながら、上述のようにマイコンのソフトウェア的な処理では、高速化を実現することが困難な場合がある。
本発明は斯かる事情に鑑みてなされたものであり、ハードウェア的に排他制御を実現して効率的に高速処理を行なうことができる信号処理装置、信号処理方法及び該信号処理装置を用いて処理の高速化を図ることができる中継装置を提供することを目的とする。
第1発明に係る信号処理装置は、外部から入力される複数のデジタル信号を各別に取り込む複数の入力端子を有する入力部を備え、各入力端子が取り込む信号夫々に対応する所定の処理を行なうようにしてある信号処理装置において、前記複数の入力端子夫々に対応させて優先順位を予め記憶しておく手段と、前記複数の入力端子の内のいずれか複数の入力端子における信号レベルの上昇が同時的に検知された場合、該複数の入力端子について、記憶してある前記優先順位に基づき優劣を判定する手段と、該手段が判定した優に基づいて前記複数の入力端子の内の1つの入力端子が取り込む信号を選択する選択手段と、該選択手段が選択した信号に対応する前記所定の処理を行なう処理手段と、該処理手段が処理を行なっている間に、他の入力端子における信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、前記処理手段が処理を行なっている間又は前記1つの入力端子における信号レベルの下降を検知するまで、前記1つの入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段とを備え、前記出力信号の信号レベルの下降検知した場合、前記選択手段は、前記保持手段が保持している他の入力端子が取り込む信号の内の1つを、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記信号に対応する処理を行なうようにしてあることを特徴とする。
第2発明に係る信号処理装置は、前記所定の処理は、前記複数の入力端子及び装置自身の状況に対応して夫々予め定められており、前記複数の入力端子夫々に対応する処理内容を示す状態信号を出力する状態出力端子と、装置自身の状況を示す情報を取得する手段と、該手段が取得した情報が示す状況、及び前記選択手段が選択した信号に対応して前記処理手段が処理を行なっている間、対応する状態出力端子から出力する状態信号の信号レベルを上昇させる手段とを更に備え、前記出力手段は、前記状態信号の信号レベルが下降し且つ選択されている入力端子における信号レベル下降場合に、対応する出力端子からの信号レベル下降させるようにしてあることを特徴とする。
第3発明に係る信号処理装置は、前記処理手段の処理中に特定の入力端子における信号レベル上昇した場合、他の入力端子における信号を無効にする手段を更に備え、前記処理手段が処理を終了して前記出力手段が出力端子から出力する出力信号の信号レベルを下降させるまで、前記保持手段は前記特定の入力端子における信号レベルを保持するようにしてあることを特徴とする。
第4発明に係る信号処理方法は、外部から入力される複数のデジタル信号を各別に取り込む複数の入力端子を有する入力部と、前記複数の入力端子夫々に対応する出力端子を有する出力部とを備える信号処理装置が、入力される信号夫々に対応する所定の処理を行なう信号処理方法であって前記信号処理装置は、前記複数の入力端子夫々に対応させて優先順位を予め記憶しておき、前記複数の入力端子の内のいずれか複数の入力端子における信号レベルの上昇が同時的に検知された場合、該複数の入力端子について、記憶してある前記優先順位に基づき優劣を判定し、判定した優に基づいて前記複数の入力端子の内の1つの入力端子が取り込む信号を選択し、選択した信号に対応する前記所定の処理を行ない、処理中に他の入力端子における信号レベルの上昇を検知した場合、該信号レベルを保持し、処理を行なっている間、又は前記1つの入力端子における信号レベルの下降を検知するまで、前記1つの入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させ、出力信号の信号レベルの下降を検知した場合、信号レベルが保持されている他の入力端子が取り込む信号の内の1つを、記憶してある優先順位に基づいて次に選択し、選択した前記信号に対応する所定の処理を行なうことを特徴とする。
第5発明に係る中継装置は、第1の通信線に接続され、前記第1の通信線からデータの
先頭にアドレス情報を付加したフレームを、該フレームの情報量よりも小さい所定量の単位で受信する受信部、受信部が受信したフレームが記憶される記憶部、前記受信部が受信したフレームの中継要否及び中継先を判断する判断部、及び、第2の通信線に接続され、前記記憶部に記憶されているフレームを前記所定量の単位で送信する送信部を備え、前記判断部が前記受信部が受信したフレームの先頭部分に基づき中継要否及び中継先を判断してデータを中継する中継装置であって、複数の要求信号を各別に取り込む複数の入力端子を備える入力部を有し、該入力部が取り込む要求信号夫々に対応して前記記憶部への読み書きを制御する制御部を更に備え、前記判断部は、前記受信部が受信したフレームの前記所定量の単位での前記記憶部への書き込み、及び、前記記憶部からの前記所定量の単位でのフレームの読み出しを含み、前記記憶部への読み書きの制御を要求する要求信号を随時、前記制御部へ入力する手段を備え、前記制御部は、前記複数の入力端子夫々に対する優先順位を予め記憶しておく手段と、前記複数の入力端子が取り込む複数の要求信号の信号レベルの上昇が同時的に検知され場合、前記複数の要求信号に対する優先順位を前記入力端子について、記憶してある優先順位に基づき優劣を判定する手段と、該手段が判定した優に基づいて前記複数の要求信号の内の1つの要求信号を選択する選択手段と、該選択手段が選択した1つの要求信号に対応する前記記憶部での読み書きを含む処理を行なう処理手段と、該処理手段が処理を行なっている間に、他の入力端子における要求信号の信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、前記処理手段が処理を行なっている間又は前記1つの要求信号の信号レベルの下降を検知するまで、前記1つの要求信号を取り込む入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段とを備え、前記出力信号の信号レベルの下降を検知した場合、前記選択手段は、前記保持手段が保持している他の要求信号の内の1つの要求信号を、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記要求信号に対応する処理を行なうようにしてあることを特徴とする。
第1発明及び第4発明では、信号処理装置は複数の入力信号を各別に入力することが可能に構成されている。そして、入力信号に対する優先順位が、各入力端子に対応付けて予め記憶されており、同時的に複数の入力信号が入力された場合に優先順位を判定して1つの入力信号が選択され、選択された入力信号に対応する所定の処理行なわれる。他の入力信号は、連続信号である場合はそのまま入力され続け、パルス信号である場合には入力が保持され、次の選択候補となる。所定の処理中に新たに入力される入力信号も同様に保持される。1つの入力信号に対応する所定の処理が行なわれている間、入力信号を取り込む入力端子に対応する出力端子から出力信号が出力される。1つの入力信号に対応する出力信号が出力されている間は、他の入力信号が入力されても、割り込まれることなしに前記1つの入力信号に対応する読み書き等の処理が完了するまで行なわれる。したがって、1つの入力信号に対応する処理が終了するまでは他の処理は排他される。
なお、1つの入力信号に対応する所定の処理は細分化されて効率的に実行されるように構成されることが好ましい。
第2発明では、所定の処理は入力信号に加えて装置自身の状況に応じて予め定められており、一の入力信号に対応する処理も、入力信号が入力された時点での装置自身の状況によって異なる。選択された入力信号と、取得された装置自身の状況とに対応する処理が行なわれ、処理内容を示す状態信号が出力される。状態信号が出力されることによって一の入力信号に対応しているが、状況によって異なる処理内容及びその処理の終了を内外で判別することが可能である。処理が終了した場合に状態信号が停止されて処理が終了したことが内外で判別できるので、迅速に他の処理へと処理を移して効率的に処理を実行することができ、信号処理装置全体としての処理を高速化させることが可能となる。
第3発明では、選択された一の入力信号に対応する処理が行なわれている間に特定の入力信号が入力された場合、該特定の入力信号以外の他の入力信号は無効となる。ただし、特定の入力信号が入力された場合も、行なわれている処理は割り込まれずに処理が継続されて完了する。この場合、特定の入力信号以外の他の入力信号は無効にされるので、前記一の入力信号に対応する処理が終了した場合、選択手段は次に特定の入力信号を選択する。したがって、前記特定の入力信号に対応する処理が優先されて次に行なわれる。これにより、特に優先的に行なわれるべき処理については特定の入力信号に対応付けておき、信号処理装置での処理の効率化及び高速化を図ることが可能である。
第5発明では、第1の通信線に接続されてデータの先頭にアドレス情報を付加したフレームを所定量の単位で受信する受信部、受信したフレームが記憶される記憶部、受信部が受信したフレームの中継要否及び中継先を判断する判断部、及び第2の通信線に接続されて記憶部に記憶されているフレームを所定量の単位で送信する送信部等、各機能を実現する構成部によって中継装置が構成される。更に第5発明では、記憶部への読み書きを制御する制御部が中継装置に含まれる。
第5発明では、判断部が前記受信部が所定量の単位で受信するフレームの先頭部分に含まれるアドレス情報に基づいて中継要否及び中継先を判断する。これにより、先頭部分に基づき判断された中継要否及び中継先へ、受信部でのフレーム受信完了を待つことなしにカットスルーによる中継が可能となる。
このように中継装置を構成する場合、フレームよりも小さい所定量の単位での記憶部への書き込み、記憶部からの書き込みが随時、受信部及び送信部から頻繁に要求される。記憶部への読み書きの要求信号は、判断部が受信部及び送信部から要求される都度に随時、制御部へ入力される。したがって要求信号は制御部で競合する可能性がある。これに対し制御部は、要求信号夫々に予め記憶してある優先順位に基づき、同時的に入力される要求信号の内の一の要求信号を選択し、選択した要求信号に対応する読み書き等の処理を行なうと共に、前記一の要求信号に対応する出力信号を出力する。いずれか一の要求信号に対応する出力信号が出力されている間は、他の要求信号が入力されても、割り込まれることなしに制御部により前記一の要求信号に対応する読み書き等の処理が完了するまで実行される。他の処理は前記処理が完了するまで排他されるので記憶部へのアクセスは煩雑とならず夫々連続的に実行されるよう制御される。これにより、記憶部へのアクセスの効率化が図られ、カットスルーにより高速にデータの中継を行なうことができる。
本発明による場合、いずれか一の入力信号に対応する出力信号が出力されている間は、他の入力信号が入力されても、割り込まれることなしに前記一の入力信号に対応する所定の処理が完了するまで実行される。これにより、一のハードウェア資源に対して同時的に入力される入力信号夫々に対応する処理が時分割で並列的に実行される場合よりも、メモリアクセス等のハードウェア資源に対する処理の煩雑化を回避することができ、処理を効率的に行なうことができる。処理を効率的に行なうことにより、信号処理全体を高速化することができる。
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
なお実施の形態では、本発明に係る信号処理装置を、車載LANにおける異なる通信線間のデータの送受信を中継する中継装置に適用した場合を例に挙げて以下に説明する。
図1は、本実施の形態における中継装置の構成を示すブロック図である。中継装置1は、異なる通信線21,22に夫々接続されている。中継装置1は、通信線21に接続されている通信装置と、通信線22に接続されている通信装置(いずれも図示せず)との間のデータの送受信を中継する。なお、通信線21,22を介したデータの送受信は、CAN(Control Area Network)プロトコルに準じて行なわれ、フレームにて送信される。フレームはSOF(Start Of Frame)を先頭にしてデータを識別するID(Identification Data)を先頭部分に含み、更に実際の測定値、制御値、及び計算値等の各種物理量であるデータを含み、末尾にEOF(End Of Frame)が付加されて送信される。
中継装置1は、以下に説明する各構成部の機能を実現するように設計されたASIC(Application Specific Integrated Circuit:特定用途集積回路)によって構成されている。各構成部間では、クロック信号に同期してデジタル信号が入出力される。中継装置1は、ASICに限らないが、以下に説明する各構成部の機能を夫々ハードウェアにより実現した集積回路にて構成されることが好ましい。
中継装置1は、通信線21に接続されている第1通信部11と、通信線22に接続されている第2通信部12と、第1及び第2通信部11,12によるフレームの転送の要否を転送先を判断する中継判断部13とを備える。第1通信部11は、通信線21に送信されたフレームを受信する受信部111と、中継判断部13により入力されるフレームを通信線21に送信する送信部112とを含んで構成される。第2通信部12は同様に、通信線22に送信されたフレームを受信する受信部121と、中継判断部13により入力されるフレームを通信線21に送信する送信部122とを含んで構成される。第1及び第2通信部11,12における受信部111,121及び送信部112,122は、CANプロトコルに準じてフレームを送受信するように構成されている。ただし、受信部111,121はフレームを所定サイズ(例えば1バイト)毎に取り出して中継判断部13へ出力する。同様に送信部112,122は所定サイズ毎に中継判断部13から入力されるフレームを通信線22へ送信するようにしてある。
第1及び第2通信部11,12はいずれも中継判断部13に接続されている。中継判断部13は、第1通信部11の受信部111又は第2通信部12の受信部121から出力される所定サイズのフレームを受け付ける。中継判断部13は中継テーブル14に接続されている。中継テーブル14は、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically EPROM)等の不揮発性メモリを用い、フレームに含まれるID毎に、送信元及び中継先を記憶しており、中継判断部13は中継テーブル14を参照して中継の要否及び中継先を判断することができる。
図2は、本実施の形態における中継装置1の中継テーブル14に記憶される内容の例を示す説明図である。図2に示すように、中継テーブル14には、フレームに付加されているIDと、フレームの送信元及び中継先とが記憶される。フレームに付加されているIDは、フレームに含まれるデータの内容を識別するための情報である。送信元は、フレームの送信元である通信装置が接続されている通信線21と通信線22とを区別する情報であり、中継先も同様にフレームの中継先である通信装置が接続されている通信線21と通信線22とを区別する情報である。本実施の形態では、図2に示すように「0」は第1通信部11が接続されている通信線21を、「1」は第2通信部12が接続されている通信線22を表わしている。図2の説明図に示す例では、例えばIDが「100」であるフレームは、通信線21に接続されている通信装置から送信され、中継装置1により通信線22に接続されている通信装置へ中継されるべきであることが表わされている。同様に、IDが「200」であるフレームは、通信線21に接続されている通信装置から、通信線22に接続されている通信装置へ中継されるべきであり、IDが「300」であるフレームは通信線22に接続されている通信装置から通信線21に接続されている通信装置へ中継されるべきであることが表わされている。
中継判断部13は、受信したフレームを所定サイズ毎に記憶部16に記憶させる。中継判断部13は、記憶部16に記憶されるフレームがEOFまで完成していなくとも、先頭部分を読み出してCANプロトコルに準じて解釈し、フレームに含まれているIDを取り出す。中継判断部13は、IDを取り出すことができた時点で中継テーブル14を参照し、取り出したIDに基づいて中継の要否及び中継先を判断し、中継処理、即ち送信処理を開始する。これにより、カットスルーによる中継を実現することができ、高速にフレームを中継することができる。
中継判断部13は受信したフレームの中継の要否及び中継先を判断するが、本実施の形態における中継装置1では、上述のようにフレームを所定サイズ毎に送受信するようにしてある。したがって、中継判断部13は受信部111又は受信部121から受け付けた所定サイズ毎のフレームを当該所定サイズ毎に一旦記憶部16に記憶する。そして中継判断部13は中継の要否及び中継先を判断し、フレームの中継を要と判断した場合、記憶部16に受信フレームが完成していなくとも中継先へフレームを送信すべく第1通信部11の送信部112又は第2通信部12の送信部122へフレームを所定サイズ毎に出力する。
図1に戻り説明を続ける。中継判断部13は、調停部15を介して記憶部16に接続されている。記憶部16は、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の高速に読み書きすることが可能なメモリを用い、調停部15は記憶部16への要求信号の入力を制御することにより記憶部16への読み書きを制御する。中継判断部13は、受信部111又は受信部121から受け付けたフレームが中継要と判断される場合、調停部15を介して所定サイズ毎に記憶部16に記憶させる。また、中継判断部13は、調停部15を介して記憶部16から所定サイズ毎にフレームを読み出し、送信部112又は送信部122へ出力する。
中継判断部13は、受信部111又は受信部121がフレームを所定サイズ分毎に受信し、中継判断部13へ当該所定サイズ分のフレームを出力する都度、受け付けた所定サイズ分のフレームを記憶部16へ書き込むための書き込み要求信号を調停部15へ入力する。また、中継判断部13がフレームを中継すると判断した場合、送信部112又は送信部122は送信が可能な状態になる都度、中継判断部13に所定サイズ毎のフレームの読み出しを要求する。中継判断部13は、送信部112又は送信部122から所定サイズ毎のフレームの読み出しの要求を受ける都度、記憶部16からフレームを読み出すための読み出し要求信号を調停部15へ入力する。
本実施の形態における中継装置1では、送信の際はフレームの先頭から順次、所定サイズずつ送受信するようにしてあるので、受信部111又は受信部121でのフレームの中継判断部13への出力タイミングと、送信部112又は送信部122から中継判断部13へ読み出し要求がされるタイミングは任意である。また、本実施の形態における中継装置1は、第1通信部11の受信部111での受信と、第2通信部12の受信部121での受信とを同時に処理することが可能である。したがって、中継判断部13から調停部15への書き込み要求信号又は読み出し要求信号の入力は夫々随時行なわれる。その他の各種要求信号も随時、中継判断部13から調停部15へ入力される。また、中継判断部13以外の記憶部16を用いる他の構成部からも各種要求信号が随時、調停部15へ入力される。
調停部15は、複数の要求信号を各別に入力する入力部を備え、中継判断部13からの各要求信号が入力されるべく、中継判断部13と接続されている。具体的には、入力部は複数のピンを有し、要求信号毎にいずれのピンに入力されるかが設計により定まる。調停部15は、中継判断部13から随時入力される要求信号を識別し、要求信号に対応する記憶部16における所定の処理を行なう。所定の処理は、要求信号の内容及び調停部15及び記憶部16における状態の組み合わせ条件に応じたシーケンス制御がなされるべく予め設定されている。
複数の要求信号が中継判断部13から同時的に入力される場合、調停部15はいずれの要求信号に対応する処理を行なうべきか調停により選択し、選択した一の要求信号に対応する所定の処理を行なう。調停部15は、各要求信号に予め付与されている優先順位に基づき調停を行なう。優先順位は調停部15に接続されている信号テーブル17に記憶されており、調停部15は信号テーブル17を参照することが可能である。信号テーブル17は、フラッシュメモリ、EPROM、EEPROM等の不揮発性メモリを用いる。信号テーブル17には、調停部15に入力される要求信号、即ち入力部が有する複数のピンに対応付けて優先順位が記憶されている。
図3は、本実施の形態における中継装置1の信号テーブル17に記憶される内容の例を示す説明図である。図3に示すように、信号テーブル17には、調停部15に入力される要求信号を識別する信号名毎に、要求信号のタイプと優先順位とが記憶されている。図3に示す例では、優先順位が高い順に並べられている。信号名は調停部15の入力部への要求信号夫々に対応するピンと対応しており、調停部15がピンと優先順位とを対応付けることができれば、実際に信号名が記憶されていなくともよい。図3に示す例では、信号名「in_X」、「in_A」、「in_B」、「in_C」、…の順に優先順位が「1」、「2」、「3」、「4」、…と対応付けて記憶されている。なお図3に示す例では、信号名「in_X」及び「in_B」の要求信号はパルス信号であり、信号名「in_A」及び「in_C」の要求信号は、対応する処理が完了したことを検知するまで入力され続ける連続信号である。
本実施の形態の中継装置1の調停部15に入力される要求信号の具体例を挙げる。例えば図3の信号名「in_X」の信号として、中継装置1をリセットさせるための信号であって、記憶部16に記憶されているフレームを含む各種情報をクリアさせることを要求する要求信号「起動信号」が挙げられる。この「起動信号」は、特定の要求信号として扱われて他のいずれの要求信号よりも優先的に対応する処理、即ち、記憶部16に記憶されているフレームのリセットを行ない再起動する処理を求める信号である。他に要求信号には、記憶部16に一のフレーム用に確保されている記憶領域をクリアすることを要求する要求信号「バッファクリア信号」が挙げられる。なお「バッファクリア信号」は、記憶部16に確保されている一のフレーム用の記憶領域に消去フラグを書き込み、他のフレームを記憶するために利用できるようにすることを要求する信号である。他に、本実施の形態の中継装置1の調停部15に入力される信号の具体例としては上述の「書き込み要求信号」、及び「読み出し要求信号」が挙げられる。なお「書き込み要求信号」、及び「読み出し要求信号」は連続信号であって、「書き込み要求信号」の優先順位の方が「読み出し要求信号」の優先順位よりも高いとする。
図1に戻り説明を続ける。複数の要求信号が調停部15へ同時的に入力され、調停部15が一の要求信号を選択した場合、調停部15からは選択した要求信号に対応する出力信号が出力されるようにしてある。また調停部15は、選択した要求信号に対応する処理が完了するまで他の要求信号を保持する。調停部15は、処理中に新たに他の要求信号が入力される場合も同様に保持する。信号の保持について詳細には、要求信号が対応する処理が完了するまで信号レベルが高い連続信号である場合にはそのままとする。一方、要求信号がパルス信号である場合、調停部15は要求信号に対応するホールド信号を生成して内部に出力させる。具体的には、パルス信号である要求信号を入力するピンに対応するホールド信号用の出力ピンが、調停部15内部に含まれている。これにより、選択した要求信号に対応する処理中であっても、他の要求信号(パルス信号)が調停部15に入力されたことを調停部15が認識可能である。調停部15は、選択した要求信号に対応する記憶部16における処理が完了した場合、保持されている要求信号から改めて優先順位に基づき一の要求信号を選択し、対応する処理を行なう。
上述したように、一の要求信号に対応する記憶部16における所定の処理は、記憶部16の状況又は調停部15における処理状況に応じて異なる。調停部15はいずれの処理が行なわれているかを示すステータス信号を内外に出力する。例えば、中継判断部13からフレームを受信したことによる「書き込み要求信号」が入力された場合でも、調停部15で受信したフレームのための記憶領域を記憶部16に確保できていない状況である場合は、記憶部16の空き領域を探索し、受信フレーム用の記憶領域を確保する処理を行なう。一方、同様に中継判断部13から「書き込み要求信号」が入力された場合でも、フレーム用の記憶領域が既に確保済みである場合は、確保されている記憶領域に順に、「書き込み要求信号」に伴い入力されるデータ信号を基にフレームを書き込む処理を行なう。調停部15は、受信フレーム用の記憶領域を確保する処理を行なう場合には、記憶領域確保処理中であることを示す状態信号を出力し、フレームの書き込み処理を行なう場合には、書き込み中であることを示すステータス信号を出力する。
図4は、本実施の形態における中継装置1を構成する調停部15による信号処理の一般的な例を示す信号のタイムチャートである。図4の右へ向けて時間の経過を示す。図4では上から、クロック信号、パルス信号である要求信号、パルス信号に対応して作成されるホールド信号、連続信号である要求信号、入力される要求信号に対応する出力信号、入力される要求信号に対応する処理内容を示すステータス信号を表わしている。
調停部15は、パルス信号である要求信号が入力された場合、要求信号に対応するホールド信号を作成して内部に出力する。具体的には、調停部15は、要求信号に対応するホールド信号の信号レベルを次のクロックの同期タイミングから高くする。
調停部15は、連続信号である要求信号が入力され、調停により当該要求信号を選択した場合、対応する出力信号を出力する。具体的には、調停部15は、入力される要求信号に対応する出力信号の信号レベルを次のクロックの同期タイミングから高くする。上述のようにホールド信号を作成して出力し、当該ホールド信号を選択した場合は、ホールド信号の信号レベルを高くしたタイミングの次のクロック同期タイミングから、対応する出力信号の信号レベルを高くする。そして、調停部15は、出力信号の信号レベルを高くしたタイミングの次のクロック同期タイミングから、要求信号に対応する処理内容を示すステータス信号を出力する。
調停部15は、処理を終了した場合、対応するステータス信号の出力を停止する。調停部15はステータス信号の出力が停止されたことを検知する。ステータス信号の出力が停止された場合、入力される要求信号が停止される。調停部15は、対応する要求信号が停止したことを検知した場合、次のクロックのクロック同期タイミングで出力信号を停止させる。ホールド信号に対応する処理が終了した場合、調停部15はホールド信号の信号レベルを下げて停止させるとともに、対応する出力信号を停止させる。
次に、具体例を用いて調停部15による信号処理を説明する。図5は、本実施の形態における中継装置1を構成する調停部15による信号処理の例を示す信号のタイムチャートである。図5は、右へ向けて時間の経過を示し、上から、クロック信号、図3の例に示した3つの要求信号「in_A」、「in_B」、「in_B」のホールド信号、及び「in_C」、要求信号夫々に対応する出力信号「out_A」、「out_B」、及び「out_C」、並びに、要求信号夫々に対応して出力されるステータス信号「Status_1」、「Status_2」、及び「Status_3」を表わしている。
図5の例では、クロック信号に同期したクロック同期タイミングt1 に要求信号「in_A」及び「in_C」が同時的に入力されている。調停部15は、同時的に入力されている要求信号夫々の優先順位を信号テーブル17を参照して判定する。この場合、図3に示したように要求信号「in_A」と「in_C」とでは要求信号「in_A」の方が優先順位が高い。したがって調停部15は、要求信号「in_A」を選択し、次のクロック同期タイミングt2 から信号「in_A」に対応する出力信号「out_A」を出力する。出力信号「out_A」が出力される間は他の要求信号に対応する処理は行なわれない。調停部15は、出力信号「out_A」が出力されたクロック同期タイミングt2 の次のタイミングt3 から信号「in_A」に対応する処理の内容を示すステータス信号「Status_1」を出力している。
なお、タイミングt2 では、パルス信号である要求信号「in_B」が調停部15に入力されている。調停部15は要求信号「in_B」に対応するホールド信号を作成し、次のクロック同期タイミングt3 から当該ホールド信号を出力する。
調停部15は、要求信号「in_A」に対応する処理をクロック同期タイミングt4 に終了し、ステータス信号「Status_1」の出力を停止する。ステータス信号「Status_1」の出力停止を検知して、例えば中継判断部13は入力していた要求信号「in_A」を停止させる。
調停部15は、出力中の出力信号「out_A」に対応するステータス信号「Status_1」の信号レベルが下がったことをタイミングt4 に検知し、且つ対応する要求信号「in_A」の入力がタイミングt5 に停止したことを検知したことにより、次のクロック同期タイミングt6 に出力信号「out_A」の出力を停止する。
調停部15は、クロック同期タイミングt6 にはいずれの出力信号も出力されていないことを検知し、その時点で入力が保持されている要求信号「in_C」及び「in_B」(ホールド信号)夫々の優先順位を判定する。この場合、図3に示したように要求信号「in_B」と「in_C」とでは要求信号「in_B」の方が優先順位が高い。したがって調停部15は、要求信号「in_B」を選択し、次のクロック同期タイミングt7 から要求信号「in_B」に対応する出力信号「out_B」を出力する。出力信号「out_B」が出力される間は他の要求信号「in_C」に対応する処理は行なわれない。調停部15は、出力信号「out_C」が出力されたクロック同期タイミングt7 の次のクロック同期タイミングt8 から信号「in_B」に対応する処理の内容を示すステータス信号「Status_2」を出力している。
次に調停部15は、要求信号「in_B」に対応する処理をタイミングt9 に終了し、ステータス信号「Status_2」の出力を停止する。調停部15は次のクロック同期タイミングt10 にステータス信号「Status_2」の出力停止を検知して、要求信号「in_B」のホールド信号を停止させると共に出力信号「out_B」の出力を停止させる。
調停部15は、タイミングt10 にいずれの出力信号も出力されていないことを検知し、その時点で入力が保持されている要求信号が要求信号「in_C」のみであることから、次のタイミングt11 から要求信号「in_C」に対応する出力信号「out_C」を出力する。そして調停部15は、次のクロック同期タイミングt12 から要求信号「in_C」に対応する処理の内容を示すステータス信号「Status_3」を出力している。
次に、他の具体例として、図3の説明図に示した特定の要求信号として扱われる要求信号「in_X」が他の要求信号に対応する処理の間に、調停部15に入力された場合について説明する。
図6は、本実施の形態における中継装置1を構成する調停部15による信号処理の他の例を示す信号のタイムチャートである。図6は、右へ向けて時間の経過を示し、上から、クロック信号、図3に示した3つの要求信号「in_A」、「in_B」、「in_B」のホールド信号、及び「in_C」、要求信号「in_C」に対応する出力信号「out_C」、要求信号「in_C」に対応して出力されるステータス信号「Status_3」、特定のホールド信号である要求信号「in_X」、「in_X」のホールド信号、「in_X」に対応する出力信号「out_X」、並びに、「in_X」に対応して行なわれる処理に対応すステータス信号「Status_9」を表わしている。
図6の例では、クロック信号に同期してタイミングt1 に要求信号「in_C」が調停部15に入力されており、次のクロック同期タイミングt2 から要求信号「in_C」に対応する出力信号「out_C」が出力されている。そして、次のクロック同期タイミングt3 から要求信号「in_C」に対応する処理の内容を示すステータス信号「Status_3」が出力されている。
次のクロック同期タイミングt4 には要求信号「in_A」及び「in_B」が同時的に入力されている。要求信号「in_B」はパルス信号なので、その後ホールド信号が作成され、保持されている。しかしながら、調停部15は既に要求信号「in_C」に対応する処理を実行中で、出力信号「out_C」及び「Status_3」が出力されている。したがって、要求信号「in_A」及び「in_B」に対応する処理は行われることなしに、いずれの信号も保持される。
クロック同期タイミングt5 には、優先順位が最も高く特定の要求信号である「in_X」が調停部15に入力される。要求信号「in_X」はパルス信号であるので、調停部15は次のクロック同期タイミングt6 に要求信号「in_X」のホールド信号を生成して保持する。しかしながら、既に要求信号「in_C」に対応する処理を実行中で、出力信号「out_C」及び「Status_3」が出力されているので「in_X」に対応する処理を行なうことはできない。調停部15は、「in_X」のホールド信号を保持したままとする。
このように調停部15は、最も優先されるべき特定の要求信号「in_X」が入力された場合でも、処理中の要求信号「in_C」に対応する処理に割り込みを発生させることなく保持する。しかしながら、調停部15は、特定の要求信号「in_X」が入力されたタイミングt6 の時点で既に保持されている要求信号「in_A」及び「in_B」のホールド信号、要求信号「in_C」を無効とし、いずれの信号レベルも下げる。要求信号「in_X」は例えば、本実施の形態の記憶部16におけるリセット信号であるので、要求信号「in_X」に対応するリセット処理が行なわれた後は、改めて入力されるまで他の要求信号「in_A」及び「in_B」に対応する処理は取り消されるべきである。これにより、次の選択候補は「in_X」となる。
そして、クロック同期タイミングt7 に調停部15が要求信号「in_C」に対応する処理を終了し、ステータス信号「Status_3」の出力を停止すると、調停部15は次のクロック同期タイミングt8 に、要求信号「in_C」が既に入力されていないことから出力信号「out_C」の出力を停止させる。これにより、クロック同期タイミングt8 にはいずれの出力信号も出力されていないことが調停部15により検知される。したがって、次のクロック同期タイミングt9 に、保持されている特定の要求信号「in_X」のホールド信号に対応する出力信号「out_X」が調停部15により出力される。クロック同期タイミングt10 には特定の要求信号「in_X」に対応する処理が実行されてステータス信号「Status_9」が出力される。
更に、クロック同期タイミングt11 に特定の要求信号「in_X」に対応する処理を終了し、ステータス信号「Status_9」の出力を停止する。調停部15は次のクロック同期タイミングt12 にステータス信号「Status_9」の出力停止を検知して、要求信号「in_X」のホールド信号を停止させると共に出力信号「out_X」の出力を停止させる。
このようにして、特定の要求信号が入力された場合は該特定の入力信号以外の他の入力信号を無効とすることにより、特定の要求信号が次に選択され、特定の要求信号に対応する処理が行なわれる。したがって、優先的に行なわれるべき処理をより早急に実行させることができる。ただし、特定の入力信号が入力された場合も、既に実行中の処理が割り込まれないように制御され、実行中の処理は継続されて完了する。これにより、要求信号に基づく記憶部16における記憶領域への処理は完結する。例えば、要求信号「in_C」に対応する処理を実行中にリセットのための要求信号「in_X」に対応する処理が割り込まれる場合、要求信号「in_C」に対応する処理中のフレームの行先、確保されている記憶領域の管理等が煩雑となり、記憶領域の管理に不具合が生じるなどの問題が発生する可能性も高くなる。しかしながら、記憶部16における記憶領域に対する処理は完結するまで実行され、中途で終了することはない。これにより、処理の切り替えの煩雑さを回避して記憶領域の管理に不具合が生じるなどの問題が発生する可能性をできる限り低減させることも可能である。
上述のように、本実施の形態では調停部15が、入力される要求信号の優先順位を、予め記憶してある信号テーブル17を参照して判定し、優先順位に基づいていずれかの要求信号を選択し、対応する出力信号を出力する。出力信号が出力されていることにより、他の要求信号に対応する処理は行なわれず、排他制御が実現する。一の要求信号に対応する処理中は、他の要求信号に対応する処理の割り込みは行なわれず、選択された一の要求信号に対応する処理のみが一貫して行なわれる。
処理が効率的となる例を、本実施の形態における中継装置1の処理の具体例を挙げて説明する。図7は、本実施の形態における中継装置1の中継処理に伴う要求信号に対応する記憶部16における処理の例を概念的に示す説明図、図8は、割り込みを発生させて要求信号に対応する処理を行なう場合の比較例を概念的に示す説明図である。図7及び図8はいずれも、右に向かって時間の経過を示し、上段に要求信号、下段に要求信号に対応する処理の内容を示している。
図8に示すように、要求信号が入力される都度、割り込みを発生させて各要求信号に対応する処理を行なうとする場合、各処理間の切り替え時のオーバーヘッドが大きくなる。例えば、各要求信号に係る処理の対象の記憶領域を割り込み発生の都度対応付けるとすると、要求信号夫々と記憶部16における対応する記憶領域とを、処理中に切り替えるなど処理が煩雑となり、非効率的となる。またこの場合、処理毎に異なる記憶領域からフレームを読み出す、又は書き込むなどするので、記憶領域の管理に不具合が生じるなどの問題が発生する可能性も高くなる。
これに対し、図7に示すように本実施の形態の中継装置1では、処理中に要求信号が入力された場合でも割り込みを発生させることなしに、各処理は一貫して完結するまで行われる。つまり、記憶部16における記憶領域に対する処理は中途で終了することはない。これにより、処理の切り替えの煩雑さを回避して記憶領域の管理に不具合が生じるなどの問題が発生する可能性をできる限り低減させることも可能である。夫々の処理と記憶部16における対応する記憶領域とを処理中に切り替えることがないので、効率的に処理が行なわれる。このように、記憶部16における処理を効率的に実行し、中継装置1全体での中継処理を高速化させることができる。
なおこのとき、各処理の単位を適宜細分化することが望ましい。即ち、調停部15により選択される一の要求信号と、他のデータ信号、アドレス信号並びに調停部15又は記憶部16における状況との間の条件に応じて、処理を詳細に細分化する。いずれの処理も他の条件に対する待機処理を含まず、確実に完結するような単純なシーケンス制御処理の単位とする。これにより、一の要求信号に対応する処理に長時間、記憶部16が占有される事態を回避することができ、記憶部16における処理全体として高速化を図ることができる。
本実施の形態では、調停部15が備える入力部が含む複数のピンにより、調停部15は入力される信号を区別する構成とした。しかしながら、本発明はこれに限らず、入力部が入力される要求信号の先頭部分のパターンによって各要求信号を区別する構成としてもよい。また、調停部15がステータス信号を出力することは必須ではなく、内部的に処理が終了したことを検知して出力信号を停止させるようにしてもよい。
また、本実施の形態では図1に示したように、調停部15と記憶部16とが物理的に異なる構成とした。しかしながら、調停部15は記憶部16に含まれて一体的に構成されているとしてもよい。
本実施の形態では、中継装置における信号処理を例に説明した。しかしながら、本発明が適用される例は中継装置に限らない。例えば、イーサネット(登録商標)を利用した他のLANに含まれるスイッチングハブ等のカットスルーを実施する中継装置にも、勿論適用することが可能である。
また、本実施の形態では、記憶部16への読み書きにおける要求信号の処理を例に説明した。しかしながら、本発明に係る信号処理装置及び方法は、同時的に要求信号を入力し、夫々の要求信号に応じて異なる処理を行なう各種ハードウェア資源に適用することができ、記憶部へのアクセス管理に限定されない。
なお、上述のように開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本実施の形態における中継装置の構成を示すブロック図である。 本実施の形態における中継装置の中継テーブルに記憶される内容の例を示す説明図である。 本実施の形態における中継装置の信号テーブルに記憶される内容の例を示す説明図である。 本実施の形態における中継装置を構成する調停部による信号処理の一般的な例を示す信号のタイムチャートである。 本実施の形態における中継装置を構成する調停部による信号処理の例を示す信号のタイムチャートである。 本実施の形態における中継装置を構成する調停部による信号処理の他の例を示す信号のタイムチャートである。 本実施の形態における中継装置の中継処理に伴う要求信号に対応する記憶部における処理の例を概念的に示す説明図である。 割り込みを発生させて要求信号に対応する処理を行なう場合の比較例を概念的に示す説明図である。 中継装置に接続される通信線の構成を示すブロック図である。 中継装置のマイコンによる処理のタイムチャートである。 中継装置がカットスルーにより中継する場合の処理のタイムチャートである。
符号の説明
1 中継装置
11 第1通信部
12 第2通信部
13 中継判断部
14 中継テーブル
15 調停部
16 記憶部
21,22 通信線

Claims (5)

  1. 外部から入力される複数のデジタル信号を各別に取り込む複数の入力端子を有する入力部を備え、各入力端子が取り込む信号夫々に対応する所定の処理を行なうようにしてある信号処理装置において、
    前記複数の入力端子夫々に対応させて優先順位を予め記憶しておく手段と、
    前記複数の入力端子の内のいずれか複数の入力端子における信号レベルの上昇が同時的に検知された場合、該複数の入力端子について、記憶してある前記優先順位に基づき優劣を判定する手段と、
    該手段が判定した優に基づいて前記複数の入力端子の内の1つの入力端子が取り込む信号を選択する選択手段と、
    該選択手段が選択した信号に対応する前記所定の処理を行なう処理手段と、
    該処理手段が処理を行なっている間に、他の入力端子における信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、
    前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、
    前記処理手段が処理を行なっている間又は前記1つの入力端子における信号レベルの下降を検知するまで、前記1つの入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段と
    を備え、
    記出力信号の信号レベルの下降検知した場合、前記選択手段は、前記保持手段が保持している他の入力端子が取り込む信号の内の1つを、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記信号に対応する処理を行なうようにしてあること
    を特徴とする信号処理装置。
  2. 前記所定の処理は、前記複数の入力端子及び装置自身の状況に対応して夫々予め定められており、
    前記複数の入力端子夫々に対応する処理内容を示す状態信号を出力する状態出力端子と、
    装置自身の状況を示す情報を取得する手段と、
    該手段が取得した情報が示す状況、及び前記選択手段が選択した信号に対応して前記処理手段が処理を行なっている間、対応する状態出力端子から出力する状態信号の信号レベルを上昇させる手段と
    を更に備え、
    前記出力手段は、前記状態信号の信号レベルが下降し且つ選択されている入力端子における信号レベル下降場合に、対応する出力端子からの信号レベル下降させるようにしてあること
    を特徴とする請求項1に記載の信号処理装置。
  3. 前記処理手段の処理中に特定の入力端子における信号レベル上昇した場合、他の入力端子における信号を無効にする手段を更に備え、
    前記処理手段が処理を終了して前記出力手段が出力端子から出力する出力信号の信号レベルを下降させるまで、前記保持手段は前記特定の入力端子における信号レベルを保持するようにしてあること
    を特徴とする請求項1又は2に記載の信号処理装置。
  4. 外部から入力される複数のデジタル信号を各別に取り込む複数の入力端子を有する入力部と、前記複数の入力端子夫々に対応する出力端子を有する出力部とを備える信号処理装置が、入力される信号夫々に対応する所定の処理を行なう信号処理方法であって
    前記信号処理装置は、
    前記複数の入力端子夫々に対応させて優先順位を予め記憶しておき、
    前記複数の入力端子の内のいずれか複数の入力端子における信号レベルの上昇が同時的に検知された場合、該複数の入力端子について、記憶してある前記優先順位に基づき優劣を判定し、
    判定した優に基づいて前記複数の入力端子の内の1つの入力端子が取り込む信号を選択し、
    選択した信号に対応する前記所定の処理を行ない、
    処理中に他の入力端子における信号レベルの上昇を検知した場合、該信号レベルを保持し、
    処理を行なっている間、又は前記1つの入力端子における信号レベルの下降を検知するまで、前記1つの入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させ
    出力信号の信号レベルの下降を検知した場合、信号レベルが保持されている他の入力端子が取り込む信号の内の1つを、記憶してある優先順位に基づいて次に選択し、
    選択した前記信号に対応する所定の処理を行なう
    ことを特徴とする信号処理方法。
  5. 第1の通信線に接続され、前記第1の通信線からデータの先頭にアドレス情報を付加したフレームを、該フレームの情報量よりも小さい所定量の単位で受信する受信部、受信部が受信したフレームが記憶される記憶部、前記受信部が受信したフレームの中継要否及び中継先を判断する判断部、及び、第2の通信線に接続され、前記記憶部に記憶されているフレームを前記所定量の単位で送信する送信部を備え、前記判断部が前記受信部が受信したフレームの先頭部分に基づき中継要否及び中継先を判断してデータを中継する中継装置であって、
    複数の要求信号を各別に取り込む複数の入力端子を備える入力部を有し、該入力部が取
    り込む要求信号夫々に対応して前記記憶部への読み書きを制御する制御部を更に備え、
    前記判断部は、
    前記受信部が受信したフレームの前記所定量の単位での前記記憶部への書き込み、及び、前記記憶部からの前記所定量の単位でのフレームの読み出しを含み、前記記憶部への読み書きの制御を要求する要求信号を随時、前記制御部へ入力する手段を備え、
    前記制御部は、
    前記複数の入力端子夫々に対する優先順位を予め記憶しておく手段と、
    前記複数の入力端子が取り込む複数の要求信号の信号レベルの上昇が同時的に検知され場合、前記複数の要求信号に対する優先順位を前記入力端子について、記憶してある優先順位に基づき優劣を判定する手段と、
    該手段が判定した優に基づいて前記複数の要求信号の内の1つの要求信号を選択する選択手段と、
    該選択手段が選択した1つの要求信号に対応する前記記憶部での読み書きを含む処理を行なう処理手段と、
    該処理手段が処理を行なっている間に、他の入力端子における要求信号の信号レベルの上昇を検知した場合、該信号レベルを保持する保持手段と、
    前記複数の入力端子夫々に対応する複数の出力端子を有する出力部と、
    前記処理手段が処理を行なっている間又は前記1つの要求信号の信号レベルの下降を検知するまで、前記1つの要求信号を取り込む入力端子に対応する出力端子から出力する出力信号の信号レベルを上昇させる出力手段と
    を備え、
    記出力信号の信号レベルの下降を検知した場合、前記選択手段は、前記保持手段が保持している他の要求信号の内の1つの要求信号を、記憶してある優先順位に基づき次に選択し、前記処理手段は選択された前記要求信号に対応する処理を行なうようにしてあること
    を特徴とする中継装置。
JP2008177013A 2008-07-07 2008-07-07 信号処理装置、信号処理方法及び中継装置 Expired - Fee Related JP5144407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008177013A JP5144407B2 (ja) 2008-07-07 2008-07-07 信号処理装置、信号処理方法及び中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008177013A JP5144407B2 (ja) 2008-07-07 2008-07-07 信号処理装置、信号処理方法及び中継装置

Publications (2)

Publication Number Publication Date
JP2010016764A JP2010016764A (ja) 2010-01-21
JP5144407B2 true JP5144407B2 (ja) 2013-02-13

Family

ID=41702415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177013A Expired - Fee Related JP5144407B2 (ja) 2008-07-07 2008-07-07 信号処理装置、信号処理方法及び中継装置

Country Status (1)

Country Link
JP (1) JP5144407B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6518032B2 (ja) * 2013-09-17 2019-05-22 アイキューブド研究所株式会社 信号処理装置、および信号処理方法
JP6481807B2 (ja) * 2014-03-07 2019-03-13 日本電気株式会社 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250283B2 (ja) * 1999-12-09 2009-04-08 川崎マイクロエレクトロニクス株式会社 割込処理回路
JP4122725B2 (ja) * 2001-04-19 2008-07-23 株式会社ジェイテクト リアルタイム制御システム

Also Published As

Publication number Publication date
JP2010016764A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
CN103631534B (zh) 数据存储系统以及其管理方法
CN108984442A (zh) 一种基于二值化算法的加速控制系统、芯片及机器人
CN101770444A (zh) 从设备以及主设备与该从设备之间的通信方法
JP7394185B2 (ja) 通信システム
US8521932B2 (en) Arbitrator and arbitrating method applied to system management bus system
JP5144407B2 (ja) 信号処理装置、信号処理方法及び中継装置
US7934043B2 (en) Data processing apparatus for controlling access to a memory based upon detection of completion of a DMA bus cycle
JP5217786B2 (ja) リクエスト調停装置及びリクエスト調停方法
JP5732806B2 (ja) データ転送装置及びデータ転送方法
US20070101032A1 (en) Bus arbitration circuit and bus arbitration method
US20080147906A1 (en) DMA Transferring System, DMA Controller, and DMA Transferring Method
CN116340217A (zh) 数据处理方法及相关装置
CN105022707B (zh) 接口单元装置
US6700887B1 (en) Packet transfer apparatus which generates access reject command during a DMA transfer
JP4649257B2 (ja) マルチcpuシステム
US8713205B2 (en) Data transfer device and data transfer method
CN113900978A (zh) 数据传输方法、装置和芯片
KR100615694B1 (ko) 복수개의 기능블럭을 제어하는 제어시스템
JP6171367B2 (ja) スイッチ装置、画像処理装置、及び排他制御方法
US20080304505A1 (en) Packet transmission control apparatus and method
JP2007102509A (ja) 調停装置
CN117407343B (zh) 集成电路总线透传模式下时钟延展的处理方法及装置
CN111124987B (zh) 一种基于pcie的数据传输控制系统和方法
CN115237833A (zh) 传输数据的方法及存储装置
CN115277290A (zh) 连接于现场总线的设备自动顺序编号电路与方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees