JP2010016764A - 信号処理装置、信号処理方法及び中継装置 - Google Patents
信号処理装置、信号処理方法及び中継装置 Download PDFInfo
- Publication number
- JP2010016764A JP2010016764A JP2008177013A JP2008177013A JP2010016764A JP 2010016764 A JP2010016764 A JP 2010016764A JP 2008177013 A JP2008177013 A JP 2008177013A JP 2008177013 A JP2008177013 A JP 2008177013A JP 2010016764 A JP2010016764 A JP 2010016764A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- processing
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
【解決手段】入力される信号夫々の優先順位を予め記憶しておき、複数の信号「in_A」及び「in_C」が入力された場合、優先順位の高い「in_A」を選択する。選択した信号以外の信号「in_C」は保持されたままとする。そして、選択した信号「in_A」に対応する処理中であって「in_A」が入力されている間は、信号「in_A」に対応する出力信号「out_A」を出力し、他の信号「in_B」及び「in_C」に対応する処理は行なわれないようにする。「out_A」の出力を停止した場合、次に優先順位が高い「in_B」が次に選択される。
【選択図】図5
Description
なお、一の入力信号に対応する所定の処理は細分化されて効率的に実行されるように構成されることが好ましい。
第5発明では、判断部が前記受信部が所定量の単位で受信するフレームの先頭部分に含まれるアドレス情報に基づいて中継要否及び中継先を判断する。これにより、先頭部分に基づき判断された中継要否及び中継先へ、受信部でのフレーム受信完了を待つことなしにカットスルーによる中継が可能となる。
このように中継装置を構成する場合、フレームよりも小さい所定量の単位での記憶部への書き込み、記憶部からの書き込みが随時、受信部及び送信部から頻繁に要求される。記憶部への読み書きの要求信号は、判断部が受信部及び送信部から要求される都度に随時、制御部へ入力される。したがって要求信号は制御部で競合する可能性がある。これに対し制御部は、要求信号夫々に予め記憶してある優先順位に基づき、同時的に入力される要求信号の内の一の要求信号を選択し、選択した要求信号に対応する読み書き等の処理を行なうと共に、前記一の要求信号に対応する出力信号を出力する。いずれか一の要求信号に対応する出力信号が出力されている間は、他の要求信号が入力されても、割り込まれることなしに制御部により前記一の要求信号に対応する読み書き等の処理が完了するまで実行される。他の処理は前記処理が完了するまで排他されるので記憶部へのアクセスは煩雑とならず夫々連続的に実行されるよう制御される。これにより、記憶部へのアクセスの効率化が図られ、カットスルーにより高速にデータの中継を行なうことができる。
11 第1通信部
12 第2通信部
13 中継判断部
14 中継テーブル
15 調停部
16 記憶部
21,22 通信線
Claims (5)
- 外部から複数の入力信号を各別に入力する入力部を備え、該入力部により入力される入力信号夫々に対応する所定の処理を行なうようにしてある信号処理装置において、
前記入力信号の優先順位を予め記憶しておく手段と、
複数の入力信号が同時的に入力されている場合、各入力信号の優先順位を判定する手段と、
該手段が判定した優先順位に基づいて前記複数の入力信号の内の一の入力信号を選択する選択手段と、
該選択手段が選択した一の入力信号に対応する前記所定の処理を行なう処理手段と、
該処理手段が処理中に入力される他の入力信号を保持する保持手段と、
前記処理手段が処理中又は前記一の入力信号が入力されている間、前記一の入力信号に対応する出力信号を出力する出力手段と
を備え、
前記出力手段が出力信号の出力を停止した場合、前記選択手段は、前記保持手段が保持している他の入力信号の内の一の入力信号を次に選択し、前記処理手段は選択された入力信号に対応する処理を行なうようにしてあること
を特徴とする信号処理装置。 - 前記所定の処理は、入力される入力信号及び装置自身の状況に対応して夫々予め定められており、
装置自身の状況を示す情報を取得する手段と、
該手段が取得した情報が示す状況、及び前記選択手段が選択した入力信号に対応して前記処理手段が処理を行なっている間、処理内容を示す状態信号を出力する手段と
を更に備え、
前記出力手段は、前記状態信号の出力が停止し且つ前記入力信号の入力が停止している場合に、出力信号を停止するようにしてあること
を特徴とする請求項1に記載の信号処理装置。 - 前記処理手段の処理中に特定の入力信号が入力された場合、他の入力信号を無効にする手段を更に備え、
前記処理手段が処理を終了して前記出力手段が出力信号の出力を停止するまで、前記保持手段は前記特定の入力信号を保持するようにしてあること
を特徴とする請求項1又は2に記載の信号処理装置。 - 外部から複数の入力信号を各別に入力し、前記入力信号夫々に対応する所定の処理を行なう信号処理方法において、
前記入力信号の優先順位を予め記憶しておき、
複数の入力信号が同時的に入力されている場合、各入力信号の優先順位を判定し、
判定した優先順位に基づいて前記複数の入力信号の内の一の入力信号を選択し、
選択した一の入力信号に対応する前記所定の処理を行ない、
処理中に入力される他の入力信号を保持し、
処理中又は前記一の入力信号が入力されている間、前記一の入力信号に対応する出力信号を外部へ出力し続け、
出力信号が停止された場合、入力されている入力信号の内の一の入力信号を優先順位に基づいて次に選択し、
選択した入力信号に対応する所定の処理を行なう
ことを特徴とする信号処理方法。 - 第1の通信線に接続され、前記第1の通信線からデータの先頭にアドレス情報を付加したフレームを、該フレームの情報量よりも小さい所定量の単位で受信する受信部、受信部が受信したフレームが記憶される記憶部、前記受信部が受信したフレームの中継要否及び中継先を判断する判断部、及び、第2の通信線に接続され、前記記憶部に記憶されているフレームを前記所定量の単位で送信する送信部を備え、前記判断部が前記受信部が受信したフレームの先頭部分に基づき中継要否及び中継先を判断してデータを中継する中継装置であって、
複数の要求信号を各別に入力する入力部を有し、該入力部により入力される要求信号夫々に対応して前記記憶部への読み書きを制御する制御部を更に備え、
前記判断部は、
前記受信部が受信したフレームの前記所定量の単位での前記記憶部への書き込み、及び、前記記憶部からの前記所定量の単位でのフレームの読み出しを含み、前記記憶部への読み書きの制御を要求する要求信号を随時、前記制御部へ入力する手段を備え、
前記制御部は、
前記要求信号の優先順位を予め記憶しておく手段と、
複数の要求信号が同時的に入力されている場合、各要求信号の優先順位を判定する手段と、
該手段が判定した優先順位に基づいて前記複数の要求信号の内の一の要求信号を選択する選択手段と、
該選択手段が選択した一の要求信号に対応する前記記憶部での読み書きを含む処理を行なう処理手段と、
該処理手段が処理中に入力される他の要求信号を保持する保持手段と、
前記処理手段が処理中又は前記一の要求信号が入力されている間、前記一の要求信号に対応する出力信号を出力する出力手段と
を備え、
前記出力手段が出力信号の出力を停止した場合、前記選択手段は、前記保持手段が保持している他の要求信号の内の一の要求信号を次に選択し、前記処理手段は選択された要求信号に対応する処理を行なうようにしてあること
を特徴とする中継装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177013A JP5144407B2 (ja) | 2008-07-07 | 2008-07-07 | 信号処理装置、信号処理方法及び中継装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177013A JP5144407B2 (ja) | 2008-07-07 | 2008-07-07 | 信号処理装置、信号処理方法及び中継装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016764A true JP2010016764A (ja) | 2010-01-21 |
JP5144407B2 JP5144407B2 (ja) | 2013-02-13 |
Family
ID=41702415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177013A Expired - Fee Related JP5144407B2 (ja) | 2008-07-07 | 2008-07-07 | 信号処理装置、信号処理方法及び中継装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144407B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015060245A (ja) * | 2013-09-17 | 2015-03-30 | アイキューブド研究所株式会社 | 信号処理装置、および信号処理方法 |
JP2015171014A (ja) * | 2014-03-07 | 2015-09-28 | 日本電気株式会社 | 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166951A (ja) * | 1999-12-09 | 2001-06-22 | Kawasaki Steel Corp | 割込処理回路 |
JP2002318780A (ja) * | 2001-04-19 | 2002-10-31 | Toyoda Mach Works Ltd | リアルタイム制御システム |
-
2008
- 2008-07-07 JP JP2008177013A patent/JP5144407B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166951A (ja) * | 1999-12-09 | 2001-06-22 | Kawasaki Steel Corp | 割込処理回路 |
JP2002318780A (ja) * | 2001-04-19 | 2002-10-31 | Toyoda Mach Works Ltd | リアルタイム制御システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015060245A (ja) * | 2013-09-17 | 2015-03-30 | アイキューブド研究所株式会社 | 信号処理装置、および信号処理方法 |
JP2015171014A (ja) * | 2014-03-07 | 2015-09-28 | 日本電気株式会社 | 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5144407B2 (ja) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100644596B1 (ko) | 버스 시스템 및 그 버스 중재방법 | |
JP4184614B2 (ja) | バスシステム及びその実行順序の調整方法 | |
JP7394185B2 (ja) | 通信システム | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
US7934043B2 (en) | Data processing apparatus for controlling access to a memory based upon detection of completion of a DMA bus cycle | |
US8356129B2 (en) | Request arbitration apparatus and request arbitration method | |
JP5732806B2 (ja) | データ転送装置及びデータ転送方法 | |
JP5144407B2 (ja) | 信号処理装置、信号処理方法及び中継装置 | |
US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
CN105022707B (zh) | 接口单元装置 | |
JP4649257B2 (ja) | マルチcpuシステム | |
US8713205B2 (en) | Data transfer device and data transfer method | |
US8090915B2 (en) | Packet transmission control apparatus and method | |
JP6171367B2 (ja) | スイッチ装置、画像処理装置、及び排他制御方法 | |
US20090019197A1 (en) | Interface controller, method for controlling the interface controller, and a computer system | |
JP2007102509A (ja) | 調停装置 | |
CN111124987B (zh) | 一种基于pcie的数据传输控制系统和方法 | |
JP4799351B2 (ja) | 車内通信方法、車内通信システム及び中継装置 | |
JP5127470B2 (ja) | バス装置 | |
JP4833911B2 (ja) | プロセッサユニットおよび情報処理方法 | |
JPH0844661A (ja) | 情報処理装置 | |
JP2007156935A (ja) | データ入出力システム、スレーブ機器及びその信号処理方法 | |
CN115277290A (zh) | 连接于现场总线的设备自动顺序编号电路与方法 | |
CN116340217A (zh) | 数据处理方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |