JP6481807B2 - 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器 - Google Patents

時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器 Download PDF

Info

Publication number
JP6481807B2
JP6481807B2 JP2014045138A JP2014045138A JP6481807B2 JP 6481807 B2 JP6481807 B2 JP 6481807B2 JP 2014045138 A JP2014045138 A JP 2014045138A JP 2014045138 A JP2014045138 A JP 2014045138A JP 6481807 B2 JP6481807 B2 JP 6481807B2
Authority
JP
Japan
Prior art keywords
time
unit
standard interface
delay
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014045138A
Other languages
English (en)
Other versions
JP2015171014A (ja
Inventor
泰広 曽田
泰広 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014045138A priority Critical patent/JP6481807B2/ja
Publication of JP2015171014A publication Critical patent/JP2015171014A/ja
Application granted granted Critical
Publication of JP6481807B2 publication Critical patent/JP6481807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Description

本発明は、CPU(central processing unit)と複数のユーザ機器とが複数の中継機器(ルータ)を介して接続されたネットワークシステムの時刻同期方法に関する。
ネットワークシステムとして、標準的なインタフェースを活用してネットワークを形成し、該ネットワークにユーザ機器を接続するネットワークシステムがある。そのようなネットワークステムにおいては、各ユーザ機器に対する制御情報の転送やデータの転送は、ネットワーク上において、CPUから該ユーザ機器に対するパケットを転送する事で可能である。
しかしながら、ネットワークシステム内の時刻をパケットでユーザ機器に転送し、時刻同期する場合、次の問題が存在する。すなわち、パケット転送における経路上の遅延(通過レイテンシや経路ビジー、エラー再送等)が影響し、システム内の時刻を精度良く同期できない。
本発明に関連する先行技術文献が種々知られている。
例えば、特開2010−206327号公報(特許文献1)は、親局装置(OLT)と1以上の子局装置(ONU)とが双方向通信を行う光多重伝送システムにおいて、親局装置と子局装置との間の送受信信号のみで自身の時刻情報を較正することができる「光多重伝送システム」を開示している。OLTは、レンジング処理により各ONUとの距離測定を行い、その距離測定の結果を基に個々のONUに対して、同期メッセージを送信して伝送遅延時間(遅延時間情報)を個別に通知する。このとき、OLTは、精密な時刻同期タイミング、及びその絶対時刻情報を同報送信する。各ONUでは、タイミング情報から時刻情報、及び遅延時刻情報を抽出し、時刻同期タイミングの到来を契機に、時刻情報から遅延時間情報の分だけ補正したものを、自身の新たな時刻として補正する。
また、特開2008−017423号公報(特許文献2)は、複数の通信路を介してデータ伝送を行う「無中断伝送方法」を開示している。特許文献2において、送信側装置と受信側装置とは、基準時刻発生装置の発生する基準時刻に同期している。或いは、送信側装置または受信側装置の時刻を基準とし、受信側装置または送信側装置がそれぞれ相手に同期する構成とされている。送信側装置は、第1の地点から流入するデータに対して、時刻情報を含むヘッダを付与したフレーム、およびその複製フレームをそれぞれ生成し、通信路に送信する。受信装置は、通信路より受信したフレームに対して、エラー検出、送信および受信時刻検出、送信および受信時刻記録、遅延差算出、遅延差調整、およびフレーム選択を行い、ヘッダ情報を外した後に、第2の地点に向けてデータを送出する。
さらに、特開2001−177570号公報(特許文献3)は、同期精度を向上させることができる「通信ネットワークシステム」を開示している。特許文献3に開示された通信ネットワークシステムは、周期的なタイミングの動作を行う少なくとも一つのスレーブ装置と、同期制御用のタイミングを保持するマスタ装置と、スレーブ装置とマスタ装置との間で情報を中継する中継装置と、を備える。通信ネットワークシステムは、同期制御用の同期制御情報をスレーブ装置とマスタ装置との間で往復させて、スレーブ装置のタイミングとマスタ装置のタイミングとを同期させる。
特許文献3において、マスタ装置は、自SP(サンプリング)時刻(自装置のSP時刻)と各スレーブ装置のSP時刻とを一致させるため、スレーブ装置から一つのスレーブ装置を順次指定し、指定したスレーブ装置との同期制御を行う。指定されたスレーブ装置は、同期制御用の同期制御情報を格納した同期制御パケットに送信の際の遅延時間の情報を格納し、多重化装置(中継装置)を介してマスタ装置に送信する。同期制御パケットを中継する多重化装置は、中継の際の遅延時間の情報を同期制御パケットに格納して中継する。マスタ装置は、同期制御パケットの受信時刻に基づく情報および返送の際の遅延時間の情報を同期制御パケットに格納して返送する。返送されてきた同期制御パケットを受信したスレーブ装置は、同期制御パケットに格納された情報および自装置が同期制御パケットを受信した時刻に基づく情報から、自装置とマスタ装置とのSP時刻のずれを算出して自SP時刻(自装置のSP時刻)を調整する。
特許文献3において、同期制御パケットは、各スレーブ装置からマスタ装置への経路(上りとする)で同期パケットが各装置から受ける遅延時間を格納する領域と、マスタ装置が計測時間を格納する領域と、マスタ装置から各スレーブ装置への経路(下りとする)で同期制御パケットが各装置から受ける遅延時間を格納する領域と、を有している。
特開2010−206327号公報([0037]、[0045]、[0047]) 特開2008−017423号公報([0027]、[0028]) 特開2001−177570号公報([0050]、[0051]、[0056])
上述した特許文献1〜3には、それぞれ、次に述べるような問題がある。
特許文献1では、親局装置(OLT)と各子局装置(ONU)との間の伝送遅延時間(遅延時間情報)を、レイジング処理による距離測定の結果に基づいて、予め算出する必要がある。
特許文献2では、送信側装置と受信側装置とが互いに時刻同期させていることを前提としている。具体的には、特許文献2では、送信側装置と受信側装置とは、基準時刻発生装置の発生する基準時刻に同期している。本発明では、このような基準時刻発生装置で同期させることを前提としていない。
また、特許文献2では、送信側装置または受信側装置の時刻を基準とし、受信側装置または送信側装置がそれぞれ相手に同期する構成とされてもよいと記載している。しかしながら、送信側装置と受信側装置との間の経路に、ルータ等の中継装置が存在する場合、それらの装置を互いに同期させることは困難である。何故なら、特許文献2では、そのような経路上の遅延時間を何ら考慮していないからである。
さらに、特許文献3では、マスタ装置が一つのスレーブ装置を指定して、同期制御用の同期制御情報をスレーブ装置とマスタ装置との間で往復させる必要がある。そのため、特許文献3の構成では、同期制御は、マスタ装置と指定された一つのスレーブ装置との間でしか行われない。
そこで、本発明の目的は、予め伝送遅延時間(遅延時間情報)を算出することなく、CPUとすべてのユーザ装置との間の時刻同期を行うことができる、時刻同期方法を提供することにある。
本発明による時刻同期方法は、CPUと、該CPUに接続された複数の中継機器と、該複数の中継機器に接続された複数のユーザ機器と、を備えたネットワークシステムにおける時刻同期方法であって、前記CPUは、前記複数のユーザ機器の全てへブロードキャストする時刻同期パケットに、基準時刻がセットされる時刻フィールドと遅延フィールドとを設け、パケット経路上の前記複数の中継機器の各々は、当該中継機器での遅延時間を、前記時刻同期パケットの前記遅延フィールドに付加し、前記複数のユーザ機器の各々は、前記時刻同期パケットが到達した時点で、前記基準時刻に前記遅延時間を加算して、時刻補正をする。
本発明によれば、予め伝送遅延時間(遅延時間情報)を算出することなく、CPUとすべてのユーザ装置との間の時刻同期を行うことができる。
本発明の一実施形態に係るネットワークシステムに使用されるCPUの構成を示すブロック図である。 本発明の一実施形態に係るネットワークシステムに使用される中継機器(ルータ)の構成を示すブロック図である。 本発明の一実施形態に係るネットワークシステムに使用されるユーザ機器の構成を示すブロック図である。 本発明の第1の実施例に係るネットワークシステムの構成を示すブロック図である。 図4に示したCPU1100の内部構成を示すブロック図である。 図5に示した標準インタフェース送信部の内部構成を示すブロック図である。 図4に示したルータの内部構成を示すブロック図である。 図4のユーザ機器の内部構成を示すブロック図である。 図4に示したネットワークシステムの動作例を説明するための図である。 本発明の実施例における、基準時刻、および、パケット転送に要した累積遅延要素を示す図である。
[関連技術]
ネットワークシステムとして、標準的なインタフェースを活用してネットワークを形成し、該ネットワークにユーザ機器を接続するネットワークシステムがある。本発明は、そのようなネットワークシステムを対象としている。
そのようなネットワークステムにおいては、各ユーザ機器に対する制御情報の転送やデータの転送は、ネットワーク上において、CPU(central processing unit)から該ユーザ機器に対するパケットを転送する事で可能である。
しかしながら、例えば上記特許文献2のように、ネットワークシステム内の時刻をパケットでユーザ機器に転送し、時刻同期する場合、次に述べるような問題が存在する。すなわち、パケット転送における経路上の遅延(通過レイテンシや経路ビジー、エラー再送等)が影響し、システム内の時刻を精度良く同期できない。
尚、従来技術として、例えば上記特許文献3に開示されているように、ネットワークにおける遅延情報をパケット上に保持する方式が存在する。しかしながら、そのような方式では、LSI(large-scale integrated circuit)内におけるクロック乗り換え誤差については考慮されていない。そのため、大規模ネットワークにおいては、累積の誤差が大きくなり、高精度での時刻同期が出来ていない。
標準インタフェース以外に、専用線として、例えば上記特許文献2のように、時刻同期信号を各ユーザ機器に直接接続し、CPUから同期信号を送出する方式も考えられる。しなしながら、そのような方式では、各ユーザ機器におけるインタフェースが増加する事と、CPUからの同期信号を多くの機器に直接配信する必要がある。そのため、大規模なネットワークを構成したシステムの場合、現実的ではなく、またコスト高となる。
[発明の概要]
そこで、本発明においては、標準インタフェースのみを活用したネットワークシステムに適用範囲を限定している。
本発明は、標準的なインタフェースを採用し、複数のハブ/ルータ等のネットワーク機器(中継機器)を介して、CPUおよび複数のユーザ機器を接続し、該機器(中継機器、ユーザ機器)間をパケット転送によって、制御またはデータ転送を行うネットワークシステムに係る。CPUから各ユーザ機器にブロードキャストする時刻同期パケットに、時刻フィールドと遅延情報フィールドとを設ける。パケット経路上の中継機器において、該中継機器内で生じた遅延時間を遅延フィールドに追加する。これにより、時刻配信における経路上の遅延時間をユーザ機器が認識する事が可能となる。
また、本発明では、複数の時刻同期パケットを転送する。該パケットを受信したユーザ機器内において、時刻が最も早まる時刻に補正することにより、経路上または、ユーザ機器内のクロック境界部分での遅延誤差を低減する。これにより、ネットワークシステム内における全てのユーザ機器の時刻を、CPUの時刻に対して高精度で同期できる。
[実施形態]
以下、図1乃至図3を参照して、本発明の一実施形態に係るネットワークシステムについて説明する。
本実施形態に係るネットワークシステムは、CPU100と、CPU100に接続された複数の中継機器200と、複数の中継機器200に接続された複数のユーザ機器300と、を備える。これらCPU100、複数の中継機器200、および複数のユーザ機器300の間は、標準インタフェースで接続されている。
CPU100は、親局装置又はマスタ装置とも呼ばれる。中継機器200は、ルータとも呼ばれる。ユーザ機器300は、子局装置又はスレーブ装置とも呼ばれる。
図1はCPU100の構成を示すブロック図である。
CPU100は、生成手段140と送信手段160とを含む。生成手段140は、基準時刻がセットされる時刻フィールドと遅延フィールドとを含む時刻同期パケットを生成する。送信手段160は、時刻同期パケットを複数のユーザ機器300の全てへブロードキャストする。
図2は中継機器(ルータ)200の構成を示すブロック図である。
中継機器(ルータ)200は、受信手段210と、付加手段230と、送信手段240とを含む。受信手段210は、CPU100又は上位の中継機器から時刻同期パケットを受信する。付加手段230は、当該中継機器200での遅延時間を、時刻同期パケットの遅延フィールドに付加する。送信手段24は、遅延時間が遅延フィールドに付加された時刻同期パケットを、複数のユーザ機器300へ送信する。
図3はユーザ機器300の構成を示すブロック図である。
ユーザ機器300は、受信手段310と、補正手段320とを含む。受信手段310は、複数の中継機器200のいずれかから送信された時刻同期パケットを受信する。補正手段320は、時刻同期パケットが到達した時点で、基準時刻に遅延時間を加算して、時刻補正をする。
受信手段310が、CPU100から複数の時刻同期パケットを受信するとする。この場合、補正手段320は、加算手段330と、複数の保持手段340と、選択手段350とを含む。
加算手段330は、複数の時刻同期パケットに対して、それぞれ、基準時刻に遅延時間を加算して、複数の配信時刻を得る。複数の保持手段340は、複数の配信時刻を保持する。選択手段350は、複数の保持手段340に保持されている複数の配信時刻を比較して、時刻差分が最も小さい配信時刻を選択する。
このように本実施の形態に係るネットワークシステムでは、CPU100が、複数のユーザ機器300の全てへブロードキャストする時刻同期パケットに、基準時刻がセットされる時刻フィールドと遅延フィールドとを設けている。パケット経路上の複数の中継機器200の各々は、当該中継機器200での遅延時間を、時刻同期パケットの前記遅延フィールドに付加している。そして、複数のユーザ機器300の各々は、時刻同期パケットが到達した時点で、基準時刻に遅延時間を加算して、時刻補正をする。
これにより、時刻配信における経路上の遅延時間をユーザ機器300が認識することが可能となる。
また、本実施の形態に係るネットワークシステムでは、CPU100が、複数の時刻同期パケットを複数のユーザ300へ向けて転送し、該パケットを受信したユーザ機器300内において、時刻が最も遅れる時刻に補正している。換言すれば、複数のユーザ機器300の各々は、複数の時刻同期パケットから遅延精度の高い時刻同期パケットを選択して、時刻補正に反映する。
これにより、経路上またはユーザ機器300内のクロック境界部分での遅延誤差を低減し、ネットワークシステム内に全てのユーザ機器300の時刻をCPU100の時刻に対して高精度で同期させることができる。
尚、図示しないが、通過レイテンシが存在する場合、CPU100は、その通過レイテンシを遅延フィールドにセットする手段を更に有する。
また、後述するように、中継装置(ルータ)200は、標準インタフェース受信部と、標準インタフェース送信部とを含んでよい。この場合、遅延時間は、標準インタフェース受信部から標準インタフェース送信部までの中継遅延時間を含む。
さらに、後述するように、中継機器(ルータ)200は、リクエスト生成部と、リクエスト調停部とを更に含んでよい。この場合、遅延時間は、上記中継遅延時間と、リクエスト生成部での最短レイテンシおよび調停待ち時間と、リクエスト調停部内の通過レイテンシと、を含む。
図4は、本発明の第1の実施例に係るネットワークシステムの構成を示すブロック図である。
図4を参照すると、ネットワークシステムは複数のLSI(large-scale integrated circuit)から成る。
図示のネットワークシステムは、CPU(central processing unit)1100と、第1乃至第4のユーザ機器1300、1310、1320、および1330と、第1乃至第3のルータ(中継機器)1200、1210、および1220と、から成る。
CPU1100は、上記時刻同期パケットを生成し、ブロードキャストする。第1乃至第4のユーザ機器1300〜1330は、時刻同期パケットの行先である。第1乃至第3のルータ1200〜1220は、パケットの経路である。各LSI間は標準インタフェース(後述する)で接続されている。
第1乃至第3のルータ1200、1210、および1220は、ツリー状のネットワークを形成し、ネットワークの末端において、CPU1100および第1乃至第4のユーザ機器1300、1310、1320、および1330と接続されている。
CPU1100と第1のルータ1200は、第1の標準インタフェース1400で接続されている。第1のルータ1200と第2のルータ1210は、第2の標準インタフェース1410で接続されている。第1のルータ1200と第3のルータ1220は、第3の標準インタフェース1420で接続されている。第2のルータ1210と第1のユーザ機器1300は、第4の標準インタフェース1430で接続されている。第2のルータ1210と第2のユーザ機器1310は、第5の標準インタフェース1440で接続されている。第3のルータ1220と第3のユーザ機器1320は、第6の標準インタフェース1450で接続されている。第3のルータ1220と第4のユーザ機器1330は、第7の標準インタフェース1460で接続されている。
第1乃至第7の標準インタフェース1400〜1460の各々は、単方向の接続インタフェースを転送方向毎の2本で束ねた双方向のシリアルインタフェースである。伝送のクロックには、送信側LSIのクロックを使用するため、受信側では、受信したデータの受信側LSIクロックへの乗り換えを行う。
また、標準インタフェースは、転送データに伝送路上のエラーを検出する事が可能な冗長コードを送信側でデータに付加して転送することにより、受信側で伝送路上のエラーを検出する機能を有している。更に、標準インタフェースは、エラーしたデータを破棄した上で、送信側に対し、エラーしたデータの再送指示を行い、エラーしたデータを再度データ転送する再送機能を有する。この再送機能により、転送遅延は生じるが、高い確度でデータを転送する事を可能としている。
標準インタフェースは各LSIに共通IP(internet protocol)として実装される。IP内には標準インタフェース受信部および標準インタフェース送信部を有する。すべてのLSIで使用される共通IPであるため、論理段数(ステージ数)は同じであるが、各LSIで使用するクロック周波数によって、IPの通過時間は異なる場合がある。
第1乃至第3のルータ1200、1210、および1220の各々は、時刻同期パケットのパケットヘッダを解析し、パケットヘッダの行先情報に示されるユーザ機器の識別番号から、パケットを出力するポートを一意に決定するルーティング機能を有する。ルーティング機能は、ユーザ機器の識別番号に対応する出力ポートを設定する、ルーティングテーブルの設定に依存する。第1乃至第3のルータ1200、1210、および1220のルーティングテーブルは、ルータから各ユーザ機器への相対位置が異なるため、ルータの構成位置により異なる設定となる。
第1乃至第4のユーザ機器1300〜1330の各々は、標準インタフェースでルータに接続され、CPU1100から転送される時刻同期パケットを受信し、このパケットの時刻情報、遅延情報を元に、ユーザ機器内の時刻レジスタを補正する機能を有している。
図5は、図4に示したCPU1100の内部構成を示すブロック図である。図5では、CPU1100をCPU2000として示している。
CPU2000は、GPS(global positioning system)衛星から基準時刻を受信するGPS受信機2100と接続され、正確な時間を把握する機能を有する。また、CPU2000は、時刻同期パケットを生成し、全てのユーザ機器へブロードキャスト送信する機能を有する。
CPU2000は、GPSレシーバ部2010、基準時刻レジスタ2030、時刻レジスタ制御部2020、時刻同期パケット生成部2040、パケット送出部2050、標準インタフェース送信部2050、および標準インタフェース受信部2070を有する。尚、その他の部分は、本発明の説明に不要なので、割愛している。
GPSレシーバ部2010は、GSP受信機2100によりGPS衛星から受信した時刻情報を、時刻レジスタ制御部2020へ送出する機能を有する。
時刻レジスタ制御部2020は、GPSレシーバ部2010から受信した時刻情報を、基準時刻レジスタ2030にセットし、その後、CPUクロックに同期して、基準時刻レジスタ2030を更新する機能を有する。CPUクロックに同期した基準時刻レジスタ2030の精度は、CPUクロックの精度に依存することになるが、定期的にGPS衛星からの時刻情報を反映することにより、誤差を小さくすることが可能である。
時刻同期パケット生成部2040は、定期的に全てのユーザ機器に対する時刻同期パケットを生成し、パケット送出部2050へ出力する機能を有する。標準インタフェース送信部2060へ出力可能なタイミングにおいて、時刻同期パケット生成部2040は、ユーザ機器行きの時刻同期パケットを生成し、パケット送出部2050へ出力する機能を有する。また、時刻同期パケット生成部2040は、時刻同期パケットを生成するタイミングにおいて、基準時刻レジスタ2030の値を時刻同期パケットの時刻フィールドにセットする(図5の2041)。また同時に、時刻同期パケット生成部2040は、パケット送出部2050内の通過レイテンシが存在する場合、時刻同期パケットの遅延フィールドに通過レイテンシ時間をセットする(図5の2042)。
このように、時刻同期パケット生成部2040は、基準時刻がセットされる時刻フィールドと、遅延フィールドとを含む時刻同期パケットを生成する生成手段140(図1)として働く。
パケット送出部2050は、時刻同期パケット生成部2040から時刻同期パケットを受信し、標準インタフェース送信部2060へ出力する機能を有する。パケット送出部2050は、他の種類のパケットとの調停を行う機能を有する。調停が存在しない時刻同期パケットの通過の場合は、出力できるタイミングで送出されるので、ビジーで待たされることは無い。したがって、その時刻同期パケットは、通過レイテンシのみの遅延時間で標準インタフェース送信部2060へ出力される。
標準インタフェース送信部2060は、時刻同期パケットに冗長コードを付加し、シリアル変換および該データを送出する機能を有する。
このように、標準インタフェース送信部2060は、時刻同期パケットを複数のユーザ機器1300〜1330の全てへブロードキャストする送信手段160(図1)として働く。
図6は、標準インタフェース送信部2060の内部構成を示すブロック図である。図6では、図5の標準インタフェース送信部2060を、標準インタフェース送信部3200として図示している。また、図6では、図5のパケット送出部2050および標準インタフェース受信部2070を、それぞれ、パケット送出部3100および標準インタフェース受信部3300として図示している。
標準インタフェース送信部3200は、冗長コード付加部3210、再送用FIFO(first-in first-out)部3220、再送タイマ3230、時刻同期パケット再送遅延加算・更新部3240、およびシリアライズ部3250を有する。
標準インタフェース送信部3200は、出力パケットの送出と同時に、同じパケットを再送FIFO部3220にセットする機能を有する。
標準インタフェース送信部3200の再送タイマ3230は、時刻同期パケットを送出した際に、該パケットを再送FIFO部3220にセットすると同時に、時間計測を0から開始する。
標準インタフェース送信部3200は、標準インタフェース受信部3300から、再送要求を受けた場合、新たなデータ送信を止めて、再送FIFO部3220からの再送を行う機能を有する。
標準インタフェース送信部3200の時刻同期パケット再送遅延加算・更新部3240は、時刻同期パケットを再送する場合、時刻同期パケットの遅延フィールドに、既存のフィールド値に再送タイマ3230の値を加算(付加)して、再送出する。尚、時刻同期パケットの再送出時には、再送タイマ3230は再び0から時間計測を開始する。
図7は、図4に示した第1乃至第3のルータ1200〜1220の各々の内部構成を示すブロック図である。図7では、図4の第1乃至第3のルータ1200〜1220の各々を、ルータ4000として代表して示している。
ルータ4000は内部に、標準インタフェース受信部4100、リクエスト生成部4200、リクエスト調停部4300、および標準インタフェース送信部4400を有する。
標準インタフェース受信部4100は、実際はルータの標準インタフェースのポート数だけ存在するが、説明に不要であるため1ポートのみの構成で説明する。
標準インタフェース受信部4100は、標準インタフェースの受信側機能を有している。標準インタフェース受信部4100は、デ・シリアライズ部4110と、クロック乗り換え部4120と、遅延フィールド加算・更新部4130と、レイテンシレジスタ4140とを含む。
デ・シリアライズ部4110は、シリアルデータをパラレルデータ化する。クロック乗り換え部4120は、受信側ルータのクロックに乗り換え、リクエスト生成部4200へ出力する。
標準インタフェース受信部4100のデ・シリアライズ部4110とクロック乗り換え部4120との組み合わせは、時刻同期パケットを受信する受信手段210(図2)として働く。
また、標準インタフェース受信部4100において時刻同期パケットを受信した場合、遅延フィールド加算・更新部4130は、パケット送出元LSI標準インタフェース送信部4500から、ルータ4000の標準インタフェース受信部4400までの中継遅延時間を、時刻同期パケットの遅延フィールドの値に加算(付加)、更新する。
標準インタフェース受信部4100では、標準インタフェース送信部4500から標準インタフェース受信部4100までの中継遅延時間を理論値とし、ケーブルにおけるフライト時間をケーブル長から算出した値から導く。この値は、標準インタフェース受信部4100のレイテンシレジスタ4140に設定される。
再送に要した時間については、パケット送出元LSI標準インタフェース送信部4500で加算(付加)されるため、標準インタフェース受信部4100では最短レイテンシだけの遅延値を使用する。
標準インタフェースの受信クロックから、LSIのクロックに乗り換える際のレイテンシに関しては、理論値では決定できないため、レイテンシレジスタ4140に設定する値には含めない。尚、この対策については後で説明する。
リクエスト生成部4200は、標準インタフェースから受信したパケットのパケットヘッダを解析し、ルーティングテーブル4210を索引して決定した出力先ポートへの調停リクエストを、リクエスト調停部4300へ出力する機能を有する。また、リクエスト生成部4200は、時刻同期パケットを受信した場合、調停待ち時間を計測し、リクエスト生成部4200の最短通過レイテンシ分を加算した遅延時間を、時刻同期パケットの遅延フィールドの値に加算(付加)、更新する機能を有する。
リクエスト調停部4300は、ポート毎のリクエスト生成部4200からのパケット送出リクエストを受けて、調停を行い、決定したリクエスト生成部4200へ、送信許可を出力する機能を有する。また、リクエスト調停部4300は、送信を許可したリクエスト生成部4200から受信したパケットを、標準インタフェース送信部4400へ出力する機能を有する。リクエスト調停部4300は、時刻同期パケットを受信した場合、リクエスト調停部4300内の通過レイテンシを、時刻同期パケットの遅延フィールドの値に加算(付加)、更新する機能を有する。
このように、遅延フィールド加算・更新部4130とリクエスト生成部4200とリクエスト調停部4300との組み合わせは、当該ルータ(中継機器)400での遅延時間を、時刻同期パケットの遅延フィールドに付加する付加手段230(図2)として働く。
標準インタフェース送信部4400は、CPU2000の標準インタフェース送信部2060(図5)と同じIPを使用するため、同等の機能を有している。
標準インタフェース送信部4400は、遅延時間が遅延フィールドに付加された時刻同期パケットを、複数のユーザ機器へ送信する送信手段240(図2)として働く。
図8は、図4の第1乃至第4のユーザ機器1300〜1330の各々の内部構成を示すブロック図である。図8では、図4の第1乃至第4のユーザ機器1300〜1330の各々を、ユーザ装置5000として代表して示している。
ユーザ機器5000は、標準インタフェース受信部5100、標準インタフェース送信部5200、時刻同期パケット受信FIFO部5300、および時刻レジスタ5400を有する。
標準インタフェース受信部5100および標準インタフェース送信部5200は、ルータ4000(図7)の標準インタフェース送受信部と同じIPを使用するため、同等の機能を有している。ユーザ機器5000の標準インタフェース受信部5100は、時刻同期パケットを受信した場合、パケットを時刻同期パケット受信FIFO部5300へ出力する機能を有する。
このように、標準インタフェース受信部5100は、複数の中継機器(ルータ)のいずれかから送信された時刻同期パケットを受信する受信手段310(図3)として働く。
時刻同期パケット受信FIFO部5300は、加算部5310と、複数のFIFOエントリ部5320と、最小検索部5330と、セレクタ5340と、セット指示部5350とを有する。
加算部5310は、標準インタフェース受信部5100から受けた時刻同期パケットの時刻フィールドの値(基準時刻)と遅延フィールドの値(遅延時間)とを加算した配信時刻情報をFIFOエントリ部5320に一時保持する。
したがって、加算部5310は、複数の同期パケットに対して、それぞれ、基準時刻に遅延時間を加算して、複数の配信時刻を得る加算手段330(図3)として働く。
また、時刻同期パケット受信FIFO部5300は、複数のFIFOエントリ部5320に一時保持された配信時刻情報を、ユーザ機器5000のクロックに同期して、FIFOエントリ部5320に格納されてからの経過時刻を加算する機能を有する。
複数のFIFOエントリ部5320は、加算部5310で得られた複数の配信時刻を保持する複数の保持手段340(図3)として働く。
時刻同期パケット受信FIFO部5300の最小検索部5330は、すべてのFIFOエントリ部5320について、格納されている配信時刻情報の値を比較し、時刻差分が最も小さい時刻(最も古い時刻、もしくは、最も若い時刻)となるエントリを検索する。時刻同期パケット受信FIFO部5300は、検索されたエントリを、セレクタ5340で選択して、時刻レジスタ5400にセットする。
このように、最小検索部5330とセレクタ5340との組み合わせは、複数のFIFOエントリ部5320に保持されている複数の配信時刻を比較して、時刻差分が最も小さい配信時刻を選択する選択手段350(図3)として働く。
したがって、時刻同期パケット受信FIFO部5300は、基準時刻に遅延時間を加算して、当該ユーザ機器5000の時刻を補正する補正手段320(図3)として働く。
時刻レジスタ5400は、時刻同期パケット受信FIFO部5300から出力(選択)された配信時刻を保持する機能と、ユーザ機器5000のクロックに同期して時刻レジスタ5400の時刻を加算する機能を有する。
次に、図9を参照して、図4に示したネットワークシステムの動作例について説明する。図9では、図4に図示したCPU1100、第1および第2のルータ1200、1210、第1のユーザ機器1300、第1、第2、および第4の標準インタフェース1400、1410、および1430を、それぞれ、CPU6100、第1および第2のルータ6200、6210、第1のユーザ機器6300、第1、第2、および第4の標準インタフェース6400、6410、および6430として図示している。
CPU6100はGPS受信機から受信した基準時刻を、CPU6100内の基準時刻レジスタ(図4の2030)に定期的に格納する。
CPU6100は、(1/64)秒間隔で、全ユーザ機器に対し時刻同期パケットを送出することにより、全ユーザ機器の時刻をCPU6100の時刻と同期させる。以降では、或るタイミングにCPU6100で生成された、第1のユーザ機器6300行きの時刻同期パケットの動作例について説明する。
或るタイミングにおいて、CPU6100で第1のユーザ機器6300行きの時刻同期パケットが、連続、または、一定の間隔で、複数生成され、CPU6100に接続される第1の標準インタフェース6400から送出される。各時刻同期パケットには、時刻フィールドに、当該時刻同期パケットが生成された基準時刻が、遅延フィールドに、CPU6100内における第1の標準インタフェース6400までの通過レイテンシが、それぞれ設定される。CPU6100から送出された時刻同期パケットは、第1の標準インタフェース6400を経由し、第1のルータ6200に入力する。
時刻同期パケットが第1の標準インタフェース6400を通過する際に、再送が発生した場合、第1の標準インタフェース6400のCPU6100側送信部において、再送の際に生じた再送所要時間(再送レイテンシ)が、時刻同期パケットの遅延フィールドに加算(付加)される。
また、再送の有無にかかわらず、時刻同期パケットが、第1の標準インタフェース6400の第1のルータ6200側受信部を通過する際に、時刻同期パケットの遅延フィールドに、標準インタフェースIP部の通過レイテンシおよび、標準インタフェース伝送部のフライトタイムが加算(付加)される。
時刻同期パケットは、第1の標準インタフェース6400を通過して、第1のルータ6200で受信される。時刻同期パケットは、第1のルータ6200内のリクエスト生成部(図7の4200)において、パケットヘッダの行先情報が解析される。リクエスト生成部は、行先である第1のユーザ機器6300に対応する出力先である、第2の標準インタフェース6410のリクエスト調停部(図7の4300)にパケット出力リクエストを出力し、リクエスト調停部から出力許可を受けたタイミングで、時刻同期パケットを第2の標準インタフェース6410へ出力する。
また、時刻同期パケットは、第1のルータ6200内において、標準インタフェースへ出力する際に、時刻同期パケットの遅延フィールドに、リクエスト生成部の最短レイテンシおよび、リクエスト調停待ち時間、リクエスト調停部の通過レイテンシが加算(付加)される。
時刻同期パケットが第2の標準インタフェース6410を通過する際に、再送が発生した場合、第2の標準インタフェース6410の第2のルータ6210側送信部において、再送の際に生じた再送所要時間(再送レイテンシ)が、時刻同期パケットの遅延フィールドに加算(付加)される。
また、再送の有無にかかわらず、時刻同期パケットが、第2の標準インタフェース6410の第2のルータ6210側受信部を通過する際に、時刻同期パケットの遅延フィールドに、標準インタフェースIP部の通過レイテンシおよび、標準インタフェース伝送部のフライトタイムが加算される。
時刻同期パケットは、第2の標準インタフェース6410を通過して、第2のルータ6210に出力される。時刻同期パケットは、第2のルータ6210内のリクエスト生成部(図7の4200)において、パケットヘッダの行先情報が解析される。リクエスト生成部は、行先である第1のユーザ機器6300に対応する出力先である、第4の標準インタフェース6430のリクエスト調停部(図7の4300)にパケット出力リクエストを出力し、リクエスト調停部から出力許可を受けたタイミングで、時刻同期パケットを第4の標準インタフェース6430へ出力する。また、時刻同期パケットは、第2のルータ6210内において、標準インタフェースへ出力する際に、時刻同期パケットの遅延フィールドに、リクエスト生成部の最短レイテンシおよび、リクエスト調停待ち時間、リクエスト調停部の通過レイテンシが加算(付加)される。
時刻同期パケットが第4の標準インタフェース6430を通過する際に、再送が発生した場合、第4の標準インタフェース6430の第2のルータ6210側送信部において、再送の際に生じた再送所要時間(再送レイテンシ)が、時刻同期パケットの遅延フィールドに加算(付加)される。
また、再送の有無にかかわらず、時刻同期パケットが、第4の標準インタフェース6430の第1のユーザ機器6300側受信部を通過する際に、時刻同期パケットの遅延フィールドに、標準インタフェースIP部の通過レイテンシおよび、標準インタフェース伝送部のフライトタイムが加算(付加)される。
時刻同期パケットは、第4の標準インタフェース6430を通過して、第1のユーザ機器6300で受信される。第1のユーザ機器6300は、時刻同期パケットの時刻フィールドの基準時刻と遅延フィールドの遅延時間を加算し、時刻同期パケット受信FIFO部(図8の5300)内のエントリに格納する。
第1のユーザ機器6300は、その後上記と同様に、複数の時刻同期パケットを受信し、時刻同期パケット受信FIFO部内の複数のFIFOエントリ部(図8の5320)に格納する。一定期間内に複数の時刻同期パケットを受信した場合、第1のユーザ機器6300は、時刻同期パケット受信FIFO部内の各エントリにおいて、現在の時刻との差分を計算し、時刻が最小(最古)となるエントリを検索し、該エントリに格納された配信時刻を時刻レジスタ(図8の5400)に設定する。
図10は、本発明の実施例における、基準時刻、および、パケット転送に要した累積遅延要素を図示している。
第1のユーザ機器6300に到達した時点の配信時刻は、パケット送出時のCPU6100の基準時刻7500と経路上の最短通過レイテンシの総和7400に、経路上のビジーによる遅延時間7300を加算した時刻となる。この時刻には、各LSIのクロック周期誤差の累積時間7200と、各LSIのクロック乗り換え誤差の累積時間7100とが存在する。各LSIのクロック周期誤差の累積時間7200が十分小さいと考えると、残る各LSIのクロック乗り換え誤差の累積時間7100の削減が課題となる。
クロック乗り換え誤差がない場合、ユーザ機器5000の時刻同期パケット受信FIFO部5300に保持された配信時刻は、全てのエントリで同じ時刻となる。これに対し、クロック乗り換え誤差が存在する場合は、各経路上のクロック乗り換え箇所において、最大1T(Tはクロック周期)生じる事が考えられ、長経路のパケット転送においては、累積すると+数T分の誤差となる。そのため、本発明の実施例においては、ユーザ機器5000側において、時刻同期パケットを複数個受信した内の、最小の時刻を選択することにより、クロック乗り換え誤差が少ない配信時刻を選択している。
この様に、本発明の実施例では、時刻同期パケットの転送と同時に、パケット転送に費やされる累積の遅延時間をパケット上の遅延フィールドに遅延時間として反映する制御を実施することに加え、クロック乗り換え誤差が最小となるような制御方式を適用することにより、CPUと複数のユーザ機器間の時刻を同期させることが可能となる。
本発明の実施例の効果について説明する。
上記の機構により、CPUと複数のユーザ機器間の時刻を、誤差を極力抑えて同期させることが可能となる。
これらの効果から、主に宇宙用機器において、大規模ネットワークを構成する衛星システムにおいて、各機器の時刻を用いたタイムスタンプ管理が容易となる。
以上、実施形態(及び実施例)を参照して本発明を説明したが、本発明は上記実施形態(実施例)に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
上記の実施形態(実施例)の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1) CPUと、該CPUに接続された複数の中継機器と、該複数の中継機器に接続された複数のユーザ機器と、を備えたネットワークシステムにおいて、前記複数のユーザ機器の時刻を前記CPUの時刻に同期させる時刻同期方法であって、
前記CPUは、前記複数のユーザ機器の全てへブロードキャストする時刻同期パケットに、基準時刻がセットされる時刻フィールドと遅延フィールドとを設け、
パケット経路上の前記複数の中継機器の各々は、当該中継機器での遅延時間を、前記時刻同期パケットの前記遅延フィールドに付加し、
前記複数のユーザ機器の各々は、前記時刻同期パケットが到達した時点で、前記基準時刻に前記遅延時間を加算して、時刻補正をする、
時刻同期方法。
(付記2) 前記CPUは、複数の時刻同期パケットを前記複数のユーザ機器の全てへブロードキャストし、
前記複数のユーザ機器の各々は、前記複数の時刻同期パケットから遅延精度の高い時刻同期パケットを選択して、前記時刻補正に反映する、
付記1に記載の時刻同期方法。
(付記3) CPUと、該CPUに接続された複数の中継機器と、該複数の中継機器に接続された複数のユーザ機器と、を備えたネットワークシステムにおいて、
前記CPUは、
基準時刻がセットされる時刻フィールドと遅延フィールドとを含む時刻同期パケットを生成する生成手段と、
前記時刻同期パケットを前記複数のユーザ機器の全てへブロードキャストする送信手段と、を有し、
前記複数の中継機器の各々は、
前記時刻同期パケットを受信する受信手段と、
当該中継機器での遅延時間を、前記時刻同期パケットの前記遅延フィールドに付加する付加手段と、
前記遅延時間が前記遅延フィールドに付加された前記時刻同期パケットを、前記複数のユーザ機器へ送信する送信手段と、を有し、
前記複数のユーザ機器の各々は、
前記複数の中継機器のいずれかから送信された前記時刻同期パケットを受信する受信手段と、
前記時刻同期パケットが到達した時点で、前記基準時刻に前記遅延時間を加算して、時刻補正をする補正手段と、を有する、
ネットワークシステム。
(付記4) 前記CPUの前記送信手段は、複数の時刻同期パケットを前記複数のユーザ機器の全てへブロードキャストし、
前記複数のユーザ機器の各々の前記補正手段は、前記複数の時刻同期パケットから遅延精度の高い時刻同期パケットを選択して、時刻補正に反映する、
付記3に記載のネットワークシステム。
(付記5) 複数の中継機器を介して複数のユーザ機器に接続されたCPUであって、
基準時刻がセットされる時刻フィールドと遅延フィールドとを含む時刻同期パケットを生成する生成手段と、
該生成された時刻同期パケットを、前記複数のユーザ機器の全てへブロードキャストする送信手段と、
を有するCPU。
(付記6) 通過レイテンシが存在する場合、該通過レイテンシを前記遅延フィールドにセットする手段を更に有する、付記5に記載のCPU。
(付記7) CPUと、少なくとも1つのユーザ機器との間に接続される中継機器であって、
前記CPUから、基準時刻がセットされた時刻フィールドと遅延フィールドとを含む時刻同期パケットを受信する受信手段と、
当該中継機器での遅延時間を、前記遅延フィールドに付加する付加手段と、
前記遅延時間が付加された前記遅延フィールドを含む前記時刻同期パケットを、前記少なくとも1つのユーザ機器へ送信する送信手段と、
を有する、中継機器。
(付記8) 前記中継装置は、標準インタフェース受信部と、標準インタフェース送信部とを含み、
前記遅延時間は、前記標準インタフェース受信部から前記標準インタフェース送信部までの中継遅延時間を含む、
付記7に記載の中継機器。
(付記9) 前記中継機器は、リクエスト生成部と、リクエスト調停部とを更に含み、
前記遅延時間は、前記中継遅延時間と、前記リクエスト生成部での最短レイテンシおよび調停待ち時間と、前記リクエスト調停部内の通過レイテンシと、を含む、
付記8に記載の中継機器。
(付記10) 少なくとも1つの中継機器を介してCPUに接続されたユーザ機器であって、
前記CPUからブロードキャストされ、基準時刻がセットされた時刻フィールドと前記1つの中継機器で付加された遅延時間がセットされた遅延フィールドとを含む時刻同期パケットを受信する受信手段と、
前記基準時刻に前記遅延時間を加算して、当該ユーザ機器の時刻を補正する補正手段と、
を含むユーザ機器。
(付記11) 前記受信手段は、前記CPUから複数の時刻同期パケットを受信し、
前記補正手段は、
前記複数の時刻同期パケットに対して、それぞれ、前記基準時刻に前記遅延時間を加算して、複数の配信時刻を得る加算手段と、
該複数の配信時刻を保持する複数の保持手段と、
該複数の保持手段に保持されている前記複数の配信時刻を比較して、時刻差分が最も小さい配信時刻を選択する選択手段と、
を含む、付記10に記載のユーザ機器。
本発明は、宇宙用機器、衛星システム、クラスタコンピュータシステム、データベースコンピュータシステム等に利用することができる。
100 CPU
140 生成手段
160 送信手段
200 中継機器(ルータ)
210 受信手段
230 付加手段
240 送信手段
300 ユーザ機器
310 受信手段
320 補正手段
330 加算手段
340 保持手段
350 選択手段
1100 CPU
1200〜1220 ルータ(中継機器)
1300〜1330 ユーザ機器
1400〜1460 標準インタフェース
2000 CPU
2010 GPSレシーバ部
2020 時刻レジスタ制御部
2030 基準時刻レジスタ
2040 時刻同期パケット生成部
2050 パケット送出部
2060 標準インタフェース送信部
2070 標準インタフェース受信部
2100 GPS受信機
3100 パケット送出部
3200 標準インタフェース送信部
3210 冗長コード付加部
3220 再送FIFO部
3230 再送タイマ
3240 時刻同期パケット再送遅延加算・更新部
3250 シリアライズ部
3300 標準インタフェース受信部
4000 ルータ(中継機器)
4100 標準インタフェース受信部
4110 デ・シリアライズ部
4120 クロック乗り換え部
4130 遅延フィールド加算・更新部
4140 レイテンシレジスタ
4200 リクエスト生成部
4210 ルーティングテーブル
4300 リクエスト調停部
4400 標準インタフェース送信部
4500 パケット送信元LSI標準インタフェース送信部
5000 ユーザ機器
5100 標準インタフェース受信部
5200 標準インタフェース送信部
5300 時刻同期パケット受信FIFO部
5310 加算部
5320 FIFOエントリ部
5330 最小検索部
5340 セレクタ
5350 セット指示部
5400 時刻レジスタ
5500 パケット送信元LSI標準インタフェース送信部(ルータ)
6100 CPU
6200、6210 ルータ(中継機器)
6300 ユーザ機器
6400、6410、6430 標準インタフェース

Claims (3)

  1. CPUと、該CPUに接続された複数の中継機器と、該複数の中継機器に接続された複数のユーザ機器と、を備えたネットワークシステムにおいて、前記複数のユーザ機器の時刻を前記CPUの時刻に同期させる時刻同期方法であって、
    前記CPUは、前記複数のユーザ機器の全てへブロードキャストする時刻同期パケットに、GPS受信機から受信した時刻情報に基づいて生成された基準時刻がセットされる時刻フィールドと遅延フィールドとを設け、
    パケット経路上の前記複数の中継機器の各々は、当該中継機器での遅延時間を、前記時刻同期パケットの前記遅延フィールドに付加し、
    前記複数のユーザ機器の各々は、前記時刻同期パケットが到達した時点で、前記基準時刻に前記遅延時間を加算して、時刻補正をし、
    前記中継機器の各々は、標準インタフェース受信部と、標準インタフェース送信部と、リクエスト生成部と、リクエスト調停部とを含み、
    前記遅延時間は、送信元の標準インタフェース送信部から前記標準インタフェース受信部までの予め設定された中継遅延時間と、前記リクエスト生成部での最短通過レイテンシおよび計測された調停待ち時間と、前記リクエスト調停部内の通過レイテンシと、再送が発生した場合に前記標準インタフェース送信部にて再送タイマで計測された再送レイテンシとを含む、
    時刻同期方法。
  2. CPUと、該CPUに接続された複数の中継機器と、該複数の中継機器に接続された複数のユーザ機器と、を備えたネットワークシステムにおいて、
    前記CPUは、
    GPS受信機から受信した時刻情報に基づいて生成された基準時刻がセットされる時刻フィールドと遅延フィールドとを含む時刻同期パケットを生成する生成手段と、
    前記時刻同期パケットを前記複数のユーザ機器の全てへブロードキャストする送信手段と、を有し、
    前記複数の中継機器の各々は、
    前記時刻同期パケットを受信する受信手段と、
    当該中継機器での遅延時間を、前記時刻同期パケットの前記遅延フィールドに付加する付加手段と、
    前記遅延時間が前記遅延フィールドに付加された前記時刻同期パケットを、前記複数のユーザ機器へ送信する送信手段と、を有し、
    前記複数のユーザ機器の各々は、
    前記複数の中継機器のいずれかから送信された前記時刻同期パケットを受信する受信手段と、
    前記時刻同期パケットが到達した時点で、前記基準時刻に前記遅延時間を加算して、時刻補正をする補正手段と、を有し、
    前記中継機器の各々は、標準インタフェース受信部と、標準インタフェース送信部と、リクエスト生成部と、リクエスト調停部とを含み、
    前記遅延時間は、送信元の標準インタフェース送信部から前記標準インタフェース受信部までの予め設定された中継遅延時間と、前記リクエスト生成部での最短通過レイテンシおよび計測された調停待ち時間と、前記リクエスト調停部内の通過レイテンシと、再送が発生した場合に前記標準インタフェース送信部にて再送タイマで計測された再送レイテンシとを含む、
    ネットワークシステム。
  3. CPUと、少なくとも1つのユーザ機器との間に接続される中継機器であって、
    前記CPUから、GPS受信機から受信した時刻情報に基づいて生成された基準時刻がセットされた時刻フィールドと遅延フィールドとを含む時刻同期パケットを受信する受信手段と、
    当該中継機器での遅延時間を、前記遅延フィールドに付加する付加手段と、
    前記遅延時間が付加された前記遅延フィールドを含む前記時刻同期パケットを、前記少なくとも1つのユーザ機器へ送信する送信手段と、
    を有し、
    前記中継機器は、標準インタフェース受信部と、標準インタフェース送信部と、リクエスト生成部と、リクエスト調停部とを含み、
    前記遅延時間は、送信元の標準インタフェース送信部から前記標準インタフェース受信部までの設定された中継遅延時間と、前記リクエスト生成部での最短通過レイテンシおよび計測された調停待ち時間と、前記リクエスト調停部内の通過レイテンシと、再送が発生した場合に前記標準インタフェース送信部にて再送タイマで計測された再送レイテンシとを含む、
    中継機器。
JP2014045138A 2014-03-07 2014-03-07 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器 Active JP6481807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014045138A JP6481807B2 (ja) 2014-03-07 2014-03-07 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045138A JP6481807B2 (ja) 2014-03-07 2014-03-07 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器

Publications (2)

Publication Number Publication Date
JP2015171014A JP2015171014A (ja) 2015-09-28
JP6481807B2 true JP6481807B2 (ja) 2019-03-13

Family

ID=54203380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045138A Active JP6481807B2 (ja) 2014-03-07 2014-03-07 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器

Country Status (1)

Country Link
JP (1) JP6481807B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10341413B2 (en) * 2016-01-04 2019-07-02 Hangzhou Yameilijia Technology Co., Ltd. Method and system for synchronizing robot with server
GB2554638B (en) * 2016-09-28 2019-12-04 Advanced Risc Mach Ltd Error detection in communication networks
WO2018234951A1 (en) * 2017-06-22 2018-12-27 Valens Semiconductor Ltd. INDICATION OF DELAYS ADDED TO PACKETS BECAUSE OF RETRANSMISSION
CN112738208A (zh) * 2020-12-25 2021-04-30 中国联合网络通信集团有限公司 一种数据同步方法、卫星节点及区块链系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006003118A (ja) * 2004-06-15 2006-01-05 Nec Corp 時計時刻同期方法
JP2009153055A (ja) * 2007-12-21 2009-07-09 Nippon Hoso Kyokai <Nhk> 中継装置、受信装置及び送信装置
JP5144407B2 (ja) * 2008-07-07 2013-02-13 株式会社オートネットワーク技術研究所 信号処理装置、信号処理方法及び中継装置
US20120128011A1 (en) * 2009-06-16 2012-05-24 Holmeide Oeyvind Method on a network element for the purpose of synchronization of clocks in a network
JP2011023788A (ja) * 2009-07-13 2011-02-03 Hitachi Ulsi Systems Co Ltd ネットワーク同期方法と同期化回路
JP2011091624A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp メッシュネットワークシステム及びその時刻同期方法
JP5115577B2 (ja) * 2010-03-22 2013-01-09 住友電気工業株式会社 無線通信システムとその時刻補正方法
JP2012034224A (ja) * 2010-07-30 2012-02-16 Hitachi Cable Ltd 中継機器
EP2658161B1 (en) * 2010-12-24 2018-08-08 Nec Corporation Transmission device, transmission method and computer program
JP2012175567A (ja) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp 同期システムおよび同期システムの同期方法
JP2013168811A (ja) * 2012-02-15 2013-08-29 Mitsubishi Electric Corp ネットワークシステム及び時刻同期方法
JP5811895B2 (ja) * 2012-02-28 2015-11-11 三菱電機株式会社 通信装置及び通信方法

Also Published As

Publication number Publication date
JP2015171014A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
US8081663B2 (en) Time synchronization method and relay apparatus
US8964790B2 (en) Communication apparatus
JP5377663B2 (ja) 通信システム、通信装置および時刻同期方法
JP5358813B2 (ja) ネットワークノード、時刻同期方法及びネットワークシステム
US9001849B2 (en) Method of time synchronization of free running nodes in an avionics network
US8576883B2 (en) Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time
US9548831B2 (en) Synchronizing system, synchronizing method, first synchronizing device, second synchronizing device, and computer program
EP2448168A1 (en) Method and system for bearing time synchronization protocol in optical transport network
EP2941006B1 (en) Method and system for clock reference streams
CN104054284B (zh) 通过分组交换网络的数据传输
JP5495323B2 (ja) ネットワークを介した時刻同期装置
JP6481807B2 (ja) 時刻同期方法、ネットワークシステム、cpu、中継機器、およびユーザ機器
JP5593530B2 (ja) フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置
JP2009065579A (ja) 時刻同期システム、時刻同期方法、ノード及びプログラム
US11349587B2 (en) Generating a timestamp
EP2541815A1 (en) Clock synchronization network
JP2011135482A (ja) 時刻同期システム、マスタノード、スレーブノード、中継装置、時刻同期方法及び時刻同期用プログラム
JP2008182385A (ja) 移動通信システム、タイムサーバ及びそれらに用いる局間同期方法
WO2015125439A1 (ja) 通信システム、無線通信装置及び無線通信方法
JP6227888B2 (ja) 通信システム、同期システム、通信方法
KR20110125241A (ko) 적어도 하나의 타이밍 분배 프로토콜을 통해 제 1 및 제 2 데이터를 분리 전송함으로써 클록들을 동기화시키는 방법, 및 연관된 시스템 및 모듈
JP5643240B2 (ja) 時刻設定方法、通信装置、および時刻設定プログラム
JP2015117941A (ja) 通信システム、及び時刻同期方法
KR101344596B1 (ko) Hrs 프로토콜 기반 싱글 링 네트워크 클럭 동기화 방법
JP2001036538A (ja) 時刻同期方法及びその装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190129

R150 Certificate of patent or registration of utility model

Ref document number: 6481807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150