JP2011133252A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2011133252A JP2011133252A JP2009290616A JP2009290616A JP2011133252A JP 2011133252 A JP2011133252 A JP 2011133252A JP 2009290616 A JP2009290616 A JP 2009290616A JP 2009290616 A JP2009290616 A JP 2009290616A JP 2011133252 A JP2011133252 A JP 2011133252A
- Authority
- JP
- Japan
- Prior art keywords
- setting
- address
- control unit
- hardware
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】システムバスのコマンドの通信量を軽減することでオーバーヘッド時間を短縮し、試験時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】記憶部を有するハードウェアを複数備え、コマンドにより記憶部から設定対象部へ設定データを転送する半導体試験装置において、コマンドを送信するシステム制御部と、システム制御部から送信された設定データと転送時に必要なアドレス情報を記憶部に書き込み、コマンドを受信して記憶部に記憶されているアドレス情報に基づいて設定データを転送する設定制御部とを備える。
【選択図】 図1
【解決手段】記憶部を有するハードウェアを複数備え、コマンドにより記憶部から設定対象部へ設定データを転送する半導体試験装置において、コマンドを送信するシステム制御部と、システム制御部から送信された設定データと転送時に必要なアドレス情報を記憶部に書き込み、コマンドを受信して記憶部に記憶されているアドレス情報に基づいて設定データを転送する設定制御部とを備える。
【選択図】 図1
Description
本発明は、設定データが記憶される記憶部が備えられたハードウェアを複数有し、コマンドにより記憶部から設定対象部へ設定データを転送する半導体試験装置に関し、詳しくは、システムバスのコマンドの通信量を軽減することで半導体試験装置の設定にかかる時間(オーバーヘッド時間)を短縮し、試験時間を短縮することが可能な半導体試験装置に関するものである。
半導体デバイスの試験において、試験時間は非常に重要視されるパラメータの1つとされている。限られた時間内に、試験時間が長くなれば試験可能なデバイス数は少なくなり、試験時間が短くなれば試験可能なデバイス数は多くなるため、半導体デバイスを製造する半導体メーカの利益に試験時間が影響するからである。このような状況において、試験時間を少しでも短縮するため、試験以外にかかる時間、例えば、オーバーヘッド時間を短縮することが要求されている。
図3は、従来の半導体試験装置の一例を示した構成図である。
図3において、半導体試験装置50は、システム制御部1、インターフェース部2および複数のハードウェア10を有している。さらに、ハードウェア10は、記憶部3、レジスタ4、メモリ5および設定制御部6を有している。ハードウェア10には、例えば、被試験対象デバイス(以下、DUT(Device Under Test)という)に対して試験信号を出力し、DUTからの出力信号を入力するピンエレクトロニクスカードや、DUTに対して電圧または電流を印加し、測定するDCモジュール等がある。
図3において、半導体試験装置50は、システム制御部1、インターフェース部2および複数のハードウェア10を有している。さらに、ハードウェア10は、記憶部3、レジスタ4、メモリ5および設定制御部6を有している。ハードウェア10には、例えば、被試験対象デバイス(以下、DUT(Device Under Test)という)に対して試験信号を出力し、DUTからの出力信号を入力するピンエレクトロニクスカードや、DUTに対して電圧または電流を印加し、測定するDCモジュール等がある。
システム制御部1は、CPU(Central Processing Unit)等から構成され、試験に使用するプログラムの作成、半導体試験装置50に実装されているハードウェア10の制御、試験結果の処理等、半導体試験装置を総合的に管理、制御する。
インターフェース部2は、システム制御部1と各ハードウェア10との間に配置され、システム制御部1からハードウェア10への信号、または、ハードウェア10からシステム制御部1への信号の中継を行う。また、システム制御部1とインターフェース部2は、システムバスAで相互に接続され、インターフェース部2と各ハードウェア10は、システムバスBでそれぞれ相互に接続される。
記憶部3は、システム制御部1から送信される設定データと転送先アドレスを記憶する。レジスタ4およびメモリ5は、ハードウェア10の各機能の設定に使用される。設定制御部6は、FPGA(Field Programmable Gate Array)等から構成され、システム制御部1から送信される設定データと転送先アドレスを記憶部3に書き込む。また、設定制御部6は、システム制御部1からのコマンドにより、記憶部3から設定データと転送先アドレスを読み出し、レジスタ4またはメモリ5へ書き込む。また、レジスタ4、メモリ5および設定制御部6は、ローカルバス7にて相互に接続されている。
このような半導体試験装置の動作を図4および図5を用いて説明する。
図4は、従来の半導体試験装置におけるデータ転送を説明する説明図であり、図5は、従来の半導体試験装置におけるバースト転送を用いた場合のデータ転送を説明する説明図である。
図4は、従来の半導体試験装置におけるデータ転送を説明する説明図であり、図5は、従来の半導体試験装置におけるバースト転送を用いた場合のデータ転送を説明する説明図である。
システム制御部1は、試験開始前に、設定データと転送先アドレスをハードウェア10の記憶部3に記憶させるため、システムバスA上に設定データと転送先アドレスを送信する。インターフェース部2は、システムバスAを介して、システム制御部1からの設定データと転送先アドレスを受信し、受信した設定データと転送先アドレスを、システムバスBを介して、ハードウェア10の設定制御部6へ送信する。ハードウェア10の設定制御部6は、図4に示すように、インターフェース部2から受信した設定データと転送先アドレスを記憶部3に書き込む。
具体的には、設定対象部となるレジスタ4またはメモリ5の転送先アドレスをn番地(nは0以上の整数)に書き込み、n番地で指定された転送先アドレスに転送する設定データを(n+1)番地に書き込む。このように、システム制御部1は、n番地〜(n+9)番地まで、転送先アドレスと設定データを交互に繰り返し書き込む。
そして、試験が開始されると、システム制御部1は、各ハードウェア10の設定制御部6に対し、記憶部3に記憶されている設定データを設定対象部へ書き込むことを指示するため、システムバスA上にコマンドを順次送信する。インターフェース部2は、システムバスAを介して、システム制御部1からのコマンドを受信し、受信したコマンドを、システムバスBを介して、ハードウェア10の設定制御部6へ送信する。
ハードウェア10の設定制御部6は、インターフェース部2からのコマンドを受信すると、記憶部3に記憶されている設定データと転送先アドレスを読み出し、転送先アドレスに該当する設定対象部へ設定データを書き込む。システム制御部1は、半導体試験装置50の設定が終了するまで、コマンドを送信する。
次に、図5を用いて、バースト転送を用いた場合のデータ転送を説明する。システム制御部1は、試験開始前に、設定データと転送先アドレスをハードウェア10の記憶部3に記憶させるため、システムバスA上に設定データと転送先アドレスを送信する。インターフェース部2は、システムバスAを介して、システム制御部1からの設定データと転送先アドレスを受信し、受信した設定データと転送先アドレスを、システムバスBを介して、ハードウェア10の設定制御部6へ送信する。ハードウェア10の設定制御部6は、図5に示すように、インターフェース部2から受信した設定データと転送先アドレスを記憶部3に書き込む。
具体的には、設定対象部となるレジスタ4またはメモリ5の転送先アドレスをn番地(nは0以上の整数)に書き込み、n番地で指定された転送先アドレスに転送する設定データを(n+1)番地に書き込む。
(n+2)番地以降にも、設定データを書き込んでおく。この時、システム制御部1は、各ハードウェア10の設定制御部6に転送するデータ数m(mは1以上の整数)を設定しておく。図5に示す例では、データ数mは9個である。
そして、試験が開始されると、システム制御部1は、各ハードウェア10の設定制御部6に対し、記憶部3に記憶されている設定データを設定対象部へ書き込むことを指示するため、システムバスA上にコマンドを順次送信する。インターフェース部2は、システムバスAを介して、システム制御部1からのコマンドを受信し、受信したコマンドを、システムバスBを介して、ハードウェア10の設定制御部6へ送信する。
ハードウェア10の設定制御部6は、インターフェース部2からのコマンドを受信すると、記憶部3のn番地〜(n+m)番地までに記憶されている設定データを読み出す。ハードウェア10の設定制御部6は、記憶部3のn番地に記憶されていた設定対象部の転送先アドレスを起点とし、この転送先アドレス以降の連続したアドレスに、(n+1)番地〜(n+m)番地までに記憶されていた設定データを連続的に書き込む(バースト転送)。システム制御部1は、半導体試験装置50の設定が終了するまで、コマンドを送信する。
このように、試験開始前に記憶部3に予め設定データと転送先アドレスを書き込んでおき、システム制御部1からのコマンドにより、記憶部3から設定データと転送先アドレスを読み出し、設定対象部へ設定データをバースト転送することにより、1回のコマンドで設定対象部の複数のアドレスに設定データを書き込むことができるので、システムバスAおよびシステムバスBの通信量(トラフィック)を軽減することができる。
しかし、図3および図5に示す従来例では、レジスタ4またはメモリ5に割り当てられたアドレス領域が不連続になっている場合には、レジスタ4またはメモリ5への設定データの書き込みにバースト転送を用いたとしても、連続的に書き込める場合が少ないので、結果的にシステム制御部1からインターフェース部2を介してハードウェア10の設定制御部6へ送信するコマンドが多くなり、システムバスAおよびシステムバスBの通信量が増大してしまう。このため、ハードウェア10の設定に時間がかかるので、試験時間が長くなるという問題があった。
そこで本発明の目的は、システムバスのコマンドの通信量を軽減することでオーバーヘッド時間を短縮し、試験時間を短縮することが可能な半導体試験装置を実現することにある。
請求項1記載の発明は、
記憶部を有するハードウェアを複数備え、コマンドにより前記記憶部から設定対象部へ設定データを転送する半導体試験装置において、
前記コマンドを送信するシステム制御部と、
このシステム制御部から送信された前記設定データと転送時に必要なアドレス情報を前記記憶部に書き込み、前記コマンドを受信して前記記憶部に記憶されている前記アドレス情報に基づいて前記設定データを転送する設定制御部と
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記アドレス情報は、
前記設定データが転送される前記設定対象部の転送先アドレスと、
前記設定データの数に前記転送先アドレスの数を合わせたデータ数を示すデータ長と、
前記転送先アドレスまたは前記データ長が記憶される先頭アドレスと
から構成されることを特徴とするものである。
請求項3記載の発明は、請求項2記載の発明において、
前記設定制御部は、
前記記憶部に記憶された前記先頭アドレスが予め割り当てられた領域以外のアドレスである場合に、前記データ転送を終了することを特徴とするものである。
請求項4記載の発明は、請求項1〜3のいずれかに記載の発明において、
前記コマンドは、
前記複数のハードウェア全てに設けられた前記設定制御部が一斉にデータ転送を開始する共通の命令であることを特徴とするものである。
記憶部を有するハードウェアを複数備え、コマンドにより前記記憶部から設定対象部へ設定データを転送する半導体試験装置において、
前記コマンドを送信するシステム制御部と、
このシステム制御部から送信された前記設定データと転送時に必要なアドレス情報を前記記憶部に書き込み、前記コマンドを受信して前記記憶部に記憶されている前記アドレス情報に基づいて前記設定データを転送する設定制御部と
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記アドレス情報は、
前記設定データが転送される前記設定対象部の転送先アドレスと、
前記設定データの数に前記転送先アドレスの数を合わせたデータ数を示すデータ長と、
前記転送先アドレスまたは前記データ長が記憶される先頭アドレスと
から構成されることを特徴とするものである。
請求項3記載の発明は、請求項2記載の発明において、
前記設定制御部は、
前記記憶部に記憶された前記先頭アドレスが予め割り当てられた領域以外のアドレスである場合に、前記データ転送を終了することを特徴とするものである。
請求項4記載の発明は、請求項1〜3のいずれかに記載の発明において、
前記コマンドは、
前記複数のハードウェア全てに設けられた前記設定制御部が一斉にデータ転送を開始する共通の命令であることを特徴とするものである。
本発明によれば、以下のような効果がある。
記憶部を有するハードウェアを複数備え、コマンドにより記憶部から設定対象部へ設定データを転送する半導体試験装置において、コマンドを送信するシステム制御部と、システム制御部から送信された設定データと転送時に必要なアドレス情報を記憶部に書き込み、コマンドを受信して記憶部に記憶されているアドレス情報に基づいて設定データを転送する設定制御部とを備えることにより、不連続なアドレス配置になっている設定対象部に対しても1回のコマンドで設定データを書き込むことができるので、システムバスのコマンドの通信量を軽減することができ、オーバーヘッド時間を短縮して試験時間を短縮することができる。
記憶部を有するハードウェアを複数備え、コマンドにより記憶部から設定対象部へ設定データを転送する半導体試験装置において、コマンドを送信するシステム制御部と、システム制御部から送信された設定データと転送時に必要なアドレス情報を記憶部に書き込み、コマンドを受信して記憶部に記憶されているアドレス情報に基づいて設定データを転送する設定制御部とを備えることにより、不連続なアドレス配置になっている設定対象部に対しても1回のコマンドで設定データを書き込むことができるので、システムバスのコマンドの通信量を軽減することができ、オーバーヘッド時間を短縮して試験時間を短縮することができる。
以下、図面を用いて本発明の実施の形態を説明する。
図1は、本発明の半導体試験装置の一実施例を示した構成図である。図1において、図3に示す構成と異なる点は、システム制御部1の代わりにシステム制御部11が設けられている点、設定制御部6の代わりに設定制御部12が設けられている点である。
図1は、本発明の半導体試験装置の一実施例を示した構成図である。図1において、図3に示す構成と異なる点は、システム制御部1の代わりにシステム制御部11が設けられている点、設定制御部6の代わりに設定制御部12が設けられている点である。
図1において、半導体試験装置51は、インターフェース部2、システム制御部11および複数のハードウェア20を有している。さらに、ハードウェア20は、記憶部3、レジスタ4、メモリ5および設定制御部12を有している。ハードウェア20には、例えば、DUTに対して試験信号を出力し、DUTからの出力信号を入力するピンエレクトロニクスカードや、DUTに対して電圧または電流を印加し、測定するDCモジュール等がある。
システム制御部11は、図3のシステム制御部1と同様に、CPU等から構成され、試験に使用するプログラムの作成、半導体試験装置51に実装されているハードウェア20の制御、試験結果の処理等、半導体試験装置を総合的に管理、制御する。
インターフェース部2は、システム制御部11と各ハードウェア20との間に配置され、システム制御部11からハードウェア20への信号、または、ハードウェア20からシステム制御部11への信号の中継を行う。また、システム制御部11とインターフェース部2は、システムバスAで相互に接続され、インターフェース部2と各ハードウェア20は、システムバスBでそれぞれ相互に接続される。
記憶部3は、システム制御部11から送信される設定データと転送時に必要なアドレス情報を記憶する。レジスタ4およびメモリ5は、ハードウェア20の各機能の設定に使用される。設定制御部12は、FPGA等から構成され、システム制御部11から送信される設定データと転送時に必要なアドレス情報を記憶部3に書き込む。また、設定制御部12は、システム制御部11からのコマンドにより、記憶部3から設定データと転送時に必要なアドレス情報を読み出し、レジスタ4またはメモリ5へ書き込む。また、レジスタ4、メモリ5および設定制御部12は、ローカルバス7にて相互に接続されている。
このような半導体試験装置の動作を図2を用いて説明する。
図2は、本発明の半導体試験装置におけるデータ転送を説明する説明図である。システム制御部11は、試験開始前に、設定データと転送時に必要なアドレス情報をハードウェア20の記憶部3に記憶させるため、システムバスA上に設定データと転送時に必要なアドレス情報を送信する。
図2は、本発明の半導体試験装置におけるデータ転送を説明する説明図である。システム制御部11は、試験開始前に、設定データと転送時に必要なアドレス情報をハードウェア20の記憶部3に記憶させるため、システムバスA上に設定データと転送時に必要なアドレス情報を送信する。
インターフェース部2は、システムバスAを介して、システム制御部11からの設定データと転送先アドレスを受信し、受信した設定データと転送先アドレスを、システムバスBを介して、ハードウェア20の設定制御部6へ送信する。ハードウェア20の設定制御部6は、図2に示すように、インターフェース部2から受信した設定データと転送先アドレスを記憶部3に書き込む。
図2に示す例では、先頭アドレスをn番地(nは0以上の整数)、(n+14)番地および(n+27)番地にそれぞれ書き込む。先頭アドレスは、n番地には(n+8)番地、(n+14)番地には(n+16)番地、(n+27)番地にはn番地〜(n+28)番地以外の番地がそれぞれ書き込まれたものとする。
同様に、図2に示す例では、データ長を(n+8)番地および(n+16)番地にそれぞれ書き込む。データ長は、(n+8)番地には5、(n+16)番地には10がそれぞれ書き込まれたものとする。
また、システム制御部11は、各ハードウェア20の設定制御部12に、1回のコマンドで転送する領域の開始アドレスと、1回のコマンドで転送する領域全体のデータ数m(mは1以上の整数)を設定しておく。図2に示す例では、開始アドレスはn番地、データ数mは29個であり、1回のコマンドで転送する領域(予め割り当てられた領域)はn番地〜(n+28)番地となる。
そして、試験が開始されると、システム制御部11は、各ハードウェア20の設定制御部12に対し、設定データを設定対象部へ書き込むことを指示するため、システムバスA上にコマンドを順次送信する。インターフェース部2は、システムバスAを介して、システム制御部11からのコマンドを受信し、受信したコマンドを、システムバスBを介して、ハードウェア20の設定制御部12へ送信する。
ハードウェア20の設定制御部12は、インターフェース部2からのコマンドを受信すると、転送する領域の開始アドレスに指定されている記憶部3のn番地に記憶されている先頭アドレスを読み出す。
ハードウェア20の設定制御部12は、読み出した先頭アドレスが(n+8)番地であったので、(n+8)番地に記憶されているデータ長を読み出す。ハードウェア20の設定制御部12は、読み出したデータ長が5であったため、データ長が記憶されているアドレスの次のアドレス、すなわち、(n+9)番地から5アドレス分を読み出す。
そして、ハードウェア20の設定制御部12は、(n+9)番地に記憶されていた設定対象部の転送先アドレスを起点として、連続するアドレスに(n+10)番地〜(n+13)番地に記憶されていた設定データをバースト転送する。具体的には、(n+9)番地に記憶されていた設定対象部の転送先アドレスが0x0001であったとすると、ハードウェア20の設定制御部12は、アドレス0x0001に(n+10)番地に記憶されていた設定データを書き込み、次のアドレスであるアドレス0x0002に(n+11)番地に記憶されていた設定データを書き込む。同様に、ハードウェア20の設定制御部12は、アドレス0x0003に(n+12)番地に記憶されていた設定データを書き込み、次のアドレスであるアドレス0x0004に(n+13)番地に記憶されていた設定データを書き込む。
バースト転送が終了した後、ハードウェア20の設定制御部12は、次のバースト転送を実行するため、設定データが記憶されていた最後のアドレスである(n+13)番地の次のアドレス(n+14)番地を読み出す。(n+14)番地には、次のバースト転送に使用する先頭アドレスが記憶されている。
ハードウェア20の設定制御部12は、読み出した先頭アドレスが(n+16)番地であったので、(n+16)番地に記憶されているデータ長を読み出す。ハードウェア20の設定制御部12は、読み出したデータ長が10であったため、データ長が記憶されているアドレスの次のアドレス、すなわち、(n+17)番地から10アドレス分を読み出す。
そして、ハードウェア20の設定制御部12は、(n+17)番地に記憶されていた設定対象部の転送先アドレスを起点として、連続するアドレスに(n+18)番地〜(n+26)番地に記憶されていた設定データをバースト転送する。
バースト転送が終了した後、ハードウェア20の設定制御部12は、次のバースト転送を実行するため、設定データが記憶されていた最後のアドレスである(n+26)番地の次のアドレス(n+27)番地を読み出す。(n+27)番地には、次のバースト転送に使用する先頭アドレスが記憶されている。
しかし、読み出した先頭アドレスがn番地〜(n+28)番地以外の番地であったため、予め割り当てられた領域(図2の例ではn番地〜(n+28)番地)以外のアドレスを指定していることになるので、ハードウェア20の設定制御部12は、バースト転送を終了する。
このように、システム制御部11が設定データと転送時に必要なアドレス情報を送信し、ハードウェア20の設定制御部12が記憶部3に設定データと転送時に必要なアドレス情報を試験開始前に予め書き込んでおく。システム制御部11からのコマンドにより、ハードウェア20の設定制御部12が記憶部3から設定データとアドレス情報を読み出し、このアドレス情報に基づいて、設定対象部へ設定データをバースト転送することにより、不連続なアドレス配置になっている設定対象部に対しても1回のコマンドで設定データを書き込むことができるので、システムバスのコマンドの通信量を軽減することができ、オーバーヘッド時間を短縮して試験時間を短縮することができる。
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
(1)図1および図2に示す実施例において、ハードウェア20の記憶部3に記憶される転送時に必要なアドレス情報が、転送先アドレス、データ長および先頭アドレスから構成されることを示したが、これに限らず、設定データが設定対象部にバースト転送できる情報であればよい。
(1)図1および図2に示す実施例において、ハードウェア20の記憶部3に記憶される転送時に必要なアドレス情報が、転送先アドレス、データ長および先頭アドレスから構成されることを示したが、これに限らず、設定データが設定対象部にバースト転送できる情報であればよい。
例えば、データ長、転送先アドレスおよび設定データが記憶される記憶部3の領域を予め決めておくことで、先頭アドレスを記憶しておく必要がなくなる。具体的には、設定対象部に設定する設定データのデータ長のうち、最も大きいデータ長の分だけ記憶部3の領域を確保する。例えば、最大データ長が10とすると、これにデータ長と転送先アドレスを記憶する2アドレス分を加えて、合計12アドレスが1つの転送先に必要な領域となる。この領域を記憶部3上に規則的に割り当てておくことで、ある転送先アドレスにバースト転送を行った後に、次のバースト転送のデータ長、転送先アドレスおよび設定データが記憶部3のどこのアドレスに記憶されているかが分かるので、先頭アドレスを記憶しておく必要がなくなる。
(2)図1および図2に示す実施例において、システム制御部11が、各ハードウェア20の設定制御部12に対し、設定データを設定対象部へ書き込むことを指示するため、システムバスA上にコマンドを順次送信する構成を示したが、各ハードウェア20それぞれに送信していたコマンドを共通化し、この共通化されたコマンドによって、各ハードウェア20全てに設けられた設定制御部が一斉にデータ転送を開始するようにしてもよい。このようにすることで、システムバスのコマンドの通信量をさらに軽減することができ、オーバーヘッド時間を短縮して試験時間を短縮することができる。
3 記憶部
11 システム制御部
12 設定制御部
20 ハードウェア
11 システム制御部
12 設定制御部
20 ハードウェア
Claims (4)
- 記憶部を有するハードウェアを複数備え、コマンドにより前記記憶部から設定対象部へ設定データを転送する半導体試験装置において、
前記コマンドを送信するシステム制御部と、
このシステム制御部から送信された前記設定データと転送時に必要なアドレス情報を前記記憶部に書き込み、前記コマンドを受信して前記記憶部に記憶されている前記アドレス情報に基づいて前記設定データを転送する設定制御部と
を備えたことを特徴とする半導体試験装置。 - 前記アドレス情報は、
前記設定データが転送される前記設定対象部の転送先アドレスと、
前記設定データの数に前記転送先アドレスの数を合わせたデータ数を示すデータ長と、
前記転送先アドレスまたは前記データ長が記憶される先頭アドレスと
から構成されることを特徴とする請求項1記載の半導体試験装置。 - 前記設定制御部は、
前記記憶部に記憶された前記先頭アドレスが予め割り当てられた領域以外のアドレスである場合に、前記データ転送を終了することを特徴とする
請求項2記載の半導体試験装置。 - 前記コマンドは、
前記複数のハードウェア全てに設けられた前記設定制御部が一斉にデータ転送を開始する共通の命令であることを特徴とする
請求項1〜3のいずれかに記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290616A JP2011133252A (ja) | 2009-12-22 | 2009-12-22 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290616A JP2011133252A (ja) | 2009-12-22 | 2009-12-22 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011133252A true JP2011133252A (ja) | 2011-07-07 |
Family
ID=44346162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009290616A Pending JP2011133252A (ja) | 2009-12-22 | 2009-12-22 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011133252A (ja) |
-
2009
- 2009-12-22 JP JP2009290616A patent/JP2011133252A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11415628B2 (en) | Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program using a buffer memory | |
US10552047B2 (en) | Memory system | |
CN106844245B (zh) | 数据传输方法及装置 | |
US7899953B2 (en) | Data transfer system | |
KR20150024350A (ko) | 링 토폴로지 스테이터스 인디케이션 | |
CN108052750B (zh) | 基于fpga的spi flash控制器及其设计方法 | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
JP2006127653A (ja) | メモリ素子 | |
KR20080078977A (ko) | Mmc 또는 sd 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 | |
US9015272B2 (en) | Microcomputer | |
KR101157031B1 (ko) | 반도체 메모리 장치 및 이를 포함하는 반도체 시스템 | |
US8386725B2 (en) | USB host controller and controlling method for USB host controller | |
JP2008046771A (ja) | ダイレクトメモリアクセスコントローラ | |
US9792230B2 (en) | Data input circuit of semiconductor apparatus | |
JP2011133252A (ja) | 半導体試験装置 | |
JPH1021106A (ja) | 半導体集積回路 | |
TW202223671A (zh) | 記憶體系統 | |
KR20050046932A (ko) | i2C 버스를 이용한 슬레이브 장치들의 상태 검사 시스템 | |
US9377957B2 (en) | Method and apparatus for latency reduction | |
KR101321438B1 (ko) | 통신 시스템에서 메모리 확장 장치 | |
US7519848B2 (en) | Data transfer apparatus | |
JP2008258763A (ja) | シリアル通信装置、その試験装置及びシリアル通信装置の試験方法 | |
US8843687B2 (en) | Semiconductor device controlling outbound and inbound path switching sections based on a setting state and controlling method thereof | |
JP5196293B2 (ja) | 半導体試験装置 | |
JP2019144658A (ja) | 評価ボード |