CN107848789A - Mems设备及其制造方法 - Google Patents

Mems设备及其制造方法 Download PDF

Info

Publication number
CN107848789A
CN107848789A CN201680042091.2A CN201680042091A CN107848789A CN 107848789 A CN107848789 A CN 107848789A CN 201680042091 A CN201680042091 A CN 201680042091A CN 107848789 A CN107848789 A CN 107848789A
Authority
CN
China
Prior art keywords
composition
layer
region
mems device
eutectic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680042091.2A
Other languages
English (en)
Other versions
CN107848789B (zh
Inventor
福光政和
山田修平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107848789A publication Critical patent/CN107848789A/zh
Application granted granted Critical
Publication of CN107848789B publication Critical patent/CN107848789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种MEMS设备，能够防止金属从共晶接合的接合面溢出。该MEMS设备具备：具有在表面具有配线的元件的下侧基板，与元件对置而设置的上侧基板，以及在元件的周围将下侧基板与上侧基板接合的接合部；接合部具有从接近元件的部分到远离元件的部分连续地设置的第1区域、第2区域和第3区域，第1区域或第3区域中的至少任一个区域含有第1成分和第2成分中熔点高的一方的成分的过共晶合金，第2区域含有第1成分与第2成分的共晶合金。

Description

MEMS设备及其制造方法
技术领域
本发明涉及MEMS设备及其制造方法。
背景技术
近年来，使用将机械要素部件、传感器、驱动器、电子电路集成在一个硅基板、玻璃基板、有机材料等上的MEMS(Micro Electro Mechanical Systems：微机电系统)技术而制造的设备正在普及。在MEMS设备技术中，在载置有形成多层结构的半导体元件的下侧基板接合上侧基板而形成。
例如在专利文献1中，公开了使用由锗和铝形成的二元系共晶键合来接合上下的基板的方法。在专利文献1记载的方法中，在第1半导体基板与第2半导体基板的接合面之间以聚合状态介设含铵层和锗层，通过对该接合面进行加热·加压处理，使第1半导体基板与第2半导体基板进行共晶键合。专利文献1记载的方法想要通过此时使锗层的外端相对于含铝层的外端形成在内侧，从而实现防止共晶合金从接合面溢出。
现有技术文献
专利文献
专利文献1：日本专利第5021098号公报
发明内容
共晶合金从接合面溢出时，与载置于下侧基板的半导体元件上的配线导通。如专利文献1中记载那样的现有的接合方法中使用的铝等因加压、热处理而容易发生迁移。因此，利用专利文献1中记载的接合方法，在对接合面加压时，铝等有可能发生迁移。该情况下，铝等从接合面溢出，与半导体元件上的配线导通。
本发明是鉴于这样的情况而作出的，其目的在于防止金属从共晶键合的接合面溢出。
本发明的一个方面涉及的MEMS设备具备：具有在表面具有配线的元件的下侧基板、与元件对置而设置的上侧基板以及在元件的周围将下侧基板和上侧基板接合的接合部；接合部具有从接近元件的部分向远离元件的部分连续地设置的第1区域、第2区域和第3区域，第1区域或第3区域中的至少任一个区域含有第1成分和第2成分中熔点高的一方的成分的过共晶合金，第2区域含有第1成分与第2成分的共晶合金。
根据该MEMS设备，能够防止金属从共晶接合的接合面溢出。
另外，第1区域和第3区域优选具有过共晶合金。在该优选的方式中，能够防止金属从共晶键合的接合面溢出。
另外，第1成分和第2成分也优选在400℃～600℃具有共晶点且一方的熔点高于600℃。在该优选的方式中，能够降低用于引起共晶反应的加热温度，由此能够减少MEMS设备中使用的配线等元件的破损。
另外，第1成分优选为铝。以铝为成分的合金是MEMS设备等中常用于例如配线等的金属。因此，在该优选的方式中，通过接合部采用铝，能够减少制造工序中的MEMS设备1的硅基板的污染。第2成分特别优选为锗或硅。
另外，MEMS设备也优选在接合部与下侧基板或上侧基板之间进一步具备高度调整部。在该优选的方式中，能够调整下侧基板与上侧基板之间的间隔。
本发明的一个方面涉及的MEMS设备制造方法包括如下工序：准备下侧基板和上侧基板的工序，所述下侧基板具有在表面设置有配线的元件，在下侧基板中在元件的周围形成由第1成分构成的第1层，使下侧基板与上侧基板对置时，在上侧基板中在与第1层对置的位置形成由第2成分构成的第2层的工序，使下侧基板和上侧基板对置，使第1层与第2层接触的工序，按压上侧基板和下侧基板的工序以及在为第1成分和第2成分的共晶点以上的温度且低于第1成分和第2成分中高的一方的熔点的温度对第1层和第2层进行加热的工序；在形成的工序中，在接触的工序中使第1层与第2层接触时，将第1层和第2层中由第1成分和第2成分中熔点高的材料形成的一个层形成为该一个层中的设置于接近元件的位置的区域或设置于远离元件的位置的区域中的至少任一个区域不与另一个层接触。
根据该MEMS设备制造方法，能够防止金属从共晶接合的接合面溢出。
另外，优选在形成的工序中，将一个层形成为该一个层中的设置于接近元件的位置的区域和设置于远离元件的位置的区域不与另一个层接触。在该优选的方式中，能够防止金属从共晶键合的接合面溢出。
另外，形成的工序也优选包括如下工序：在上侧基板中的形成第1层的位置或下侧基板中的形成第2层的位置形成由不与第1成分或第2成分发生共晶反应的成分构成的第3层，在第3层层叠第1层或第2层的工序。在该优选的方式中，能够调整下侧基板与上侧基板之间的间隔。
另外，第1成分和上述第2成分也优选在400℃～600℃具有共晶点且一方的熔点高于600℃。在该优选的方式中，能够降低用于引起共晶反应的加热温度，由此能够减少MEMS设备中使用的配线等元件的破损。
另外，第1成分优选为铝。以铝为成分的合金是MEMS设备等中常用于例如配线等的金属。因此，在该优选的方式中，通过接合部采用铝，能够减少制造工序中的MEMS设备1的硅基板的污染。第2成分特别优选为锗或硅。
根据本发明，能够防止金属从共晶接合的接合面溢出。
附图说明
图1是示意性地表示本发明的第1实施方式涉及的MEMS设备的结构的立体图。
图2是示意性地表示本发明的第1实施方式涉及的MEMS设备的结构的分解立体图。
图3是示意性地表示本发明涉及的MEMS设备中的接合部的形状的一个例子的俯视图。
图4是沿图1的A－A’线的截面图。
图5是表示本发明的第1实施方式涉及的锗和铝的共晶状态的图。
图6是表示本发明的第1实施方式涉及的MEMS设备的工艺流程的一个例子的图。
图7与图4对应，是本发明的第2实施方式涉及的MEMS设备的截面图。
图8与图6对应，是本发明的第2实施方式涉及的MEMS设备的工艺流程。
具体实施方式
[第1实施方式]
以下，参照附图对本发明的第1实施方式进行说明。图1是示意性地表示本发明的第1实施方式涉及的MEMS设备1的外观的立体图。另外，图2是示意性地表示本发明的第1实施方式涉及的MEMS设备1的结构的分解立体图。
该MEMS设备1具备下盖20、与下盖20对置而设置的上盖30以及夹在下盖20和上盖30之间的接合部C。即，MEMS设备1是由下盖20、接合部C以及上盖30依次层叠而构成的。
下盖20和上盖30各自使用Si基板而形成。而且，下盖20和上盖30是利用接合部C将Si基板彼此相互接合而相互接合的。应予说明，下盖20可以使用SOI基板形成。
本实施方式中，MEMS设备1是具有共振器120的MEMS共振装置。以下，对MEMS设备1的各构成进行详细说明。
(1.上盖30)
上盖30沿XY平面呈平板状地扩展，在本实施方式中，在其背面形成例如扁平的长方体形状的凹部31。凹部31被侧壁33包围，形成振动空间的一部分，该振动空间是后述的共振器120振动的空间。
在上盖30的表面，在其4角形成有端子T1～T4。在端子T1～T4的下方形成有通孔V1～V4，通过向其内部填充导电性材料，端子T1～T4作为将后述的电极T11～T14介由连接部N1～N4与外部电源连接的端子发挥功能。
(2.下盖20)
下盖20具有沿XY平面设置的矩形平板状的底板22(参照图4)以及从底板22的周边部向Z轴方向(即，下盖20与上盖30的层叠方向)延伸的侧壁23。例如，下盖20在与上盖30对置的面设置有由底板22的表面和侧壁23的内表面形成的凹部21。凹部21形成后述的共振器120的振动空间的一部分。
另外，在下盖20的中央设置有元件区域10。在元件区域10形成例如使用MEMS技术制造的MEMS共振器、陀螺仪传感器、温度传感器等。在本实施方式中，在元件区域10的表面形成有共振器120。共振器120为在振动空间内振动的共振器。
另外，在元件区域10，进一步在与端子T1～T4对置的位置形成有4个电极T11～T14。例如，共振器120具有与电极T11～T14连接的配线。
(3.接合部C)
在本实施方式中，接合部C在元件区域10的周围且在下盖20与上盖30之间沿XY平面形成为矩形的框状。接合部C通过形成共晶合金而将下盖20和上盖30接合。本实施方式中，下盖20与上盖30由接合部C接合，形成例如共振器120的振动空间。该振动空间被气密地密封，维持真空状态。可以向该振动空间填充例如非活性气体等气体。
本实施方式中，接合部C由铝和锗形成。
图3是示意性地表示MEMS设备1中形成的接合部C的形状和配置的一个例子的俯视图。图3中，记载了MEMS设备1中接合部C和元件区域10。具体而言，图3(A)是示意性地表示本实施方式涉及的接合部C和元件区域10的俯视图。另外，图3(B)和(C)是示意性地表示接合部C的其它形状的图。
应予说明，图3中，以大致矩形地形成元件区域10并且在Y轴方向具有长边、在X轴方向具有短边的情况为例进行说明。
如图3(A)所示，本实施方式的接合部C将元件区域10的周围无缝隙地包围。另外，接合部C具有从接近元件区域10的部分到远离元件区域10的部分连续地设置的第1区域C21、第2区域C22和第3区域C23。
在图3(A)的例子中，第2区域C22沿元件区域10的外周形成在接合部C的中心部附近。另外，第1区域C21沿第2区域C22形成在比第2区域C22更接近元件区域10的位置。另一方面，第3区域C23沿第2区域C22形成在比第2区域C22更远离元件区域10的位置。
在图3(B)和(C)中，接合部C设置于元件区域10的周围，以包围元件区域10的一部分的方式形成。在图3(B)的例子中，接合部C形成为包围元件区域10周围中的三个方向。
在图3(B)所示的接合部C的例子中，第2区域C22沿元件区域10的外周设置于接合部C的中心部附近。另外，第1区域21沿第2区域C22形成在接合部C的比第2区域C22更接近元件区域10的部分。另外，第3区域C23沿第2区域C22形成在接合部C的比第2区域C22更远离元件区域10的部分。
在图3(C)的情况下，接合部C由散布于元件区域10的周围的4个接合部C11～C14构成。接合部C11～C14彼此没有连接，分别包围元件区域10的四个方向的一部分。因此，在元件区域10的角周边没有形成接合部C。
在图3(C)的例子中，第2区域C22沿元件区域10的与第2区域C22对置的边设置于接合部C的中心部附近。另外，第1区域C21沿第2区域C22形成在接合部C的比第2区域C22更接近元件区域10的部分。另外，第3区域C23沿第2区域C22形成在接合部C的比第2区域C22更远离元件区域10的部分。
(4.层叠结构)
使用图4对MEMS设备1的层叠结构进行说明。图4是图1的AA’截面图。
如图4所示，在本实施方式涉及的MEMS设备1中，在下盖20的侧壁23上接合上盖30的侧壁33。在本实施方式中，由下盖20的凹部21和上盖30的凹部31形成共振器120振动的振动空间。
下盖20的底板22和侧壁23由Si(硅)基板S1一体地形成，在侧壁23的上表面形成有氧化硅(例如SiO2)膜S1’。Z轴方向所规定的下盖20的厚度例如为150μm，凹部21的深度例如为50μm。
在氧化硅膜S1’上形成有硅层S2。Si层S2例如由厚度10μm左右的简并的n型Si半导体形成，作为n型掺杂剂，可以含有P(磷)、As(砷)、Sb(锑)等。Si层S2中使用的简并Si的电阻值优选为0.5mΩ·cm～0.9mΩ·cm。应予说明，本实施方式中，在Si层S2的下表面形成有氧化硅层S2’。由此，能够提高共振器120的温度特性。
在Si层S2上形成压电薄膜F3以覆盖Si层S2，进一步在压电薄膜F3上层叠金属层E1。然后，在金属层E1上层叠压电薄膜F3以覆盖金属层E1，进一步在压电薄膜F3上层叠金属层E2，在金属层E2上再次层叠压电薄膜F3。金属层E1、E2例如使用厚度0.1μm左右的Mo(钼)、铝(Al)等形成。应予说明，通过由简并的Si形成Si层S2，Si膜S2能够兼作金属层E1。
通过蚀刻等将金属层E1、E2形成为期望的形状。金属层E1在共振器120中形成为作为下部电极发挥功能。
另一方面，金属层E2在共振器120中形成为作为上部电极发挥功能。另外，金属层E1、E2在共振器120以外的区域形成为作为用于将下部电极、上部电极连接到电极T11～T14的配线发挥功能。
压电薄膜F3是将施加的电压转换成振动的压电体的薄膜，例如，可以以AlN(氮化铝)等氮化物、氧化物为主成分。具体而言，压电薄膜128可以由ScAlN(钪铝氮化物)形成。ScALN是将氮化铝中的铝的一部分置换成钪而成的。另外，压电薄膜F3例如具体1μm的厚度。
压电薄膜F3根据通过金属层E2、E1对压电薄膜F3施加的电场，在例如XY平面的面外方向即Z轴方向伸缩。通过该压电薄膜F3的伸缩，共振器120例如向下盖20和上盖30的内面(凹部21、31)以面外的弯曲振动模式振动。
此外，如图4所示，在压电薄膜F3的一部分，通过蚀刻等形成通孔，金属层E1、E2露出。向该通孔(即，除去了压电薄膜F3的位置)填充例如钼、铝等导电材料，形成电极T11～T14。应予说明，电极T11～T14介由后述的连接部N1～N4与端子T1～T4连接。在本实施方式中，电极T11～T14由铝形成。
上盖30由规定的厚度的Si基板S3形成。如图4所示，上盖30以其周边部(侧壁33)与下盖20的侧壁23接合。为了将上盖30与下盖20接合，在上盖30的周边部与下盖20之间形成有接合部C。Si基板S3的表面被绝缘膜S3’覆盖。绝缘膜S3’通过例如Si基板S3的表面的氧化、化学气相蒸镀(CVD:Chemical Vapor Deposition)形成在Si基板S3的表面。
上盖30在形成有端子T1～T4的位置分别形成通孔V1～V4。在通孔V1～V4的内部形成绝缘膜S3’，在绝缘膜S3’的内部填充导电材料V’。例如，在Si基板S3上形成金(Au)、铝(Al)等金属，将端子T1～T4与通孔V1～V4接合。
接合部C具有形成于其X轴方向或Y轴方向的中心部(图3(A)中的第2区域C22)的共晶部CK和从共晶部CK向X轴方向或Y轴方向连续地设置的过共晶部CK’(图3(A)中的第1区域C21和第3区域C23)。即，接合部C在图4的截面图中的X轴方向或Y轴方向的端部具有过共晶部CK’。应予说明，接合部C可以为在第1区域C21和第3区域C23中的至少任一个区域具有过共晶部CK’、在其它区域和第1区域C21具有共晶部CK的构成。
接合部C优选由显示在400℃～600℃的范围具有共晶点且一方的成分的液相线温度的一部分超过600℃的(即，熔点超过600℃的)二元系共晶反应的金属的组合形成。由此，能够降低用于引起共晶反应的加热温度，能够减少MEMS设备1中使用的配线等元件的破损。
例如另一方的成分优选为AlCu(Cu的重量比优选为0.5％左右)合金(铝－铜合金)、AlSiCu合金(铝－硅－铜合金)等主成分为铝(Al)的合金。铝是MEMS设备等中常用于例如配线等的金属，因此，通过在接合部C采用铝，能够减少制造工序中的MEMS设备1的硅基板的污染。另外，该情况下，接合部C的一方的成分优选为硅(Si)、锗(Ge)。
本实施方式中，接合部C由铝和锗的组合形成。共晶部CK通过铝和锗发生共晶反应而形成。共晶部CK是例如铝和锗形成共晶且该共晶状态大致恒定的区域。
另外，过共晶部CK’是指接合部C中锗的重量比率比共晶部CK高的区域。过共晶部CK’是指使用SEM(Scanning Electron Microscope：扫描式电子显微镜)等观察接合部C的截面时，成为相对于铝和锗的共晶组织，起因于锗的固溶体的组织析出的状态的位置。
过共晶部CK’的厚度从上盖30向下盖20并不限于恒定，如图4所示，可以形成为缓慢变薄。另外，过共晶部CK’中的锗与铝的重量比率并不限于恒定。例如，过共晶部CK’可以具有锗以单质残留的区域、锗的重量比率连续地或缓慢地变化的区域。另外，接合部C可以为仅在共晶部CK的元件区域10侧的表面具有过共晶部CK’的构成。
应予说明，图4中示意性地记载了作为将共晶部CK和过共晶部CK’连续地形成的构成的接合部C，但接合部C的构成并不限定于此。例如，接合部C可以为在共晶部CK与过共晶部CK’之间具有锗的重量比率连续地或缓慢地变化的区域的构成。
应予说明，在图3中的第2区域C22在接合部C的表面露出的构成(例如图3(B)、(C))的情况下，过共晶部CK’可以形成在第2区域C22的露出面。具体而言，接合部C为图3(B)所示的构成时，接合部C的Y轴方向的端部被过共晶部CK’覆盖。另外，接合部C为图3(C)所示的构成时，各接合部C11～C14的长边方向的端部被过共晶部CK’覆盖。
另外，在上盖30的导电材料V’与下盖20的电极T11、T14之间分别形成有连接部N1、N4。连接部N的Y轴方向的中心部形成有例如铝(Al)与锗(Ge)的共晶部NK。共晶部NK的表面被过共晶部NK’覆盖。应予说明，共晶部NK、过共晶部NK’的构成与共晶部CK、过共晶部CK’同样。
图5是表示铝和锗的共晶状态的平衡状态图。图5的纵轴表示共晶开始的温度，在上下的横轴中，上轴表示铝与锗的重量比，下轴表示组成比。如图5所示，铝与锗的重量比为52：48时，得到液相线温度最低的共晶点。上述的共晶部CK、NK例如按照铝与锗的重量比率为52：48形成以便液相线温度成为共晶点。
如图5所示，如果铝与锗的重量比率从52：48变化，则液相线温度也从共晶点上升。此时，锗与铝相比，随着重量比率的增加的液相线温度的上升率大。另外，锗单质的熔点(例如1大气压下约为938℃)为远高于共晶点的温度(例如1大气压下约为424℃)的温度。
因此，通过将接合部C形成为过共晶部CK’中锗的重量比率大于52：48，从而能够利用铝与锗的液相线温度的上升率的差来抑制共晶合金的溢出(对详细情况进行后述)。
(5.工艺流程)
图6是表示制造本实施方式涉及的MEMS设备1时的工艺流程的图。应予说明，图6中，为了方便，示出形成于晶片的多个MEMS设备1中的1个MEMS设备1进行说明，MEMS设备1可以与通常的MEMS工艺同样地通过在1个晶片上形成多个MEMS设备1后，将该晶片分割而得到。
该工艺流程中，首先，准备上述的形成有共振器120等的下盖20和形成有端子T1～T4等的上盖30。
在图6(a)的工序中，在准备的下盖20中，在压电薄膜F3上层叠铝(也称为“第1成分”)。接下来，通过将被层叠的铝利用蚀刻等形成为期望的形状，从而在下盖20中在元件区域10的外侧形成铝层CA(也称为“第1层”)，在电极T11、T14上形成铝层NA1、NA4。
另一方面，在上盖30中，在其背面的绝缘膜S3’的表面层叠锗(也称为“第2成分”)。接下来，通过将被层叠的锗利用蚀刻等形成为期望的形状，从而在上盖30中在规定的位置形成锗层CG(也称为“第2层”)、NG1、NG4(以下，也统称为“锗层GE”)。作为规定的位置，例如，使下盖20和上盖30对置为它们的两端在Y轴方向设置于相同的位置时，在上盖30将锗层GE形成为锗层GE的中心线CY在铝层CA、NA1、NA4(以下，也统称为“铝层AL”)的中心大致对置。
此外，在图6(a)的工序中，将锗层CG形成为该锗层CG中的设置于接近元件区域10的位置的部分(相当于图3(A)所示的接合部C的第1区域C21的部分)或设置于远离元件区域10的位置的部分(相当于图3(A)所示的接合部C的第3区域C23的部分)不与铝层CA接触。例如，将铝层CA和锗层CG分别形成为与形成于下盖20的铝层CA中的位于元件区域10侧的部分相比，形成于上盖30的锗层CG中的位于元件区域10侧的部分接近元件区域10。
应予说明，也可以在下盖20形成上述的锗层GE，在上盖30形成上述的铝层AL。在任一情况下，使下盖20和上盖30对置为它们的两端在Y轴方向位于相同的位置时，均将铝层CA和锗层CG形成为与铝层CA相比，锗层CG其接近元件区域10的部分设置于接近元件区域10的位置。
此外，在图6(a)的工序中，将铝层AL和锗层GE分别在下盖20和上盖30形成为锗层GE与铝层AL的宽度相比，沿Y轴方向的宽度变长10～15μm左右。另外，对于沿Z轴方向的厚度，铝层AL形成为0.7μm左右，锗层GE形成为0.38μm左右。
应予说明，锗层GE的厚度优选形成为其Y轴方向从端部到中心部是一样的。由此，能够防止因后述的加热处理而溶解的铝和锗的液相从锗层GE的端部移动到上盖30的背面。其结果，能够防止因在上盖30形成不需要的材料而引起的性能不良。
接着，在图6(b)中，使下盖20与上盖30对位以便铝层CA的Y轴方向的中心线CY与锗层CG的Y轴方向的中心一致。应予说明，下盖20与上盖30的对位例如可举出如下方法：对形成有下盖20的晶片和形成有上盖30的晶片分别标注印记，直接使晶片彼此的位置对齐的方法；基于形成于晶片的下盖20等构成的位置间接地使晶片的位置对齐的方法等。
进行对位后，用加热器夹住上盖30和下盖20，进行加热处理。此时，上盖30向下盖20移动，其结果，接触为铝层AL的各个Y轴方向的中心线CY与锗层GE的Y轴方向的中心一致。
加热处理中的加热温度优选为图5所示的共晶点的温度以上且小于铝单质时的熔点，即424℃以上且小于620℃左右。另外，加热时间优选为10分钟～20分钟左右。在本实施方式中，在450℃～500℃的温度进行15分钟左右的加热处理。
在加热时，MEMS设备1被以例如15Mpa左右的压力从上盖30向下盖20按压。应予说明，按压的压力优选为5MPa～25MPa左右。
由于本实施方式的加热温度为图5所示的共晶点的温度(424℃)以上，因此，在铝层AL与锗层GE的接触位置形成两者熔解的液相。此时，通过加压处理，在铝层AL与锗层GE的接触位置压力被加重。因此，熔解而成为液相的铝和锗从该接触位置向锗层GE的不与铝层AL接触的位置(图6中为锗层GE的端部。以下，也称为“锗层GE的端部”)流出。
加热温度由于为小于锗的熔点的温度，因此在锗层GE的端部残留有锗的固体。通过向此流出熔解而成为液相的铝和锗，在流出的液相的铝和锗与锗的固体的接触位置形成锗固溶于铝和锗的液相的固溶体。在该接触位置，随着铝和锗的液相的流出进行，该液相中含有的锗的重量比率上升，由此液相线温度上升。其结果，在锗层GE的端部，固溶体的液相线温度变得比加热温度高，因此，锗的固体向铝和锗的液相的熔解停止。另外，由于锗固体进一步熔融于铝和锗的液相而成的固溶体的粘性比该液相高，因此，能够抑制液相的流出。
其结果，在接合部C中，通过锗重量比率高的过共晶部CK’覆盖共晶部CK，能够防止共晶合金向凹部21、31溢出。
此外，锗与铝相比，随着共晶合金中的重量比率的增加，液相线温度的上升率高，因此，即使锗层GE的宽度相对于铝层AL的宽度的增加量少，也能够防止共晶合金从接合部C溢出。其结果，能够实现MEMS设备1的小型化。
另外，在加热处理后，通过例如自然放冷进行冷却处理。应予说明，冷却处理并不限于自然放冷，只要能够在接合部形成共晶部CK、NK且在共晶部CK、NK的表面形成过共晶部CK’、NK’即可，其冷却温度、冷却速度可进行各种选择。
其结果，如图6(c)所示，共晶部CK、NK的外侧被过共晶部CK’、NK’覆盖。
如此，根据本实施方式涉及的MEMS制造方法，能够利用过共晶部CK’覆盖共晶部CK的表面。由此，能够抑制共晶合金向电极T11～T14溢出。
[第2实施方式]
在以下的第2实施方式中省略与第1实施方式共同的事项的说明，仅对不同点进行说明。特别是不在各实施方式中提及基于同样的构成产生的同样的作用。
图7是表示本实施方式涉及的MEMS设备1的AA’截面(参照图1)的图。以下，以本实施方式涉及的MEMS设备1的详细构成中与第1实施方式的差异点为中心进行说明。在本实施方式中，端子T1～T4与电极T11～T14相比形成在外侧。
在上盖30的背面，从与端子T1～T4对置的位置到与电极T11～T14分别对置的位置形成连接线H1～H4。另外，在上盖30的背面，在与接合部C对置的位置形成作为第3层的一个例子的高度调整部HC。
连接线H1～H4和高度调整部HC例如由铝形成，在其表面具有由钽(Ta)、氮化钽(TaN)、氮化钛(TiN)等与铝或锗不发生共晶反应的材料构成的层。这里，不发生共晶反应的材料包括与形成共晶部CK、NK的成分(即，铝和锗)彼此的共晶反应相比，不易与形成共晶部CK、NK的成分发生共晶反应的材料。连接线H1～H4和高度调整部HC的表面优选被该材料覆盖。在本实施方式中，连接线H1～H4和高度调整部HC的表面具有钛(Ti)。通过利用钛膜F4覆盖连接线H1～H4和高度调整部HC的表面，能够防止连接线H1～H4和高度调整部HC的铝与共晶部CK、NK中使用的锗等发生共晶反应。
其它的截面的构成与第1实施方式同样。
接下来，对本实施方式涉及的MEMS设备1的工艺流程进行说明。
图8是表示制造本实施方式涉及的MEMS设备1的工艺流程的一个例子的图。
在本实施方式中，如图8(a)所示，该工序中准备的上盖30是在连接线H1、H4(与端子T1、T4对应)和高度调整部HC介由钛膜F4层叠锗层GE而成的。本实施方式中准备的上盖30的制造工艺例如如下。首先，在上盖30的背面中绝缘膜S3’的表面形成铝，通过蚀刻等形成连接线H1～H4、高度调整部HC。高度调整部HC的A轴方向的高度与连接线H1～H4的高度大致相同。其后，在连接线H1～H4和高度调整部HC的表面层叠钛膜F4。进一步在上盖30层叠锗，通过蚀刻等形成锗层GE。
在本实施方式中准备的上盖30，锗层GE优选形成为在其下表面不具有连接线H1～H4和高度调整部HC的位置与具有连接线H1～H4和高度调整部HC的位置在Z轴方向的高度大致相同。由此，发生共晶反应时，即使熔解的铝和锗的液相移动到锗层GE的端部，由于一定厚度分量的锗以固体的形式残留在锗层GE的端部，因此，能够抑制共晶合金的溢出。
其它工艺流程与第1实施方式同样。
如此，根据本实施方式涉及的MEMS设备1，接合部C成为介由高度调整部HC与上盖30连接的构成。由此，能够调整上盖30与下盖20之间的间隙。
其它的构成、效果与第1实施方式同样。
应予说明，在本实施方式中成为连接线H1与端子T1电连接的构成，但不限定于此。例如，可以成为锗层NG1形成至通孔V1并与端子T1电连接的构成。此时，连接线H1可以为未达到通孔V1的长度(即是连接线H1形成在比通孔V1更靠内侧的构成)，作为高度调整部发挥功能。
以上说明的各实施方式是用于使本发明容易理解的发明，并不是用于限定解释本发明。本发明可以在不脱离其主旨的情况下进行变更/改进，并且本发明中也包括其等效物。即，本领域技术人员对各实施方式中适当地施加了设计变更而得到的结构只要具备本发明的特征，就包含在本发明的范围中。例如，各实施方式所具备的各要素及其配置、材料、条件、形状、尺寸等并不限于例示的内容，可以适当地变更。
另外，各实施方式为例示，当然能够进行在不同的实施方式中示出的构成的置换或者组合，这些结构只要含有本发明的特征就包含在本发明的范围中。
符号说明
1 MEMS设备
10 元件区域
30 上盖
20 下盖
120 共振器
C 接合部
CK 共晶部
CK’ 过共晶部

Claims (13)

1.一种MEMS设备，具备：
具有在表面具有配线的元件的下侧基板，
与所述元件对置而设置的上侧基板，以及
在所述元件的周围将所述下侧基板与所述上侧基板接合的接合部；
所述接合部具有从接近所述元件的部分到远离所述元件的部分连续地设置的第1区域、第2区域和第3区域，
所述第1区域或所述第3区域中的至少任一个区域含有第1成分和第2成分中熔点高的一方的成分的过共晶合金，
所述第2区域含有所述第1成分与所述第2成分的共晶合金。
2.根据权利要求1所述的MEMS设备，其特征在于，所述第1区域和所述第3区域具有所述过共晶合金。
3.根据权利要求1或2所述的MEMS设备，其特征在于，所述第1成分和所述第2成分在400℃～600℃具有共晶点且一方的熔点高于600℃。
4.根据权利要求1～3中任一项所述的MEMS设备，其特征在于，所述第1成分为铝。
5.根据权利要求1～4中任一项所述的MEMS设备，其特征在于，所述第2成分为锗或硅。
6.根据权利要求1～4中任一项所述的MEMS设备，其特征在于，所述MEMS设备在所述接合部与所述下侧基板或所述上侧基板之间进一步具备高度调整部。
7.一种MEMS设备制造方法，包括如下工序：
准备下侧基板和上侧基板的工序，所述下侧基板具有在表面设置有配线的元件，
在所述下侧基板中，在所述元件的周围形成由第1成分构成的第1层，使所述下侧基板与所述上侧基板对置时，在所述上侧基板中，在与所述第1层对置的位置形成由第2成分构成的第2层的工序，
使所述下侧基板与所述上侧基板对置，使所述第1层与所述第2层接触的工序，
按压所述上侧基板和所述下侧基板的工序，以及
在为所述第1成分和所述第2成分的共晶点以上的温度且低于所述第1成分和所述第2成分中高的一方的熔点的温度对所述第1层和所述第2层进行加热的工序，
在所述形成的工序中，
在所述接触的工序中使所述第1层与所述第2层接触时，将所述第1层和所述第2层中由所述第1成分和所述第2成分中熔点高的材料形成的一个层形成为该一个层中的设置于接近所述元件的位置的区域或设置于远离所述元件的位置的区域中的至少任一个区域不与另一个层接触。
8.根据权利要求7所述的MEMS设备制造方法，其特征在于，在所述形成的工序中，
将所述一个层形成为该一个层中的设置于接近所述元件的位置的区域和设置于远离所述元件的位置的区域不与所述另一个层接触。
9.根据权利要求7或8所述的MEMS设备制造方法，其特征在于，所述形成的工序包括如下工序：
在所述上侧基板中的形成所述第1层的位置或所述下侧基板中的形成所述第2层的位置形成由不与所述第1成分或所述第2成分发生共晶反应的成分构成的第3层，在所述第3层层叠所述第1层或所述第2层。
10.根据权利要求7～9中任一项所述的MEMS设备制造方法，其特征在于，所述第1成分和所述第2成分在400℃～600℃具有共晶点且一方的熔点高于600℃。
11.根据权利要求7～10中任一项所述的MEMS设备制造方法，其特征在于，所述第2成分的熔点比所述第1成分高。
12.根据权利要求7～11中任一项所述的MEMS设备制造方法，其特征在于，所述第1成分为铝。
13.根据权利要求7～12中任一项所述的MEMS设备制造方法，其特征在于，所述第2成分为锗或硅。
CN201680042091.2A 2015-09-17 2016-09-14 Mems设备及其制造方法 Active CN107848789B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015184289 2015-09-17
JP2015-184289 2015-09-17
PCT/JP2016/077174 WO2017047663A1 (ja) 2015-09-17 2016-09-14 Ｍｅｍｓデバイス、及びその製造方法

Publications (2)

Publication Number Publication Date
CN107848789A true CN107848789A (zh) 2018-03-27
CN107848789B CN107848789B (zh) 2020-10-27

Family

ID=58288916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680042091.2A Active CN107848789B (zh) 2015-09-17 2016-09-14 Mems设备及其制造方法

Country Status (5)

Country Link
US (1) US10934161B2 (zh)
JP (1) JPWO2017047663A1 (zh)
CN (1) CN107848789B (zh)
SG (1) SG11201710863QA (zh)
WO (1) WO2017047663A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567500A (zh) * 2018-09-04 2021-03-26 株式会社村田制作所 Mems器件的制造方法以及mems器件
CN113632375A (zh) * 2019-06-19 2021-11-09 株式会社村田制作所 谐振装置以及谐振装置制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111683896B (zh) 2018-02-09 2023-11-10 株式会社村田制作所 Mems设备
WO2019159410A1 (ja) * 2018-02-14 2019-08-22 株式会社村田製作所 共振装置及び共振装置製造方法
WO2019225047A1 (ja) * 2018-05-24 2019-11-28 株式会社村田製作所 Ｍｅｍｓデバイス及びｍｅｍｓデバイス製造方法
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
DE102018210815A1 (de) * 2018-06-30 2020-01-02 Robert Bosch Gmbh Elektrische Kontaktierung, Verfahren zur Herstellung einer elektrischen Kontaktierung, System
CN112335178B (zh) 2018-08-02 2024-02-13 株式会社村田制作所 Mems设备
JP7089706B2 (ja) 2018-09-28 2022-06-23 株式会社村田製作所 共振装置及び共振装置製造方法
WO2020194810A1 (ja) * 2019-03-26 2020-10-01 株式会社村田製作所 共振装置及び共振装置製造方法
CN117751522A (zh) * 2021-07-29 2024-03-22 株式会社村田制作所 谐振装置及其制造方法
WO2023120142A1 (ja) * 2021-12-23 2023-06-29 株式会社村田製作所 Ｍｅｍｓデバイス及びｍｅｍｓデバイスの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032821A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
CN101821847A (zh) * 2007-10-09 2010-09-01 罗伯特.博世有限公司 由至少两个半导体基体组成的复合物以及制造方法
CN102160185A (zh) * 2008-09-22 2011-08-17 阿尔卑斯电气株式会社 Mems传感器
TW201330051A (zh) * 2011-10-06 2013-07-16 Omron Tateisi Electronics Co 晶圓之接合方法及接合部之構造
US20130187245A1 (en) * 2012-01-19 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US20140264655A1 (en) * 2013-03-13 2014-09-18 Invensense, Inc. Surface roughening to reduce adhesion in an integrated mems device
CN104377163A (zh) * 2013-08-16 2015-02-25 新加坡商格罗方德半导体私人有限公司 互补式金属氧化物半导体相容晶圆键合层与工艺
CN104701452A (zh) * 2013-12-04 2015-06-10 三星电子株式会社 电容式微加工超声换能器及其制造方法
CN104837096A (zh) * 2014-02-12 2015-08-12 三星电子株式会社 电声换能器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943411B2 (en) * 2008-09-10 2011-05-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US8207586B2 (en) * 2008-09-22 2012-06-26 Alps Electric Co., Ltd. Substrate bonded MEMS sensor
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP5367842B2 (ja) * 2009-12-11 2013-12-11 パイオニア株式会社 半導体基板の接合方法およびｍｅｍｓデバイス
US8592285B2 (en) 2009-12-11 2013-11-26 Pioneer Corporation Method of bonding semiconductor substrate and MEMS device
CN102792170B (zh) * 2010-03-08 2014-07-02 阿尔卑斯电气株式会社 物理量传感器
JP2012074837A (ja) * 2010-09-28 2012-04-12 Nippon Dempa Kogyo Co Ltd 圧電デバイス
US8741738B2 (en) * 2011-06-08 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a semiconductor apparatus comprising substrates including Al/Ge and Cu contact layers to form a metallic alloy
US8652865B2 (en) * 2011-08-16 2014-02-18 Freescale Semiconductor, Inc. Attaching a MEMS to a bonding wafer
JP2013052449A (ja) * 2011-09-01 2013-03-21 Alps Electric Co Ltd Ｍｅｍｓセンサ
US9466532B2 (en) * 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
JP5898556B2 (ja) * 2012-04-25 2016-04-06 アルプス電気株式会社 Ｍｅｍｓセンサ及びその製造方法
TWI498975B (zh) * 2012-04-26 2015-09-01 Asian Pacific Microsystems Inc 封裝結構與基材的接合方法
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US9394161B2 (en) * 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
US9290376B1 (en) * 2015-06-12 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS packaging techniques

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821847A (zh) * 2007-10-09 2010-09-01 罗伯特.博世有限公司 由至少两个半导体基体组成的复合物以及制造方法
WO2010032821A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
CN102160185A (zh) * 2008-09-22 2011-08-17 阿尔卑斯电气株式会社 Mems传感器
TW201330051A (zh) * 2011-10-06 2013-07-16 Omron Tateisi Electronics Co 晶圓之接合方法及接合部之構造
US20130187245A1 (en) * 2012-01-19 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US20140264655A1 (en) * 2013-03-13 2014-09-18 Invensense, Inc. Surface roughening to reduce adhesion in an integrated mems device
CN104377163A (zh) * 2013-08-16 2015-02-25 新加坡商格罗方德半导体私人有限公司 互补式金属氧化物半导体相容晶圆键合层与工艺
CN104701452A (zh) * 2013-12-04 2015-06-10 三星电子株式会社 电容式微加工超声换能器及其制造方法
CN104837096A (zh) * 2014-02-12 2015-08-12 三星电子株式会社 电声换能器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567500A (zh) * 2018-09-04 2021-03-26 株式会社村田制作所 Mems器件的制造方法以及mems器件
CN113632375A (zh) * 2019-06-19 2021-11-09 株式会社村田制作所 谐振装置以及谐振装置制造方法

Also Published As

Publication number Publication date
CN107848789B (zh) 2020-10-27
WO2017047663A1 (ja) 2017-03-23
US10934161B2 (en) 2021-03-02
SG11201710863QA (en) 2018-01-30
US20180127268A1 (en) 2018-05-10
JPWO2017047663A1 (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107848789A (zh) Mems设备及其制造方法
US20160009550A1 (en) Methods of fabricating micro electro mechanical system structures
US9355896B2 (en) Package systems
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
TW200304682A (en) Packaging microelectromechanical structures
CN108141196A (zh) 谐振装置及其制造方法
CN107043085A (zh) 半导体器件和封装件及其制造方法
US11757425B2 (en) Resonance device and method for producing resonance device
JP2013055632A (ja) 気密封止パッケージ及びこの気密封止パッケージの製造方法
US20210403316A1 (en) Resonance device and resonance device manufacturing method
JP4619201B2 (ja) ウェハレベル気密パッケージの製造方法および気密パッケージ
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP5676022B2 (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
JP2020120195A (ja) Ｍｅｍｓ発振器
JP7169560B2 (ja) 共振装置及び共振装置製造方法
JP2007281245A5 (zh)
JP2020104229A (ja) Ｍｅｍｓデバイス
US11881838B2 (en) Resonance device and manufacturing method of resonance device
JP2013026919A (ja) 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
WO2022097328A1 (ja) 共振装置及び共振装置製造方法
JP6292236B2 (ja) 複合電子部品
CN115565984A (zh) 一种半导体结构及其形成方法
JP2012074641A (ja) パッケージおよび圧電振動子
KR20180062727A (ko) 수정 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant