CN107731850B - 一种高导电性的三维存储器及其形成方法 - Google Patents

一种高导电性的三维存储器及其形成方法 Download PDF

Info

Publication number
CN107731850B
CN107731850B CN201710773081.2A CN201710773081A CN107731850B CN 107731850 B CN107731850 B CN 107731850B CN 201710773081 A CN201710773081 A CN 201710773081A CN 107731850 B CN107731850 B CN 107731850B
Authority
CN
China
Prior art keywords
main structure
filled
carbon
region
polyacrylonitrile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710773081.2A
Other languages
English (en)
Other versions
CN107731850A (zh
Inventor
肖莉红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710773081.2A priority Critical patent/CN107731850B/zh
Publication of CN107731850A publication Critical patent/CN107731850A/zh
Application granted granted Critical
Publication of CN107731850B publication Critical patent/CN107731850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种高导电性的三维存储器及其形成方法，属于半导体技术领域。所述方法包括：提供含有待填充区域的主体结构；在待填充区域中旋涂聚丙烯腈溶液，并在主体结构的上表面形成聚丙烯腈薄膜；对含有聚丙烯腈薄膜的主体结构进行热退火处理后，进行碳化处理形成碳填充的沟道通孔和共源极阵列、及覆盖主体结构上表面的碳膜；去除碳膜。本发明中的方法，不仅工艺流程简单、缩短了工艺周期，而且降低了三维存储器的制作成本；在工艺过程中，也大大降低了由于应力造成的晶片翘曲程度，进而减少了由于晶片翘曲引起的工艺问题；同时由于碳具有高导电性，使得含有碳填充的沟道通孔和共源极阵列的三维存储器具有更好的设备电器性能。

Description

一种高导电性的三维存储器及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种高导电性的三维存储器及其形成方法。
背景技术
随着人们对电子产品的要求向小型化、多功能化、环保化等多方向的发展，各企业努力将电子系统做的越来越小，集成越来越高，功能越来越多。由此也产生了许多新技术、新材料和新设计，三维闪存存储器就是其中的典型代表。目前，三维闪存存储器的一个常用的架构就是NAND闪存架构。在NAND闪存架构中，其主要的组成部分可以概括为存储单元和外围电路，通过外围电路的控制实现对各存储单元中数据的存取操作；因此，在三维NAND存储器的制程中，各部分的电导率是一个不容忽视的重要环节。
其中，共源极阵列(Array Common Source，简称ACS)是一个重要的高导电性要求的结构；目前，ACS通常使用钨(W)填充形成，虽然钨具有良好的导电性，但是在其形成过程中，由于受到严重的应力，会造成各种工艺问题，例如晶片翘曲滑动、光刻变形、叠层错位等等，进而导致器件的性能下降。为此，一些方法中采用多晶硅来替换钨，但是在沉积多晶硅的过程中，在共源极阵列(ACS)上会形成一些浅槽，并且多晶硅的导电性要比钨低的多，即使是采用掺杂的多晶硅，其导电性也还是比钨低很多，制作成本也相对较高。
在三维NAND存储器的制程中，另一个高导电性要求的结构就是沟道通孔(ChannelHole)，目前，沟道通孔通常是使用氮化硅、多晶硅等填充形成，或多或少的存在上述问题，其导电性同样有待于提高。并且现有的沟道通孔与共源极阵列的制作是分别进行的，工艺复杂。
因此，在三维存储器的制程中，如何在不带来额外工艺问题的基础上，形成高导电性的共源极阵列和沟道通孔，进而提高三维存储器的电气性能是一个急需解决的问题。
发明内容
为解决现有技术的不足，本发明提供一种高导电性的三维存储器及其形成方法。
一方面，本发明提供一种高导电性的三维存储器形成方法，包括：
提供含有待填充区域的主体结构；
在所述待填充区域中旋涂聚丙烯腈溶液，并在所述主体结构的上表面形成聚丙烯腈薄膜；
对含有聚丙烯腈薄膜的主体结构进行热退火处理后，进行碳化处理形成碳填充的沟道通孔和共源极阵列、及覆盖所述主体结构上表面的碳膜；
去除所述碳膜。
可选地，所述在所述待填充区域中旋涂聚丙烯腈溶液，并在所述主体结构的上表面形成聚丙烯腈薄膜之前，还包括：将前体聚丙烯腈在小于200度的温度下连续搅拌形成有机聚丙烯腈溶液。
可选地，通过旋涂机旋涂聚丙烯腈溶液时，旋涂机的最低转速为100～500转/分钟，最高转速为500～1500转/分钟。
可选地，所述热退火处理在较低的温度下持续10～30分钟。
可选地，所述碳化处理在高温下持续2～5小时。
可选地，所述待填充区域包括：第一待填充区域和第二待填充区域；
碳处理后，所述第一待填充区域形成碳填充的沟道通孔，所述第二待填充区域形成碳填充的共源极阵列。
可选地，所述去除所述碳膜，具体为：采用化学机械研磨工艺去除所述碳膜至呈现所述主体结构的上表面。
另一方面，本发明提供一种高导电性的三维存储器，包括：
主体结构；
碳填充的沟道通孔和共源极阵列，所述沟道通孔和共源极阵列形成于所述主体结构中。
可选地，所述主体结构，包括：衬底、所述衬底上的叠层结构、所述叠层结构上的介电层。
本发明的优点在于：
本发明中，通过旋涂聚丙烯腈溶液，并对其进行碳化处理同时形成碳填充的沟道通孔和共源极阵列，不仅工艺流程简单、缩短了工艺周期，而且降低了三维存储器的制作成本；在工艺过程中，也大大降低了由于应力造成的晶片翘曲程度，进而减少了由于晶片翘曲引起的工艺问题；同时由于碳具有高导电性，使得含有碳填充的沟道通孔和共源极阵列的三维存储器具有更好的设备电器性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为热解聚丙烯腈薄膜时电导率随热解温度变化的示意图；
附图2为热解聚丙烯腈薄膜时电阻随热解温度变化的示意图；
附图3和附图4为现有技术中形成共源极阵列的结构变化示意图；
附图5为本发明提供的一种高导电性的三维存储器形成方法流程图；
附图6为本发明提供的主体结构的示意图；
附图7和附图8为本发明提供的一种高导电性的三维存储器形成方法中结构变化示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
发明人在实验中发现，热解聚丙烯腈薄膜形成的碳膜具有高导电性(在1000度的温度下进行热解碳化时，电导率大于600S/cm)、低的薄层电阻(70微米厚的聚丙烯腈薄膜，其电阻约为100欧/平方)和局部透射比；其中，热解聚丙烯腈薄膜过程中，电导率随碳化温度的变化如图1所示，薄层电阻随碳化温度的变化如图2所示。现有技术中，还存在一些做法，即采用光刻技术将热解聚丙烯腈薄膜形成的碳膜作为底部电极，并作为源极和漏极制作有机场效应晶体管(organic field-effect transistor，简称OFET)；由此，发明人提出一种通过热解聚丙烯腈薄形成碳填充的共源极阵列和沟道通孔的方法，并在以下进行详述。
进一步地，在本实施例中，对本发明中的方法进行详述之前，对现有技术中共源极阵列的形成过程中造成的晶片翘曲问题进行进一步的说明；如图3和图4所示，包括：步骤1、提供含有待填充区域的主体结构；步骤2、形成钛(Ti)阻挡层，钛阻挡层覆盖主体结构的上表面及待填充区域的侧壁和底部；步骤3、在含有钛阻挡层的待填充区域中沉积钨，并形成覆盖钛阻挡层的钨层；步骤4、采用化学机械研磨工艺去除钨层至呈现主体结构的上表面。
其中，步骤2中，还可以为形成氮化钛(TiN)阻挡层；上述步骤2至步骤4中，通常分别在X方向上造成晶片的翘曲程度大于300微米、Y方向上造成晶片的翘曲程度大于150微米，为后续的工艺带来挑战。
实施例一
根据本发明的实施方式，提供一种高导电性的三维存储器形成方法，如图5至图8所示，包括：
提供含有待填充区域的主体结构；
在待填充区域中旋涂聚丙烯腈溶液，并在主体结构的上表面形成聚丙烯腈薄膜；
对含有聚丙烯腈薄膜的主体结构进行热退火处理后，进行碳化处理形成碳填充的沟道通孔和共源极阵列、及覆盖主体结构上表面的碳膜；
去除碳膜。
在本实施例中，主体结构，如图6所示，具体包括：衬底，在衬底上形成的叠层结构，在叠层结构上形成的介电层，形成于衬底、叠层结构和介电层间的多个待填充区域。其中，叠层结构具体包括：多层交错堆叠的氧化物层(图中未标记)和氮化物层(图中未标记)，且氮化物层形成于相邻的氧化物层之间；优选地，氧化物层为二氧化硅，氮化物层为氮化硅。
进一步地，在本实施例中，对于待填充区域的数量，在本发明中不做具体限定，具体依需求而定，附图仅用于示例；
更进一步地，在本实施例中，待填充区域包括：第一待填充区域和第二待填充区域；
对应地，碳处理后，第一待填充区域形成碳填充的沟道通孔(Channel Hole)，第二待填充区域形成碳填充的共源极阵列(Array Common Source，简称ACS)。
本发明中，通过热解聚丙烯腈溶液形成碳填充的共源极阵列，在工艺过程中几乎不会造成晶片的翘曲；相对于采用沉积钨(上述步骤1至步骤4)形成的共源极阵列而言，大大降低了工艺过程中造成的晶片翘曲程度，进而减少了由于晶片翘曲造成的光刻变形等问题；并且，本发明中同时形成共源极阵列和沟道通孔，工艺流程简单，缩短了工艺周期；同时，碳具有高的导电性，进而形成的共源极阵列和沟道通孔具有高的导电性；再者，聚丙烯腈的成本相对较低，也大大降低了三维存储器的制作成本。
根据本发明的实施方式，在待填充区域中旋涂聚丙烯腈溶液，并在主体结构的上表面形成聚丙烯腈薄膜之前，还包括：将前体聚丙烯腈在小于200度的温度下连续搅拌形成有机聚丙烯腈溶液。
根据本发明的实施方式，通过旋涂机旋涂聚丙烯腈溶液时，旋涂机的最低转速为100～500转/分钟，最高转速为500～1500转/分钟。
根据本发明的实施方式，热退火处理在较低的温度下持续10～30分钟；例如，在低于300度的温度下持续10～30分钟。
根据本发明的实施方式，碳化处理在高温下持续2～5小时；例如，在800度～1100度的温度下持续2～5小时。
根据本发明的实施方式，去除碳膜，具体为：采用化学机械研磨工艺(ChemicalMechanical Polishing，简称CMP)去除碳膜至呈现主体结构的上表面。
实施例二
根据本发明的实施方式，提供一种通过实施例一中所述方法形成的高导电性的三维存储器，包括：
主体结构；
碳填充的沟道通孔和共源极阵列，沟道通孔和共源极阵列形成于主体结构中。
根据本发明的实施方式，主体结构，包括：衬底、衬底上的叠层结构、叠层结构上的介电层。
其中，叠层结构具体包括：多层交错堆叠的氧化物层和氮化物层，且氮化物层形成于相邻的氧化物层之间；优选地，氧化物层为二氧化硅，氮化物层为氮化硅。
本发明中，通过旋涂聚丙烯腈溶液，并对其进行碳化处理同时形成碳填充的沟道通孔和共源极阵列，不仅工艺流程简单、缩短了工艺周期，而且降低了三维存储器的制作成本；在工艺过程中，也大大降低了由于应力造成的晶片翘曲程度，进而减少了由于晶片翘曲引起的工艺问题；同时由于碳具有高导电性，使得含有碳填充的沟道通孔和共源极阵列的三维存储器具有更好的设备电器性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种三维存储器形成方法，其特征在于，包括：
提供的主体结构，所述主体结构包括衬底、所述衬底上的叠层结构、所述叠层结构上的介电层，以及第一待填充区域和第二待填充区域；
在所述第一待填充区域和第二待填充区域中旋涂聚丙烯腈溶液，并在所述主体结构的上表面形成聚丙烯腈薄膜；
对含有聚丙烯腈薄膜的主体结构进行热退火处理后，进行碳化处理，在所述第一待填充区域形成碳填充的沟道通孔，在所述第二待填充区域形成碳填充的共源极阵列，以及形成覆盖所述主体结构上表面的碳膜，所述碳化处理后碳的电导率大于600S/cm；
去除所述碳膜。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一待填充区域和第二待填充区域中旋涂聚丙烯腈溶液，并在所述主体结构的上表面形成聚丙烯腈薄膜之前，还包括：将前体聚丙烯腈在小于200度的温度下连续搅拌形成有机聚丙烯腈溶液。
3.根据权利要求1所述的方法，其特征在于，通过旋涂机旋涂聚丙烯腈溶液时，旋涂机的最低转速为100～500转/分钟，最高转速为500～1500转/分钟。
4.根据权利要求1所述的方法，其特征在于，所述热退火处理在低于300度的温度下持续10～30分钟。
5.根据权利要求1所述的方法，其特征在于，所述碳化处理在800～1000度的温度下持续2～5小时。
6.根据权利要求1所述的方法，其特征在于，所述去除所述碳膜，具体为：采用化学机械研磨工艺去除所述碳膜至呈现所述主体结构的上表面。
7.一种三维存储器，其特征在于，包括：
主体结构，所述主体结构包括衬底、所述衬底上的叠层结构、所述叠层结构上的介电层；
碳填充的沟道通孔和共源极阵列，所述沟道通孔和共源极阵列形成于所述主体结构中，所述碳的电导率大于600S/cm。
CN201710773081.2A 2017-08-31 2017-08-31 一种高导电性的三维存储器及其形成方法 Active CN107731850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710773081.2A CN107731850B (zh) 2017-08-31 2017-08-31 一种高导电性的三维存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710773081.2A CN107731850B (zh) 2017-08-31 2017-08-31 一种高导电性的三维存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN107731850A CN107731850A (zh) 2018-02-23
CN107731850B true CN107731850B (zh) 2019-05-28

Family

ID=61205611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710773081.2A Active CN107731850B (zh) 2017-08-31 2017-08-31 一种高导电性的三维存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN107731850B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860037A (zh) * 2019-01-18 2019-06-07 长江存储科技有限责任公司 3d nand存储器的阵列共源极的形成方法
CN110452688A (zh) * 2019-08-19 2019-11-15 盐城工学院 一种镧系MOFs荧光薄膜及其制备方法、应用
CN115224108A (zh) * 2019-10-12 2022-10-21 长江存储科技有限责任公司 三维存储器结构
CN112542464B (zh) * 2020-12-09 2023-07-04 长江存储科技有限责任公司 一种三维存储器的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197476A (zh) * 2008-08-29 2011-09-21 先进微装置公司 包括用于导通孔的碳基材料的半导体器件
CN106116580A (zh) * 2016-06-30 2016-11-16 东华大学 一种柔性碳膜及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308542B1 (ko) * 2011-12-07 2013-09-23 한국수력원자력 주식회사 방사선을 이용한 폴리아크릴로니트릴 전도성 패턴 형성 방법 및 이를 이용한 발광다이오드
CN106847820B (zh) * 2017-03-07 2018-10-16 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN106847821B (zh) * 2017-03-07 2018-09-14 长江存储科技有限责任公司 半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197476A (zh) * 2008-08-29 2011-09-21 先进微装置公司 包括用于导通孔的碳基材料的半导体器件
CN106116580A (zh) * 2016-06-30 2016-11-16 东华大学 一种柔性碳膜及其制备方法

Also Published As

Publication number Publication date
CN107731850A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN107731850B (zh) 一种高导电性的三维存储器及其形成方法
CN107170812B (zh) 一种铁电薄膜晶体管及其制备方法
CN104269414B (zh) 一种阵列基板及其制作方法、显示装置
CN108091693B (zh) 铁电场效应晶体管及其制备方法
CN107527927B (zh) 一种阵列基板及其制备方法、显示装置
CN103579219B (zh) 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN107895721A (zh) 存储器及其形成方法
KR20130034343A (ko) 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법
CN102222700A (zh) 薄膜晶体管元件及其制作方法
CN209045566U (zh) 导电插塞结构及半导体器件
CN109935590A (zh) 一种1t1c柔性铁电存储器及其制备方法
US20090176365A1 (en) Contact formation
CN202735644U (zh) 一种阵列基板
CN112271255A (zh) 一种铁电电容器和存储单元及其制备方法
CN103474439A (zh) 一种显示装置、阵列基板及其制作方法
CN105609631B (zh) 相变化存储装置及其制造方法
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
CN110459611A (zh) 一种铁电场效应晶体管及其制备方法
CN102194694B (zh) 沟槽式金属氧化物半导体场效应晶体管的制造方法
CN105304497B (zh) 一种薄膜晶体管、阵列基板及相关制作方法
KR20110044489A (ko) 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법
CN109920848A (zh) 无界面层的ZrO2基反铁电存储器
CN105336628A (zh) 一种晶圆表面键合工艺及一种半导体器件结构
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN103956378A (zh) 形成镍硅化物的方法、半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant