CN107633864B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN107633864B
CN107633864B CN201710192461.7A CN201710192461A CN107633864B CN 107633864 B CN107633864 B CN 107633864B CN 201710192461 A CN201710192461 A CN 201710192461A CN 107633864 B CN107633864 B CN 107633864B
Authority
CN
China
Prior art keywords
voltage
program
channel
verify
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710192461.7A
Other languages
English (en)
Other versions
CN107633864A (zh
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107633864A publication Critical patent/CN107633864A/zh
Application granted granted Critical
Publication of CN107633864B publication Critical patent/CN107633864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

公开了一种存储器装置及其操作方法，该存储器装置包括：存储器块，其包括多个单元串；外围电路，其被配置为设定用于单元串中的被选存储器单元的编程操作的电压，并且利用所设定的电压来对被选存储器单元进行编程；以及控制电路，其被配置为响应于编程命令来控制所述外围电路以使得被选存储器单元被编程，并且在被选存储器单元被编程的同时增大包括未选存储器单元的未选单元串的通道电压。

Description

存储器装置及其操作方法
技术领域
本公开涉及存储器装置及其操作方法，更具体地讲，涉及三维存储器装置的编程操作。
背景技术
存储器装置是利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储装置。存储器装置通常可被分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是当供电中断时所存储的数据丢失的存储器装置。易失性存储器装置可包括静态随机存取存储器(RAM)(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使供电中断也维持所存储的数据的存储器装置。非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪存通常可被分为NOR型和NAND型。
在它们当中，由闪存形成的存储器装置可包括存储有数据的存储器单元阵列、被配置为执行存储器单元阵列的编程操作、读操作和擦除操作的外围电路以及响应于命令控制外围电路的控制电路。
当存储器装置按照三维(3D)结构形成时，存储器单元阵列可包括按照3D结构形成的多个存储器块。3D存储器块可包括垂直地形成在基板上的多个垂直串。垂直串可包括在垂直方向上层叠在基板上的多个存储器单元。
发明内容
本公开致力于一种能够在存储器装置的编程操作期间减小编程扰动的劣化的存储器装置及其操作方法。
本公开的示例性实施方式提供了一种存储器装置，该存储器装置包括：存储器块，其包括多个单元串；外围电路，其被配置为设定用于单元串中的被选存储器单元的编程操作的电压，并且利用所设定的电压来对被选存储器单元进行编程；以及控制电路，其被配置为响应于编程命令来控制所述外围电路以使得被选存储器单元被编程，并且在被选存储器单元被编程的同时增大包括未选存储器单元的未选单元串的通道电压。
本公开的另一示例性实施方式提供了一种存储器装置的操作方法，该操作方法包括以下步骤：将预设编程操作条件与设定的编程操作条件进行比较；作为比较结果，当编程操作条件低于所设定的编程操作条件时，将未选单元串的通道电压维持在设置的电平，当编程操作条件等于或高于所设定的编程操作条件时，增大通道电压；以及当设置通道电压时，利用所设置的通道电压来对包括在被选单元串中的被选存储器单元进行编程。
本公开的另一示例性实施方式提供了一种存储器装置的操作方法，该操作方法包括以下步骤：在根据编程操作的目标电压、验证电压或编程时间的增大来增大在编程操作期间施加至未选单元串的通道的电压的同时对被选存储器单元进行编程。
根据本公开的示例性实施方式，可在编程操作期间通过调节施加于单元串的电压来减小编程扰动的劣化。因此，可改进存储器装置的可靠性。
附图说明
现在将在下文参照附图更充分地描述示例实施方式；然而，它们可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。
在附图中，为了例示清晰，尺寸可被夸大。将理解，当元件被称作在两个元件“之间”时，它可以是这两个元件之间的仅有元件，或者还可存在一个或更多个中间元件。相似标号始终表示相似元件。
图1是示出根据本公开的实施方式的存储器系统的框图。
图2是示出图1的存储器装置的示图。
图3是示出按照三维(3D)结构形成的存储器块的实施方式的立体图。
图4是示出按照三维(3D)结构形成的存储器块的另一实施方式的立体图。
图5是示出根据存储器单元的编程状态的阈值电压分布的示图。
图6是示出在编程操作期间根据编程数据的通道的电压的示图。
图7是示出根据本公开的实施方式的编程操作的流程图。
图8和图9是示出图7的编程操作的特定实施方式的流程图。
图10是示出根据本公开的另一实施方式的编程操作的流程图。
图11和图12是示出图10的编程操作的特定实施方式的流程图。
图13是示出根据本公开的另一实施方式的编程操作的流程图。
图14和图15是示出图13的编程操作的特定实施方式的流程图。
图16是示出根据本公开的实施方式的编程操作的流程图。
图17是示出根据本公开的实施方式的未选单元串的预充电电压的示图。
图18是示出包括根据本公开的实施方式的存储器装置的存储器系统的框图。
图19是示出包括根据本公开的实施方式的存储器装置的计算系统的示意性配置的示图。
具体实施方式
以下，将参照附图详细描述根据本公开的实施方式。在以下描述中，应该注意的是，将仅描述理解根据本公开的各种实施方式的操作所需的部分，其它部分的描述可被省略以避免不必要地使本公开的主题模糊。然而，本公开不限于本文所描述的实施方式，可按照各种不同的形式来实现。然而，提供本文所描述的实施方式以详细描述本公开，以使得本领域技术人员可容易地实现本公开的技术精神。
贯穿本说明书以及随后的权利要求书，当描述元件“联接”至另一元件时，该元件可“直接联接”至所述另一元件或者通过第三元件“电联接”至所述另一元件。贯穿说明书和权利要求书，除非明确地相反描述，词“包括”及其变形将被理解为表示包括所提及的元件，但是不排除任何其它元件。
图1是示出根据本公开的实施方式的存储器系统1000的框图。
参照图1，存储器系统1000可包括存储装置1100以及控制存储装置1100的主机1200。存储装置1100可包括存储有数据的存储器装置1110以及控制存储器装置1110的存储控制器1120。
主机1200可利用诸如外围组件互连-快捷(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行附接SCSI(SCSI)、通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)和集成驱动电子器件(IDE)的接口协议来与存储装置1100通信。
存储控制器1120通常控制存储装置1100的操作，并且控制主机1200与存储器装置1110之间的数据交换。例如，存储控制器1120可控制存储器装置1110以使得根据主机1200的请求来执行编程、读或擦除操作。
存储器装置1110可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)或者闪存。在本实施方式中，将基于由闪存形成的存储器装置1110作为示例来描述本公开。
图2是示出图1的存储器装置1110的示图。
参照图2，存储器装置1110可包括存储有数据的存储器单元阵列100。存储器装置1110可包括外围电路200，其被配置为执行存储数据的编程操作、输出所存储的数据的读操作以及擦除所存储的数据的擦除操作。存储器装置1110可包括根据存储控制器1120(参见图1)的控制来控制外围电路200的控制逻辑300。
存储器单元阵列100可包括多个存储器块MB1至MBk(其中k是正整数)。存储器块MB1至MBk中的每一个可包括多个单元串。单元串可连接在源线SL和位线BL1至BLI(其中I是正整数)之间。单元串可包括连接在源线SL和位线BL1至BLI之间的源极选择晶体管、存储器单元以及漏极选择晶体管。源极选择晶体管的栅极可连接至源极选择线SSL，存储器单元的栅极可连接至字线WL，漏极选择晶体管的栅极可连接至漏极选择线DSL。
存储器块MBL1至MBLk可按照二维(2D)或三维(3D)结构形成。当存储器块MB1至MBk按照3D结构形成时，管线可另外连接至存储器块MB1至MBk。
外围电路200可被配置为能够在控制逻辑300的控制下对包括在被选页中的存储器单元进行编程或擦除。在编程操作期间，外围电路200可依次对包括在被选页中的被选存储器单元进行编程。例如，当根据从外部装置接收的编程数据选择设定的页(在其中选择单元)时，外围电路200可对没有执行编程操作的页的整体或部分执行部分擦除操作，然后对执行部分擦除操作的页执行编程操作。为此，外围电路200可包括电压生成电路210、行解码器220、页缓冲区单元230、列解码器240、输入/输出电路250和电流感测电路260。
下面将详细描述各个外围电路200。
电压生成电路210可响应于操作命令OP_CMD生成编程、读或擦除操作中所使用的各种工作电压Vop。例如，电压生成电路210可生成源线电压、编程电压、通过电压、预充电电压、源极选择线电压、漏极选择线电压、读电压和擦除电压等。
行解码器220可响应于行地址RADD将工作电压Vop传送至与被选存储器块连接的字线WL、源极选择线SSL、漏极选择线DSL和源线SL。
页缓冲区单元230可包括连接至相应位线BL1至BLI的多个页缓冲区PB1至PBI。页缓冲区PB1至PBI可响应于页缓冲区控制信号PBSIGNALS来操作。例如，页缓冲区PB1至PBI可暂时地存储通过位线BL1至BLI接收的编程数据，或者可在读或验证操作期间感测位线BL1至BLI的电压或电流。另外，页缓冲区PB1至PBI可在编程操作期间根据编程数据调节位线BL1至BLI的电位。例如，页缓冲区PB1至PBI可将位线BL1至BLI的电位接地至0V，或者根据编程数据对位线BL1至BLI的电位进行预充电。页缓冲区PB1至PBI可输出正预充电电压以用于对位线BL1至BLI进行预充电。
列解码器240可响应于列地址CADD在输入/输出电路250与页缓冲区单元230之间传送数据。例如，列解码器240可通过数据线DL来与页缓冲区PB1至PBI交换数据，或者通过列线CL来与输入/输出电路250交换数据。
输入/输出电路250可将从存储控制器1120(参见图1)接收的命令CMD和地址ADD传送至控制逻辑300，或者与列解码器240交换数据DATA。
电流感测电路260可在读操作或验证操作期间响应于允许位VRY_BIT<#>生成基准电流，将从页缓冲区单元230接收的感测电压VPB与基准电流进行比较，并且输出通过信号PASS或失败信号FAIL。
控制逻辑300可响应于命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、页缓冲区控制信号PBSIGNALS和允许位VRY_BIT<#>，并且控制外围电路200。另外，控制逻辑300可在编程操作期间根据目标电压、验证电压或编程时间来控制供应给被选存储器块的电压。例如，控制逻辑300可控制源线电压、编程电压、通过电压、预充电电压、源极选择线电压和漏极选择线电压。
图3是示出按照三维(3D)结构形成的存储器块的实施方式的立体图。
参照图3，按照3D结构形成的存储器块可在z轴方向上成垂直“I”形状的形式形成在基板上，并且可包括布置在位线BL和源线SL之间的串。该结构也可被称为位成本可扩展(BiCS)。例如，当源线SL水平地形成在基板上时，具有BiCS结构的串ST可在垂直方向上形成在源线SL上。
更具体地讲，串ST可包括布置在第一方向(即，Y轴方向)上并且在彼此间隔开的同时层叠的源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL、字线WL和漏极选择线DSL的数量不限于图3所示的数量，可根据存储器装置而不同。另外，串ST可包括垂直地穿过源极选择线SSL、字线WL和漏极选择线DSL的垂直通道层CH以及与从漏极选择线DSL的上部突出的垂直通道层CH的上部接触并且布置在与第一方向(即，Y方向)正交的第二方向(即，X轴方向)上的位线BL。
存储器单元可形成在字线WL与垂直通道层CH之间。可在位线BL和垂直通道层CH之间进一步形成接触插塞CT。连接至同一字线的存储器单元被称作页。可以按照页为单位执行编程操作，可对一个或更多个页执行部分擦除操作。
图4是示出按照三维(3D)结构形成的存储器块的另一实施方式的立体图。
参照图4，按照3D结构形成的存储器块可在z轴方向上成垂直“U”形状形成在基板上，并且可包括连接在位线BL和源线SL之间的源极串ST_S和漏极串ST_D。源极串ST_S和漏极串ST_D可通过管通道P_CH彼此连接并且可形成为U形。管通道P_CH可形成在管线PL内。更具体地讲，源极串ST_S可垂直地布置在源线SL和管线PL之间，漏极串ST_D可垂直地布置在位线BL和管线PL之间。该结构也可被称为管形位成本可扩展(P-BiCS)。
更具体地讲，漏极串ST_D可包括布置在第一方向(即，Y轴方向)上并且在彼此间隔开的同时层叠的字线WL和漏极选择线DSL以及垂直地穿过字线WL和漏极选择线DSL的漏极垂直通道层D_CH。源极串ST_S可包括布置在第一方向(即，Y轴方向)上并且在彼此间隔开的同时层叠的字线WL和源极选择线SSL以及垂直地穿过字线WL和源极选择线SSL的源极垂直通道层S_CH。漏极垂直通道层D_CH和源极垂直通道层S_CH可通过管线PL内的管通道层P_CH彼此连接。位线BL可与从漏极选择线DSL的上部突出的漏极垂直通道层D_CH的上部接触并且布置在与第一方向(即，Y轴方向)正交的第二方向(即，X轴方向)上。
图5是示出根据存储器单元的编程状态的阈值电压分布的示图。
参照图5，各个存储器单元可存储包括多位的数据，各个数据可按照阈值电压分布来分类。例如，存储器单元可在编程操作期间根据目标电压被编程为各种编程状态。例如，目标电压可利用第一目标电压PV1至第k目标电压PVK(其中K是正整数)中的一个来设定，存储器单元可根据目标电压分别被编程为不同的状态。
图6是示出在编程操作期间根据编程数据的通道的电压的示图。
参照图6，包括在存储器块中的存储器单元可以按照页为单位来编程。一个页意指共同地连接至一条字线的一组存储器单元。将基于五个单元串ST1至ST5作为示例来描述。
第一单元串ST1至第五单元串ST5中的每一个可包括多个存储器单元。在所述多个存储器单元当中，包括在第一单元串ST1至第五单元串ST5中的每一个中并且共同地连接至被选字线Sel.WL的第一存储器单元F1至第五存储器单元F5可构成一个页。以页为单位执行编程操作，以使得当执行被选页的编程操作时，剩余页是未选页。假设在第一存储器单元至第五存储器单元当中，第一存储器单元F1、第三存储器单元F3和第四存储器单元F4是作为编程目标的被选存储器单元，剩余第二存储器单元F2和第五存储器单元F5是未选存储器单元。在这种情况下，包括被选存储器单元F1、F3和F4的第一单元串ST1(P)、第三单元串ST3(P)和第四单元串ST4(P)的通道的电位可为0V，而包括未选存储器单元F2和F5的第二ST2(E)和第五串ST5(E)的通道的电位可增大至预充电电压Vpre。
预充电电压Vpre可通过源线或位线来施加。当通过源线施加预充电电压Vpre时，可通过经由源线施加预充电电压Vpre来对第一单元串ST1至第五单元串ST5的所有通道进行预充电，然后被选单元串ST1、ST3和ST4的通道可根据编程数据通过位线放电并且可减小至0V。当通过位线施加预充电电压Vpre时，可通过经由位线施加预充电电压Vpre来对第一单元串ST1至第五单元串ST5的所有通道预充电，然后被选单元串ST1、ST3和ST4的通道可根据编程数据通过位线放电并且可减小至0V。
在下面的实施方式中，将描述根据目标电压、验证电压或编程时间来控制通道的预充电电压Vpre的方法。
图7是示出根据本公开的实施方式的编程操作的流程图。
参照图7，当接收到编程命令时，图2的控制逻辑300设置源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S71)。在这种情况下，控制逻辑300可设置上述电压以外的编程电压、通过电压等。在操作“S71”中，设置电压可被定义为各个电压的起始电压。例如，在操作“S71”中设置的源线电压Vsl可以是起始源线电压，在操作“S71”中设置的源极选择线电压Vssl可以是起始源极选择线电压，在操作“S71”中设置的漏极选择线电压Vdsl可以是起始漏极选择线电压。
当编程操作中要使用的电压被设定为默认值(S71)时，执行被选存储器单元的编程操作(S72)。具体地讲，可在根据目标电压PV的增大来增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl的同时执行编程操作。
下面将描述操作S71的特定实施方式。
图8和图9是示出图7的编程操作的特定实施方式的流程图。
参照图8，当在包括在被选页中的被选存储器单元的编程操作期间利用所设定的目标电压PV对被选存储器单元进行编程时，可通过增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl来执行编程操作。这里，所设定的目标电压PV可利用作为编程目标的存储器单元的多个目标电压中的任一个来设定。所设定的目标电压PV可根据编程扰动的劣化程度在多个目标电压当中设定。例如，在存储器装置的测试编程操作期间，所设定的目标电压PV可利用扰动的劣化急剧增加时的目标电压来设定。
当操作“S71”完成时，确定被选存储器单元的目标电压PV是否等于或高于所设定的目标电压PV(S81)。
当被选存储器单元的目标电压PV低于所设定的目标电压PV(S81，否)时，原样维持在操作“S71”中设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl(S82)。当被选存储器单元的目标电压PV等于或高于所设定的目标电压PV(S81，是)时，源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl被设定为高于在操作“S71”中设置的电压(S83)。
当操作“S82”或“S83”完成时，设定编程操作条件(S84)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S82”或“S83”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S84”中设定。例如，在操作“S84”中，可设定编程电压、通过电压、验证电压等。
接下来，执行被选存储器单元的编程操作(S85)。即，当被选存储器单元的目标电压低时，利用在操作“S71”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。当被选存储器单元的目标电压增大至特定电平或更高时，在操作“S71”中设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl当中的任一个或多个电压增大，并且利用增大的电压来执行编程操作。例如，当假设在操作“S71”中设置的源线电压Vsl具有第一电压时，在操作“S82”中源线电压Vsl可维持第一电压，而在操作“S83”中可利用高于第一电压的第二电压来设置源线电压Vsl。在操作“S85”中，执行使用在操作“S82”或“S83”以及操作“S84”中设置的电压的编程操作。
可按照逐步地增大编程电压的增量步进脉冲编程(ISPP)方案来执行编程操作。例如，可执行在一个编程循环中包括将编程电压施加到被选字线的操作以及执行验证操作以确定存储器单元的阈值电压是否增大至目标电压的操作的编程操作。因此，在执行编程操作期间，可执行多个编程循环，直至被选存储器单元的阈值电压增大至目标电压。
在将编程电压施加至被选字线之前可对源线SL施加具有正电压的源线电压Vsl，以便对未选单元串的通道ST2和ST5(图6)施加预充电电压Vpre(参见图6)。接下来，当对源极选择线SSL施加具有正电压的源极选择线电压Vssl并且源极选择晶体管导通时，源线电压Vsl被施加至通道，以使得通道的电位可增大至预充电电压Vpre。因此，预充电电压Vpre可以是通过从源线电压Vsl减去源极选择晶体管的阈值电压而获得的电压。当包括在被选存储器块中的所有源极选择晶体管导通时，预充电电压Vpre被施加至包括在被选存储器块中的单元串的所有通道。接下来，根据存储在图2的页缓冲区单元230中的编程数据对位线施加编程允许电压或编程禁止电压。例如，编程允许电压可为0V，编程禁止电压可为正电压。接下来，当漏极选择线电压Vdsl被施加至漏极选择线DSL并且漏极选择晶体管导通时，单元串的电位可根据位线的电位而变化。例如，与施加有编程允许电压的位线连接的单元串的通道的电位可减小至0V，与施加有编程禁止电压的位线连接的单元串的通道的电位可维持在预充电电压。接下来，对未选字线施加通过电压，并且对被选字线施加编程电压，以使得在与包括在单元串中的被选字线连接的存储器单元当中的通道的电位为0V的存储器单元的阈值电压增大的同时可对存储器单元进行编程。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压PV的验证操作(S86)。当被选存储器单元的阈值电压全部变得与目标电压相等或者高于目标电压时，确定验证操作通过，并且终止编程操作。当检测到阈值电压低于目标电压的被选存储器单元时，确定验证操作失败，并且从操作“S81”开始再次执行该方法。
通过上述方法，重复操作“S81”至“S86”，直至被选存储器单元的所有阈值电压均变得高于目标电压PV。具体地讲，在操作“S83”中，源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl中的任一个可增大，或者它们当中的多个电压可增大。然而，当单元串的通道的电位通过源线SL增大至预充电电压Vpre时，除了漏极选择线电压Vdsl之外，源线电压Vsl和源极选择线电压Vssl中的任一者或二者可增大。当单元串的通道的电位通过位线BL增大至预充电电压Vpre时，除了源线电压Vsl和源极选择线电压Vssl之外，漏极选择线电压Vdsl可增大。
在图8中，在设定的目标电压PV的数量为一个的情况下，当根据低于所设定的目标电压PV的目标电压对存储器单元进行编程时，使用先前设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl。相比之下，当根据等于或高于设定的目标电压PV的目标电压对存储器单元进行编程时，使用高于先前设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl。
作为另一实施方式，也可设定多个目标电压PV。这将参照图9来描述。
参照图9，在执行编程操作之前可设定多个目标电压PV。例如，设定的第一目标电压PV1至第N目标电压PVN(其中N是正整数)可预先设定。设定的第一目标电压PV1至第N目标电压PVN可通过执行参照图8所述的测试编程操作来设定。例如，设定的第一目标电压PV1至第N目标电压PVN可根据编程扰动的劣化程度来设定。在设定的第一目标电压PV1至第N目标电压PVN当中，设定的第一目标电压PV1可为最低，设定的第N目标电压PVN可为最高。
操作“S72”可包括第一子编程SP1至第N子编程SPN(其中N是正整数)。第一子编程SP1至第N子编程SPN可分别根据第一目标电压PV1至第N目标电压PVN来执行。例如，可执行第一子编程SP1直至存储器单元的电压变得高于第一目标电压PV1。另外，当针对第一目标电压PV1的验证操作通过时，对高于第一目标电压PV1的第二目标电压PV2执行第二子编程SP2。通过该方法，当最多至执行针对第N目标电压PVN的第N子编程SPN时，编程操作可终止。第一子编程SP1至第N子编程SPN可利用不同的目标电压通过相同的方法来执行。
为了描述方便，下面将详细描述第一子编程SP1。
当第一子编程SP1开始时，确定被选存储器单元的目标电压PV是否等于或高于设定的第一目标电压PV1至第N目标电压PVN当中的最低的第一目标电压PV1(S91)。当被选存储器单元的目标电压PV低于设定的第一目标电压PV1(S91，否)时，原样维持在操作“S71”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S92)。当被选存储器单元的目标电压PV等于或高于设定的第一目标电压PV1(S91，是)时，源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl被设定为高于在操作“S71”中设置的电压(S93)。
当操作“S92”或“93”完成时，设定编程操作条件(S94)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S92”或“S93”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S94”中设定。例如，可在操作“S94”中设定编程电压、通过电压、验证电压等。
接下来，执行被选存储器单元的编程操作(S95)。即，当被选存储器单元的目标电压低于设定的第一目标电压PV1时，利用在操作“S92”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。相比之下，当被选存储器单元的目标电压高于设定的第一目标电压PV1时，在操作“S93”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl当中的任一个或多个电压增大，并且执行使用增大的电压的编程操作。例如，当假设在操作“S71”中设置的源线电压Vsl具有第一电压时，在操作“S92”中源线电压Vsl可维持第一电压，并且在操作“S93”中源线电压Vsl可利用高于第一电压的第二电压来设置。在操作“S95”中，执行使用在操作“S92”或“S93”和“S94”中设置的电压的编程操作。
第一子编程SP1可按照逐步增大编程电压的增量步进脉冲编程(ISPP)方案来执行。例如，可执行在一个编程循环中包括将编程电压施加到被选字线的操作以及执行验证操作以确定存储器单元的阈值电压是否增大至目标电压的操作的编程操作。因此，在执行编程操作期间，可执行多个编程循环，直至被选存储器单元的阈值电压增大至目标电压。
在将编程电压施加至被选字线之前可对源线SL施加具有正电压的源线电压Vsl，以便对未选单元串的通道ST2和ST5(参见图6)施加预充电电压Vpre(参见图6)。接下来，当对源极选择线SSL施加具有正电压的源极选择线电压Vssl并且源极选择晶体管导通时，源线电压Vsl被施加至通道，以使得通道的电位可增大至预充电电压Vpre。因此，预充电电压Vpre可以是通过从源线电压Vsl减去源极选择晶体管的阈值电压而获得的电压。当包括在被选存储器块中的所有源极选择晶体管导通时，预充电电压Vpre被施加至包括在被选存储器块中的单元串的所有通道。接下来，根据存储在图2的页缓冲区单元230中的编程数据对位线施加编程允许电压或编程禁止电压。例如，编程允许电压可为0V，编程禁止电压可为正电压。接下来，当漏极选择线电压Vdsl被施加至漏极选择线DSL并且漏极选择晶体管导通时，单元串的电位可根据位线的电位而变化。例如，与施加有编程允许电压的位线连接的单元串的通道的电位可减小至0V，与施加有编程禁止电压的位线连接的单元串的通道的电位可维持在预充电电压。接下来，对未选字线施加通过电压，并且对被选字线施加编程电压，以使得在与包括在单元串中的被选字线连接的存储器单元当中通道的电位为0V的存储器单元的阈值电压增大的同时可对存储器单元进行编程。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压PV的验证操作(S96)。当被选存储器单元的阈值电压全部变得与目标电压相同或者高于目标电压时，确定验证操作通过，并且对应存储器单元的编程操作终止。确定编程操作终止的被选存储器单元是否为要编程的单元当中的最后存储器单元(S97)。当被选存储器单元是最后单元(S97，是)时，编程操作终止。当被选存储器单元不是最后单元(S97，否)时，依次执行对没有完成编程操作的存储器单元进行编程的子编程。
可通过上述方法依次执行第一子编程SP1至第N子编程SPN。当在第N子编程SPN中确定被选存储器单元是最后存储器单元时，被选页的编程操作可终止。
图10是示出根据本公开的另一实施方式的编程操作的流程图。
参照图10，当接收到编程命令时，图2的控制逻辑300设置源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S101)。在这种情况下，控制逻辑300可设置上述电压以外的编程电压、通过电压等。在操作“S101”中，设置电压可被定义为各个电压的起始电压。例如，在操作“S101”中设置的源线电压Vsl可以是起始源线电压，在操作“S101”中设置的源极选择线电压Vssl可以是起始源极选择线电压，在操作“S101”中设置的漏极选择线电压Vdsl可以是起始漏极选择线电压。
当编程操作中要使用的电压被设定为默认值(S101)时，执行被选存储器单元的编程操作(S102)。具体地讲，可在根据验证电压Vf的增大来增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl的同时执行编程操作。
下面将描述操作S102的特定实施方式。
图11和图12是示出图10的编程操作的特定实施方式的流程图。
参照图11，当在包括在被选页中的被选存储器单元的编程操作期间利用设定的验证电压Vf对被选存储器单元进行编程时，可通过增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl来执行编程操作。设定的验证电压Vf可根据编程扰动的劣化程度在多个验证电压当中设定。例如，在存储器装置的测试编程操作期间，设定的验证电压Vf可利用扰动的劣化急剧增加时的验证电压来设定。
当操作“S101”完成时，确定被选存储器单元的验证电压Vf是否等于或高于设定的验证电压Vf(S111)。
当编程循环中要使用的验证电压Vf低于设定的验证电压Vf(S111，否)时，原样维持在操作“S101”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S112)。当要使用的验证电压Vf等于或高于设定的验证电压Vf(S111，是)时，源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl被设定为高于在操作“S101”中设置的电压(S113)。
当操作“S112”或“S113”完成时，设定编程操作条件(S114)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S112”或“S113”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S114”中设定。例如，可在操作“S114”中设定编程电压、通过电压、验证电压等。
接下来，执行被选存储器单元的编程操作(S115)。即，当被选存储器单元的验证电压低时，利用在操作“S101”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。当被选存储器单元的验证电压增大至特定电平或更高时，在操作“S101”中设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl当中的任一个或多个电压增大，并且利用增大的电压来执行编程操作。例如，当假设在操作“S101”中设置的源线电压Vsl具有第一电压时，在操作“S112”中源线电压Vsl可维持第一电压，而在操作“S113”中可利用高于第一电压的第二电压来设置源线电压Vsl。在操作“S115”中，执行使用在操作“S112”或“S113”以及操作“S114”中设置的电压的编程操作。
编程操作可按照逐步增大编程电压的增量步进脉冲编程(ISPP)方案来执行。例如，可执行在一个编程循环中包括将编程电压施加到被选字线的操作以及执行验证操作以确定存储器单元的阈值电压是否增大至目标电压的操作的编程操作。因此，在执行编程操作期间，可执行多个编程循环，直至被选存储器单元的阈值电压增大至目标电压。
在将编程电压施加至被选字线之前可对源线SL施加具有正电压的源线电压Vsl，以便对未选单元串的通道ST2和ST5(参见图6)施加预充电电压Vpre(参见图6)。接下来，当对源极选择线SSL施加具有正电压的源极选择线电压Vssl并且源极选择晶体管导通时，源线电压Vsl被施加至通道，以使得通道的电位可增大至预充电电压Vpre。因此，预充电电压Vpre可以是通过从源线电压Vsl减去源极选择晶体管的阈值电压而获得的电压。当包括在被选存储器块中的所有源极选择晶体管导通时，预充电电压Vpre被施加至包括在被选存储器块中的单元串的所有通道。接下来，根据存储在图2的页缓冲区单元230中的编程数据对位线施加编程允许电压或编程禁止电压。例如，编程允许电压可为0V，编程禁止电压可为正电压。接下来，当漏极选择线电压Vdsl被施加至漏极选择线DSL并且漏极选择晶体管导通时，单元串的电位可根据位线的电位而变化。例如，与施加有编程允许电压的位线连接的单元串的通道的电位可减小至0V，与施加有编程禁止电压的位线连接的单元串的通道的电位可维持在预充电电压。接下来，对未选字线施加通过电压，并且对被选字线施加编程电压，以使得在与包括在单元串中的被选字线连接的存储器单元当中的通道的电位为0V的存储器单元的阈值电压增大的同时可对存储器单元进行编程。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压的验证操作(S116)。当被选存储器单元的阈值电压全部变得与目标电压相等或者高于目标电压时，确定验证操作通过，并且终止编程操作。当检测到阈值电压低于目标电压的被选存储器单元时，确定验证操作失败，并且从操作“S111”开始再次执行该方法。
通过上述方法，重复操作“S111”至“S116”，直至被选存储器单元的所有阈值电压均变得高于目标电压。具体地讲，在操作“S113”中，源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl中的任一个可增大，或者它们当中的多个电压或者所有电压可增大。然而，当单元串的通道的电位通过源线SL增大至预充电电压Vpre时，除了漏极选择线电压Vdsl之外，源线电压Vsl和源极选择线电压Vssl中的任一者或二者可增大。当单元串的通道的电位通过位线BL增大至预充电电压Vpre时，除了源线电压Vsl和源极选择线电压Vssl之外，漏极选择线电压Vdsl可增大。
在图11中，在设定的验证电压Vf的数量为一个的情况下，当使用低于设定的验证电压Vf的验证电压对存储器单元进行编程时，使用先前设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl。相比之下，当使用等于或高于设定的验证电压Vf的验证电压对存储器单元进行编程时，使用高于先前设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl。
作为另一实施方式，也可设定多个验证电压Vf。这将参照图12来描述。
参照图12，在执行编程操作之前可设定多个验证电压Vf。例如，设定的第一验证电压Vf1至第N验证电压VfN(其中N是正整数)可预先设定。设定的第一验证电压Vf1至第N验证电压VfN可通过执行参照图11所描述的测试编程操作来设定。例如，设定的第一验证电压Vf1至第N验证电压VfN可根据编程扰动的劣化程度来设定。在设定的第一验证电压Vf1至第N验证电压VfN当中，设定的第一验证电压Vf1可为最低，设定的第N验证电压VfN可为最高。
操作“S102”可包括第一子编程SP1至第N子编程SPN(其中N是正整数)。第一子编程SP1至第N子编程SPN可分别根据第一验证电压Vf1至第N验证电压VfN来执行。例如，可执行第一子编程SP1直至验证电压变得高于第一验证电压Vf1。另外，当使用第一验证电压Vf1的验证操作通过时，执行使用高于第一验证电压Vf1的第二验证电压Vf2的第二子编程SP2。通过该方法，当最多至执行针对第N验证电压VfN的第N子编程SPN时，编程操作可终止。第一子编程SP1至第N子编程SPN可利用不同的验证电压通过相同的方法来执行。
为了描述方便，下面将详细描述第一子编程SP1。
当第一子编程SP1开始时，确定编程组中要使用的验证电压Vf是否等于或高于设定的第一验证电压Vf1至第N验证电压VfN当中的最低的第一验证电压Vf1(S121)。当验证电压Vf低于设定的第一验证电压Vf1(S121，否)时，原样维持在操作“S101”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S122)。当编程循环中当前使用的验证电压Vf等于或高于设定的第一验证电压Vf1(S121，是)时，源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl被设定为高于在操作“S101”中设置的电压(S123)。
当操作“S122”或“S123”完成时，设定编程操作条件(S124)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S122”或“S123”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S124”中设定。例如，编程电压、通过电压、验证电压等可在操作“S124”中设定。
接下来，执行被选存储器单元的编程操作(S125)。即，当编程循环中要使用的验证电压低于设定的第一验证电压Vf1时，利用在操作“S122”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。相比之下，当验证电压高于设定的第一验证电压Vf1时，在操作“S123”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl当中的任一个或多个电压增大，并且执行使用增大的电压的编程操作。例如，当假设在操作“S101”中设置的源线电压Vsl具有第一电压时，在操作“S122”中源线电压Vsl可维持在第一电压，并且在操作“S123”中源线电压Vsl可利用高于第一电压的第二电压来设定。在操作“S125”中，执行使用在操作“S122”或“S123”和“S124”中设置的电压的编程操作。
第一子编程SP1可按照逐步增大编程电压的增量步进脉冲编程(ISPP)方案来执行。例如，可执行在一个编程循环中包括将编程电压施加到被选字线的操作以及通过将验证电压Vf施加到被选字线来执行验证操作以确定存储器单元的阈值电压是否增大至目标电压的操作的编程操作。因此，在执行编程操作期间，可执行多个编程循环，直至被选存储器单元的阈值电压增大至目标电压。
在将编程电压施加至被选字线之前可对源线SL施加具有正电压的源线电压Vsl，以便对未选单元串的通道ST2和ST5(参见图6)施加预充电电压Vpre(参见图6)。接下来，当对源极选择线SSL施加具有正电压的源极选择线电压Vssl并且源极选择晶体管导通时，源线电压Vsl被施加至通道，以使得通道的电位可增大至预充电电压Vpre。因此，预充电电压Vpre可以是通过从源线电压Vsl减去源极选择晶体管的阈值电压而获得的电压。当包括在被选存储器块中的所有源极选择晶体管导通时，预充电电压Vpre被施加至包括在被选存储器块中的单元串的所有通道。接下来，根据存储在图2的页缓冲区单元230中的编程数据对位线施加编程允许电压或编程禁止电压。例如，编程允许电压可为0V，编程禁止电压可为正电压。接下来，当漏极选择线电压Vdsl被施加至漏极选择线DSL并且漏极选择晶体管导通时，单元串的电位可根据位线的电位而变化。例如，与施加有编程允许电压的位线连接的单元串的通道的电位可减小至0V，与施加有编程禁止电压的位线连接的单元串的通道的电位可维持在预充电电压。接下来，对未选字线施加通过电压，并且对被选字线施加编程电压，以使得在与包括在单元串中的被选字线连接的存储器单元当中的通道的电位为0V的存储器单元的阈值电压增大的同时可对存储器单元进行编程。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压的验证操作(S126)。在验证操作期间，可使用在操作“S122”或“S123”中设定的验证电压Vf。当被选存储器单元的阈值电压全部变得与目标电压相同或者高于目标电压时，确定验证操作通过，并且对应存储器单元的编程操作终止。确定编程操作终止的被选存储器单元是否为要编程的单元当中的最后存储器单元(S127)。当被选存储器单元是最后单元(S127，是)时，编程操作终止。当被选存储器单元不是最后单元(S127，否)时，依次执行对没有完成编程操作的存储器单元进行编程的子编程。
可通过上述方法依次执行第一子编程SP1至第N子编程SPN。当在第N子编程SPN中确定被选存储器单元是最后存储器单元时，被选页的编程操作可终止。
图13是示出根据本公开的另一实施方式的编程操作的流程图。
参照图13，当接收到编程命令时，图2的控制逻辑300设置源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S131)。在这种情况下，控制逻辑300可设置上述电压以外的编程电压、通过电压等。在操作“S131”中，设置电压可被定义为各个电压的起始电压。例如，在操作“S131”中设置的源线电压Vsl可以是起始源线电压，在操作“S131”中设置的源极选择线电压Vssl可以是起始源极选择线电压，在操作“S131”中设置的漏极选择线电压Vdsl可以是起始漏极选择线电压。
当编程操作中要使用的电压被设定为默认值(S131)时，执行被选存储器单元的编程操作(S132)。具体地讲，可在根据编程时间tPROG的增大来增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl的同时执行编程操作。
下面将描述操作S132的特定实施方式。
图14和图15是示出图13的编程操作的特定实施方式的流程图。
参照图14，可通过根据设定的编程时间tPROG增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl来执行包括在被选页中的被选存储器单元的编程操作。可利用执行编程操作期间的编程扰动的劣化时间来设定编程时间tPROG。例如，在存储器装置的测试编程操作期间，可利用扰动的劣化急剧增大时的编程时间来设定编程时间tPROG。例如，编程时间tPROG可利用编程操作的执行时间或者编程循环的次数来设定。
当操作“S131”完成时，确定编程时间tPROG是否等于或高于设定的编程时间tPROG(S141)。
当编程时间tPROG比设定的编程时间tPROG短(S141，否)时，原样维持在操作“S131”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S142)。当编程时间tPROG等于设定的编程时间tPROG或比设定的编程时间tPROG长(S141，是)时，源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl被设定为高于在操作“S131”中设置的电压(S143)。
当操作“S142”或“S143”完成时，设定编程操作条件(S144)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S142”或“S143”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S144”中设定。例如，编程电压、通过电压、验证电压等可在操作“S144”中设定。
接下来，执行被选存储器单元的编程操作(S145)。即，当编程时间短时，利用在操作“S131”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。当编程时间增大时，在操作“S131”中设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl当中的任一个或多个电压增大，并且利用增大的电压来执行编程操作。例如，当假设在操作“S131”中设置的源线电压Vsl具有第一电压时，在操作“S142”中源线电压Vsl可维持在第一电压，而在操作“S143”中源线电压Vsl可利用高于第一电压的第二电压来设置。在操作“S145”中，执行使用在操作“S142”或“S143”以及“S144”中设置的电压的编程操作。
编程操作可按照逐步增大编程电压的增量步进脉冲编程(ISPP)方案来执行。例如，可执行在一个编程循环中包括将编程电压施加到被选字线的操作以及执行验证操作以确定存储器单元的阈值电压是否增大至目标电压的操作的编程操作。因此，在执行编程操作期间，可执行多个编程循环，直至被选存储器单元的阈值电压增大至目标电压。
在将编程电压施加至被选字线之前可对源线SL施加具有正电压的源线电压Vsl，以便对未选单元串的通道ST2和ST5(参见图6)施加预充电电压Vpre(参见图6)。接下来，当对源极选择线SSL施加具有正电压的源极选择线电压Vssl并且源极选择晶体管导通时，源线电压Vsl被施加至通道，以使得通道的电位可增大至预充电电压Vpre。因此，预充电电压Vpre可以是通过从源线电压Vsl减去源极选择晶体管的阈值电压而获得的电压。当包括在被选存储器块中的所有源极选择晶体管导通时，预充电电压Vpre被施加至包括在被选存储器块中的单元串的所有通道。接下来，根据存储在图2的页缓冲区单元230中的编程数据对位线施加编程允许电压或编程禁止电压。例如，编程允许电压可为0V，编程禁止电压可为正电压。接下来，当漏极选择线电压Vdsl被施加至漏极选择线DSL并且漏极选择晶体管导通时，单元串的电位可根据位线的电位而变化。例如，与施加有编程允许电压的位线连接的单元串的通道的电位可减小至0V，与施加有编程禁止电压的位线连接的单元串的通道的电位可维持在预充电电压。接下来，对未选字线施加通过电压，并且对被选字线施加编程电压，以使得在与包括在单元串中的被选字线连接的存储器单元当中的通道的电位为0V的存储器单元的阈值电压增大的同时可对存储器单元进行编程。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压的验证操作(S146)。当被选存储器单元的阈值电压全部变得与目标电压相等或者高于目标电压时，确定验证操作通过，并且终止编程操作。当检测到阈值电压低于目标电压的被选存储器单元时，确定验证操作失败，并且从操作“S141”开始再次执行该方法。
通过上述方法，重复操作“S141”至“S146”，直至被选存储器单元的所有阈值电压均变得高于目标电压。具体地讲，在操作“S143”中，源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl中的任一个可增大，或者它们当中的多个电压或者所有电压可增大。然而，当单元串的通道的电位通过源线SL增大至预充电电压Vpre时，除了漏极选择线电压Vdsl之外，源线电压Vsl和源极选择线电压Vssl中的任一者或二者可增大。当单元串的通道的电位通过位线BL增大至预充电电压Vpre时，除了源线电压Vsl和源极选择线电压Vssl之外，漏极选择线电压Vdsl可增大。
在图14中，在设定的编程时间tPROG的数量为一个的情况下，当编程操作时间比设定的编程时间tPROG短时，使用先前设置的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl。相比之下，当编程操作时间比设定的编程时间tPROG长时，使用高于先前设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl。
作为另一实施方式，也可设定多个编程时间tPROG。这将参照图15来描述。
参照图15，在执行编程操作之前可设定多个编程时间tPROG。例如，设定的第一编程时间tPROG1至第N编程时间tPROGN(其中N是正整数)可预先设定。设定的第一编程时间tPROG1至第N编程时间tPROGN可通过执行参照图14所描述的测试编程操作来设定。例如，设定的第一编程时间tPROG1至第N编程时间tPROGN可根据编程扰动的劣化程度来设定。在设定的第一编程时间tPROG1至第N编程时间tPROGN当中，设定的第一编程时间tPROG1可为最短，设定的第N编程时间tPROGN可为最长。
操作“S132”可包括第一子编程SP1至第N子编程SPN(其中N是正整数)。第一子编程SP1至第N子编程SPN可分别根据第一编程时间tPROG1至第N编程时间tPROGN来执行。例如，执行第一子编程SP1直至编程操作时间比第一编程时间tPROG1长。另外，当验证操作通过时，根据比第一编程时间tPROG1长的第二编程时间tPROG2来执行第二子编程SP2。通过该方法，当最多至执行使用第N编程时间tPROGN的第N子编程SPN时，编程操作可终止。第一子编程SP1至第N子编程SPN可利用不同的编程时间通过相同的方法来执行。
为了描述方便，下面将详细描述第一子编程SP1。
当第一子编程SP1开始时，确定编程操作时间是否比设定的第一编程时间tPROG1长(S151)。当编程操作时间比设定的第一编程时间tPROG1短(S151，否)时，原样维持在操作“S131”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S152)。当编程操作时间比设定的第一编程时间tPROG1长(S151，是)时，源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl被设定为高于在操作“S131”中设置的电压(S153)。
当操作“S152”或“S153”完成时，设定编程操作条件(S154)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S152”或“S153”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S154”中设定。例如，编程电压、通过电压、验证电压等可在操作“S154”中设定。
接下来，执行被选存储器单元的编程操作(S155)。即，当编程操作时间比设定的第一编程时间tPROG1短时，利用在操作“S152”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。相比之下，当编程操作时间比设定的第一编程时间tPROG1长时，在操作“S153”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl当中的任一个或多个电压增大，并且执行使用增大的电压的编程操作。例如，当假设在操作“S131”中设置的源线电压Vsl具有第一电压时，在操作“S152”中源线电压Vsl可维持在第一电压，在操作“S153”中源线电压Vsl可利用高于第一电压的第二电压来设置。在操作“S155”中，执行使用在操作“S152”或“S153”和“S154”中设置的电压的编程操作。
第一子编程SP1可按照逐步增大编程电压的增量步进脉冲编程(ISPP)方案来执行。例如，可执行在一个编程循环中包括将编程电压施加到被选字线的操作以及执行验证操作以确定存储器单元的阈值电压是否增大至目标电压的操作的编程操作。因此，当编程循环的次数增加时，编程操作时间也增加。
在将编程电压施加至被选字线之前可对源线SL施加具有正电压的源线电压Vsl，以便对未选单元串的通道ST2和ST5(参见图6)施加预充电电压Vpre(参见图6)。接下来，当对源极选择线SSL施加具有正电压的源极选择线电压Vssl并且源极选择晶体管导通时，源线电压Vsl被施加至通道，以使得通道的电位可增大至预充电电压Vpre。因此，预充电电压Vpre可以是通过从源线电压Vsl减去源极选择晶体管的阈值电压而获得的电压。当包括在被选存储器块中的所有源极选择晶体管导通时，预充电电压Vpre被施加至包括在被选存储器块中的单元串的所有通道。接下来，根据存储在图2的页缓冲区单元230中的编程数据对位线施加编程允许电压或编程禁止电压。例如，编程允许电压可为0V，编程禁止电压可为正电压。接下来，当漏极选择线电压Vdsl被施加至漏极选择线DSL并且漏极选择晶体管导通时，单元串的电位可根据位线的电位而变化。例如，与施加有编程允许电压的位线连接的单元串的通道的电位可减小至0V，与施加有编程禁止电压的位线连接的单元串的通道的电位可维持在预充电电压。接下来，对未选字线施加通过电压，并且对被选字线施加编程电压，以使得在与包括在单元串中的被选字线连接的存储器单元当中的通道的电位为0V的存储器单元的阈值电压增大的同时可对存储器单元进行编程。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压的验证操作(S156)。当被选存储器单元的阈值电压全部变得与目标电压相同或者高于目标电压时，确定验证操作通过，并且对应存储器单元的编程操作终止。确定编程操作终止的被选存储器单元是否为要编程的单元当中的最后存储器单元(S157)。当被选存储器单元是最后单元(S157，是)时，编程操作终止。当被选存储器单元不是最后单元(S157，否)时，执行对没有完成编程操作的存储器单元进行编程的子编程。
可通过上述方法依次执行第一子编程SP1至第N子编程SPN。当在第N子编程SPN中确定被选存储器单元是最后存储器单元时，被选页的编程操作可终止。
图16是根据本公开的另一实施方式的编程操作的流程图。
参照图16，当编程操作开始时，根据被选存储器单元的目标电压PV、验证电压Vf和编程时间tPROG中的一个或更多个来设定源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl(S161)。源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl可以是当位线被预充电时的电压。根据目标电压PV、验证电压Vf和编程时间tPROG中的至少一个，源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl可维持在初始设定的值，或者可被设定为高于初始设定的值。更具体地讲，当目标电压PV、验证电压Vf和编程时间tPROG中的一个或更多个高于相应基准值时，源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl中的至少一个可被设定为高于初始设定的值。
接下来，设定编程操作所需的剩余条件(S162)。编程操作条件可包括编程操作所需的各种电压的条件。在操作“S161”中设定用于对位线进行预充电的电压，以使得编程操作所需的剩余电压可在操作“S162”中设定。例如，编程电压、通过电压、验证电压等可在操作“S162”中设定。
接下来，执行被选存储器单元的编程操作(S163)。即，当被选存储器单元的目标电压PV低于设定的基准值时，利用在操作“S162”中设置的源线电压Vsl、源极选择线电压Vssl和漏极选择线电压Vdsl来执行编程操作。相比之下，当被选存储器单元的目标电压PV高于基准值时，执行使用在操作“S163”中设置为高的源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl中的至少一个的编程操作。
在对被选字线施加编程电压达预定时间之后，执行确定被选存储器单元的阈值电压是否增大至目标电压PV的验证操作(S164)。当被选存储器单元的阈值电压低于目标电压PV时，确定验证操作失败，并且重复操作“S161”至“S164”，直至被选存储器单元的阈值电压增大至高于目标电压PV。在操作“S164”中，当被选存储器单元的阈值电压全部变得高于目标电压PV时，验证操作通过，并且对应存储器单元的编程操作终止。
图17是示出根据本公开的实施方式的未选单元串的预充电电压的示图。
参照图17，在上述实施方式中，根据目标电压PV、验证电压Vf或编程时间tPROG的增大来增大源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl(162a、162b、163a和163b)，从而可增大未选单元串的通道的预充电电压Vpre(161a和161b)。例如，当源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl与目标电压PV、验证电压Vf或编程时间tPROG成比例地增大时(162a和163a)，未选单元串的通道的预充电电压Vpre可与源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl成比例地增大(161a)。当源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl与目标电压PV、验证电压Vf或编程时间tPROG成比例地逐步增大时(162b和163b)，未选单元串的通道的预充电电压Vpre可与源线电压Vsl、源极选择线电压Vssl或漏极选择线电压Vdsl成比例地逐步增大(161b)。因此，可减小未选存储器单元的编程扰动，从而改进编程操作的可靠性。
图18是示出包括根据本公开的实施方式的存储器装置1110的存储器系统3000的框图。这里，存储器装置1110可具有基本上与图2相同的配置，以使得存储器装置1110的详细描述将被省略。
参照图18，存储器系统3000可包括控制器3100和存储器装置1110。控制器3100可被配置为控制存储器装置1110，并且可包括静态随机存取存储器(SRAM)3110、中央处理单元(CPU)3120、主机接口(I/F)3130、错误纠正电路(ECC)3140和半导体接口(I/F)3150。SRAM3110可用作CPU 3120的工作存储器。主机接口(I/F)3130可包括与存储器系统3000连接的主机的数据交换协议。设置在控制器3100中的错误纠正电路(ECC)3140可检测并纠正从存储器装置1110读取的数据中所包括的错误。半导体接口(I/F)3150可与存储器装置1110接口。CPU 3120可执行用于控制器3100的数据交换的控制操作。另外，尽管图18中未示出，存储器系统3000还可包括用于存储与主机接口的代码数据的只读存储器(ROM)(未示出)。
根据本公开的存储器系统3000可被应用于计算机、便携式终端、超级移动PC(UMPC)、工作站、上网本计算机、个人数字助理(PDA)、便携式计算机、网络本PC、无线电话、移动电话、智能电话、数字相机、数字音频记录仪、数字音频播放器、数字照片记录仪、数字照片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中收发信息的装置以及构成家庭网络的各种装置之一。
图19是示出包括根据本公开的实施方式的存储器装置1110的计算系统4000的示意性配置的示图。这里，存储器装置1110可具有基本上与图2相同的配置，以使得存储器装置1110的详细描述将被省略。
参照图19，计算系统4000可包括电连接至总线4300的存储器装置1110、存储控制器4100、调制解调器4200、微处理器4400和用户接口4500。在根据本公开的计算系统4000是移动装置的情况下，还可设置用于供应计算系统4000的工作电压的电池4600。尽管图中未示出，根据本公开的计算系统4000还可包括应用芯片组、相机图像处理器(CIS)、移动动态随机存取存储器(DRAM)等。
存储控制器4100和存储器装置1110可构成固态驱动器/盘(SSD)。
根据本公开的系统可利用各种形式的封装来嵌入。例如，根据本公开的系统可利用诸如堆叠式封装(PoP)、球格阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫晶片封装、晶圆形式晶片、板载芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形(SOIC)、收缩型小外形封装(SSOP)、薄小外形(TSOP)、薄四方扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)以及晶圆级处理层叠封装(WSP)的封装来嵌入。
本公开的详细描述包括特定实施方式的描述，然而，我们注意到，在不脱离本公开的范围和技术精神的情况下可进行各种修改。因此，本公开的范围不限于所描述的实施方式，而是将由以下权利要求书及其等同物限定。
相关申请的交叉引用
本申请要求2016年7月19日提交的韩国专利申请号10-2016-0091475的优先权，其整体以引用方式并入本文。

Claims (19)

1.一种存储器装置，该存储器装置包括：
存储器块，该存储器块包括多个单元串，所述多个单元串联接在位线和源线之间；
外围电路，该外围电路被配置为设定用于所述单元串中的被选存储器单元的编程操作的电压，并且利用所设定的电压来对所述被选存储器单元进行编程；以及
控制电路，该控制电路被配置为响应于编程命令来控制所述外围电路对所述被选存储器单元进行编程，并且在所述被选存储器单元被编程的同时增大包括未选存储器单元的未选单元串的通道电压，
其中，通过增大施加至所述源线的电压来增大所述通道电压。
2.根据权利要求1所述的存储器装置，其中，所述控制电路控制所述外围电路根据所述被选存储器单元的目标电压、所述编程操作中使用的验证电压以及所述编程操作所花费的编程时间中的至少一个来增大所述通道电压。
3.根据权利要求2所述的存储器装置，其中，所述控制电路控制所述外围电路根据所述目标电压、所述验证电压和所述编程时间中的至少一个的增大来逐步增大所述通道电压。
4.根据权利要求2所述的存储器装置，其中，当根据所述目标电压来增大所述通道电压时，所述控制电路将预设目标电压与被设定为高于所述预设目标电压的目标电压进行比较，并且当所述目标电压低于所述预设目标电压时将所述通道电压维持在预充电电压，当所述目标电压等于或高于所述预设目标电压时增大所述预充电电压。
5.根据权利要求2所述的存储器装置，其中，当根据所述验证电压来增大所述通道电压时，所述控制电路将预设验证电压与被设定为高于所述预设验证电压的验证电压进行比较，并且当所述验证电压低于所述预设验证电压时将所述通道电压维持在预充电电压，当所述验证电压等于或高于所述预设验证电压时增大所述预充电电压。
6.根据权利要求2所述的存储器装置，其中，当根据所述编程时间来增大所述通道电压时，所述控制电路将预设编程时间与被设定为比所述预设编程时间长的编程时间进行比较，并且当所述编程时间比所述预设编程时间短时将所述通道电压维持在预充电电压，当所述编程时间等于或长于所述预设编程时间时增大所述预充电电压。
7.根据权利要求1所述的存储器装置，其中，所述单元串包括连接在所述源线和所述位线之间的源极选择晶体管、存储器单元和漏极选择晶体管。
8.根据权利要求7所述的存储器装置，其中，当通过施加至所述源线的所述电压来增大所述通道电压时，所述外围电路增大施加至所述源线的所述电压。
9.根据权利要求7所述的存储器装置，其中，当通过施加至所述源线的所述电压来增大所述通道电压时，所述外围电路增大用于使所述源极选择晶体管导通的源极选择线电压。
10.根据权利要求7所述的存储器装置，其中，当通过施加至所述位线的电压来增大所述通道电压时，所述外围电路增大用于使所述漏极选择晶体管导通的漏极选择线电压。
11.一种存储器装置的操作方法，该操作方法包括以下步骤：
将预设编程操作条件与编程操作条件进行比较；
作为比较结果，当所述编程操作条件低于所述预设编程操作条件时，将未选单元串的通道电压维持在设置的电平；
当所述编程操作条件等于或高于所述预设编程操作条件时，增大所述通道电压；以及
基于所维持的通道电压和增大的通道电压中的一个来对包括在被选单元串中的被选存储器单元进行编程，
其中，所述未选单元串和所述被选单元串被联接在位线和源线之间，并且
其中，通过增大施加至所述源线的电压来增大所述通道电压。
12.根据权利要求11所述的操作方法，其中，所述编程操作条件包括目标电压、验证电压和编程时间中的至少一个。
13.根据权利要求12所述的操作方法，其中，所述目标电压是用于完成所述被选存储器单元的编程操作的电压，
所述验证电压是用于验证所述被选存储器单元的电压，并且
所述编程时间是执行所述被选存储器单元的所述编程操作的时间。
14.根据权利要求11所述的操作方法，其中，通过对连接至所述未选单元串的所述位线施加的预充电电压来增大所述通道电压。
15.根据权利要求11所述的操作方法，该操作方法还包括以下步骤：
当通过所述源线来增大所述通道电压时，增大用于将施加至所述源线的所述电压传送至所述被选单元串和所述未选单元串的源极选择晶体管的导通电压。
16.根据权利要求14所述的操作方法，该操作方法还包括以下步骤：
当通过所述位线来增大所述通道电压时，增大用于将施加至所述位线的电压传送至所述未选单元串的漏极选择晶体管的导通电压。
17.一种存储器装置的操作方法，该操作方法包括以下步骤：
增大施加至源线的电压；
根据编程操作的目标电压、验证电压和编程时间中的至少一个的增大来在所述编程操作期间将施加至所述源线的所述电压施加至未选单元串的通道；以及
基于增大的电压来对被选存储器单元进行编程。
18.根据权利要求17所述的操作方法，其中，当所述目标电压、所述验证电压和所述编程时间中的至少一个分别低于或短于预设目标电压、预设验证电压和预设编程时间时，维持施加至所述通道的电压，并且
当所述目标电压、所述验证电压和所述编程时间中的至少一个分别等于或者高于或长于所述预设目标电压、所述预设验证电压和所述预设编程时间时，施加至所述通道的所述电压比之前进一步增大。
19.根据权利要求18所述的操作方法，其中，所述预设目标电压、所述预设验证电压和所述预设编程时间中的每一个包括多个值。
CN201710192461.7A 2016-07-19 2017-03-28 存储器装置及其操作方法 Active CN107633864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160091475A KR102461726B1 (ko) 2016-07-19 2016-07-19 메모리 장치 및 이의 동작 방법
KR10-2016-0091475 2016-07-19

Publications (2)

Publication Number Publication Date
CN107633864A CN107633864A (zh) 2018-01-26
CN107633864B true CN107633864B (zh) 2021-07-06

Family

ID=60988845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710192461.7A Active CN107633864B (zh) 2016-07-19 2017-03-28 存储器装置及其操作方法

Country Status (3)

Country Link
US (4) US10141066B2 (zh)
KR (1) KR102461726B1 (zh)
CN (1) CN107633864B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
WO2020042011A1 (en) 2018-08-29 2020-03-05 Yangtze Memory Technologies Co., Ltd. Programming of memory cells in three-dimensional memory devices
KR20210001134A (ko) 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11295209B2 (en) * 2019-12-20 2022-04-05 Micron Technology, Inc. Analysis of memory sub-systems based on threshold distributions
KR20220030092A (ko) 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20220045769A (ko) 2020-10-06 2022-04-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556827A (zh) * 2008-04-11 2009-10-14 海力士半导体有限公司 使用自升压对闪存器件编程的方法
CN101589436A (zh) * 2006-11-02 2009-11-25 桑迪士克股份有限公司 在非易失性存储器中使用多个升压模式减少程序干扰
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN102667948A (zh) * 2009-11-11 2012-09-12 桑迪士克科技股份有限公司 减小存储器沟道与浮置栅极耦合的数据状态相关沟道升压
CN104103314A (zh) * 2006-11-30 2014-10-15 考文森智财管理公司 闪存存储器编程禁止方案
WO2015013689A2 (en) * 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60136321D1 (de) * 2000-09-22 2008-12-11 Samsung Electronics Co Ltd Treiberschaltungen für Speicherzellenmatrix in einer NAND-typ Flash-Speicheranordnung
US7688635B2 (en) 2006-07-14 2010-03-30 Micron Technology, Inc. Current sensing for Flash
KR100764053B1 (ko) * 2006-08-10 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US20090135656A1 (en) * 2006-12-14 2009-05-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with dummy cells and method of programming the same
KR100790823B1 (ko) * 2006-12-14 2008-01-03 삼성전자주식회사 리드 디스터브를 개선한 불휘발성 반도체 메모리 장치
JP2008251138A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
KR101358752B1 (ko) * 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
JP2009266946A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2010118580A (ja) * 2008-11-14 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
KR101635502B1 (ko) * 2009-07-22 2016-07-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR101184539B1 (ko) * 2011-06-28 2012-09-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
CN103165183A (zh) * 2011-12-09 2013-06-19 株式会社东芝 非易失性半导体存储装置
KR20130072087A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 제조 방법 및 그 동작 방법
KR20140026141A (ko) 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR101951046B1 (ko) * 2012-08-29 2019-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8942043B2 (en) * 2013-03-04 2015-01-27 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
KR102062314B1 (ko) * 2013-03-15 2020-01-03 삼성전자주식회사 불휘발성 메모리 장치 및 프로그램 방법
US9263137B2 (en) * 2013-06-27 2016-02-16 Aplus Flash Technology, Inc. NAND array architecture for multiple simutaneous program and read
US9293205B2 (en) * 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
KR102242022B1 (ko) * 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US9613704B2 (en) 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify
US9620238B2 (en) * 2014-01-20 2017-04-11 Sandisk Technologies Llc Methods and systems that selectively inhibit and enable programming of non-volatile storage elements
KR102139323B1 (ko) 2014-02-03 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9666286B2 (en) * 2014-09-28 2017-05-30 Aplus Flash Technology, Inc. Self-timed SLC NAND pipeline and concurrent program without verification
KR20160039960A (ko) 2014-10-02 2016-04-12 에스케이하이닉스 주식회사 더미 메모리 셀을 포함하는 반도체 메모리 장치 및 그것의 프로그램 방법
KR20160061676A (ko) * 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
KR102423291B1 (ko) * 2016-01-15 2022-07-20 삼성전자주식회사 프로그램 전압을 보정하는 플래시 메모리 장치, 3차원 메모리 장치, 메모리 시스템 및 그의 프로그램 방법
US10026487B2 (en) * 2016-06-03 2018-07-17 Sandisk Technologies Llc Non-volatile memory with customized control of injection type of disturb during program verify for improved program performance
JP6725362B2 (ja) * 2016-08-19 2020-07-15 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP6783682B2 (ja) * 2017-02-27 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101589436A (zh) * 2006-11-02 2009-11-25 桑迪士克股份有限公司 在非易失性存储器中使用多个升压模式减少程序干扰
CN104103314A (zh) * 2006-11-30 2014-10-15 考文森智财管理公司 闪存存储器编程禁止方案
CN101556827A (zh) * 2008-04-11 2009-10-14 海力士半导体有限公司 使用自升压对闪存器件编程的方法
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN102667948A (zh) * 2009-11-11 2012-09-12 桑迪士克科技股份有限公司 减小存储器沟道与浮置栅极耦合的数据状态相关沟道升压
WO2015013689A2 (en) * 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations

Also Published As

Publication number Publication date
US10468113B2 (en) 2019-11-05
US20190295670A1 (en) 2019-09-26
US20190057752A1 (en) 2019-02-21
US20190189229A1 (en) 2019-06-20
US20180025784A1 (en) 2018-01-25
CN107633864A (zh) 2018-01-26
US10304552B2 (en) 2019-05-28
KR102461726B1 (ko) 2022-11-02
US10366768B2 (en) 2019-07-30
KR20180009580A (ko) 2018-01-29
US10141066B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
US10332607B2 (en) Methods of operating a nonvolatile memory device and the nonvolatile memory device thereof
CN107633864B (zh) 存储器装置及其操作方法
CN109410998B (zh) 存储器装置及其操作方法
US8705279B2 (en) Nonvolatile memory device and reading method thereof
TWI725296B (zh) 記憶體裝置及其操作方法
US10497452B2 (en) Semiconductor memory device and method of operating the same
TWI681398B (zh) 半導體記憶體裝置及其操作方法
CN113223593B (zh) 存储单元的读取电压优化方法、3d存储器的控制器及其操作方法
US9230675B2 (en) Semiconductor memory device using a current mirror
US11238942B2 (en) Nonvolatile memory devices
US20160055913A1 (en) Semiconductor memory device and operating method thereof
CN107766260B (zh) 存储器件、具有它的存储系统及其操作方法
US11069396B2 (en) Memory device and method of operating the memory device for initializing sensing latch during evaluation operation
KR102498248B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20220310166A1 (en) In-line programming adjustment of a memory cell in a memory sub-system
US20140063998A1 (en) Nonvolatile memory device and operating method thereof
US20230367680A1 (en) Multiple plane programming with quick plane programming termination and lagging plane boosting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant