CN107766260B - 存储器件、具有它的存储系统及其操作方法 - Google Patents

存储器件、具有它的存储系统及其操作方法 Download PDF

Info

Publication number
CN107766260B
CN107766260B CN201710056274.6A CN201710056274A CN107766260B CN 107766260 B CN107766260 B CN 107766260B CN 201710056274 A CN201710056274 A CN 201710056274A CN 107766260 B CN107766260 B CN 107766260B
Authority
CN
China
Prior art keywords
page
address
memory
erased
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710056274.6A
Other languages
English (en)
Other versions
CN107766260A (zh
Inventor
刘炳晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107766260A publication Critical patent/CN107766260A/zh
Application granted granted Critical
Publication of CN107766260B publication Critical patent/CN107766260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9027—Trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储系统包括传送搜索命令的存储器控制器和搜索多个页的存储器件，存储器件操作性地耦接到存储器控制器，存储器件适用于检测包括在存储器件的存储块中的多个页之中的最后擦除的页，以及适用于将最后擦除的页的地址提供到存储器控制器，且存储器控制器被配置成根据最后擦除的页的地址来控制存储器件。

Description

存储器件、具有它的存储系统及其操作方法
相关申请的交叉引用
本申请要求2016年8月19日提交的韩国专利申请号为10-2016-0105759的韩国专利申请的优先权，其全部公开通过引用其整体合并于此。
技术领域
本发明的各个实施例总体而言涉及一种半导体存储器件，且更具体而言涉及一种能确定其中所包括的页的状态的半导体存储器件、包括该半导体存储器件的存储系统及其操作方法。
背景技术
存储系统可以包括用于储存数据的储存器件和设置在储存器件与外部器件之间的存储器控制器，该存储器控制器用于控制储存器件与外部器件之间的命令、地址和数据的传输。
存储系统的储存器件可以包括多个半导体存储器件(下文简称为存储器件)。存储器件通常分类成易失性存储器件和非易失性存储器件。耦接到存储系统的外部器件一般被称为主机。外部器件可以通过使用接口协议(诸如例如外围组件互连快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附加SCSI(SAS)、通用串行总线(USB)、MMC(多媒体卡)、ESDI(增强型小型磁盘接口)以及集成驱动电子设备(IDE))来与储存器件通信。
对更快、更大容量的便携式电子设备持续的需求要求便携式电子设备所采用的存储器件和存储系统持续的改进。
发明内容
各个实施例涉及一种存储器件、具有存储器件的存储系统及其操作方法，该存储器件在存储系统通电时执行确定在存储器件中的存储块中所包括的页的状态的操作。
根据一个实施例，一种存储系统可以包括：存储器件，操作性地耦接到存储器控制器；存储器件，适用于检测包括在存储器件的存储块中的多个页之中的最后擦除的页，以及适用于提供最后擦除的页的地址给存储器控制器；以及存储器控制器，被配置成根据最后擦除的页的地址来控制存储器件。
根据一个实施例，一种操作存储系统的方法可以包括：根据地址来将包括在存储块中的多个页之中的两个页设置为第一页和第二页；将位于第一页与第二页之间的页设置为第三页；判断第三页是编程的页还是擦除的页；以及通过执行第一页和第二页的设置步骤，来重复第一页和第二页的设置步骤、第三页的设置步骤以及判断步骤，使得在第三页被确定为编程的页时第一页朝着第二页移动，或者使得在第三页被确定为擦除的页时第二页朝着第一页移动。
根据一个实施例，一种操作存储系统的方法可以包括：从存储器控制器输出搜索命令和地址；响应于搜索命令和地址来选择存储块；计算包括在地址中的第一地址和第二地址，以将第一地址与第二地址之间的地址设置为第三地址；判断包括在选中的存储块中的页之中的与第三地址相对应的页被编程还是被擦除；以及通过改变第一地址与第二地址之间的范围内的第三地址，来重复计算步骤和判断步骤，直到被确定为擦除的页的与第三地址相对应的页被检测为最后擦除的页。
附图说明
通过参照附图详细描述本发明的各个实施例，本发明的上述特征和优点以及其他特征和优点对于本发明所属领域技术人员而言将会更加明显，在附图中：
图1是图示根据本发明的一个实施例的耦接到主机的存储系统的示图；
图2是图示图1的存储系统中采用的存储器控制器的示例性配置的示图；
图3是图示图1的存储系统的存储器控制器与储存器件之间的示例性连接关系的示图；
图4是图示根据本发明的一个实施例的存储器件的示图；
图5是图示图4的存储器件中采用的页缓冲器的示例性配置的示图；
图6是图示图4的存储器件中采用的电流感测电路的示例性配置的示图；
图7是图示图4的存储器件中采用的存储单元阵列的示例性配置的示图；
图8是根据本发明的一个实施例的一种示例性三维存储单元阵列的透视图；
图9是根据本发明的一个实施例的另一种示例性三维存储单元阵列的透视图；
图10是图示根据本发明的一个实施例的存储器件中采用的存储块的电路图；
图11是图示根据本发明的一个实施例的包括多个区块的存储块的示图；
图12是根据本发明的一个实施例的搜索被擦除的页的方法的流程图；
图13是图示图12的方法的选中的存储块的示图；
图14是进一步图示图12的方法的选中的存储块的示图；
图15是图示根据本发明的一个实施例的存储系统中的存储器控制器与存储器件之间的操作的时序图；
图16是图示本发明的示例性应用的多个存储器件的示图；
图17是图示根据本发明的一个实施例的包括存储器件的存储系统的示图；以及
图18是图示根据本发明的一个实施例的包括存储器件的计算系统的配置的示图。
具体实施方式
在下文，将参照附图详细描述各个示例性实施例。然而要注意，本公开可以以各种其它形式来实施，而不应被解释为仅限于本文示出的实施例。确切地说，提供这些实施例作为示例，使得本公开将是彻底且完整的，且将会向本发明所属技术领域的技术人员充分地传达本发明的各个方面和特征。
要注意，附图并非按比例绘制，且为了图示方便，可以放大组件的尺寸。此外，要注意，在以下的描述中，出于简单和简洁的目的，可以省略公知的功能和构造的详细描述，以避免将本公开与公知结构和工艺混淆。贯穿本说明书和附图，相同的附图标记表示相同的元件。
还要注意，在本说明书中，“连接/耦接”是不仅指一个组件直接耦接另一个组件，还指经由中间部件间接耦接另一个部件。
还将理解，尽管在本文中术语“第一”、“第二”、“第三”等可以用来描述各个元件，但是这些元件不受到这些术语的限制。这些术语用来区分一个元件与另一个元件。因此，在不脱离本发明的精神和范围的情况下，下文描述的第一元件还能称作第二元件或第三元件。
在本文中连同一列项目一起使用的词组“……和……中的至少一个”表示：该列中的单个项目或该列中的各项目的任何组合。例如，“A、B和C中的至少一个”表示，仅A，或仅B，或仅C，或A、B和C的任何组合。
为了便于描述，在本文中，诸如“之下”、“下面”、“下”、“之上”、“上”等空间相关的术语可以用来描述附图中所示出的一个元件或特征与另一个元件或特征的关系。将理解，除了附图中所绘制的方位之外，空间相关的术语还意图囊括器件在制造、使用或操作中的不同方位。例如，如果附图中的器件翻转，那么被描述成位于其它元件或特征“之下”或“下面”的元件可以位于其它元件或特征“之上”。另外，器件可以调向(旋转90度或处于其它方位)，相应地解释本文使用的空间相关描述语。
本文使用的术语仅是出于描述特定实施例的目的，而并非意图限制本发明。如本文中所用，单数形式也意图包括复数形式，除非上下文另外清楚地指出。还将理解，术语“包含”、“包含有”、“包括”和“包括有”在本说明书中使用时表明存在所述的元件，而不排除存在或增加一个或更多个其它元件。如本文中所用，术语“和/或”包括所列的相关项中的一个或更多个项的任何组合和全部组合。
除非另外定义，否则本文中所用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的意义相同的意义。还将理解，术语(诸如通用词典中所定义的那些术语)应当解释为具有与本公开上下文和相关领域中的意义相一致的意义，且除非在本文中明确这样定义，否则这些术语不应以理想化或过于形式化的意义来解释。
在下面的描述中，为了提供本发明的透彻理解，阐述了众多的具体细节。本发明可以在不具有这些具体细节中的一些或全部的情况下实践。在其它情况中，未详细描述公知的工艺结构和/或工艺，以便不必要地混淆本发明。
还要注意，在一些情况下，对相关技术领域的技术人员将明显的是，结合一个实施例描述的元件(也称为特征)可以单独使用或与另一实施例的其它元件组合使用，除非另外明确指出。
下面，将参照附图详细描述本发明的各个实施例。
图1是图示根据本发明的一个实施例的存储系统1100的示图。
参见图1，存储系统1100可以包括适用于储存数据的储存器件1110和适用于控制储存器件1110的存储器控制器1120。存储系统1100可以耦接到主机1200。存储系统1100可以响应于从主机1200接收的编程请求(也称为写入请求)来储存从主机1200提供的数据。存储系统1100可以响应于来自主机1200的读取请求来将储存的数据输出到主机1200。
主机1200可以通过使用任何合适的接口协议(诸如例如，外围组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)以及串行附加SCSI(SAS))与存储系统1100通信。然而，主机1200与存储系统1100之间的接口协议不限于此。其它合适的接口协议可以包括例如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)以及IDE(集成驱动电子设备)。
存储器控制器1120可以控制存储系统1100的操作。例如，存储器控制器可以控制主机1200与储存器件1110之间的数据交换。存储器控制器1120可以响应于主机1200的请求来控制储存器件1110执行编程操作、读取操作和擦除操作中的至少一种。存储器控制器1120可以在存储系统1100通电时确定储存器件1110的状态。关于储存器件1110的状态的信息可以被提供给且储存在存储器控制器1120中。然而，由于储存器件1110的信息在存储系统1100突然断电时可能未被可靠地提供给存储器控制器1120，因此储存在存储器控制器1120中的信息可能不可靠。为了克服存储系统1100的不可靠性，在存储系统1100通电时，存储器控制器1120可以控制储存器件1110执行确定储存器件1110的状态的操作。
储存器件1110可以包括多个存储器件，包括但不限于双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双数据速率4(LPDDR4)SDRAM、图像双数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态存取存储器(RDRAM)或闪存。根据本发明的一个实施例，当存储系统1100通电时，存储器控制器1120提供命令给储存器件1110以检查储存器件1110的状态，然后储存器件1110可以执行状态确定操作并将状态确定操作的结果(信息，下文也称为“存储器件状态信息”或简称为“状态信息”)提供给存储器控制器1120。
图2是图示存储器控制器1120的示例性配置的示图。
如上参照图1所述，存储器控制器1120可以包括用于控制主机1200与储存器件1110之间的数据交换的多个器件。要注意，图2仅仅示出与本发明的实施例相关的那些单元。如本发明所属技术领域的技术人员应当理解的，在存储器控制器1120中还可以包括各种其它的公知元件。
参见图2，存储器控制器1120可以包括地址储存单元1121和命令输出单元1122。
与储存器件1110相关的各种地址有关的信息可以被储存在地址储存单元1121中。例如，与储存器件1110的特定状态相关的地址有关的信息可以被储存在地址储存单元1121中。例如，地址可以包括最后编程的页的地址或最后擦除的页的地址以及包括最后编程的页和/或最后擦除的页的存储块和存储面的地址。最后编程的页是在存储系统1100断电之前最后被编程的页。最后擦除的页是在存储系统1100断电之前最后被擦除的页。此外，当存储系统1100通电时，存储器控制器1120可以从储存器件1110接收最后擦除的页地址ADD_PAGE。存储器控制器1120可以基于储存在地址储存单元1121中的信息来将命令和地址输出到储存器件1110。
当存储系统1100通电时，命令输出单元1122可以输出命令CMD到储存器件1110。
图3是图示存储器控制器1120与储存器件1110之间的示例性连接关系的示图。
参见图3，储存器件1110可以包括多个存储器件D0至Dk(其中k是正整数)。存储器件D0至Dk可以经由通道CH耦接到存储器控制器1120。例如，命令、地址和数据可以经由通道CH在存储器控制器1120与储存器件1110之间传送。更具体而言，多个存储器件D0至Dk之中的一个或更多个选中的存储器件可以经由通道CH与存储器控制器1120通信。
存储器件D0至Dk可以包括易失性存储器件或非易失性存储器件。在一个实施例中，存储器件D0至Dk可以包括即使电源缺失也能保留数据的非易失性存储器件。例如，存储器件D0至Dk可以包括NAND快闪存储器件。在一个实施例中，存储系统1100可以应用于便携式电子设备中。
下面通过以上述存储器件D0至Dk中的一个为例，来详细描述存储器件。
图4是图示图3中示出所采用的多个存储器件D0至Dk之中的存储器件D0的示例性配置的示图。
参见图4，储存器件1110可以包括存储器件D0，存储器件D0包括适用于储存数据的存储单元阵列100、外围电路200以及适用于控制外围电路200的控制逻辑300。外围电路200可以执行编程操作以将数据储存在存储单元阵列100中，执行读取操作以输出储存的数据，以及执行擦除操作以擦除储存的数据。
存储单元阵列100可以包括多个存储块MB1至MBk(其中k是正整数)。字线WL、漏极选择线DSL、源极选择线SSL、源极线SL以及位线BL1至BLI(其中I是正整数)可以分别耦接到存储块MB1至MBk。针对存储块MB1至MBk中的每个，可以对应多个专用的字线WL、漏极选择线DSL和源极选择线SSL。源极线SL可以共同耦接到多个存储块MB1至MBk，且位线BL1至BLI也可以共同耦接到存储块MB1至MBk。
外围电路200可以包括电压发生电路210、行解码器220、页缓冲器单元230、列解码器240、输入/输出电路250和电流感测电路260。
电压发生电路210可以响应于从控制逻辑300接收的操作信号OP_CMD来产生施加用于执行编程操作、读取操作或擦除操作的各种操作电压Vop。例如，电压发生电路210可以产生一个或更多个操作电压Vop(包括编程电压、读取电压、擦除电压、通过电压和导通电压中的至少一个)并将所述一个或更多个操作电压Vop传送到行解码器220。
行解码器220可以将所述一个或更多个操作电压Vop传送到与响应于从控制逻辑300接收的行地址RADD而选中的存储块耦接的字线WL、漏极选择线DSL、源极选择线SSL和源极线SL。
页缓冲器单元230可以包括分别耦接到位线BL1至BLI的多个页缓冲器PB1至PBI。页缓冲器PB1至PBI中的每个可以耦接到多个位线BL1至BLI之中的对应位线。页缓冲器PB1至PBI可以响应于从控制逻辑300接收的页缓冲器控制信号PBSIGNALS而操作。例如，页缓冲器PB1至PBI可以暂时储存经由位线BL1至BLI接收的数据，或者在读取操作或验证操作期间感测位线BL1至BLI中的电压或电流。
列解码器240可以响应于从控制逻辑300接收的列地址CADD，在输入/输出电路250与页缓冲器单元230之间传送数据。例如，列解码器240可以经由多个页线PL与页缓冲器PB交换数据，或者经由多个列线CL与输入/输出电路250交换数据。
输入/输出电路250可以管理存储器件D0的命令CMD、地址ADD和数据DATA的输入和输出。例如，输入/输出电路250可以将来自存储器控制器1120的命令CMD和地址ADD传送到控制逻辑300，或者与列解码器240交换数据DATA。
电流感测电路260可以在读取操作、验证操作或状态检测操作期间，响应于容许比特位数信号VRY_BIT<#>而产生参考电流，可以将参考电流与从页缓冲器单元230提供的感测电压VPB进行比较，以及可以根据比较结果输出通过信号PASS或故障信号FAIL。
控制逻辑300可以通过响应于命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、页缓冲器控制信号PBSIGNALS和容许比特位数信号VRY_BIT<#>来控制外围电路200。此外，控制逻辑300可以根据从电流感测电路接收的通过信号PASS或故障信号FAIL来判断选中的页是被编程还是被擦除。例如，当接收到通过信号PASS时，控制逻辑300可以确定选中的页是编程的页，或者当接收到故障信号FAIL时，确定选中的页是擦除的页。控制逻辑还可以判断擦除的页是否为最后擦除的页。控制逻辑300可以经由输入/输出电路250将最后擦除的页的地址提供给存储器控制器1120。
图5是图示图4中所示的页缓冲器中的一个的示例性配置的示图。
图4的第一页缓冲器PB1至第I页缓冲器PBI可以具有彼此相同的配置。因此，图5示出页缓冲器中的一个，例如，第一页缓冲器PB1。
参见图5，第一页缓冲器PB1可以耦接到第一位线BL1且可以包括第一开关S1至第十开关S10。施加的用于分别控制第一开关S1至第十开关S10的信号PBSENSE、TRANSO、SA_CSOC、SA_PRE、SA_SENSE、SE_DIS和SA_STB_N可以被包括在图4的页缓冲器控制信号PBSIGNALS中。
第一开关S1可以包括NMOS晶体管，所述NMOS晶体管响应于感测信号PBSENSE将第一位线BL1和第一电流感测节点CSO彼此耦接。第二开关S2可以包括NMOS晶体管，所述NMOS晶体管响应于传送信号TRANSO而将第一电流感测节点CSO与感测节点SO彼此耦接。在感测操作期间，感测节点SO可以耦接到数据储存单元和图4所示的电流感测电路260。在感测操作期间施加到感测节点SO的电压可以作为感测电压VPB而被传送到图4所示的电流感测电路260。例如，在感测操作期间，第一页缓冲器PB1至第I页缓冲器PBI的感测节点SO可以共同耦接到电流感测电路260。从第一页缓冲器PB1至第I页缓冲器PBI传送到电流感测电路260的电压可以是感测电压VPB。
第三开关S3可以包括NMOS晶体管，该NMOS晶体管响应于预充电传输信号SA_CSOC而将第一电流感测节点CSO耦接到第四开关S4与第五开关S5之间的节点。第四开关S4可以包括PMOS晶体管，所述PMOS晶体管根据数据节点QS的电势电平将电源端子VCC与第五开关S5彼此耦接。数据节点QS的电势电平可以根据储存在锁存器中的数据而改变。数据节点QS的电势电平可以被初始化到低电平。第五开关S5可以包括PMOS晶体管，该PMOS晶体管用于响应于预充电信号SA_PRE将经由第四开关S4从电源端子VCC接收到的电源电压传送到第二电流感测节点SEN。第六开关S6可以包括NMOS晶体管，该NMOS晶体管响应于感测传输信号SA_SENSE将第二电流感测节点SEN耦接到第一电流感测节点CSO。
第七开关S7可以包括NMOS晶体管，该NMOS晶体管响应于放电信号SA_DIS将第一电流感测节点CSO耦接到第八开关S8。第八开关S8可以包括NMOS晶体管，该NMOS晶体管响应于数据节点QS的电势电平将第七开关S7耦接到接地端子。数据节点QS耦接到锁存器且耦接到第四开关S4和第八开关S8的栅极。
第九开关S9可以包括PMOS晶体管，该PMOS晶体管响应于选通信号SA_STB_N将电源端子VCC耦接到第十开关S10。第十开关S10可以包括PMOS晶体管，该PMOS晶体管响应于第二电流感测节点SEN的电势电平而在第九开关S9与锁存器之间形成电流路径。
下面描述上述第一页缓冲器PB1的操作。
可以执行预充电操作以将第一位线BL1预充电到正电压。在预充电操作期间，数据“0”可以被储存在锁存器中。数据节点QS可以通过数据“0”而初始化到低电平。当数据节点QS具有低电势电平时，第四开关S4可以导通。当第三开关S3和第一开关S1响应于预充电传输信号SA_CSOC和感测信号PBSENSE而导通时，可以通过第四开关S4、第三开关S3和第一开关S1来形成电流路径。结果，第一位线BL1和电源端子VCC可以彼此耦接，使得第一位线BL1可以被预充电到正电压。除了上述方法之外，可以使用各种其它方法来预充电第一位线BL1。
当第一位线BL1被预充电时，第三开关S3和第五开关S5可以响应于预充电传输信号SA_CSOC和感测信号PBSENSE而关断，使得可以停止向第一电流感测节点CSO供应预充电电压。随后，当验证电压被施加到选中的字线时，第一位线BL1的电势可以保持在预充电电平或者降低。然后可以执行感测操作以感测第一位线BL1的电势。
在感测操作期间，由于第一开关S1和第六开关S6导通，因此可以根据第一电流感测节点CSO的电势来导通或关断第十开关S10。随后，当第九开关S9通过选通信号SA_STB_N而导通时，储存在锁存器中的数据QS可以根据第十开关S10是导通还是关断而保留为先前数据或者改变。假设在第五开关S5关断时的时间点与第九开关S9导通时的时间点之间的时间为选通时间，则执行验证操作所耗费的电流量可以改变。
图6是图示电流感测电路260的示例性配置的示图。
参见图6，当故障比特位的数量小于容许比特位的数量时，电流感测电路260可以输出通过信号PASS，而当故障比特位的数量超过容许比特位的数量时，电流感测电路260可以输出故障信号FAIL。故障比特位的数量可以基于从第一页缓冲器PB1至第I页缓冲器PBI提供的感测电压VPB而确定。容许比特位的数量可以基于从控制逻辑300提供的容许比特位数信号VRY_BIT<#>来确定。例如，由于故障单元是指具有比目标电压低的阈值电压的存储单元，因此故障比特位的数量可以随着故障单元的数量增加而增加。因此，故障比特位的数量可以随着编程循环的数量增加而减小。容许比特位的数量可以根据储存在控制逻辑300中的信息而保持恒定。
电流感测电路260可以包括电压发生电路61、区块使能开关S611、使能开关S612、故障比特位计数器62、容许比特位计数器63以及比较器64。
电压发生电路61可以根据故障比特位电流IPB和参考电流IREF来产生通过电压VP和故障电压VN。例如，当故障比特位电流IPB增大时，电压发生电路61可以产生比通过电压VP大的故障电压VN，而当故障比特位电流IPB减小时，可以产生比故障电压VN大的通过电压VP。电压发生电路61可以包括第一开关S601和第二开关S602。第一开关S601可以包括耦接在第一节点N1与电源电压VCC之间的PMOS晶体管。第一开关S601可以响应于第一节点N1的电压而导通或关断。
第二开关S602可以包括PMOS晶体管，该PMOS晶体管耦接在第二节点N2与电源电压VCC之间且响应于第一节点N1的电压而导通或关断。流经第一节点N1的电流可以是故障比特位电流IPB且其电压可以是通过电压VP。流经第二节点N2的电流可以是参考电流IREF且其电压可以是故障电压VN。因此，当故障比特位电流IPB增加时，通过电压VP可以降低，而当故障比特位电流IPB减少时，通过电压VP可以升高。此外，当参考电流IREF增加时，故障电压VN可以降低，而当参考电流IREF减少时，故障电压VN可以增加。
区块使能开关S611可以耦接在第一节点N1与第三节点N3之间。区块使能开关S611可以包括NMOS晶体管，该NMOS晶体管响应于区块电压CHK<i>而导通或关断，该区块电压CHK<i>对应于以区块为单位分组的页缓冲器的内部节点的电压。
使能开关S612可以包括NMOS晶体管，该NMOS晶体管耦接在第二节点N2与第四节点N4之间且响应于用于通过/故障确定操作的使能信号EN而导通或关断。
故障比特位计数器62可以被配置成根据经由页缓冲器的感测节点SO传送来的感测电压VPB来控制第三节点N3的电流。故障比特位计数器62可以包括多个故障比特位参考开关S621R至S62IR以及多个故障比特位开关S621至S62I。故障比特位参考开关S621R至S62IR可以共同耦接到第三节点N3。故障比特位开关S621至S62I可以分别与故障比特位参考开关S621R至S62IR串联耦接。例如，第一故障比特位参考开关S621R和第一故障比特位开关S621可以串联耦接在第三节点N3与接地端子之间。以相同的方式，第I故障比特位参考开关S62IR和第I故障比特位开关S62I可以串联耦接在第三节点N3与接地端子之间。
多个故障比特位参考开关S621R至S62IR中的每个可以包括响应于参考电压VREF而导通或关断的NMOS晶体管。故障比特位开关S621至S62I的栅极可以分别耦接到页缓冲器的感测节点SO。感测节点SO的电压被定义为感测电压VPB，因而故障比特位可以由高感测电压来表示。多个故障比特位开关S621至S62I中的每个可以包括NMOS晶体管，所述NMOS晶体管在其栅极被施加高电压时导通。因此，随着故障比特位的数量增加，导通的故障比特位开关S621至S62I的数量可以增加。当导通的故障比特位开关S621至S62I的数量增加时，流经第三节点N3的电流也会增加。
容许比特位计数器63可以被配置成根据容许比特位数信号VRY_BIT<#>而保持流经第四节点N4的参考电流IREF恒定。换言之，尽管第四节点N4的参考电流IREF根据容许比特位数信号VRY_BIT<#>而改变，但是由于容许比特位数信号VRY_BIT<#>保持恒定，因此流经第四节点N4的参考电流IREF也可以保持恒定。考虑到错误校正码(ECC)性能，容许比特位数信号VRY_BIT<#>可以根据不同类型的存储器件而改变。
容许比特位计数器63可以包括多个容许比特位参考开关S631R至S63JR以及多个容许比特位开关S631至S63J。容许比特位参考开关S631R至S63JR可以共同耦接到第四节点N4。容许比特位开关S631至S63J可以分别串联耦接到容许比特位参考开关S631R至S63JR。例如，第一容许比特位参考开关S631R和第一容许比特位开关S631可以串联耦接在第四节点N4与接地端子之间。以相同的方式，第J故障比特位参考开关S62JR和第J故障比特位开关S62J可以串联耦接在第四节点N4与接地端子之间。
多个容许比特位参考开关S631R至S63JR中的每个可以包括响应于参考电压VREF而导通或关断的NMOS晶体管。多个容许比特位开关S631至S63I中的每个可以包括NMOS晶体管，所述NMOS晶体管响应于从控制逻辑300提供的容许比特位数信号VRY_BIT<J:1>之中的对应的容许比特位数信号而导通或关断。因此，随着容许比特位的数量增加或者随着容许比特位数信号VRY_BIT<J:1>之中的逻辑高电平的容许比特位的数量增加，导通的容许比特位开关S631至S63I的数量可以增加。当导通的容许比特位开关S631至S63I的数量增加时，流经第四节点N4的参考电流IREF也可以增加。
如上所述，流经第四节点N4的参考电流IREF可以根据容许比特位数信号VRY_BIT<J:1>而保持恒定，而流经第三节点N3的故障比特位电流IPB可以根据每个编程循环的故障比特位而改变。因此，当区块使能开关S611和使能开关S612二者都导通时，通过流经第三节点N3的故障比特位电流IPB可以产生通过电压VP，并且通过流经第四节点N4的参考电流IREF可以产生故障电压VN。
比较器64可以响应于使能反相信号EN_N而将通过电压VP与故障电压VN进行比较，以及根据比较结果而输出通过信号PASS或故障信号FAIL。例如，通过电压VP可以被施加到比较器64的正端子(+)，而故障电压VN可以被施加到负端子(-)。因此，在通过电压VP大于故障电压VN时，比较器64可以输出通过信号PASS，而在故障电压VN大于通过电压VP时，输出故障信号FAIL。控制逻辑300可以接收通过信号PASS或故障信号FAIL，并且根据提供的通过信号PASS或故障信号FAIL来控制外围电路200执行后续操作。
图7是图示图4中所示的存储单元阵列的示例性配置的示图。
参见图7，存储单元阵列100可以包括多个存储面PL0至PLi(其中i为正整数)。存储面PL0至PLi可以具有实质相同的配置。存储面PL0至PLi中的每个可以包括多个存储块MB0至MBj。存储块MB0至MBj的编程状态可以根据存储面PL0至PLi中的每个而改变。存储块MB0至MBj可以具有二维结构或三维结构。优选地，存储块MB0至MBj通常可以具有用于改善存储器件的集成度的三维结构。下面详细描述三维结构的存储块。
图8是图示图4的存储器件中采用的具有三维结构的存储块的透视图。
参见图8，三维结构的存储块可以相对于衬底沿垂直方向(Z方向)具有“I”形，并且包括布置在位线BL与源极线SL之间的串ST。公知此结构是位成本可扩展(Bit CostScalable，BiCS)结构。例如，当源极线SL形成在相对于衬底的水平方向上时，具有BiCS结构的单元串ST可以形成在相对于源极线SL的垂直方向上。更具体而言，单元串ST可以包括源极选择线SSL、字线WL和漏极选择线DSL，所述源极选择线SSL、字线WL和漏极选择线DSL沿第一方向(Y方向)布置以及层叠在彼此的顶部上且彼此分开。然而，源极选择线SSL、字线WL和漏极选择线DSL的数量不限于图8中所示的数量，且可以根据每个存储器件而改变。存储单元可以形成在垂直沟道层CH与字线WL之间。单元串ST可以包括垂直沟道层CH和位线BL。垂直沟道层CH可以垂直地穿过源极选择线SSL、字线WL和漏极选择线DSL。位线BL可以与突出在漏极选择线DSL之上的垂直沟道层CH的顶部接触，且沿垂直于第一方向(Y方向)的第二方向(X方向)布置。存储单元可以形成在字线WL与垂直沟道层CH之间。接触插塞CT还可以形成在位线BL与垂直沟道层CH之间。
图9是图示图4的三维存储块的另一种示例性配置的透视图。
参见图9，三维结构的存储块可以在相对于衬底的垂直方向(Z方向)上以U形来形成，且可以包括耦接在位线BL与源极线SL之间的源极串ST_S与漏极串ST_D。源极串ST_S和漏极串ST_D可以经由管沟道P_CH彼此耦接以形成“U”形。管沟道P_CH可以耦接到管线PL。更具体而言，源极串ST_S可以沿着垂直方向布置在源极线SL与管线PL之间，且漏极串ST_D可以沿着垂直方向布置在位线BL与管线PL之间。此结构可以称为管形位成本可扩展(Pipe-shaped Bit Cost Scalable，P-BiCS)。
更具体而言，漏极串ST_D可以包括字线WL和漏极选择线DSL以及漏极垂直沟道层D_CH，所述字线WL和漏极选择线DSL沿第一方向(Y方向)布置并且层叠在彼此的顶部上且彼此分开，所述漏极垂直沟道层D_CH垂直穿过字线WL和漏极选择线DSL。源极串ST_S可以包括字线WL和源极选择线SSL以及源极垂直沟道层S_CH，所述字线WL和源极选择线SSL沿第一方向(Y方向)布置成彼此分开，所述源极垂直沟道层S_CH垂直穿过字线WL和源极选择线SSL。漏极垂直沟道层D_CH和源极垂直沟道层S_CH可以通过管线PL中的管沟道P_CH彼此耦接。位线BL可以与突出在漏极选择线DSL之上的漏极垂直沟道层D_CH的顶部接触，且沿垂直于第一方向(Y方向)的第二方向(X方向)布置。存储单元可以形成在源极垂直沟道层S_CH与字线WL之间以及漏极垂直沟道层D_CH与字线WL之间。
图10是图示根据一个实施例的存储块的详细电路图。
参见图10，存储块MB0可以包括耦接在位线BL1至BLi(其中i为正整数)与源极线SL之间的单元串ST。位线BL1至BLi可以耦接到单元串ST，且源极线SL可以共同耦接到单元串ST。由于单元串ST具有彼此相同的配置，因此将以耦接到第一位线BL1的单元串ST为例来进行更详细地描述。
单元串ST可以包括串联耦接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储单元F1至F16以及漏极选择晶体管DST。每个单元串ST可以包括至少一个源极选择晶体管SST、至少一个漏极选择晶体管DST以及比图10中所示的存储单元多的存储单元F1至F16。
源极选择晶体管SST的源极可以耦接到源极线SL，且漏极选择晶体管DST的漏极可以耦接到第一位线BL1。存储单元F1至F16可以串联耦接在源极选择晶体管SST与漏极选择晶体管DST之间。不同单元串ST中所包括的源极选择晶体管SST的栅极可以耦接到源极选择线SSL，漏极选择晶体管DST的栅极可以耦接到漏极选择线DSL，且存储单元F1至F16的栅极可以耦接到多个字线WL1至WL16。不同单元串ST中所包括的存储单元之中的与同一字线耦接的存储单元组可以称为页PG。因此，存储块可以包括与字线WL1至WL16的数量相同的页。
图11是图示划分成多个区块的存储块的示图。
参见图10和图11，可以以页PG为单位执行编程操作和读取操作。存储器件的集成度的提高可以导致单元串ST的数量的增加且还可以增加页PG的容量。因此，选中的页PG的数据可以划分成“区块”单位。因此，存储块MB0中所包括的单元串ST可以划分成多个区块CHK1至CHKp(其中p为正整数)。例如，可以执行感测操作，使得可以以从第一区块CHK1中所包括的存储单元到第p区块CHKp中所包括的存储单元的顺序方式来感测选中的页的存储单元的数据。
下面描述根据一个实施例的搜索擦除页的方法。
图12是图示根据一个实施例的搜索擦除页的方法的流程图。
参见图1、图2和图12，当存储系统1100通电时，在步骤S111，存储系统1100中所包括的存储器控制器1120可以将搜索命令传送给储存器件1110。搜索命令可以用于搜索擦除页。
在步骤S112，存储器控制器1120可以从储存在地址储存单元1121中的信息，来确定最后编程的页和对应的存储器件(例如，裸片)、存储面和存储块的地址。
然后，储存器件1110可以在步骤S113通过二分搜索计算(binary searchcalculation)来选择暂时页。
根据步骤S112的确定而选中的存储器件可以通过在步骤S114至S115的二分搜索计算来搜索最后擦除的页。例如，选中的存储器件可以在步骤S114判断选中的暂时页是否为最后擦除的页。当选中的暂时页在步骤S114被确定为不是最后擦除的页(即，“否”)时，可以在步骤S115通过储存器件1110的二分搜索计算来选中另一个暂时页，并且可以重复步骤S114和S115直到选中的暂时页被确定为最后擦除的页。当在步骤S114暂时页被确定为最后擦除的页(即，“是”)时，可以中断用于最后擦除的页的搜索操作。如参照图2所述，最后擦除的页的地址ADD_PAGE可以被提供给存储器控制器1120的地址储存单元1121，且地址储存单元1121中的最后擦除的页的地址可以由所提供的最后擦除的页的地址ADD_PAGE来更新。
下面参照图1至图13来详细描述使用上述方法的一个实施例。
图13是图示图12的方法的选中的存储块的示意图。
假设选中的存储块MB0包括第一页PG1至第十六页PG16，且从第十六页PG16到第一页PG1以降序执行编程操作。此外，还假设第十六页PG16至第八页PG8为编程完成的页，而第七页PG7至第一页PG1为擦除的页。
参见图1至图12以及图13的(A)，在步骤S112确定的最后编程的页的地址可以设置为第一地址I1。例如，在存储系统1100断电之前，最后编程的页的地址可以被储存在存储器控制器1120的地址储存单元1121中。然而，当存储系统1100异常断电时，最后编程的页的地址可以不储存在存储器控制器中。图13示出除了第八页PG8(其是最后被编程页)之外的页作为最后编程的页而被储存在存储器控制器1120的地址储存单元1121中。下面描述由于存储系统1100的突然断电导致第十页PG10作为最后编程的页被储存在地址储存单元1121中的情况。
在图12的步骤S113，第十页PG10(其地址被储存在存储器控制器1120的地址储存单元1121中且在步骤S112由于存储系统1100的突然断电而被确定作为最后编程的页的地址)可以被设置为第一地址I1，且可以执行使用第一地址I1的二分搜索计算。为了执行二分搜索计算，存储块MB0的第一页PG1(其是在编程操作期间要被编程的最后可能的页)的地址可以被设置为第二地址I2。第二地址I2可以被包括在储存于地址储存单元1121中的地址中。存储块MB0的第一页PG1是在编程操作期间要被编程的最后可能的页，因为在此示例中，假设从存储块MB0的第十六页PG16到第一页PG1，以降序执行编程操作。
在图12的步骤S113，使用二分搜索计算来选择暂时页。更具体而言，第一地址I1和第二地址I2的中间值(即，第十页PG10和第一页PG1的中间值)可以得到并且被定义为暂时页的第三地址I3。即，在步骤S113，储存器件1110可以选择具有与第一地址和第二地址的中间值相等的地址的暂时页。当第一地址I1和第二地址I2的中间值并非恰好对应于单个地址时，即，当“(I1-I2)/2”的结果值不恰好对应于单个地址时，具有与中间值最接近的值的地址中的一个可以被定义为暂时页的第三地址I3。如图13的(A)所示，当第一地址I1为第十页PG10、第二地址I2为第一页PG1时，则第六页PG6被选中作为与其中间值相对应的页。第六页PG6的地址可以被设置为第三地址I3，即，暂时页。
随后，在图12的步骤S114，可以判断选中的暂时页(即与第三地址I3相对应的第六页PG6)是否为最后擦除的页。更具体而言，首先可以判断选中的暂时页(即与第三地址I3相对应的第六页PG6)是编程的页还是擦除的页。可以由电流感测电路260执行判断第六页PG6是编程的页还是擦除的页的操作。更具体而言，电流感测电路260可以根据选中的暂时页是否为编程的页来输出通过信号PASS或故障信号FAIL。例如，当选中的暂时页为编程的页时，感测电压VPB可以增加，且电流感测电路260输出通过信号PASS。当选中的暂时页为擦除的页时，感测电压VPB减小，且电流感测电路260输出故障信号FAIL。为了减少操作时间，图4中所示的存储器件D0可以不将与选中的暂时页的通过或故障相关的信息提供到存储器控制器1120。换言之，控制逻辑300判断选中的暂时页是编程的页还是擦除的页，以及根据判断结果来控制外围电路200执行二分搜索计算。
此外，可以对除了全部选中的暂时页之外的若干区块(例如，CHK1至CHKp中的一个)执行判断选中的暂时页(例如，图13的示例中的第六页PG6)是编程的页还是擦除的页的操作，以便减少操作时间。例如，当页中包括大量的存储单元时，可能难以对全部选中的页执行感测操作。因此，可以通过以区块为单位划分选中的页来执行感测操作。为了减少操作时间，可以对区块CHK1至CHKp中的一些或一个执行感测操作。当选中的暂时页(例如，第六页PG6)为擦除的页时，故障比特位的数量可以大于容许比特位的数量，而不管选中的暂时页中的哪个区块被选中。因此，不需要对暂时页的所有区块CHK1至CHKp执行感测操作。换言之，由于选中的暂时页中的一些区块的故障比特位的数量表示选中的暂时页的感测故障或感测通过，因此可以对暂时页的区块中的一个或更多个区块执行判断选中的暂时页是编程的页还是擦除的页的感测操作。例如，当通过仅利用第一区块CHK1的感测电压VPB检测故障比特位，来执行感测操作时，可以跳过剩余的区块CHK2至CHKp的感测操作，使得可以减少对选中的暂时页执行感测操作所花费的时间。
然后，在步骤S114，当与第三地址I3相对应的第六页PG6被确定为擦除的页但不是最后擦除的页(在步骤S114处的否)时，在步骤S115通过使用二分搜索计算来选择另一个暂时页以重复对最后擦除的页的搜索。更具体而言，具有第三地址I3和第一地址I1的中间值的地址的新的暂时页被选中。因为先前选中的暂时页被确定为擦除的页，且在此示例中，在步骤S115，从第十六页PG16到第一页PG1以降序执行编程操作，可以搜索具有比先前第三地址I3高的值的新地址I3以用于选择下一个暂时页。
在步骤S115，可以将先前的暂时页或第六页PG6的地址设置为第二地址I2(见图13的(B))。随后，第八页PG8的地址(为第一地址I1与第二地址I2之间的中间值)可以被定义为新的第三地址I3。因此，在步骤S115，可以选择第八页PG8作为新的暂时页。然后，重复步骤S114，且当确定第八页PG8为编程的页(即，不是最后擦除的页)时，重复步骤115来选择新的暂时页。如上所述，要注意，可以仅对第一区块CHK1执行判断第八页PG8是编程的页还是擦除的页的操作，使得可以显著地减少操作时间。
更具体而言，在步骤115，可以通过采用二分搜索计算，通过在第三地址I3与第二地址I2之间选择另一个暂时页而在步骤S115处再次搜索最后擦除的页。因为先前选中的暂时页(即，PG8页)被确定为编程的页，且在此示例中从第十六页PG16到第一页PG1以降序执行编程操作，所以搜索具有比第三地址I3低的值且为第三地址I3与第二地址I2的中间值的地址以用于在步骤S115处选择另一个暂时页。
更具体而言，参见图13的(C)，在步骤S115，先前选中的暂时页(即，第八页PG8)的地址可以被设置为第一地址I1。具有第八页PG8的第一地址I1与第六页PG6的第二地址I2之间的中间值的第七页PG7的地址可以被定义为第三地址I3。因此，在步骤S115，可以选择第七页PG7作为另一个暂时页。然后，当在步骤S114确定第七页PG7为擦除的页时，还可以确定第七页PG7为最后擦除的页。第七页PG7的第四地址I4可以作为最后擦除的页地址ADD_PAGE而被储存在存储器控制器1120的地址储存单元1121中。如上所述，可以仅对第一区块CHK1执行判断第七页PG7是编程的页还是擦除的页的操作，使得可以减少操作时间。
图14是图示图12的方法的另一个示例的选中的存储块的示意图。
假设选中的存储块MB0包括第一页PG1至第十六页PG16，且从第十六页PG16到第一页PG1以降序执行编程操作。此外，还假设第十六页PG16至第三页PG3为编程完成的页，且第二页PG2至第一页PG1为擦除的页。此外，可以如上参照图13所述，对单个或数个区块执行判断暂时页被编程还是被擦除的操作。
参见图1至图12以及图14(A)，在步骤S112确定的最后编程的页的地址可以被设置为第一地址I1。例如，在存储系统1100断电之前，最后编程的页的地址可以被储存在存储器控制器1120的地址储存单元1121中。然而，当存储系统1100异常断电时，最后编程的页的地址可以不储存在存储器控制器中。图14示出除了第三页PG3(其是最后被编程页)之外的页作为最后编程的页而被储存在存储器控制器1120的地址储存单元1121中。下面描述由于存储系统1100的突然断电导致第十三页PG13作为最后编程的页而被储存地址储存单元1121中的情况。
在图12的步骤S113，第十三页PG13(其地址被储存在存储器控制器1120的地址储存单元1121中且在步骤S112由于存储系统1100的突然断电而被确定为最后编程的页的地址)可以被设置为第一地址I1，且可以执行利用此第一地址I1的二分搜索计算。为了二分搜索计算，第一页PG1(编程操作的顺序上为最后的)的地址可以被设置为第二地址I2。如上所述，假设从第十六页PG16到第一页PG1以降序执行编程操作。
在图12的步骤S113，可以获得第十三页PG13和第一页PG1的第一地址I1和第二地址I2的中间值。中间值可以被定义为暂时页的第三地址I3。即，储存器件1110可以在步骤S113选择具有中间值的暂时页。当第一地址I1和第二地址I2的中间值没有恰好对应单个地址时，即，当“(I1-I2)/2”的结果值未恰好对应于单个地址时，具有与中间值最接近的值的地址中的一个可以被定义为暂时页的第三地址I3。图14的(A)示出第七页PG7的地址(具有与第一地址I1和第二地址I2的中间值最接近的值的地址中的一个)被定义为第三地址I3。在步骤S113，第三地址I3的第七页PG7可以被选中作为暂时页。
在图12的步骤S114，可以判断与第三地址I3相对应的第七页PG7是编程的页还是擦除的页。判断第七页PG7是编程的页还是擦除的页的操作可以通过使用电流感测电路260来执行。由于这是结合图13描述的，因此省略其详细描述。
在图12的步骤S114，当与第三地址I3相对应的第七页PG7被确定为编程的页时，在步骤S115，可以利用二分搜索计算、通过在第三地址I3与第一地址I1之间选择另一个暂时页，来再次搜索最后擦除的页。换言之，在步骤S115，可以搜索具有比第三地址I3低的值的地址以用于选择另一个暂时页。
在步骤S115，可以将先前的暂时页或第七页PG7的地址设置为第一地址I1(见图14的(B))。随后，具有第一地址I1与第二地址I2之间的中间值的第四页PG4的地址可以被定义为第三地址I3。因此，在步骤S115，可以选择第四页PG4作为另一个暂时页。当在步骤S114确定第四页PG4为编程的页时，可以在步骤S115利用二分搜索计算通过选择在第三地址I3与第二地址I2之间的另一个暂时页，来再次搜索最后擦除的页。换言之，在步骤S115，可以搜索具有比第三地址I3低的值的地址以用于选择另一个暂时页。
参见图12和图14的(C)，在步骤S115，先前的暂时页或第四页PG4的地址可以被设置为第一地址I1。参见图14的(C)，第三页PG3和第二页PG2可以被包括在第四页PG4的第一地址I1与第一页PG1的第二地址I2之间。当第三页PG3的地址被设置为第三地址I3时，可以确定第三页PG3为编程的页。因此，因为第二页PG2由上述二分搜索算法而被确定为擦除的页，所以第二页PG2的地址可以被设置为第三地址I3，然后第二页PG2的第三地址I3可以被设置为第四地址I4。第二页PG2或暂时页的第四地址I4可以被提供给存储器控制器1120的地址储存单元1121。换言之，第二页PG2的第四地址I4可以作为最后擦除的页地址ADD_PAGE而被储存在存储器控制器1120的地址储存单元1121中。
图15是图示根据本发明的一个实施例的存储器控制器1120与存储器件之间的操作的时序图。
参见图1至图15，当存储系统1100通电时，存储器控制器1120可以控制储存器件1110执行确定储存器件1110的状态的操作。例如，存储器控制器1120可以控制储存器件1110，使得储存器件1110中所包括的存储器件中的至少一个存储器件可以执行搜索操作以获得所述至少一个存储器件的最后擦除的页的地址。搜索操作可以包括开始地址命令步骤SAIN、最后地址命令步骤EAIN、二分搜索算法执行步骤BSA以及最后擦除的页地址输出步骤LEAOUT。在搜索操作期间，存储器控制器1120可以仅提供搜索操作所需的命令和地址给储存器件1110。接收命令和地址的储存器件1110可以执行搜索操作，以确定所述至少一个存储器件的最后擦除的页地址，以及将所述至少一个存储器件的最后擦除的页地址提供至存储器控制器1120。下文详细描述在搜索操作期间执行的步骤SAIN、EAIN、BSA和LEAOUT。
在开始地址命令步骤SAIN期间，存储器控制器1120可以提供搜索命令CMD1到储存器件1110，使得储存器件1110可以执行搜索操作。随后，存储器控制器1120可以提供第一搜索地址ADD1给储存器件1110。第一搜索地址ADD1可以包括要被执行搜索操作的存储器件、存储面和存储块的地址。在提供第一搜索地址ADD1之后，存储器控制器1120可以顺序地提供开始地址命令CMD2和开始地址I1到储存器件1110。开始地址I1可以是储存在存储器控制器1120的地址储存单元1121中的地址。开始地址可以表示最后编程的页，该最后编程的页可能由于存储系统1100的突然断电而不同于真正最后被编程页。例如，储存器件1110中的选中的存储器件可以响应于开始地址命令CMD2准备接收开始地址I1，以及在接收到开始地址I1时将开始地址I1设置为图13或图14中所示的第一地址I1。
当最后地址命令操作EAIN开始时，存储器控制器1120可以再次将搜索命令CMD1和第一搜索地址ADD1提供到储存器件1110，以及提供最后地址命令CMD3到储存器件1110。
在二分搜索算法执行步骤BSA期间，可以执行多个搜索循环BS_LOOP直到检测到最后擦除的页。每个搜索循环BS_LOOP可以包括二分计算步骤BS、读取步骤RD、感测步骤CSC和判断步骤CH。
在二分计算步骤BS，可以执行图13或图14的第一地址I1和第二地址I2的二分计算，以产生图13或图14的第三地址I3。
在读取步骤RD，可以根据在二分计算步骤BS产生的第三地址I3来读取选中的暂时页。
在感测步骤CSC，可以感测在读取步骤RD读取的选中的暂时页中的电压或电流。例如，感测步骤CSC可以由电流感测电路260来执行。
在判断步骤CH，可以判断选中的暂时页是否为最后擦除的页，这包括根据感测步骤CSC的感测结果来判断选中的暂时页是编程的页还是擦除的页。
当确定选中的暂时页不是最后擦除的页时，可以选择另一个暂时页，以及可以再次执行搜索循环BS_LOOP。
由于执行搜索循环BS_LOOP，当暂时页被确定为最后擦除的页时，暂时页的地址可以被设置为第四地址I4。当设置第四地址I4时，选中的存储器件可以将指示第四地址I4被设置的信号提供给存储器控制器1120。
在最后擦除的页地址输出步骤LEAOUT期间，存储器控制器1120可以响应于指示第四地址I4被设置的信号而将输出命令CMD4提供给选中的存储器件。选中的存储器件可以响应于输出命令CMD4来输出第四地址I4作为最后擦除的页地址ADD_PAGE。
存储器控制器1120可以接收最后擦除的页地址ADD_PAGE，以及基于擦除的页地址ADD_PAGE控制储存器件1110执行后续操作。
图16是图示本发明的一个实施例的应用示例的多个存储器件的示图。
参见图16，当在第一存储器件D0中所包括的第一存储面PL0和第二存储面PL1之中选中第一存储面PL0时，第一存储面PL0中所包括的选中的存储块MB中包含有编程的页的编程区域PA和包含有擦除的页的擦除区域EA的图案可以与第二存储面PL1中的选中的存储块中的图案相似。为了减少搜索最后擦除的页所花费的时间，地址可以参照先前选中的存储块中的最后擦除的页的地址而被设置在同一存储器件中所包括的另一个存储面(例如，第二存储面PL1)的存储块中。因此，可以减少执行二分搜索算法所花费的时间。当检测到第一存储器件D0中所包括的存储器件的所有最后擦除的页时，在第二存储器件D1中，可以基于与第一存储器件D0相关且储存在存储器控制器1120中的开始地址来对每个存储块搜索最后擦除的页。
图17是图示根据一个实施例的包括储存器件1110的存储系统3000的示图。由于可以采用与上面参照图4描述的方式实质相同的方式来配置储存器件1110，因此省略储存器件1110的详细描述。
参见图17，存储系统3000可以包括存储器控制器3100和储存器件1110。存储器控制器3100可以被配置成控制储存器件1110且具有除了参照图2描述的配置之外的各种配置。SRAM 3110可以用作CPU 3120的工作存储器。主机接口3130可以包括耦接到存储系统3000的主机的数据交换协议。设置在控制单元3100中的错误校正电路(ECC)3140可以检测和校正从储存器件1110读取的数据中的错误。半导体接口3150可以与储存器件1110接口。CPU 3120可以对控制单元3100的数据交换执行控制操作。此外，尽管图11中未示出，但是存储系统3000还可以包括储存编码数据的ROM(未示出)以用于与主机交互。
存储系统3000可以应用于各种电子设备中的若干元件中的一个，所述各种电子设备诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数码相机、三维电视、数字录音机、数字音频播放器、数字图片记录器、数字图像播放器、数字摄像机、数字视频播放器、用于在无线环境发送/接收信息的设备、用于家庭网络的设备、用于计算机网络的设备、用于远程网络的设备、RFID设备、用于计算系统的其它设备等。
图18是图示根据一个实施例的包括储存器件的计算系统4000的配置的示图。由于储存器件1110可以具有与上面参照图4所示的配置实质相同的配置，故省略储存器件1110的详细描述。
参见图18，计算系统4000可以包括电耦接到总线4300的储存器件1110、存储器控制器4100、调制解调器4200、微处理器4400以及用户接口4500。当计算系统4000是移动设备时，还可以另外提供用于供应计算系统4000的操作电压的电池4600。尽管图18中未示出，计算系统4000可以包括应用芯片组(未示出)、相机图像处理器(CIS)(未示出)和移动DRAM(未示出)等。
存储器控制器4100和储存器件1110可以是固态驱动器/硬盘(SSD)的组件。
计算系统4000可以使用各种类型的封装来安装。例如，计算系统4000可以使用诸如以下的封装来安装：层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统内封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)和晶片级处理层叠封装(WSP)等。
根据一个实施例，由于存储器件而不是存储器控制器执行确定包括在存储块中的页的状态的操作，因此可以改善存储器控制器的操作效率。
此外，通过执行二分搜索计算，可以缩短在存储块中搜索擦除的页的操作时间。
对于本领域技术人员将会明显的是，可以在不脱离本发明的精神或范围的情况下，可以对本发明的上述示例性实施例进行各种修改。因此，只要这些修改落入所附权利要求及其等价物的范围内，本发明就意图覆盖所有这些修改。

Claims (20)

1.一种存储系统，包括：
存储器控制器；以及
存储器件，其操作性地耦接到所述存储器控制器；
其中，所述存储器件适用于检测存储器件的存储块中所包括的多个页之中的最后擦除的页，以及适用于提供所述最后擦除的页的地址到存储器控制器；
其中，所述存储器控制器被配置成根据所述最后擦除的页的地址来控制存储器件；
其中，所述存储器件在被储存为最后编程的页的地址和在编程操作期间要被编程的最后可能的页的地址之间的范围内搜索最后被擦除的页。
2.根据权利要求1所述的存储系统，
其中，当存储系统通电时，所述存储器控制器将搜索命令提供给存储器件以用于存储器件检测所述最后擦除的页。
3.根据权利要求2所述的存储系统，
其中，在所述存储器控制器将搜索命令提供给存储器件之后，所述存储器控制器顺序地输出：
包括在存储器件中的存储面的地址和存储块的地址，
第一搜索地址，
开始地址命令，
储存在存储器控制器中的开始地址，
搜索命令，
包括在存储器件中的存储面和存储块的第一搜索地址，以及
最后地址命令。
4.根据权利要求3所述的存储系统，其中，所述存储器控制器包括地址储存单元，所述地址储存单元适用于储存存储面和存储块的地址以及所述最后擦除的页的地址。
5.根据权利要求1所述的存储系统，
其中，所述存储器件响应于从存储器控制器输出的搜索命令以及存储面和存储块的地址来选择存储块，以及
其中，所述存储器件检测包括在存储块中的多个页之中的所述最后擦除的页的地址。
6.根据权利要求5所述的存储系统，其中，所述存储器件通过执行二分搜索计算来检测所述最后擦除的页的地址。
7.根据权利要求6所述的存储系统，其中，存储器件在存储块搜索位于第一地址与第二地址之间的第三地址，以及判断与所述第三地址相对应的页是编程的页还是擦除的页。
8.根据权利要求7所述的存储系统，其中，当与第三地址相对应的页为编程的页时，存储器件将先前的第三地址重置为当前的第一地址，将当前的第一地址与先前的第二地址之间的地址重置为当前的第三地址，以及判断与当前的第三地址相对应的页是编程的页还是擦除的页。
9.根据权利要求7所述的存储系统，其中，存储器件包括电流感测电路，所述电流感测电路适用于判断与第三地址相对应的页是编程的页还是擦除的页。
10.根据权利要求9所述的存储系统，其中，电流感测电路感测与第三地址相对应的页中所包括的多个区块中的一个或更多个区块，以便判断与第三地址相对应的页是编程的页还是擦除的页。
11.一种操作存储系统的方法，所述方法包括：
根据地址将包括在存储块中的多个页之中的两个页设置为第一页和第二页；
将位于第一页与第二页之间的页设置为第三页；
判断所述第三页是编程的页还是擦除的页；以及
通过执行第一页和第二页的设置步骤来重复第一页和第二页的设置步骤、第三页的设置步骤以及判断步骤，使得在第三页被确定为编程的页时第一页朝着第二页移动，或者使得在第三页被确定为擦除的页时第二页朝着第一页移动，
其中，第一页和第二页落在被储存为最后编程的页和在编程操作期间要被编程的最后可能的页之间的范围内。
12.根据权利要求11所述的方法，其中，重复第一页和第二页的设置步骤被执行，直到被确定为擦除的页的第三页被检测为最后擦除的页。
13.根据权利要求11所述的方法，其中，当先前的第三页被确定为编程的页时，重复第一页和第二页的设置步骤包括：
将先前的第三页重置为当前的第一页，
将位于当前的第一页与先前的第二页之间的页重置为当前的第三页，以及
判断所述当前的第三页是编程的页还是擦除的页。
14.根据权利要求11所述的方法，其中，当先前的第三页被确定为擦除的页时，重复第一页和第二页的设置步骤包括：
将先前的第三页重置为当前的第二页；
将位于先前的第一页与当前的第二页之间的页重置为当前的第三页；以及
判断所述当前的第三页被编程还是被擦除。
15.根据权利要求11所述的方法，其中，判断第三页是编程的页还是擦除的页的步骤通过感测包括在第三页中的多个区块之中的一个或更多个区块来执行。
16.一种操作存储系统的方法，所述方法包括：
从存储器控制器输出搜索命令和地址；
响应于搜索命令和地址来选择存储块；
计算包括在地址中的第一地址和第二地址，以将第一地址与第二地址之间的地址设置为第三地址；
判断包括在选中存储块中的页之中的与第三地址相对应的页被编程还是被擦除；以及
通过改变第一地址与第二地址之间的范围内的第三地址，来重复计算步骤和判断步骤，直到被确定为擦除的页的与第三地址相对应的页被检测为最后擦除的页，
其中，所述第一地址和第二地址落在被储存为最后编程的页的地址和在编程操作期间要被编程的最后可能的页的地址之间的范围内。
17.根据权利要求16所述的方法，其中，从存储器控制器输出的地址还包括存储器件、存储面和存储块的地址。
18.根据权利要求17所述的方法，其中，所述重复步骤通过根据与第三地址相对应的页是编程的页还是擦除的页而改变第一地址和第二地址中的一个，来改变第三地址。
19.根据权利要求18所述的方法，其中，当与先前的第三地址相对应的页被确定为编程的页时，所述重复步骤包括：
将先前的第三地址重置为当前的第一地址，
将当前的第一地址与先前的第二地址之间的地址重置为当前的第三地址，以及
判断所述当前的第三地址的页是编程的页还是擦除的页。
20.根据权利要求18所述的方法，其中，当与先前的第三地址相对应的页被确定为擦除的页时，所述重复步骤包括：
将先前的第三地址重置为当前的第二地址，
将先前的第一地址与当前的第二地址之间的地址重置为当前的第三地址，以及
判断所述当前的第三地址的页被编程还是被擦除。
CN201710056274.6A 2016-08-19 2017-01-25 存储器件、具有它的存储系统及其操作方法 Active CN107766260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0105759 2016-08-19
KR1020160105759A KR102593178B1 (ko) 2016-08-19 2016-08-19 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN107766260A CN107766260A (zh) 2018-03-06
CN107766260B true CN107766260B (zh) 2021-05-11

Family

ID=61191657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710056274.6A Active CN107766260B (zh) 2016-08-19 2017-01-25 存储器件、具有它的存储系统及其操作方法

Country Status (4)

Country Link
US (1) US10126978B2 (zh)
KR (1) KR102593178B1 (zh)
CN (1) CN107766260B (zh)
TW (1) TWI726029B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
TWI662411B (zh) 2018-05-14 2019-06-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
TWI670598B (zh) * 2018-05-14 2019-09-01 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
KR102583810B1 (ko) * 2018-05-15 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN108711943B (zh) * 2018-07-18 2023-08-15 新疆信息产业有限责任公司 双逻辑电能监测智能分析装置及分析方法
KR20200076403A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러, 이들을 포함하는 저장 장치 및 그들의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629237A (zh) * 2011-02-04 2012-08-08 西部数据技术公司 非易失性半导体存储器的多个器件的并行搜索
CN103578558A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103985409A (zh) * 2013-02-07 2014-08-13 希捷科技有限公司 对于意外功率损失的数据保护
CN105183515A (zh) * 2015-09-02 2015-12-23 深圳一电科技有限公司 云台固件升级的方法及装置
CN106098089A (zh) * 2015-04-27 2016-11-09 爱思开海力士有限公司 存储系统及其操作方法
CN106708754A (zh) * 2015-11-13 2017-05-24 慧荣科技股份有限公司 数据储存装置及其数据维护方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843133B1 (ko) 2006-09-20 2008-07-02 삼성전자주식회사 플래시 메모리에서 매핑 정보 재구성을 위한 장치 및 방법
KR102003745B1 (ko) * 2013-03-05 2019-10-01 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102127284B1 (ko) * 2013-07-01 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 관리 방법
KR20150045747A (ko) 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
US9236133B2 (en) * 2013-12-13 2016-01-12 Micron Technology, Inc. Adjusted read for partially programmed block
IN2014MU00845A (zh) * 2014-03-13 2015-09-25 Sandisk Technologies Inc
KR102147970B1 (ko) 2014-08-05 2020-08-25 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법
TWI562158B (en) * 2014-10-13 2016-12-11 Silicon Motion Inc Non-volatile memory device and controller
US9728278B2 (en) * 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
JP6545786B2 (ja) * 2015-03-06 2019-07-17 東芝メモリ株式会社 メモリデバイスの制御方法、及び、メモリデバイス
KR20170028670A (ko) * 2015-09-04 2017-03-14 에스케이하이닉스 주식회사 데이터 저장 장치 그리고 그것의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629237A (zh) * 2011-02-04 2012-08-08 西部数据技术公司 非易失性半导体存储器的多个器件的并行搜索
CN103578558A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103985409A (zh) * 2013-02-07 2014-08-13 希捷科技有限公司 对于意外功率损失的数据保护
CN106098089A (zh) * 2015-04-27 2016-11-09 爱思开海力士有限公司 存储系统及其操作方法
CN105183515A (zh) * 2015-09-02 2015-12-23 深圳一电科技有限公司 云台固件升级的方法及装置
CN106708754A (zh) * 2015-11-13 2017-05-24 慧荣科技股份有限公司 数据储存装置及其数据维护方法

Also Published As

Publication number Publication date
KR20180020811A (ko) 2018-02-28
KR102593178B1 (ko) 2023-10-25
TWI726029B (zh) 2021-05-01
CN107766260A (zh) 2018-03-06
US20180052638A1 (en) 2018-02-22
US10126978B2 (en) 2018-11-13
TW201807568A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
CN107766260B (zh) 存储器件、具有它的存储系统及其操作方法
US10127986B1 (en) Memory device and operating method including a partial program operation and a partial erase operation thereof
US8937833B2 (en) Semiconductor memory device including memory cells and a peripheral circuit and method of operating the same
US8264888B2 (en) Flash memory device configured to reduce common source line noise, methods of operating same, and memory system incorporating same
US9514830B2 (en) Non-volatile memory device, memory system including the same, and method of operating the same
US10468113B2 (en) Memory device and operating method thereof
US9659665B1 (en) Sensing control signal generation circuit and semiconductor memory device including the same
KR20150046549A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US9741440B2 (en) Memory device and read method of memory device
CN106611610B (zh) 页缓冲器和包括页缓冲器的半导体存储器件
KR102491133B1 (ko) 메모리 장치 및 이의 동작 방법
CN112037839A (zh) 半导体存储器装置及其操作方法
US20150194220A1 (en) Semiconductor device and memory system including the same
US10095577B2 (en) Memory system and operating method thereof
US8971116B1 (en) Semiconductor device and method of operating the same
US9159429B2 (en) Data storage system and method of operating the same
CN105575428B (zh) 半导体器件及其操作方法
KR20160075175A (ko) 반도체 장치
KR20170115287A (ko) 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant