CN107533103A - 在逻辑芯片中基于电压对比的错误及缺陷推导 - Google Patents
在逻辑芯片中基于电压对比的错误及缺陷推导 Download PDFInfo
- Publication number
- CN107533103A CN107533103A CN201680025510.1A CN201680025510A CN107533103A CN 107533103 A CN107533103 A CN 107533103A CN 201680025510 A CN201680025510 A CN 201680025510A CN 107533103 A CN107533103 A CN 107533103A
- Authority
- CN
- China
- Prior art keywords
- voltage
- sample
- contrast
- detecting system
- contrasts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2653—Contactless testing using electron beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
- G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
本发明揭示一种电压对比成像缺陷检测系统,其包含电压对比成像工具及耦合到所述电压对比成像工具的控制器。所述控制器经配置以:针对样本上的一或多个结构产生一或多个电压对比成像度量;基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域;从所述电压对比成像工具接收所述样本上的所述一或多个目标区域的电压对比成像数据集;以及基于所述电压对比成像数据集而检测一或多个缺陷。
Description
相关申请案的交叉参考
本申请案根据35 U.S.C.§119(e)规则主张2015年5月20日申请的以名为布莱恩·达菲(Brian Duffy)为发明者的标题为“在随机逻辑产品芯片中的基于电压对比的故障及缺陷干扰的方法及设备(METHODS AND APPARATUS FOR VOLTAGE CONTRAST BASED FAULTAND DEFECT INFERENCE IN RANDOM LOGIC PRODUCT CHIPS)”的第62/164,081号美国临时申请案的权利,所述临时申请案的全部内容以引用的方式并入本文中。
技术领域
本发明大体上涉及缺陷检测,且更特定来说,本发明涉及使用电压对比成像的目标缺陷检测。
背景技术
检验系统识别并分类半导体晶片上的缺陷以在晶片上产生缺陷群体。给定半导体晶片可包含数百个芯片,每一芯片含有所关注的数千个组件,且所关注的每一组件可在芯片的给定层上具有数百万个例子。因此,检验系统可在给定晶片上产生大量数据点(例如用于一些系统的数千亿个数据点)。此外,对不断缩小装置的需求导致对检验系统的增加需求。需求包含:需要在不牺牲检验速率或准确度的情况下提高推导识别缺陷的根本原因所需的分辨率及容量。因此,可期望提供一种用于克服例如上文所识别的缺点的缺点的系统及方法。
发明内容
根据本发明的一或多个说明性实施例,揭示一种电压对比成像缺陷检测系统。在一个说明性实施例中,所述系统包含电压对比成像工具。在另一说明性实施例中,所述系统包含耦合到所述电压对比成像工具的控制器,其中所述控制器包含一或多个处理器。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器针对样本上的一或多个结构产生一或多个电压对比成像度量的程序指令。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域的程序指令。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器从所述电压对比成像工具接收所述样本上的所述一或多个目标区域的电压对比成像数据集的程序指令。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述电压对比成像数据集而检测一或多个缺陷的程序指令。
根据本发明的一或多个说明性实施例,揭示一种电压对比成像缺陷检测设备。在一个说明性实施例中,所述设备包含经配置以产生一或多个粒子束的粒子束源。在另一说明性实施例中,所述设备包含经定位以将所述一或多个粒子束导引到样本上的一或多个粒子束元件。在另一说明性实施例中,所述设备包含经定位以接收从所述样本发出的一或多个粒子的检测器。在另一说明性实施例中,所述设备包含耦合到所述检测器的控制器。在另一说明性实施例中,所述控制器包含一或多个处理器。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器针对样本上的一或多个结构产生一或多个电压对比成像度量的程序指令。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域的程序指令。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于由所述检测器捕获的从所述样本发出的一或多个粒子而针对所述样本上的所述一或多个目标区域产生电压对比成像数据集的程序指令。在另一说明性实施例中,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述电压对比成像数据集而检测一或多个缺陷的程序指令。
根据本发明的一或多个说明性实施例,揭示一种用于检测样本上的缺陷的电压对比成像方法。在一个说明性实施例中,所述方法包含:针对样本上的一或多个结构产生一或多个电压对比成像度量。在另一说明性实施例中,所述方法包含:确定样本上的一或多个目标区域。在另一说明性实施例中,所述方法包含:将所述样本暴露于一或多个粒子束。在另一说明性实施例中,所述方法包含:响应于暴露于所述粒子束而检测从所述样本发出的一或多个粒子。在另一说明性实施例中,所述方法包含:基于所述一或多个检测粒子而针对所述样本上的所述一或多个目标区域产生电压对比成像数据集。在另一说明性实施例中,所述方法包含:基于所述电压对比成像数据集而检测一或多个缺陷。
应理解,以上一般描述及以下详细描述两者仅为示范性及解释性的,且未必限制本发明。并入本说明书中且构成本说明书的部分的附图说明本发明的实施例且与一般描述一起用以解释本发明的原理。
附图说明
所属领域的技术人员可通过参考附图来更好地理解本发明的众多优点,其中:
图1是根据本发明的一或多个实施例的检验系统的简化示意图。
图2是根据本发明的一或多个实施例的用于检验的目标区域的概念图。
图3是根据本发明的一或多个实施例的说明用于缺陷检验的方法的流程图。
具体实施方式
现将详细参考附图中所说明的揭示标的物。
大体上参考图1到3,根据本发明的一或多个实施例而描述用于检测缺陷的系统及方法。本发明的实施例涉及使用电压对比成像来检测缺陷。本发明的额外实施例涉及产生与样本上的组件相关联的一或多个电压对比成像度量。本发明的额外实施例涉及基于所述一或多个电压对比成像度量而确定待检验的样本上的一或多个目标区域。本发明的额外实施例涉及针对所述样本的所述一或多个目标区域获取电压对比成像数据集。本发明的进一步实施例涉及基于所述样本的所述一或多个目标区域的所述电压对比成像数据集而检测所述样本上的缺陷。本发明的进一步实施例涉及推导与所述样本上的所述检测缺陷相关联的缺陷机制及/或错误机制。
应认识到,在本文中,利用粒子束(例如电子束、离子束或其类似者)的检验系统可归因于可实现的高空间分辨率而尤其用于检测及/或识别半导体样本(例如随机逻辑芯片或其类似者)上的缺陷机制。举例来说,粒子束可在检验系统内用于使样本成像(例如,通过捕获从所述样本发出的二次电子、反向散射电子或其类似者)。另外,样本(例如图案化半导体晶片)上的结构可展现响应于粒子束的激发的充电效应。充电效应可包含:修改由系统捕获的电子(例如二次电子)的数目且因此修改VCI信号强度。在这方面,电压对比成像(VCI)系统可产生样本的高分辨率图像,其中所述图像的每一像素的强度提供关于像素位置处的所述样本的电性质的数据。举例来说,绝缘结构及/或未连接到接地源(例如,未接地)的结构可响应于由粒子束诱发的粒子(例如二次电子、离子或其类似者)耗尽而发展电荷(例如正电荷或负电荷)。相应地,所诱发的电荷可使二次电子的轨迹偏转且减小由检测器捕获的信号强度。相反地,接地结构无法发展电荷且因此可展现强信号(例如,在相关联的VCI图像中显得较明亮)。此外,电容结构的信号强度可依据粒子束的扫描速度及/或能量而变化。在这方面,VCI图像可包含灰阶图像,其中每一像素的灰阶值提供关于晶片上的所述位置的相对电特性的数据。
相应地,VCI可用于检测与样本相关联的缺陷。举例来说,可通过比较样本裸片的VCI图像与参考裸片的VCI图像(例如裸片对裸片(D2D)检验、标准参考裸片(SRD)检验或其类似者)或比较所述样本裸片的VCI图像与基于设计特性的图像(例如裸片对数据库(D2DB)检验)而特性化所述样本裸片中的缺陷。2012年2月28日发布的第8,126,255号美国专利中大体上描述使用持久数据(例如存储数据)的检验系统,所述专利的全部内容以引用的方式并入本文中。2010年3月9日发布的第7,676,077号美国专利及2000年11月28日发布的第6,154,714号美国专利中大体上描述使用样本的设计数据来促进检验的检验系统,所述专利的全部内容以引用的方式并入本文中。2005年7月19日发布的第6,920,596号美国专利、2015年6月5日发布的第8,194,968号美国专利及2006年2月7日发布的第6,995,393号美国专利中大体上描述缺陷源及错误源的确定,所述专利的全部内容以引用的方式并入本文中。2013年12月17日发布的第8,611,639号美国专利中大体上描述装置性质提取及监测。2005年8月16日发布的第6,930,309号美国专利中大体上描述使用双能电子泛流来使带电衬底中性化,所述专利的全部内容以引用的方式并入本文中。2003年3月4日发布的第6,529,621号美国专利、2004年6月8日发布的第6,748,103号美国专利及2005年11月15日发布的第6,966,047号美国专利中大体上描述检验系统中的主光罩的使用,所述专利的全部内容以引用的方式并入本文中。2004年2月10日发布的第6,691,052号美国专利、2005年7月26日发布的第6,921,672号美国专利及2012年2月7日发布的第8,112,241号美国专利中大体上描述产生检验过程或检验目标,所述专利的全部内容以引用的方式并入本文中。2005年9月20日发布的第6,948,141号美国专利中大体上描述半导体设计数据的临界区域的确定,所述专利的全部内容以引用的方式并入本文中。
本发明的实施例涉及通过将产生VCI数据限制于样本上的所关注的指定目标区域而执行有效率的VCI缺陷检验。可基于大量准则(例如(但不限于)结构大小及/或间隔、结构复杂性、预测VCI信号强度、预测错误机制或预测缺陷类型)而确定目标区域。在这方面,可根据设计及/或检验要而调谐VCI缺陷检验的速率及准确度两者。举例来说,将VCI检验限制于样本的目标区域而非整个样本可提高VCI数据产生的生产率。应注意,在本文中,基于粒子束的检验(例如VCI检验、扫描电子成像检验、聚焦离子束检验及其类似者)可为时间密集型的且会给半导体制造带来瓶颈。此外,对样本的目标区域(其包含具有高度可预测VCI信号的特性明显结构)执行VCI检验可改进缺陷检测的准确度(例如,通过减少假阳性,通过增加提供与半导体工艺相关联的可执行数据,等等)。在一些实施例中,基于设计数据(例如(但不限于)晶片上的结构的预期大小、形状、定向或电特性)而确定目标区域。举例来说,目标区域可包含紧密间隔结构,可提高可靠地检测所述紧密间隔结构的可能缺陷的可能性(例如与结构之间的桥接缺陷相关联的电短路或其类似者)。相比来说,目标区域可经设计以有意排除难以使用VCI检验技术来检验(例如,难以识别缺陷及/或难以确定所识别缺陷的根本原因)的复杂电路或结构(例如多层结构)。在一些实施例中,基于与已知结构类型相关联的预测失效机制而确定目标区域(例如,为了分析预测失效机制的一或多个根本原因)。
图1是根据本发明的一或多个实施例的电压对比成像检验系统的简化示意图。在一个实施例中,系统100包含经配置以产生粒子束104的粒子源102。电子源102可包含所属领域中已知的任何粒子源,其适合于产生粒子束104。以非限制性实例的形式,粒子源102可包含(但不限于)电子枪或离子枪。在另一实施例中,粒子源102经配置以提供具有可调谐能量的粒子束104。举例来说,包含电子源的粒子源102可(但不限于)提供0.1kV到30kV范围内的加速电压。作为另一实例,包含离子源的粒子源可(但非必需)提供具有1keV到50keV范围内的能量的离子束。
在另一实施例中,系统100包含检验子系统106来将粒子束104导引到样本108。在一个实施例中,检验子系统106包含一或多个粒子聚焦元件110。举例来说,一或多个粒子聚焦元件110可包含(但不限于)单个粒子聚焦元件或形成复合系统的一或多个粒子聚焦元件。在另一实施例中,一或多个粒子聚焦元件110包含经配置以将粒子束104导引到样本108的物镜。此外,一或多个粒子聚焦元件110可包含所属领域中已知的任何类型的电子透镜,其包含(但不限于)静电透镜、磁透镜、单电势透镜及双电势透镜。应注意,在本文中,如图1中所描绘的电压对比成像检验系统的描述及以上相关联描述仅供说明且不应被解释为限制。举例来说,系统100可包含所属领域中已知的任何激发源,其适合于产生关于样本108的电压对比成像检验数据。在另一实施例中,系统100包含用于产生两个或两个以上粒子束的两个或两个以上粒子束源(例如电子束源或离子束源)。在另一实施例中,系统100可包含经配置以将一或多个电压施加到样本108的一或多个位置的一或多个组件(例如一或多个电极)。在这方面,系统100可产生有源电压对比成像数据。
在另一实施例中,检验子系统包含检测器114来使从样本108发出的粒子成像或以其它方式检测从样本108发出的粒子。在一个实施例中,检测器114包含电子收集器(例如二次电子收集器、反向散射电子检测器或其类似者)。在另一实施例中,检测器114包含用于从样本表面检测电子及/或光子的光子检测器(例如光检测器、X射线检测器、耦合到光倍增管(PMT)检测器的闪烁元件、或其类似者)。
在另一实施例中,系统100包含以通信方式耦合到检测器组合件114的控制器116。举例来说,控制器116可经配置以从检测器组合件接收一或多个信号来产生样本108的图像(例如VCI图像)。在另一实施例中,控制器116以通信方式耦合到样本台112。在这方面,控制器116可导引及/或接收样本台的位置,使得从检测器组合件114接收的一或多个信号可与样本的位置相关。在另一实施例中,控制器116与电子源102以通信方式耦合。举例来说,控制器116可以通信方式耦合到电子源102以控制粒子束104的能量。作为另一实例,控制器116可以通信方式耦合到电子源102及/或检验子组合件106(例如检验子组合件106中的一或多个粒子束偏转器)以导引及/或接收粒子束104相对于样本108的位置。在这方面,当使粒子束104扫描整个样本108时,控制器116可利用来自检测器组合件114的一或多个信号来产生图像(例如VCI图像)。
在另一实施例中,控制器116经配置以基于从检测器组合件114接收的一或多个信号而识别样本108上的一或多个缺陷。可识别缺陷可包含(但不限于)物理缺陷(例如不当地连接两个结构的桥接缺陷、指示结构之间的弱连接或不存在连接的间隙缺陷、结构内的材料之间的剥离或不当接触、或其类似者)、电缺陷(例如电阻、电容、带隙或其类似者的变动)或其组合。举例来说,物理缺陷可诱发从预期值修改一或多个结构的电性质(例如,导电结构之间的桥接缺陷可修改相关联电路的功能,间隙缺陷可使一或多个结构电隔离,或其类似者)。此外,缺陷可位于多层结构(例如包含绝缘材料、导电材料及/或半导体材料的图案化层的图案化半导体装置)的表面上或其一或多个层内。
举例来说,控制器116可使用所属领域中已知的任何方法(其包含(但不限于)裸片对裸片(D2D)检验技术、标准参考裸片(SRD)检验技术、裸片对数据库(D2DB)检验技术、基于样板的检验(TBI)技术或基于背景内容的检验(CBI)技术)来识别一或多个缺陷。在另一实施例中,控制器116可操作为虚拟检验器。在这方面,控制器116可通过比较样本的VCI数据(例如,由检测器114收集)与持久参考数据(例如一或多个参考图像)而检测样本108上的一或多个缺陷。举例来说,参考图像可存储于数据存储系统(例如数据库、服务器或其类似者)中且用于缺陷检测。在另一实施例中,控制器116基于与样本108相关联的设计数据而产生及/或接收模拟VCI图像来充当用于缺陷检测的参考图像。相应地,控制器116可通过比较样本108的VCI数据与参考图像而执行D2DB检验。
在一个实施例中,控制器116通过产生样本108的VCI数据(例如一或多个VCI图像)且比较所述VCI数据与对应参考数据而识别样本108上的一或多个缺陷。在另一实施例中,控制器116利用设计数据来促进检验。举例来说,设计数据可包含样本108上的个别组件及/或层(例如绝缘体、导体、半导体、阱、衬底或其类似者)的特性、样本108上的层之间的连接性关系、或样本108上的组件及连接件(例如导线)的物理布局。作为另一实例,设计数据可包含电路内的组件的连接性的描述(例如接线对照表(netlist)数据、电路模拟数据、硬件描述语言数据或其类似者)。在这方面,样本108的预期功能性(例如图案化于半导体晶片上的逻辑电路的预期功能性或其类似者)可提供用于解释VCI数据的背景内容。
在一个实施例中,用于促进检验(例如,通过控制器116)的设计数据包含一或多个接线对照表。接线对照表可包含所属领域中已知的任何类型的接线对照表(其用于提供电路的连接性的描述),其包含(但不限于)物理接线对照表、逻辑接线对照表、基于例子的接线对照表或基于接线网(net)的接线对照表。此外,接线对照表可包含一或多个子接线对照表(例如,呈阶层配置)来描述样本108上的电路及/或子电路。举例来说,与接线对照表相关联的接线对照表数据可包含(但不限于)节点列表(例如接线网、电路的组件之间的导线或其类似者)、端口列表(例如端子、接针、连接器或其类似者)、接线网之间的电组件(例如电阻器、电容器、电感器、晶体管、二极管、电源或其类似者)的描述、与电组件相关联的值(例如以欧姆为单位的电阻器的电阻值、以伏特为单位的电源的电压值、电压源的频率特性、组件的初始条件或其类似者)。在另一实施例中,设计数据可包含与半导体工艺流程的特定步骤相关联的一或多个接线对照表。举例来说,可在半导体工艺流程中的一或多个中间点处检验样本108(例如,通过系统100)。相应地,用于促进检验的设计数据可专用于半导体工艺流程中的当前点处的样本108的布局。在这方面,与半导体工艺流程中的特定中间点相关联的接线对照表可从与技术档案(层连接性、层中的每一者的电性质及其类似者)组合的物理设计布局或与样本108的最终布局相关联的接线对照表导出(例如,提取或其类似者)以仅包含在半导体工艺流程中的特定中间点处存在于晶片上的组件。
在另一实施例中,控制器116识别来自样本108的VCI数据与参考数据之间的测量偏差的缺陷(例如缺陷机制或其类似者)的一或多个根本原因。在另一实施例中,控制器利用与样本上的结构相关联的设计数据(例如个别结构的设计大小/形状、结构之间的设计电连接及其类似者)来提供用于根本原因分析的背景内容。作为一个说明性实例,控制器116可利用设计数据来确定样本108上的电接点的接地连接的缺陷。借此,控制器116可(但非必需)确定:样本108上的特定区域的VCI图像的灰阶值比参考值更暗(例如,归因于减弱VCI信号),从而指示指定区域的大于预期的接地电阻。此外,控制器116可利用指示特定区域是电接点的设计数据以基于减弱VCI信号而识别接地连接的缺陷。
应认识到,在本文中,VCI检验系统(例如系统100)确定来自样本108的VCI数据与参考数据(例如系统的诊断分辨率)之间的测量偏差的根本原因的能力可取决于样本108上的个别结构的物理特性。相应地,VCI系统可比其它系统更适合于识别缺陷及/或确定一些类别的结构或电路的识别缺陷的根本原因。举例来说,诊断分辨率可受(但非必需)包含(但不限于)以下各者的若干因素影响:样本108上的层的数目、个别结构(例如图案化于样本108上的电路的元件、支撑结构或其类似者)的大小/间隔、电路的复杂性、电路的分支(例如扇出)的数目或电路中的元件的类别(例如电阻器、电容器、二极管、晶体管或其类似者)。在这方面,用于检测及/或特性化位于样本108的表面上的缺陷的系统100的诊断分辨率可高于用于位于表面下层中的缺陷的分辨率。作为另一实例,用于检测及/或特性化位于相对较简单电路上的缺陷(例如具有与地面相距少许路程的元件上的缺陷)的系统100的诊断分辨率可高于用于相对较复杂电路上的缺陷的分辨率。此外,用于某些结构的VCI检验系统的诊断分辨率可取决于检验参数(例如粒子束的能量、粒子束的扫描速度或其类似者)。举例来说,电容器的VCI信号强度可取决于电容值及/或存储于电容器内的电荷。在这方面,电容器的行为高度取决于检验参数及电路内的位置两者。
图2A是根据本发明的一或多个实施例的说明样本的目标检验区域的界定的概念图。在一个实施例中,系统100确定样本108上的所关注的一或多个目标区域202且选择性地检测目标区域202内的缺陷(例如,系统不检测整个样本108上的缺陷)。在这方面,系统100可提供目标缺陷检测以满足一或多个诊断目的。举例来说,系统可基于包含(但不限于)以下各者的因素而将缺陷检测限制于样本108的一或多个目标区域202:所要生产率、所要敏感度、可允许的假阳性及/或假阴性数目、所关注的一或多个结构类型的目标分析、所关注的一或多个缺陷机制的目标分析、所关注的一或多个错误类型的目标分析、单元内的元件的完全覆盖率、或其类似者。
举例来说,如图2中所展示,系统100可界定一或多个目标区域202来包含非常适合于使用电压对比成像来准确地确定相关联缺陷的根本原因的组件(例如电路、子电路、个别电组件、物理结构或其类似者)。在这方面,可准确地检测缺陷(例如桥接缺陷204)。此外,一或多个目标区域202的界定可减少与目标区域202外的结构相关联的VCI信号的影响。在一个实施例中,从选定目标区域(例如目标区域202中的一者)产生的VCI图像的对比仅基于与选定目标区域202内的组件206相关联的VCI信号。如果选定目标区域202含有特性明显信号,那么相关联的VCI图像可具有适合于敏感检验的高动态范围。在另一实施例中,仅对目标区域202执行检验(例如,通过控制器116)可最小化相邻组件208的无用充电(其会影响目标区域202内的结构的VCI信号)。举例来说,界定排除具有高电容值的电容器的目标区域202可减少电容器的充电且相应地减少对所关注的结构的假充电效应(例如,与电容器放电相关联)。
作为另一说明性实例,控制器116可利用设计数据(例如接线对照表数据、物理布局数据及其类似者)来促进与在一或多个目标区域202中识别的缺陷相关联的根本原因的确定(例如,推导缺陷机制)。作为说明性实例,诱发样本108的选定组件的电短路的桥接缺陷可导致所述选定组件的高于预期(例如,相对于参考数据)的VCI信号。VCI数据的此偏差可与多个缺陷机制(例如选定结构的子层中的隔离缺陷、与连接组件相关联的错误、与接近结构的短路或其类似者)的任何者相关联。控制器116可利用设计数据(例如接线对照表数据、物理布局数据或其类似者)来识别邻近结构的物理性质及/或电性质以提供用于解释高于预期的VCI信号的背景内容。在这方面,控制器116可识别非常接近选定组件的电接地邻近结构。此外,控制器116可产生可能缺陷机制列表(例如,通过将可能性指派给若干可能缺陷机制中的每一者,或其类似者)。另外,控制器116可利用图像数据来进一步改进可能缺陷机制列表。举例来说,在此说明性实例中,控制器116可利用设计数据及图像数据的组合来明确地识别桥接缺陷及相关联的电短路。
在另一实施例中,控制器116确定与一或多个识别缺陷相关联的一或多个可能错误机制。控制器116可使用所属领域中已知的任何技术(其包含(但不限于)错误建模、错误注入、电路模拟或其类似者)来确定可能错误机制。举例来说,控制器116可确定一或多个组件将由于一或多个识别缺陷而失效的可能性。作为另一实例,控制器116可使设计数据与所识别的缺陷(例如若干识别缺陷、错误可能性或其类似者)相关。在这方面,控制器可基于在目标区域202存储器在缺陷而确定一或多个组件的失效的易感性(例如一或多个组件的物理布局、电组件的特定构造或其类似者)。此外,控制器116可基于一或多个目标区域202的检验而识别样本108的一或多个临界区域(例如,通过临界区域分析)。在一个实施例中,控制器116确定选择性地包含经预测以展现一或多个预期缺陷机制的组件的一或多个目标区域202以提供易受所述一或多个预期缺陷机制影响的临界区域的目标识别。相应地,系统100可提供数据(例如识别缺陷、可能缺陷机制、可能失效机制或其类似者的柏拉图(pareto))作为反馈数据及/或前馈数据。举例来说,系统100可提供反馈数据来改进样本的设计(例如,减少及/或消除与由系统100识别的缺陷相关联的失效的易感性)。作为另一实例,系统100可提供反馈数据来改进目标区域202的界定且对样本108执行更新VCI检验分析。作为另一实例,系统100可提供前馈数据到额外工具(例如计量工具、半导体处理工具及其类似者)以更新及/或改进一或多个方案。
图3是根据本发明的一或多个实施例的说明在用于检测样本中的缺陷的方法300中执行的步骤的流程图。申请人应注意,本文先前在系统100的上下文中所描述的实施例及启用技术应被解释为扩展到方法300。然而,应进一步注意,方法300不受限于系统100的架构。
在一个实施例中,步骤302包含:针对样本108上的一或多个结构产生一或多个电压对比成像度量。举例来说,步骤302可包含:根据一或多个电压对比成像度量而标记样本108的组件(例如电路、子电路、个别电组件、物理结构或其类似者)。电压对比成像度量可包含适合于特性化VCI信号的方面的任何度量,例如(但不限于)预测VCI信号强度(例如由检测器114测量的预测信号强度、参考VCI图像的预测灰阶值、模拟VCI信号强度或其类似者)、预测诊断分辨率、若干可能缺陷机制、电组件的特性(例如电容值或其类似者)、物理布局(例如邻近结构之间的间隔、样本108上的层的数目或其类似者)或用于敏感分析的所需VCI条件(例如粒子束的所需能量、粒子束的所需扫描速度、所需获取时间或其类似者)。
在另一实施例中,一或多个电压对比成像度量包含样本108的一或多个组件的预测VCI信号强度。举例来说,可自动产生(例如,通过系统100的控制器116使用一或多个脚本、软件模块或其类似者)、手动产生(例如,通过用户输入)或半自动产生(例如,通过用户辅助预测)预测信号强度。
在另一实施例中,基于电路模拟(例如VCI信号强度的基于数值或规则的估计值)而产生样本108的组件的预测VCI信号强度。举例来说,可基于设计数据(例如由用户提供的接线对照表数据、使用电子设计自动化(EDA)工具自动提取的数据或其类似者)而模拟预测VCI信号强度。在这方面,电组件(例如电阻器、电容器、电感器、二极管、晶体管或其类似者)以及所述电组件之间的电连接件(例如接线网)可从与样本108相关联的一或多个接线对照表提取且根据模拟VCI信号强度而标记。作为说明性实例,归因于由接地连接提供的过量电子将防止充电及相关联的VCI信号退化,接地电接点可标记有相对较高的预测VCI信号强度。作为另一说明性实例,高接地电阻(例如,与相对较高电阻器、具有低电容的浮动装置或其类似者相关联)可标记有相对较低的预测VCI信号强度。作为另一说明性实施例,连接到漏电组件(例如二极管、电容器或其类似者)的结构可标记有预测中等VCI信号强度。
在另一实施例中,基于样本108上的一或多个层(例如一或多个图案化层)的特性而预测VCI信号强度(例如,无论层是否为绝缘体、导体、半导体或其类似者)。此外,可基于所述一或多个层之间的连接性而预测VCI信号强度。应注意,与样本108的表面下层相关联的充电效应会影响与扫描粒子束直接互动的表面层的VCI信号强度。在这方面,可在预测VCI信号强度中反映给定结构的固有特性及连接结构的影响两者。
在另一实施例中,可(例如,通过控制器116)用数值提供(例如,提供为列表、表或其类似者)或用图形提供(例如,提供为基于样本108上的组件的物理布局的模拟VCI图像(其中将预测VCI信号强度映射到模拟VCI图像的灰阶值)或其类似者)预测信号强度。此外,预测信号强度可为相对值或绝对值。举例来说,相对预测信号强度可经按比例调整以匹配来自样本108的测量VCI信号(例如由检测器114所测量)的动态范围。
在另一实施例中,一或多个电压对比成像度量包含样本108的一或多个组件的预测诊断分辨率。在这方面,可根据VCI检验系统(例如系统100或其类似者)可检测缺陷及/或识别检测缺陷的根本原因的程度而标记样本108的组件。在这方面,预测诊断分辨率可(但非必需)充当与给定组件(例如给定电路、给定子电路、给定电组件、给定接线网或其类似者)与VCI检验系统的兼容性相关联的质量度量。
举例来说,预测诊断分辨率可(但非必需)基于电路内的分支(例如电路的扇出)的复杂性。在这方面,电路内的分支的数目可与所述电路内的组件的可用接地路径的数目相关。相应地,分支的数目会影响预测电路内的一或多个组件的VCI信号强度的可靠性(例如不确定性)。此外,预测诊断分辨率可(但不限于)基于与给定节点相关联的接点及/或通孔的数目,其会影响可能缺陷机制的数目。
作为另一实例,预测诊断分辨率可(但非必需)基于位于样本108上的结构的类别,例如(但不限于)短互连件(例如,展现相对较低电阻及电容)、长互连件(例如,可展现高电阻及高电容)、电阻器(例如N型或P型电阻器)、结、电容器(例如栅极电容器、平板电容器或其类似者)、二极管(例如P-N二极管、N-P二极管或其类似者)、晶体管(N型晶体管、P型晶体管、双极晶体管、场效晶体管(FET)或其类似者)或接线网之间的互连件。
作为另一实例,预测诊断分辨率可(但不限于)基于样本108上的组件的物理布局。在这方面,结构的接近性会影响结构之间的电短路的可能性(例如,与桥接缺陷相关联)。另外,紧密间隔结构可在与电荷积累相关联的VCI成像期间展现寄生电容,其会使VCI信号强度的预测复杂化。
在另一实施例中,一或多个电压对比成像度量包含与样本108上的组件相关联的预测缺陷机制。举例来说,样本108的组件易受到可预测缺陷机制(例如(但不限于)电短路、断路、空隙、杂质、剥离、图案缺陷或栅极漏电效应)影响。类似地,在另一实施例中,一或多个电压对比成像度量包含预测错误机制(例如,与电路设计、已知缺陷机制的可能性或其类似者相关联)。相应地,一或多个电压对比成像度量可基于与电路的构造或操作相关联的已知或预期故障机制。
在另一实施例中,根据电压对比成像度量而对样本108的组件进行分组(例如,分在列表、表、索引、文件、数据库或其类似者中)。此外,任何数目个电压对比成像度量可与样本108的每一组件相关联。
在另一实施例中,一或多个电压对比成像度量基于VCI获取条件,例如(但不限于)所需分辨率(例如使临界尺寸成像所需的分辨率)、粒子束的能量、粒子束的扫描速度、所需获取时间或所需操作压力。举例来说,电容元件(例如所制造的电容器、包含寄生电容的结构或其类似者)的VCI信号强度可取决于存储于由VCI获取条件驱动的电容元件中的电荷量。
在另一实施例中,步骤304包含:基于一或多个电压对比成像度量而确定待检验的一或多个目标区域。举例来说,可基于任何数目个电压对比成像度量而(例如,由系统100的控制器116、用户或其组合)选择样本108的组件的子集(例如电路、子电路、个别电组件、物理结构或其类似者)用于检验。在另一实施例中,根据电压对比成像度量中的一或多者而过滤样本108的组件以产生待检验的一或多个目标区域。
在另一实施例中,根据样本108的组件的预测VCI信号强度而确定一或多个目标区域。举例来说,目标区域可经确定以包含具有预测高VCI信号强度及/或预测低VCI信号强度的组件。相应地,可从目标区域排除具有预测中等VCI信号强度的组件。在这方面,一或多个目标区域可经确定以具有高VCI信号对比来促进缺陷检测及/或检测缺陷的一或多个根本原因的识别。
在另一实施例中,一或多个目标区域经确定以排除被认为太复杂以无法(例如,在界定约束、目的或其类似者内)可靠地及/或准确地被建模(例如,为了提供预测VCI信号强度或其类似者)的组件。举例来说,可基于与复杂性度量相关联的阈值(例如(但不限于)存在于结构中的层的数目、接线网的分支的数目或子电路内的电组件的数目)而过滤样本108的组件。
在另一实施例中,一或多个目标区域经确定以排除其预测电压信号强度不确定的结构。举例来说,可从待检验的目标区域排除电容元件(例如所制造的电容器、长互连件、具有寄生电容值的组件或其类似者)及/或含有电容元件的电路。
在另一实施例中,根据可用资源而确定一或多个目标区域。举例来说,VCI检验系统(例如系统100或其类似者)可含有有限计算资源,其包含存储器装置、数据存储装置、数据库存储器或其类似者。相应地,目标区域的数目及/或大小可经确定以保持于检验系统的限制内。
在另一实施例中,一或多个目标区域经确定以提供样本108上的电组件库的所要检验水平。举例来说,一或多个目标区域可经界定以包含所要数目个所关注的电组件(例如晶体管、电容器、电阻器或其类似者)。在另一实施例中,一或多个目标区域经确定以检验经预测以展现所关注的一或多个缺陷机制及/或错误机制的组件。
在另一实施例中,根据一或多个规则(例如一或多个基于过滤的规则、一或多个基于模拟的规则或其类似者)而确定一或多个目标区域。在这方面,可根据基于多个电压对比成像度量的规则而过滤一或多个组件(例如,滤入到目标区域中或从目标区域滤出)。作为说明性实例,经设计以包含适合于检测电短路的结构的目标区域可包含组件对,其中在展现高接地电阻的第二组件非常接近处,第一组件展现低接地电阻(例如接地接点)。在这方面,标称操作将导致第一组件具有高VCI信号强度且第二组件具有低信号强度,而组件对之间的电短路将导致两个组件具有高信号强度。然而,如果第一组件还电连接到“漏电”组件(例如具有预测中等VCI信号强度的一组件,例如(但不限于)二极管或电容器),那么第一组件的VCI信号强度不可预测或可为中等值。相应地,基于包含物理布局、模拟VCI信号强度及电连接性的电压对比成像度量(例如,基于接线对照表数据)的一或多个规则可经应用以改进包含于一或多个目标区域中的组件的选择。举例来说,可基于预测错误机制(例如接近结构之间的电短路)而确定一或多个目标区域且可进一步基于与到“漏电”元件(例如例如(但不限于)具有预测中等VCI信号强度的二极管或电容器的元件)的连接性相关联的一或多个规则而确定一或多个目标区域。
在另一实施例中,可根据一组不同电压对比成像度量而确定待检验的每一目标区域。举例来说,目标区域的第一子集可经设计以包含具有高度可预测VCI信号强度的结构,目标区域的第二子集可经设计以包含具有中等预测VCI信号强度的结构,目标区域的第三子集可经设计以包含经预测以展现所关注的一或多个缺陷机制及/或错误机制的结构,等等。在这方面,可根据不同诊断目的(例如所关注的特定缺陷机制的识别或其类似者)而确定多组目标区域。
在另一实施例中,步骤306包含:针对样本上的一或多个目标区域获取电压对比成像数据集(例如,使用系统100或其类似者)。电压对比成像工具可为所属领域中已知的任何电压图像对比成像工具,其适合于产生样本108的电压对比图像。在另一实施例中,与电压对比成像工具相关联的获取条件(例如粒子束的能量、粒子束的扫描速度、含有样本108的相关联腔室的压力或其类似者)可根据一或多个目标区域的诊断目的而动态配置。
在另一实施例中,步骤308包含:基于电压对比成像数据集而检测一或多个缺陷。举例来说,可基于测量电压对比成像数据集(例如在步骤306中获取的VCI数据集)与参考数据集的比较而检测一或多个缺陷。参考数据集可为所属领域中已知的任何类型的参考数据集,例如(但不限于)与标准参考裸片相关联的VCI数据(例如SRD缺陷检测)、模拟VCI数据(例如D2DB缺陷检测)或其类似者。
在另一实施例中,基于一或多个目标区域(例如在步骤304中界定的一或多个目标区域)而(例如,由系统100的控制器116)自动产生模拟VCI数据(例如模拟VCI图像)。相应地,可不针对产生不作为检验目标的样本108的区域产生的模拟VCI数据。在这方面,VCI检验系统(例如系统100或其类似者)的计算资源可用于有效率地实现高生产率。
在另一实施例中,实时检测一或多个缺陷(例如,通过控制器116从检测器114接收VCI信号)。在这方面,选定组件上的缺陷检测的识别基于是由与所述选定组件相关联的检测器114接收的信号(例如,基于与参考信号与测量信号之间的差异相关联的预定阈值或其类似者)。在另一实施例中,在后置过程中检测一或多个缺陷(例如,由系统100的控制器116、远程控制器或其类似者执行)。举例来说,可收集且集合类似组件(例如,在相同裸片、不同裸片、不同单元、不同晶片或其类似者上)的一或多个VCI信号(例如,经统计处理以确定平均值、中位值或其类似者)。此外,可基于一或多个收集VCI信号而确定选定组件上的缺陷的识别。相应地,一或多个缺陷的识别可基于可(例如,由控制器116)预先知道或实时开发的概率模型。在另一实施例中,使用基于一组连续更新的先前收集VCI信号的自适应缺陷确定来近乎实时检测一或多个缺陷。举例来说,与类似类别的组件相关联的VCI信号可经连续集合以更新用于识别缺陷的参考数据。在这方面,第一选定组件的VCI数据及/或缺陷识别数据用于确定缺陷是否存在于样本108上的第二选定组件上。
在另一实施例中,(例如,由控制器116)确定与所识别的缺陷相关联的一或多个缺陷机制(例如电短路、开路、空隙、杂质、剥离、图案缺陷、栅极漏电效应或其类似者)。举例来说,可基于识别缺陷的电压对比成像度量(例如,在步骤302中产生)而使一或多个缺陷机制与所述识别缺陷相关联。
在另一实施例中,确定与一或多个识别缺陷相关联的一或多个可能错误机制。可基于所属领域中已知的任何技术(其包含(但不限于)错误建模、错误注入、电路模拟或其类似者)而确定一或多个可能错误机制。举例来说,可通过对一或多个缺陷机制对含有一或多个识别缺陷的电路的影响进行建模且进一步模拟建模缺陷机制的影响而确定一或多个错误机制。在这方面,可(但非必需)将缺陷机制建模为电阻器(例如建模为具有高电阻值的电阻器的退化互连件、建模为具有低电阻值的电阻器的短路或其类似者)。
在另一实施例中,可基于预测缺陷及/或错误机制而确定及/或验证样本108上的缺陷。举例来说,可基于从样本108接收的VCI信号(其不同于参考VCI信号)而识别潜在缺陷。随后,可(例如,由控制器116)产生一或多个修改接线对照表(例如错误接线对照表)以包含建模为电路内的电组件(例如电阻器、电容器或其类似者)的缺陷机制。此外,可基于建模缺陷机制而产生一或多个模拟VCI数据集(例如模拟VCI图像或其类似者)来与测量VCI数据集比较。在这方面,模拟VCI数据集可促进缺陷的检测(例如,通过明确地识别缺陷,通过提供多个可能缺陷机制的相对可能性,等等)。此外,电压对比成像度量(例如,与组件的物理布局、与组件相关联的可能缺陷机制或其类似者相关联)及/或失效率(例如基于与所识别的缺陷相关联的预测错误机制的测量失效率或预测失效率)可用于衡量多个可能缺陷机制的相对可能性。
在另一实施例中,检验数据可由VCI检验工具(例如系统100或其类似者)产生。举例来说,检验数据可包含(但不限于):缺陷机制的汇总柏拉图,其与样本108相关联;或样本平面图(例如样本108的模拟图像),其包含识别缺陷的位置。
在另一实施例中,可将来自样本108的第一轮检验的检验数据提供为反馈以产生样本108的一或多轮额外检验。举例来说,包含识别缺陷的位置及/或缺陷机制的检验数据可用于提供用于分析的一组更新目标区域202。在另一实施例中,可将检验数据作为前馈数据提供到一或多个额外工具(例如一或多个计量工具、半导体处理工具、电测试工具或其类似者)以基于所述检验数据而改进及/或更新一或多个方案。在另一实施例中,可基于由一或多个额外工具(例如光学检验工具、扫描电子显微镜、重叠测量工具、计量工具或其类似者)提供的数据而识别一或多个缺陷。举例来说,与样本108上的一或多个组件相关联的额外数据(例如重叠数据、临界尺寸数据、先前检验数据或其类似者)可用于衡量与样本108上的一或多个缺陷及/或一或多个缺陷机制的确定相关联的可能性。此外,系统100可根据所属领域中已知的任何方法而利用检验数据作为前馈回路或反馈回路的部分。举例来说,系统可利用机器学习(例如深度学习、神经网络或其类似者)来促进前馈回路或反馈回路的利用。作为另一实例,系统100可采用人工智能来促进前馈回路或反馈回路的实施。另外,系统100可实施训练(例如,与用户输入、自动产生的效能分析或其类似者相关联)以动态调整前馈回路或反馈回路。
再次参考图1,在另一实施例中,检验子系统106包含一或多个粒子束扫描元件。举例来说,一或多个粒子束扫描元件可包含(但不限于)适合于控制粒子束相对于样本108的表面的位置的一或多个扫描线圈或偏转器。在这方面,一或多个扫描元件可用于使粒子束104以选定方式扫描整个样本108。应注意,在本文中,检验子系统106可以所属领域中已知的任何扫描模式操作。举例来说,当使粒子束104扫描样本108的整个表面时,检验子系统106可以行迹模式操作。在这方面,当样本移动时,检验子系统106可使粒子束104扫描整个样本108,其中扫描的方向标称上垂直于样本运动的方向。以另一实例的方式,当使粒子束104扫描样本108的整个表面时,检验子系统106可在步进扫描模式中操作。在这方面,检验子系统106可使粒子束104扫描整个样本108,当扫描束101时,样本108标称上为固定的。
在另一实施例中,样本108安置于适合于在扫描期间固定样本108的样本台112上。在另一实施例中,样本台112是可致动台。举例来说,样本台112可包含(但不限于)适合于沿一或多个线性方向(例如x方向、y方向及/或z方向)可选择地平移样本108的一或多个平移台。以另一实例的方式,样本台112可包含(但不限于)适合于沿旋转方向可选择地旋转样本108的一或多个旋转台。以另一实例的方式,样本台112可包含(但不限于)适合于沿线性方向可选择地平移样本及/或沿旋转方向可选择地旋转样本108的旋转台及平移台。
在另一实施例中,检测器114包含光检测器(例如光子检测器)。举例来说,检测器114可包含光倍增管(PMT)。此外,检测器114可由磷光体阳极组成,所述磷光体阳极由所述阳极吸收的PMT检测器的级联电子供能且随后发光。接着,光检测器可收集由磷光体阳极发射的光以使样本108成像。光检测器可包含所属领域中已知的任何光检测器,例如(但不限于)CCD检测器或CCD-TDI检测器。一般来说,应认识到,在本文中,检测器114可包含所属领域中已知的任何装置或装置的组合,其用于特性化具有粒子束101的样本表面或块体。举例来说,检测器114可包含所属领域中已知的任何粒子检测器,其经配置以收集反向散射电子、欧杰(Auger)电子、发射光子或光子(例如响应于入射电子而由表面发射的X射线、样本108的阴极发光或其类似者)。
应注意,在本文中,如上文所描述且如图1中所说明的系统100的电子光学装置集合仅供说明且不应被解释为限制。可预期,可在本发明的范围内利用若干等效或额外配置。以非限制性实例的形式,一或多个电子透镜或孔隙可定位于系统100内。以额外非限制性实例的形式,系统100可包含(但不限于)一或多个电子偏转器、一或多个孔隙、一或多个滤波器或一或多个像散校正装置。
在另一实施例中,控制器116包含一或多个处理器118。在另一实施例中,一或多个处理器118经配置以执行保存于存储器媒体120或存储器中的一组程序指令。控制器116的一或多个处理器118可包含所属领域中已知的任何处理元件。在此意义上,一或多个处理器118可包含经配置以执行算法及/或指令的任何微处理器型装置。在一个实施例中,一或多个处理器118可由经配置以执行过程(其经配置以操作系统100)的以下各者组成:台式计算机、主计算机系统、工作站、图像计算机、并行处理器或任何其它计算机系统(例如联网计算机),如本发明中所描述。应进一步认识到,术语“处理器”可经广义界定以涵盖具有一或多个处理元件(其执行来自非暂时性存储器媒体120的程序指令)的任何装置。
存储器媒体120可包含所属领域中已知的任何存储媒体,其适合于存储可由相关联的一或多个处理器118执行的程序指令。举例来说,存储器媒体120可包含非暂时性存储器媒体。作为额外实例,存储器媒体134可包含(但不限于)只读存储器、随机存取存储器、磁性或光学存储器装置(例如磁盘)、磁带、固态驱动器及其类似者。应进一步注意,存储器媒体120可与一或多个处理器118一起容置于共同控制器外壳中。在一个实施例中,存储器媒体120可相对于一或多个处理器118及控制器116的物理位置而远程定位。举例来说,控制器116的一或多个处理器118可存取远程存储器(例如服务器),可通过网络(例如因特网、内部网络及其类似者)而存取。因此,以上描述不应被解释为对本发明的限制,而是仅为说明。
本文所描述的标的物有时说明含于其它组件内或与其它组件连接的不同组件。应理解,此类所描绘的架构仅为示范性的,且事实上,可实施实现相同功能性的许多其它架构。在概念意义上,用于实现相同功能性的组件的任何布置是有效地“相关联的”以便实现所要功能性。因此,在本文中经组合以实现特定功能性的任何两个组件可被视为彼此“相关联”以便实现所要功能性,不管架构或中间组件如何。同样地,如此相关联的任何两个组件还可被视为彼此“连接”或“耦合”以实现所要功能性,且能够如此相关联的任何两个组件还可被视为彼此“可耦合”以实现所要功能性。“可耦合”的特定实例包含(但不限于)可物理互动及/或物理互动组件及/或可无线互动及/或无线互动组件及/或可逻辑互动及/或逻辑互动组件。
据信,本发明及其许多伴随优点将通过以上描述而理解,且应明白,可在不背离所揭示的标的物或不牺牲其所有材料优点的情况下对组件的形式、构造及布置作出各种改变。所描述的形式仅供说明,且所附权利要求书意欲涵盖及包含此类改变。此外,应了解,本发明由所附权利要求书界定。
Claims (38)
1.一种电压对比成像缺陷检测系统,其包括:
电压对比成像工具;及
控制器,其耦合到所述电压对比成像工具,其中所述控制器包含一或多个处理器,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器进行以下操作的程序指令:
针对样本上的一或多个结构产生一或多个电压对比成像度量;
基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域;
从所述电压对比成像工具接收所述样本上的所述一或多个目标区域的电压对比成像数据集;以及
基于所述电压对比成像数据集而检测一或多个缺陷。
2.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个电压对比成像度量包含所述一或多个结构的一或多个电压对比图像的预测信号强度。
3.根据权利要求2所述的电压对比成像缺陷检测系统,其中所述一或多个电压对比成像信号的所述预测信号强度包括:
灰阶电压对比图像的灰阶值。
4.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个电压对比成像度量包含使用电压对比成像来检测所述一或多个结构上的缺陷的可能性。
5.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个电压对比成像度量包含与所述一或多个结构相关联的预测缺陷机制。
6.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个电压对比成像度量包含与所述一或多个结构相关联的预测错误机制。
7.根据权利要求1所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于所述一或多个结构的物理布局而产生一或多个电压对比成像度量。
8.根据权利要求1所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于包含所述一或多个结构的接线对照表而产生一或多个电压对比成像度量。
9.根据权利要求8所述的电压对比成像缺陷检测系统,其中基于包含所述一或多个结构的接线对照表而产生一或多个电压对比成像度量包括:
识别与所述接线对照表的一或多个接线网相关联的一或多个子电路;
基于所述一或多个子电路而产生一或多个电压对比成像度量。
10.根据权利要求1所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于所述一或多个结构的一或多个电性质而产生一或多个电压对比成像度量。
11.根据权利要求10所述的电压对比成像缺陷检测系统,其中所述一或多个结构的所述电性质包括:
电阻、阻抗或电容中的至少一者。
12.根据权利要求1所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于与所述电压对比成像工具相关联的电压对比成像条件而产生一或多个电压对比成像度量。
13.根据权利要求12所述的电压对比成像缺陷检测系统,其中与所述电压对比成像工具相关联的所述电压对比成像条件包含以下中的至少一者:分辨率、扫描束相对于电接地的电压、所述扫描束的速度、含有所述一或多个结构的腔室的压力。
14.根据权利要求1所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于与所述一或多个结构相关联的一或多个电路的模拟而产生一或多个电压对比成像度量。
15.根据权利要求14所述的电压对比成像缺陷检测系统,其中所述模拟包含数值模拟或基于规则的模拟中的至少一者。
16.根据权利要求1所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于所述一或多个结构的一或多个预期电功能而产生一或多个电压对比成像度量。
17.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个结构包含所述样本的一或多个层内的一或多个结构。
18.根据权利要求17所述的电压对比成像缺陷检测系统,其中所述一或多个层包含绝缘体、导体、半导体、阱或衬底中的至少一者。
19.根据权利要求17所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于所述样本上的所述一或多个层的一或多个特性而产生一或多个电压对比成像度量。
20.根据权利要求19所述的电压对比成像缺陷检测系统,其中所述样本上的所述一或多个层的所述一或多个特性包含导电性或带状结构中的至少一者。
21.根据权利要求17所述的电压对比成像缺陷检测系统,其中针对样本上的所述一或多个结构产生一或多个电压对比成像度量包括:
基于所述样本上的所述一或多个层之间的连接性关系而产生一或多个电压对比成像度量。
22.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于所述一或多个电压对比成像度量而对所述一或多个结构进行分组。
23.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于所述一或多个电压对比成像度量而过滤所述一或多个结构。
24.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于所需获取时间而过滤所述一或多个结构。
25.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于预测电压对比成像信号的阈值而过滤所述一或多个结构。
26.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于包含所述一或多个结构的一或多个子电路的复杂性而过滤所述一或多个结构。
27.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于所述一或多个结构与一或多个邻近结构的接近性而过滤所述一或多个结构。
28.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于所述一或多个结构的预测错误类型而过滤所述一或多个结构。
29.根据权利要求1所述的电压对比成像缺陷检测系统,其中确定样本上的一或多个目标区域包括:
基于所述一或多个结构的预测缺陷机制而过滤所述一或多个结构。
30.根据权利要求1所述的电压对比成像缺陷检测系统,其中基于所述电压对比成像数据集而检测一或多个缺陷包括:
基于临界区域分析而检测一或多个缺陷。
31.根据权利要求1所述的电压对比成像缺陷检测系统,其中基于所述电压对比成像数据集而检测一或多个缺陷包括:
基于错误建模分析而检测一或多个缺陷。
32.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个处理器经进一步配置以执行经配置以致使所述一或多个处理器进行以下操作的程序指令:
产生与所述一或多个缺陷相关联的缺陷机制的汇总柏拉图。
33.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个处理器经进一步配置以执行经配置以致使所述一或多个处理器进行以下操作的程序指令:
基于基于所述电压对比成像数据集检测到所述一或多个缺陷而针对所述样本上的一或多个额外目标区域产生额外电压对比成像数据集;
基于所述额外电压对比成像数据集而检测一或多个额外缺陷。
34.根据权利要求1所述的电压对比成像缺陷检测系统,其中所述一或多个处理器经进一步配置以执行经配置以致使所述一或多个处理器进行以下操作的程序指令:
传输指示所述一或多个检测缺陷的数据以更新电压对比缺陷检测系统方案。
35.一种电压对比成像缺陷检测设备,其包括:
粒子束源,其经配置以产生一或多个粒子束;
一或多个粒子束元件,其经定位以将所述一或多个粒子束导引到样本上;
检测器,其经定位以接收从所述样本发出的一或多个粒子;及
控制器,其耦合到所述检测器,其中所述控制器包含一或多个处理器,所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器进行以下操作的程序指令:
针对样本上的一或多个结构产生一或多个电压对比成像度量;
基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域;
基于由所述检测器捕获的从所述样本发出的一或多个粒子而针对所述样本上的所述一或多个目标区域产生电压对比成像数据集;及
基于所述电压对比成像数据集而检测一或多个缺陷。
36.根据权利要求35所述的电压对比成像缺陷检测设备,其中所述一或多个粒子束包括:
电子束或离子束中的至少一者。
37.根据权利要求35所述的电压对比成像缺陷检测设备,其中从所述样本发出的所述一或多个粒子包括:
电子、离子或光子中的至少一者。
38.一种用于检测样本上的缺陷的电压对比成像方法,其包括:
针对样本上的一或多个结构产生一或多个电压对比成像度量;
基于所述一或多个电压对比成像度量而确定样本上的一或多个目标区域;
针对所述样本上的所述一或多个目标区域获取电压对比成像数据集;以及
基于所述电压对比成像数据集而检测一或多个缺陷。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562164081P | 2015-05-20 | 2015-05-20 | |
US62/164,081 | 2015-05-20 | ||
US15/136,680 US10539612B2 (en) | 2015-05-20 | 2016-04-22 | Voltage contrast based fault and defect inference in logic chips |
US15/136,680 | 2016-04-22 | ||
PCT/US2016/032925 WO2016187229A1 (en) | 2015-05-20 | 2016-05-17 | Voltage contrast based fault and defect inference in logic chips |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107533103A true CN107533103A (zh) | 2018-01-02 |
CN107533103B CN107533103B (zh) | 2021-06-08 |
Family
ID=57320619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680025510.1A Active CN107533103B (zh) | 2015-05-20 | 2016-05-17 | 在逻辑芯片中基于电压对比的错误及缺陷推导 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10539612B2 (zh) |
KR (1) | KR102331291B1 (zh) |
CN (1) | CN107533103B (zh) |
DE (1) | DE112016002277B4 (zh) |
TW (1) | TWI689737B (zh) |
WO (1) | WO2016187229A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112654859A (zh) * | 2018-09-04 | 2021-04-13 | 科磊股份有限公司 | 用于缺陷分类的多波长干涉法 |
TWI749687B (zh) * | 2020-08-05 | 2021-12-11 | 力晶積成電子製造股份有限公司 | 電壓對比缺陷的分析方法及分析系統 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10359371B2 (en) | 2015-08-24 | 2019-07-23 | Kla-Tencor Corp. | Determining one or more characteristics of a pattern of interest on a specimen |
CN109075095A (zh) * | 2016-05-23 | 2018-12-21 | 应用材料公司 | 用于基板处理的颗粒检测 |
US10031997B1 (en) | 2016-11-29 | 2018-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forecasting wafer defects using frequency domain analysis |
US10387755B2 (en) | 2017-06-28 | 2019-08-20 | Applied Materials, Inc. | Classification, search and retrieval of semiconductor processing metrology images using deep learning/convolutional neural networks |
US11035666B2 (en) * | 2017-08-07 | 2021-06-15 | Kla-Tencor Corporation | Inspection-guided critical site selection for critical dimension measurement |
US10614262B2 (en) * | 2017-12-01 | 2020-04-07 | Applied Materials, Inc. | Method of predicting areas of vulnerable yield in a semiconductor substrate |
US10679333B2 (en) * | 2018-03-14 | 2020-06-09 | Kla-Tencor Corporation | Defect detection, classification, and process window control using scanning electron microscope metrology |
KR20200044524A (ko) * | 2018-10-19 | 2020-04-29 | 삼성전자주식회사 | 라인 엔드 보이드 방지를 광 근접 보정 방법 및 이를 이용한 리소그래피 마스크 제조 방법 |
US11493548B2 (en) * | 2020-08-31 | 2022-11-08 | Uchicago Argonne, Llc | Predicting failure parameters of semiconductor devices subjected to stress conditions |
TWI753739B (zh) * | 2021-01-08 | 2022-01-21 | 閎康科技股份有限公司 | 物性分析方法、物性分析試片及其製備方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232787B1 (en) * | 1999-01-08 | 2001-05-15 | Schlumberger Technologies, Inc. | Microstructure defect detection |
US20030197522A1 (en) * | 2002-04-19 | 2003-10-23 | Hitachi, Ltd. | Photomask for test wafers |
CN1551992A (zh) * | 2001-04-16 | 2004-12-01 | ��˶����̩�ع�˾ | 测量集成电路的背面电压 |
CN1677636A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 缺陷原因分析的方法 |
CN1877292A (zh) * | 2005-06-10 | 2006-12-13 | 联华电子股份有限公司 | 缺陷检测方法 |
US20070222464A1 (en) * | 2006-03-24 | 2007-09-27 | Toshifumi Honda | Method and apparatus for reviewing defects by detecting images having voltage contrast |
US20080167829A1 (en) * | 2007-01-05 | 2008-07-10 | Allen Park | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
CN103688333A (zh) * | 2011-02-18 | 2014-03-26 | 应用材料以色列公司 | 聚焦带电粒子成像系统 |
CN104237719A (zh) * | 2013-06-18 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种漏电缺陷检测方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154714A (en) | 1997-11-17 | 2000-11-28 | Heuristic Physics Laboratories | Method for using wafer navigation to reduce testing times of integrated circuit wafers |
US6529621B1 (en) | 1998-12-17 | 2003-03-04 | Kla-Tencor | Mechanisms for making and inspecting reticles |
US6545491B2 (en) | 1999-08-27 | 2003-04-08 | Samsung Electronics Co., Ltd. | Apparatus for detecting defects in semiconductor devices and methods of using the same |
US6528818B1 (en) | 1999-12-14 | 2003-03-04 | Kla-Tencor | Test structures and methods for inspection of semiconductor integrated circuits |
US6995393B2 (en) | 2000-08-25 | 2006-02-07 | Kla-Tencor Technologies Corporation | Apparatus and methods for semiconductor IC failure detection |
US6948141B1 (en) | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
US6920596B2 (en) | 2002-01-22 | 2005-07-19 | Heuristics Physics Laboratories, Inc. | Method and apparatus for determining fault sources for device failures |
US6691052B1 (en) | 2002-01-30 | 2004-02-10 | Kla-Tencor Corporation | Apparatus and methods for generating an inspection reference pattern |
US6966047B1 (en) | 2002-04-09 | 2005-11-15 | Kla-Tencor Technologies Corporation | Capturing designer intent in reticle inspection |
US6930309B1 (en) | 2004-03-26 | 2005-08-16 | Kla-Tencor Technologies Corporation | Dual-energy electron flooding for neutralization of charged substrate |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
EP1955225A4 (en) * | 2005-11-18 | 2009-11-04 | Kla Tencor Tech Corp | METHOD AND SYSTEMS FOR USE OF DESIGN DATA IN COMBINATION WITH TEST DATA |
KR100741858B1 (ko) | 2006-05-18 | 2007-07-24 | 삼성전자주식회사 | 반도체 회로의 결함 검사용 모니터링 패턴 및 이를 이용한결함 검사 방법. |
US8611639B2 (en) | 2007-07-30 | 2013-12-17 | Kla-Tencor Technologies Corp | Semiconductor device property extraction, generation, visualization, and monitoring methods |
US8126255B2 (en) | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
JP2010118564A (ja) * | 2008-11-14 | 2010-05-27 | Hitachi High-Technologies Corp | パターンの検査装置、およびパターンの検査方法 |
US8112241B2 (en) | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
US7927895B1 (en) | 2009-10-06 | 2011-04-19 | International Business Machines Corporation | Varying capacitance voltage contrast structures to determine defect resistance |
US9689923B2 (en) | 2013-08-03 | 2017-06-27 | Kla-Tencor Corp. | Adaptive electrical testing of wafers |
US9816939B2 (en) | 2014-07-22 | 2017-11-14 | Kla-Tencor Corp. | Virtual inspection systems with multiple modes |
-
2016
- 2016-04-22 US US15/136,680 patent/US10539612B2/en active Active
- 2016-04-29 TW TW105113589A patent/TWI689737B/zh active
- 2016-05-17 KR KR1020177035644A patent/KR102331291B1/ko active IP Right Grant
- 2016-05-17 CN CN201680025510.1A patent/CN107533103B/zh active Active
- 2016-05-17 WO PCT/US2016/032925 patent/WO2016187229A1/en active Application Filing
- 2016-05-17 DE DE112016002277.8T patent/DE112016002277B4/de active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232787B1 (en) * | 1999-01-08 | 2001-05-15 | Schlumberger Technologies, Inc. | Microstructure defect detection |
CN1551992A (zh) * | 2001-04-16 | 2004-12-01 | ��˶����̩�ع�˾ | 测量集成电路的背面电压 |
US20030197522A1 (en) * | 2002-04-19 | 2003-10-23 | Hitachi, Ltd. | Photomask for test wafers |
CN1677636A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 缺陷原因分析的方法 |
CN1877292A (zh) * | 2005-06-10 | 2006-12-13 | 联华电子股份有限公司 | 缺陷检测方法 |
US20070222464A1 (en) * | 2006-03-24 | 2007-09-27 | Toshifumi Honda | Method and apparatus for reviewing defects by detecting images having voltage contrast |
US20080167829A1 (en) * | 2007-01-05 | 2008-07-10 | Allen Park | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
CN103688333A (zh) * | 2011-02-18 | 2014-03-26 | 应用材料以色列公司 | 聚焦带电粒子成像系统 |
CN104237719A (zh) * | 2013-06-18 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种漏电缺陷检测方法 |
Non-Patent Citations (1)
Title |
---|
JACK D. BENZEL: "bugs in black and white:imaging IC logic levels with voltage contrast", 《HEWLETT-PACKARD JOURNAL》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112654859A (zh) * | 2018-09-04 | 2021-04-13 | 科磊股份有限公司 | 用于缺陷分类的多波长干涉法 |
CN112654859B (zh) * | 2018-09-04 | 2022-05-13 | 科磊股份有限公司 | 用于缺陷分类的检验系统和方法 |
TWI804677B (zh) * | 2018-09-04 | 2023-06-11 | 美商科磊股份有限公司 | 用於缺陷分類之多波長干涉法 |
TWI749687B (zh) * | 2020-08-05 | 2021-12-11 | 力晶積成電子製造股份有限公司 | 電壓對比缺陷的分析方法及分析系統 |
US11927625B2 (en) | 2020-08-05 | 2024-03-12 | Powerchip Semiconductor Manufacturing Corporation | Analysis method and analysis system of voltage contrast defect |
Also Published As
Publication number | Publication date |
---|---|
DE112016002277T5 (de) | 2018-02-08 |
US10539612B2 (en) | 2020-01-21 |
TW201710697A (zh) | 2017-03-16 |
CN107533103B (zh) | 2021-06-08 |
WO2016187229A1 (en) | 2016-11-24 |
TWI689737B (zh) | 2020-04-01 |
KR102331291B1 (ko) | 2021-11-24 |
DE112016002277B4 (de) | 2024-05-29 |
KR20170143485A (ko) | 2017-12-29 |
US20160341791A1 (en) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107533103A (zh) | 在逻辑芯片中基于电压对比的错误及缺陷推导 | |
JP6873129B2 (ja) | 領域適応的欠陥検出を行うシステムおよび方法 | |
TWI715703B (zh) | 用以偵測一樣本之影像之異常的系統及方法,以及非暫時性電腦可讀媒體 | |
TWI710763B (zh) | 經組態以偵測一樣品上之缺陷之系統及用於偵測一樣品上之缺陷之電腦實施方法 | |
JP3698075B2 (ja) | 半導体基板の検査方法およびその装置 | |
US6780660B2 (en) | System for testing electronic devices | |
US7888961B1 (en) | Apparatus and method for electrical detection and localization of shorts in metal interconnect lines | |
CN112219111B (zh) | 使用于晶片噪声公害识别的扫描式电子显微镜及光学图像相关 | |
US20160377561A1 (en) | System and Method for Dynamic Care Area Generation on an Inspection Tool | |
KR102330738B1 (ko) | 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법 | |
CN106158679A (zh) | 结合晶圆实体测量与数位模拟以改善半导体元件制程方法 | |
JP7466036B2 (ja) | 電気特性を導出するシステム及び非一時的コンピューター可読媒体 | |
WO2010053040A1 (ja) | 電子線式基板検査装置 | |
CN108695183A (zh) | 网络跟踪先前层级减除的装置及方法 | |
TW202401480A (zh) | 帶電粒子束系統,及試料評估資訊生成方法 | |
CN116868224A (zh) | 用于生成用于晶片检查的合成缺陷图像的基于机器学习的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |