CN1551992A - 测量集成电路的背面电压 - Google Patents

测量集成电路的背面电压 Download PDF

Info

Publication number
CN1551992A
CN1551992A CNA028091302A CN02809130A CN1551992A CN 1551992 A CN1551992 A CN 1551992A CN A028091302 A CNA028091302 A CN A028091302A CN 02809130 A CN02809130 A CN 02809130A CN 1551992 A CN1551992 A CN 1551992A
Authority
CN
China
Prior art keywords
voltage
integrated circuit
circuit component
substrate
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028091302A
Other languages
English (en)
Inventor
����˹�и���Ф
克里斯托弗·肖
��R.���ʵ¿�˹��
陶春诚
西奥多·R.·朗德奎斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEPETEST CORP
Original Assignee
NPTest Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NPTest Inc filed Critical NPTest Inc
Publication of CN1551992A publication Critical patent/CN1551992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

利用带电粒子束对集成电路进行诊断、品质鉴定或修改的方法。在一个实施方式中，集成电路的大块的硅衬底被减薄到离最深阱约1至3μm，一个电压被加到减薄衬底的外表面下的一个电路元件上。所加的电压在外表面上感应一个电势，该电势通过与带电粒子流作用而作为外表面的一个表面特征被检测。

Description

测量集成电路的背面电压
技术领域
本发明涉及利用带电粒子束进行集成电路诊断、品质鉴定和修改。
背景技术
多年来，电子束诊断系统已成为集成电路(IC)品质鉴定和调试应用的强有力的工具。电子束诊断系统著名的方面包括次级电子成像、利用嵌入式计算机自动化设计(CAD)显示进行电路导航以及利用电压对比原理从活动电路进行电压测量。(如参见美国专利号4706019)。传统上电子束诊断系统用于集成电路的正面。面向下或倒装集成电路封装的实施对电子束诊断系统的使用了产生的严重的限制。使用倒装封装的集成电路只有集成电路的背面(硅衬底)暴露在外。
当前存在三种方法用于在倒装器件的背面进行电子束测量：(1)在制造在器件中的探测点处访问电路节点(如美国专利号5990562中所述)；(2)在制造器件后通过聚焦离子束暴露来访问电路节点(如美国专利号6147399中所述)；(3)通过用于背面电压测量的湿法化学侵蚀完全去除硅衬底以便访问扩散(如LSI测试会议学报(1997)中的Yoshida等人的背面电子束测试方法和美国专利号5972725中所述)。这些方法或者要求复杂的器件设计、专用设备，或者要求在制造后进行耗时的器件修改。
第一种方法依靠在器件设计阶段选择要探测的节点。器件制成后，器件调试或品质鉴定的关键节点通过电子测试或其他方法确定。由于器件设计时的疏忽标识为探测的节点可能不具有必要的嵌入探测点。如果某个节点在制造后需要被探测，并且未设计嵌入探测点，则对节点的访问可通过使用聚焦离子束产生。另一种方法是对每个器件节点都包括探测点，这是不现实的。
第二种方法在制造后使用聚焦离子束系统产生对关键器件节点的访问。使用此方法，节点被器件测试或其他方法标识，并且一个聚焦离子束系统被用来从器件背面要被探测的节点周围局部区域去除硅衬底。此方法虽然有效，但会由于聚焦离子束系统对器件产生损坏。另外，聚焦离子束系统一次只能暴露一个节点。对多个器件节点产生访问是一个困难的、可能产生损坏的并且耗时的过程。
第三种用湿法化学侵蚀去除硅衬底的方法仅对使用硅-绝缘(SOI)技术制造的器件或具有外延层的CMOS器件有用。SOI器件的SIO2层和CMOS器件的外延层被用作停止化学侵蚀反应的屏障。此方法要求使用专用设备输送必要的化学试剂的人工和花费。一旦衬底被完全去除，仍存在确切定位要探测的节点的问题。
发明内容
一般地，本发明一个方面的特征是一种用于对集成电路品质鉴定和修改的方法。该方法包括向一个具有减薄衬底层的集成电路的一个电路元件加一个电压。电路元件在减薄衬底层的外表面之下，并且所加的电压在外表面上感应一个电势。电势作为外表面上的一个表面特征被探测。
一般地，本发明的另一个方面的特征是用于确定一个集成电路中的电路元件的位置的方法。该方法包括通过检测外表面的一个区域上的电势获取一个电压对比图像。该电压对比图像被用于确定电路元件的位置。
一般地，本发明另一个方面的特征是一种用于对一个集成电路进行品质鉴定的方法。该方法包括用一束来自电子束探测器的电子束在电路元件上感应一个通过减薄衬底的电流，并检测感应的电流以执行故障分析。
以下特征中的一个或多个也可以被包括在特别的实施方式中。
衬底可以是一个硅衬底。减薄衬底层可通过将衬底减薄到离最深的阱1至3微米来产生。衬底的外表面可以被抛光。检测电势可包括将一个带电粒子束加到外表面并检测带电子束生成的次级粒子。带电粒子束可为一束电子束或一束聚焦离子束。电路元件可以是一个N阱层、N阱里的一个P扩散、一个P阱层，P阱里的一个N扩散或集成电路的一个扩散区。加上的电压可包括一个与时间有关或一个与时间无关的成分或两者都有。可在外表面上放置一个散热元件。电压对比图像可与CAD布局图像对齐。
本发明可被实施为实现以下优点中的一个或多个。1.可用带电粒子束从背面对正面具有大量金属的集成电路进行诊断、品质鉴定或修改。2.此操作可在不损坏电路或使其不能工作的情况下完成。3.可在不制造连接到电路元件的探测点的情况下测量电路元件。4.通过成像方法或者多路粒子束方法可同时诊断多个电路元件。5.带电粒子束可对电路元件进行成像，该图像可用于导航电路，找到要探测的一个或多个电路元件。6.可通过注入电荷，如用于损坏CMOS晶体三极管上的栅电极，来用粒子束编辑电路。7.通过使用本发明的技术映射集成电路的晶体管，可促进集成电路的逆向工程。8.可扩展电子束探测的应用，因为不一定必须产生聚焦离子束探测点。9.可用相同的设备，如一个传统电子束探测器，进行电路内测量和电路修改。10.将通过电子束沉积或增强侵蚀的方法增加电子束系统的电路内编辑能力。11.找到集成电路的结构后，可用电子束将电子剂量输送到任何节点，以便用EBIC(电子束感应电流)进行故障分析。
本发明的一个或多个实施方式的详细情况在以下的附图和说明中说明。本发明的其他特征和优点将从说明、附图和权利要求书中明显地看出来。
附图说明
图1是本发明的一个实施方式中一种用一个电子束诊断系统测量一个倒装集成电路的方法的流程图。
图2是显示倒装集成电路的减薄(现有技术)的示意图。
图3是显示根据本发明的一个实施方式的一个电子束诊断系统中的一个减薄倒装集成电路的示意图。
图4在本发明的一个实施方式中用一个电子束诊断系统定位一个倒装集成电路的一个电路元件的一种方法的流程图。
图5显示了加到一个减薄倒装集成电路的N阱层的电压的电压对比图像。
图6显示了对应图5的计算机辅助设计布局图像。
图7a显示了从一个减薄倒装集成电路的硅侧探测到的电路元件，图7b显示了相应的CAD布局图像。
图8显示了从一个减薄倒装集成电路的硅侧进行电子束测量的结果。
不同附图中的相同参考符号表示相同的元件。
具体实施方式
根据本发明，一个带电粒子束诊断系统可用于通过一个减薄硅衬底对其下的结构进行访问，从而对倒装或其他集成电路进行诊断、品质鉴定或修改。此操作甚至可以在不能被整体访问但在充分分解后能被访问的集成电路上进行，因此本发明具有故障分析的应用。
如图1所示，根据本发明一个方法100具有五个主要的步骤。首先，参考图2中的详细说明，一个集成电路(如倒装集成电路)的衬底被减薄和抛光(步骤110)。如图3所示，减薄的集成电路被放到一个带电粒子流诊断系统中(步骤120)。适当的系统包括可从California，SanJose的Schlumberger Semiconductor Solutions获得的Schlumberger IDS 10000da电子束探测系统。使用此系统，要被探测的电路元件被标识(步骤130)；此步骤的一个实施方式参考图4-6进行说明。电压被加到一个电路元件上，并测量对加上的电压的响应(步骤150)；此步骤参考图7a、7b和8进行说明。在确定一个电路元件的位置后，带电粒子流可被用于激励电路，并且可通过使用粒子流(为该目的而分了多路)或在访问点(如集成电路的引脚或触点)进行测量来测量响应。
图2是说明减薄一个倒装集成电路210用于测量的示意图。倒装集成电路210具有一个硅衬底212，其典型厚度213在300至700μm(微米)之间。衬底212放置在封装盘214上，该封装盘面对着衬底212上的电路元件，并将它们电连接到焊接球216。焊接球216是外部连接，外部电压通过它们可以加到倒装集成电路210上。倒装集成电路210整体被减薄，以获取一个具有抛光的外表面211的减薄倒装集成电路210’。减薄衬底212’具有离最深的阱约1至3微米的剩余厚度213’(图3)。此厚度可在不损坏电路元件的情况下获得，例如，通过使用2001年8月7日提出申请的用于倒装封装集成电路的整体模减薄和抛光方法的共有的美国专利申请号09/924736中说明的机械技术，其整个发明在这里被结合进来作为参考。也可使用其他减薄技术，例如通过湿法或干法化学侵蚀(如美国专利号6093331中所说明)进行整体衬底去除，或者通过激光化学侵蚀、毫微秒激光切除、聚焦离子束、磨碎或RIE(活性离子侵蚀)进行局部衬底去除。另外，如据下文所说明的，根据所产生的外表面211和一定电路元件之间的电磁耦合，不同的衬底材料可能要求不同的剩余厚度213’。
图3是显示一个放置在一个带电粒子流诊断系统中的样本支持器300中的减薄倒装集成电路210’(在此例中是一个pFET)的示意图。减薄倒装集成电路210’具有一个支持一个扩散源320和一个扩散沟道330的N阱310，扩散源和扩散沟道之间由一个具有栅极345的栅340连接。一个电压可通过接触点350和金属线360被加到扩散源320或沟道330。在加电压的同时，粒子束枪375将一束带电粒子束—通常是一束电子束—聚焦到减薄衬底212’的外表面211上的一个点。电子束370产生被一个被光电倍增器385检测的次级电子380。光电倍增器385提供一个检测到的强度，该强度取决于外表面211上带电粒子束370到达减薄衬底212’的点的电势。此电势可被电路元件(如N阱310、扩散源320或扩散沟道330)所影响：当这些电路元件接收到电压激励时，一个电磁耦合重新排列电路元件上和周围的电荷。电压激励可由器件激励电子设备395提供，它可以是一个电路测试器或信号驱动器。尤其地，此电磁耦合提供对外表面211的电容性耦合，并改变该处的电势。例如，当一个正电压被加到N阱310时，对着N阱310的那部分外表面211的电势变化；此电势变化减少次级电子380的数目，从而在电压对比图像中，光电倍增器385检测到强度降低。检测到的强度被传输到控制器390处，该控制器还控制着粒子束枪375和样本支持器300。(注意对于波形探测，在信号去到光电倍增器前有一个能量测量。例如，一个电子束探测器的控制器将改变能量滤波器通过条件，以便信号(即粒子)没有变化。执行此操作以便噪声不依靠信号。如参见美国专利号4706019。)
图4是显示步骤130的实施的流程图；此实施方式借助于一个减薄倒装的N阱层的电压对比图像标识一个电路元件。一个正的直流电压被加到N阱层(步骤410)。或者，正直流电压可作为产生外表面211上的电势变化的一般电压信号的一部分提供。电压对比图像是通过在一个查看区域上测量这些变化(步骤420)产生的。然后此图像被用于导航，以查找集成电路的结构。例如，可通过引起带电粒子流370在衬底上平移来扫描(例如光栅扫描)外表面211。此扫描可被控制器390控制，它可改变粒子束枪375的目标或样本支持器300的位置。当粒子束在衬底上移动时，检测器385测量生成的次级电子380，并将检测到的强度送到控制器390。电压对比图像是通过将检测到的强度分配给像素形成的。如上文所说明的，在对应N阱层的表面特征处，在产生电子对比图像时，较少的次级电子380引起较低的检测强度。如果电子束被用于测量器件中的变化的电压，次级电子集合的强度通过调整电子束探测器的能量滤波器而被最大化。
图5显示了产生的电压对比图像-其中3.3V的电流电压加到N阱层，它显示为暗区域代表次级电子的较低强度。一般地，加直流电压可通过将正常电压加到集成电路的电源引脚或接触点完成。电压对比图像与相应的CAD布局图像对齐(步骤430)。对应于图5的CAD布局图像显示在图6中。CAD图像用于导航到要探测的电路元件(步骤440)。然后一个对应于元件的信号可被测量(步骤450)。
一个电路元件的一个电压对比图像中显示的对比取决于加到该电路元件的电压。例如，在一个减薄倒装的基于硅的集成电路的N阱层的图像中，电压对比图像取决于多个因素，包括将N阱层耦合到外表面的电磁耦合的耦合强度。此耦合强度随着减薄衬底的剩余厚度和加到N阱层的直流电压而变化。耦合强度随着直流电压的增加而增加，从而随着直流电压的增加N阱层将显得越发比硅衬底暗。同样地，降低剩余厚度将增加电压对比。
图7a、7b和8显示了如何利用电压对比图像的电压依赖关系，以及实施步骤140和150(图1)。图7a显示了一个电路元件，它在一个N阱704中有一个P扩散层702，与图3中的扩散源320和沟道330类似。此P扩散层通过与对应的CAD布局图像对齐而在电压对比图像上被标识(图7b)，它显示了分别画为区域712和714的对应的P扩散层和N阱。在电压对比图像(图7a)上，由于两层之间的电压差，P扩散层显得比N阱层暗。根据步骤140的一个实施方式，此电压差是由于加到P扩散层上的与时间相关的(即交流)电压产生的。因此电压对比图像上的暗度或强度依赖于时间，在步骤150的一个实施方式中，可通过一个电子束诊断系统的控制器390测量强度对时间的这种依赖关系。
图8显示了一个N阱强度测量波形结果，其中一个周期性的阶梯状电压(此例中为3.3V、7.81MHz的方波)被加到一个减薄倒装集成电路的一个电路元件上。在图8中，垂直刻度是每分度500mV；水平刻度是每分度50ns(纳秒)。如图8所示，测量到的强度与所加的电压具有相同的周期，但不具有相同的阶梯形状。此波形变化是由加电压的电路元件和用带电粒子束测量的外表面的点之间的电磁耦合确定的。在图8中，波形变化可用电磁耦合的电容性或电抗性性质解释。无论怎样，这种测量中的降低都是由于厚度引起的，并且确实随着硅片进一步减薄而降低。
在某些情况下应该应用散热技术。例如，一个散热元件可被放在外表面211以增加硅衬底210’的散热能力。散热元件可以是一个类似于测试和故障分析国际讨论会(International Symposium forTesting and Failure Analysis)(2000)中的Eiles，T.等人的高能微处理器的背面光分析的透明热扩散器中说明的钻石热扩散器。因为电子束不能穿透钻石，因此对热扩散器进行了修改，例如，通过在外表面211的感兴趣区域上放置一个穿孔。另外，钻石热扩散器可根据减薄衬底210’进行机械调整，以提供足够的热扩散，并且，通过允许钻石上的孔跟踪被分析的区域，使电子束能够扫描外表面211中比孔大的区域。
本发明的多个实施方式已被说明。但是，应理解可在不背离本发明的精神和范围的情况下进行多种修改。例如，在某些应用中，可用聚焦镓束取代电子束。本发明可实施为应用于除特别提及的器件之外的其他种类的器件，包括双极器件。本发明可实施为应用于除特别提及的衬底之外的其他种类的衬底，包括镓砷化物衬底和N型硅衬底。因此，其他实施方式是在以下权利要求书的范围之内的。

Claims (19)

1.一种方法，包括：
将一个电压加到一个具有一个减薄衬底层的集成电路的一个电路元件上，该电路元件位于该减薄衬底层的一个外表面之下，所加的电压在外表面上感应一个电势；以及
检测该电势以作为外表面上的一个表面特征。
2.权利要求1的方法，其中衬底是一个硅衬底，该方法进一步包括：
通过将衬底减薄到离最深的阱的1至3微米来产生减薄衬底层。
3.权利要求2的方法，其中产生减薄衬底层进一步包括：
抛光衬底的外表面。
4.权利要求1的方法，其中检测电势包括：
将一束带电粒子束加到外表面并测量由带电粒子束生成的次级粒子。
5.权利要求4的方法，其中带电粒子束是一束电子束。
6.权利要求4的方法，其中带电粒子束是一束聚焦离子束。
7.权利要求1的方法，进一步包括：
通过检测外表面上由于埋入的电路元件引起的多个特征的电势来获取一个表面电压对比图像。
8.权利要求7的方法，进一步包括：
利用电压对比图像确定一个电路元件在集成电路中的位置。
9.权利要求8的方法，进一步包括：
用来自一个电子束探测器的一束电子束在电路元件中感应一个通过减薄衬底的电流。
10.权利要求9的方法，进一步包括：
检测感应电流以执行故障分析。
11.权利要求8的方法，进一步包括：
将电压对比图像与一个CAD布局图像对齐。
12.权利要求1的方法，其中电路元件是集成电路的一个N阱层。
13.权利要求12的方法，其中电路元件是一个N阱里的一个P扩散。
14.权利要求1的方法，其中电路元件是集成电路的一个P阱层。
15.权利要求14的方法，其中电路元件是一个P阱里的一个N扩散。
16.权利要求1的方法，其中电路元件是集成电路的一个扩散区域。
17.权利要求1的方法，其中所加的电压包括一个与时间有关的成分。
18.权利要求1的方法，其中所加的电压包括一个与时间无关的成分。
19.权利要求1的方法，进一步包括在外表面上放置一个散热元件。
CNA028091302A 2001-04-16 2002-04-16 测量集成电路的背面电压 Pending CN1551992A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28432201P 2001-04-16 2001-04-16
US60/284,322 2001-04-16
US10/123,842 2002-04-15
US10/123,842 US6872581B2 (en) 2001-04-16 2002-04-15 Measuring back-side voltage of an integrated circuit

Publications (1)

Publication Number Publication Date
CN1551992A true CN1551992A (zh) 2004-12-01

Family

ID=26821952

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028091302A Pending CN1551992A (zh) 2001-04-16 2002-04-16 测量集成电路的背面电压

Country Status (7)

Country Link
US (1) US6872581B2 (zh)
JP (1) JP2004536288A (zh)
CN (1) CN1551992A (zh)
AU (1) AU2002307375A1 (zh)
DE (1) DE10296665T5 (zh)
TW (1) TW538493B (zh)
WO (1) WO2002084312A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217138B (zh) * 2007-12-26 2011-04-20 上海宏力半导体制造有限公司 一种提高p阱栅氧化层电学厚度测量稳定性的测量结构
CN107507777A (zh) * 2016-06-14 2017-12-22 台湾积体电路制造股份有限公司 串联（in‑line）器件电性能测算方法及其测试结构
CN107533103A (zh) * 2015-05-20 2018-01-02 科磊股份有限公司 在逻辑芯片中基于电压对比的错误及缺陷推导

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036109B1 (en) * 2002-10-17 2006-04-25 Credence Systems Corporation Imaging integrated circuits with focused ion beam
US6958248B1 (en) * 2003-02-28 2005-10-25 Credence Systems Corporation Method and apparatus for the improvement of material/voltage contrast
US7015146B2 (en) 2004-01-06 2006-03-21 International Business Machines Corporation Method of processing backside unlayering of MOSFET devices for electrical and physical characterization including a collimated ion plasma
US7518190B2 (en) * 2006-03-22 2009-04-14 International Business Machines Corporation Grounding front-end-of-line structures on a SOI substrate
US7456636B2 (en) * 2006-03-29 2008-11-25 International Business Machines Corporation Test structures and method of defect detection using voltage contrast inspection
JP5977830B2 (ja) * 2011-09-27 2016-08-24 チップワークス， インコーポレイテッドＣｈｉｐｗｏｒｋｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 異なるエッチングレートに基づくｐチャネル又はｎチャネルデバイスの区別についての方法
JP7042071B2 (ja) * 2016-12-20 2022-03-25 エフ・イ－・アイ・カンパニー ｅビーム操作用の局部的に排気された容積を用いる集積回路解析システムおよび方法
KR20190090710A (ko) 2018-01-25 2019-08-02 에프이아이 컴파니 하전 입자 빔을 사용하여 집적 회로 내의 고속 전기적 활성을 측정하는 방법 및 장치
KR20190090708A (ko) 2018-01-25 2019-08-02 에프이아이 컴파니 하전된 입자 빔을 이용한 후면 프로빙을 위한 집적 회로 준비 시스템 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169244A (en) 1978-02-03 1979-09-25 Plows Graham S Electron probe testing, analysis and fault diagnosis in electronic circuits
US4706019A (en) 1985-11-15 1987-11-10 Fairchild Camera And Instrument Corporation Electron beam test probe system for analyzing integrated circuits
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
EP0504944B1 (en) 1991-03-22 1998-09-23 Nec Corporation Method of analyzing fault using electron beam
US5911018A (en) * 1994-09-09 1999-06-08 Gemfire Corporation Low loss optical switch with inducible refractive index boundary and spaced output target
US5990562A (en) 1997-02-25 1999-11-23 International Business Machines Corporation Semiconductor devices having backside probing capability
US5972725A (en) 1997-12-11 1999-10-26 Advanced Micro Devices, Inc. Device analysis for face down chip
US6093331A (en) 1997-12-11 2000-07-25 Advanced Micro Devices, Inc. Backside silicon removal for face down chip analysis
US6147399A (en) 1998-09-04 2000-11-14 Advanced Micro Devices, Inc. Backside exposure of desired nodes in a multi-layer integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217138B (zh) * 2007-12-26 2011-04-20 上海宏力半导体制造有限公司 一种提高p阱栅氧化层电学厚度测量稳定性的测量结构
CN107533103A (zh) * 2015-05-20 2018-01-02 科磊股份有限公司 在逻辑芯片中基于电压对比的错误及缺陷推导
CN107507777A (zh) * 2016-06-14 2017-12-22 台湾积体电路制造股份有限公司 串联（in‑line）器件电性能测算方法及其测试结构

Also Published As

Publication number Publication date
US6872581B2 (en) 2005-03-29
TW538493B (en) 2003-06-21
US20020151091A1 (en) 2002-10-17
WO2002084312A2 (en) 2002-10-24
DE10296665T5 (de) 2004-07-01
WO2002084312A3 (en) 2003-10-30
AU2002307375A1 (en) 2002-10-28
JP2004536288A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
US6225626B1 (en) Through-the-substrate investigation of flip chip IC's
TW460999B (en) Microstructure defect detection
CN1551992A (zh) 测量集成电路的背面电压
US5948217A (en) Method and apparatus for endpointing while milling an integrated circuit
Satya Microelectronic test structures for rapid automated contactless inline defect inspection
US7525325B1 (en) System and method for floating-substrate passive voltage contrast
KR102133756B1 (ko) Cad-실리콘 후면 이미지 정렬을 위한 가시적인 정렬 마커들/랜드마크들
US6732002B1 (en) Apparatus and methods for predicting multiple product chip yields through critical area matching
JP5868064B2 (ja) 未知の半導体装置の機能の非破壊的な決定
Soden et al. IC failure analysis: Magic, mystery, and science
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
US7036109B1 (en) Imaging integrated circuits with focused ion beam
Anderson et al. Future technology challenges for failure analysis
Vivet et al. Electrical homo-junction delineation techniques: A comparative study
Joseph et al. Semiconductor product analysis challenges based on the 1999 ITRS
Heyman Electronics reliability and measurement technology: nondestructive evaluation
Jones et al. Instrumentation and Testing
US20200081061A1 (en) Defect localization in embedded memory
CN116029184A (zh) 一种单粒子效应敏感区域确定方法及系统
Nakajima et al. Failure analysis in halfmicron and quartermicron eras
US20010050936A1 (en) Logic determination device for semiconductor integrated device and logic determination method
Higuchi et al. Analysis TAT reduction by using emission-leakage failure analysis system
Ahmad The development of new backside decapsualtion technique to investigate integrated circuit failure in the automotive application environment
CN1186642C (zh) 通路可靠性与电子束探测诊断法
Schellenberg Localization of defects using checkerboard test structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INTEGRITY SYSTEM CO., LTD.

Free format text: FORMER OWNER: NEPETEST INC.

Effective date: 20060113

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20060113

Address after: American California

Applicant after: Nepetest Corp.

Address before: American California

Applicant before: Nptest Inc.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication