TW538493B - Measuring back-side voltage of an integrated circuit - Google Patents

Description

背景 本發月關於利用帶電粒子束作積體電路診斷，特性及修 改。 電子束矽斷系統許久已為積體電路(1C)特性及調整應用 W有力工具。電子束診斷系統之知名特性包含利用内建電 恥自動設計(CAD)顯示之二次電子成像，電路導航及利用電 壓對比原理（見美專利號碼4,706,019)自主動電路之電壓量 測。電子束診斷系統傳統上被用於一 IC之前側。正面向下 或倒裝I C封裝之實施對電子束診斷系統造成嚴重之限制。 利用倒裝封裝之1 C僅有1 c之後側（石夕基板）曝露。 月）有一種方法在倒裝裝置之後側實施電子束量測：（1) :裒置内邛之探針點電路節點存取（如美專利號碼 5，_，562所揭示）；⑺裝置製造後以聚焦離子束經曝光之電 路卽點存取（參見美專利號碼6，147,399所揭示）；⑺完全去 '、夕基板以便以濕化學蝕刻存取至擴散，以供後側電壓量 、J ( oshida等人所著之後側電子束測試方法，刊於Μ〗測試 會刊（1997)，及美專利號碼5,972,725所揭示）。此等方法需 要複雜之裝置設計或特殊裝備，或在製造後需要f時之修 改〇 第一個方法需要在裝置設計階段之帶探測之節點之選 擇。裝置製造後’裝置調整或特性化之重要節點由電測試 或其他方式決定。用於測試之節點由於設計之失察，不一 疋有内建之探測點。如在製造後，無需要探測之點，及無 内建之探測點，可料焦離子束建立至節點之存取… 538493

方法為將探測點包括於每一裝置節點中，但此點不甚實際。 第二個方法在製造後利用一聚焦離子束系統建立至重要 裝置節點之存取。利用此法，以裝置測試或其他方式識別 節點，並利用聚焦離子束系統，自裝置後側之待探測之節 點之局部區去除矽基板。此方法雖然有效，但可導致裝置 叉聚焦離子束系統之損壞。此外，聚焦離子系統一次僅能

曝露一個裝置節點。建立多裝置之存取甚為困難，實際上 為一費時及損害之事。 以濕化學餘刻去除碎基板之第三個方法 僅能應用於以 絕緣;5夕片（SOI)技術或有磊晶層之CMOS裝置製造之誓置。 SOI裝置之Si〇2層及CMOS裝置之磊晶層係用作障礙^阻止 化學蝕刻反應。此 劑之工作及花費。 找到節點之問題。 方法需要利用特殊裝備以運送化學蝕刻 一旦矽基板已完全去除，仍然存在確實 發明概述 在一方面，本發明之特點為特性化及修改一積體電路之 方法。此方法包括加一電壓至具有薄基板層之積體電路之 一電路元件。此電路元件在薄積板層之外表面之下，所加 之電壓在外表©上感應-電位。此電位被作為外表面之表 面特性而偵出。 另一方面，本發明之特點為決定積體電路中電路元件之 位置之方法。此方法包括以偵出外表面一區域之電位而獲 得電壓對比影像。此電壓對比影像用以決- 节崎疋件之位 裝 訂

線 -5- 538493 五、發明説明（3 勺括、 ·寺”，占為特性化一積體電路。此方法 匕括，以自電子束探測 束在電路中感應一通過薄 基板之mu感應電流以執行失效分析。 ^下=或多個特性可包括於特殊實施中。基板可為石夕 :板其缚基板層可由最深之井打薄基板至μ微米而建 立 基板之外表面可子114, a> .μ j予以拋先。偵測電位可包括施加一 電粒子束於外表面，及晉 比影像可與CAD布局影像對齊 工及置測由▼電粒子束產生之二次粒 子1電粒子束可為一電子束或聚焦離子束。電路元件可 為N-井層，或P擴散於Μ，一 p_井層，及N擴散於p井， 或積體電路之-擴散區。施加之電壓包括與時間相關，或 時間獨立成分或二者一散熱元件可置於外表面。電㈣ 本發明實施後可實現以下一或多個優點。】，在前側且 有金屬之1C可由帶電粒子束憤出，特性化或修改…此 一偵測不致有損電路或使其失效。3，電路元件可予以量 測而不需製造-連接至電路元件m 4，以影像^ 法或電子束多工處理方法，同時可診斷數個電路元件。 5 ’ -帶電粒子束可將電路元件成像，所成之影像可導引電 路找到待探測之電路元件。6，電子束可用以修改電路， 即利用-電m以損壞c圆電晶體之問氧化物。7，利 用本發明之技術以測繪1(：之電晶體以方便反向工程。8， 電子束探測之應用可以擴展，因為聚焦離子束探測點不必 建立。9，料中量測及電路修改可由同—儀器實施例 如一傳統電子探測器。10，以電子束沉積加強蝕刻，可增 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -6 538493

加電路中修改能力於電子束系統。u ’發現lc之結構後， 可利用電子束運送-電子劑量至任何節點，以利用酸（電 子束感應電流）作失效分析。 本發明之一或多個實施例配合圖式說明如下。本發明之 其他特性及優點將可自以下說明，圖式及申請專利範圍而 更為明顯。 圖式簡略說明 圖1為本發明一實施例使用之電子束診斷系統以量測倒 裝晶片I c方法流程圖。 圖2顯示倒裝晶片I c (習知技藝）拋光略圖。 圖3為一略圖顯示本發明實施中一電子束診斷系統中之 已抛光倒裝晶片I c。 圖4為利用本發明一實施中之電子束診斷系統找出倒裝 晶片I C之電子元件之位置方法流程圖。 圖5為以電壓加在已拋光倒裝晶片ic之N -井層之電壓對 比影像。 圖6為對應圖5之電腦協助布局影像。 圖7 a顯示自一拋光晶片1(：之矽側探測之電路元件，圖％ 為對應CAD布局影像。 圖8為自一拋光晶片I c之矽側電子束量測之結果。 各圖式中相同號碼代表相似元件。 詳細說明 . 一帶電粒子束診斷系統根據本發明，可經拋光之石夕基板 提供至下方結構之存取用以診斷，個性化及修改倒裝晶片 -Ί - 本紙張尺度適财g g家標準(CNS) Μ規格㈣x 297公釐) -------

裝 訂

538493 A7 B7 五、發明説明（5 ) 或其他1C之電路元件.此點可實施在無法存取，但拆卸後 可存取之ICs，故本發明可應用於失效分析。 如圖1所示，本發明之方法100具有五步驟。最初，倒裝 晶片I C，即I c之基板變薄及拋光（步驟丨1〇)，如圖2之詳細 沉明。變薄之I c置於帶電粒子束診斷系統（步驟12〇),如 圖3所示。適當之系統包括Schlumberger IDS 1〇〇〇〇如電子束 楝測系統，該系統可購自加州聖荷西之Schlumberger半導體 溶液。使用此系統，待探測之電路元件可被識別（步驟 130);圖4-6說明此步驟之實施。一電壓加至電路元件，施 加電壓之反應可以量出（步驟15〇);圖7a，7b及圖8說明此 點。決定電路元件位置後，可用帶電粒子束以模擬電路， 反應可使用粒子束（此目的之多工處理）量測，或在存取點 如銷或1C之接點量測。 圖2為一略圖說明倒裝晶片1C 210之細化以備量測。倒裝 晶片1C 210有一矽積板212，其厚度213典型在3〇〇至7〇()以 m(微米）之間。基板212覆於封裝板214上，其面對基板212 上之電路元件並電連接至焊接球216。焊接球216為外部連 接，外部電壓可經此連接加至倒裝晶片IC 21〇。倒裝晶片W 210細化後可獲得一變薄之倒裝晶片IC 21〇，並有拋光之外表 面211。細化之基板212,有一剩餘厚度213，（圖3)自最深井約 為1-3 // m。此厚度可以達成而不致損壞電路元件，即利用 2001年8月7曰提出之共有美專利申請號碼〇9/924,736中敘述 之倒裝晶片封裝之積體電路之整體印模細化及拋光方法， 該申請以參考方式併入此文。其他細化技術亦可使用，如 -8 - 538493 A7 ______B7 五、發明説明（6 ) 濕或乾化學蝕刻（如美專利號碼6,〇93,331所述）作整體基板 移除，或以雷射化學蝕刻，以飛秒雷射燒蝕，以聚焦離子 束，以研磨或RIE(反應離子蝕刻）等方法去除基板。此外， 不同基板材料需要不同剩餘厚度213,，視外表面211與某電 路元件間之電磁耦合而定，如下所述。 圖3為一略圖，說明一變薄之倒裝晶片IC21〇，（此例中為 pFET)置於帶電粒子束診斷系統之取樣保持器3〇〇上。此倒 裝晶片1C 210’有一沁井310，其具有擴散源極32〇及擴散汲極 30由具有閘極氧化物345之閘極340連接。一電壓可經 接點350及金屬線360加至擴散源極32〇或汲極33〇。當電壓加 上時，粒子束搶375將帶電粒子束370 , —典型電子束聚焦 於一麦溥基板212’之外表面211上之一點上。電子束37〇產生 二次電子380,由光電倍增器385偵出。光電倍增器385提供 偵出之強度，此強度與帶電粒子束37〇到達變薄基板212，之 外表面211之一點上電位相關。此電位可受電路元件，如 井310，擴散源極320或擴散汲極330所影響：當此等電路元件 收到電壓激勵，一電磁耦合將在此等電路元件上及附近之 電荷重新安排。電壓激勵可由裝置激勵電子395提供，其可 為一電路測試器或信號驅動器。特別是，電磁耦合可提供 一電容耦合至外表面211，及改變該處之電位。例如，當正 電壓加至N-井310,面對N-井310之外表面211之電壓改變； 此電位改變降低二次電子380之數目，結果，在電壓對比影 像中’光電倍增器385偵出一降低之強度。偵出之強度轉移 到控制器390，其亦控制粒子束搶375及取樣保持器3〇〇。

裝 訂

538493 A7

為波形探測計，信號至光電倍增器管之前，有-能 里里’！《列如’電子束探測器之控制器將改變能量濾波器 通過條件，故信號，即粒子無改變。此舉可使雜音與信號 無關。參見美專利號碼4,7〇6,〇19)。 一圖4為—流矛呈圖，顯示步驟13〇之實施：此一實施可藉變 溥之倒裝晶片之N-井層之電壓對比影像之助，識別出待探、 =兒路兀件。一正〇(：電壓加至Ν·井層（步驟41〇)。正Dc 包[可選擇性提供作為一般電壓信號之一部分，其在外表 上產生電位變化。電壓對比影像可由跨觀看區量測此 等^化而獲得（步驟42〇)。此一影像以後用以導引找出K中 之結構。例如，外表面211，可用帶電粒子束370跨基板平 移而破掃描’即光栅掃描。此_掃描可由控制器綱加以控 制其可改熒粒子束搶375之瞄準，或改變取樣保持器3〇〇 之位置。當粒子束跨基板移動偵測器385量測產生之二次電、 子380 ’並將其偵出之強度傳輸至控制器。電壓對比影 像係指定偵出之強度至影像像素而構成。如上所述，對應 N-井層之表面特性建立一電壓對比影像，較少之二次電子 380迈成較低之偵出強度。如利用電子束量測一裝置中之改 變電壓，調節電子束探測器之能量濾波器可使二次電子收 集之強度最大。 圖5顯示一結合電壓對比影像…以一3·3ν D(：電壓加至^^· 井層，以較暗出現之區域代表二次電子之較低強度。通常、 ,施加一 DC電壓可施加一正常電壓至1(：、之功率銷或接點 而完成。此電壓對比影像（步驟430)與對應之CADw局影像 -10 - 本紙張尺度it用t S S家料(CNS) A4規格(210X297公釐) -------- 8 五、發明説明（ 對背。對應圖5之CAD布局影像顯 用以導引至待探測之電路元件（步 於是可予量測（步驟450)。 丨示於圖6中。此CAD影像 驟440)。對應元件之信號 示之對比與加在電路元件

時，耦合強度增加， 一電路元件之電壓對比影像所示

，一變薄之倒裝 影像中，電壓對屮聚饴命# m . 麵合強度，此耦合強度隨變薄基板之 N-井層之DC電壓而變化。DC電壓增加 結果，队井層將較DC電壓增加時之石夕 基板更暗。同ί£，降低剩餘厚度可增加電壓對比。 圖7a，7b及8顯示如何利用電壓對比影像之與電壓相關之 優點’及實施步驟140及150(圖i )。圖7a顯示一電路元件在 N-井704中有一 P-擴散層7〇2，與圖3之擴散源極32〇及汲極 330相似。此p-擴散層在電壓對比影像中與對應之cAD布局 影像（圖7 b )對齊而識別出來，該圖顯示對應之t擴散層及 N-井層如區域712及714。p-擴散層較沁井層在電壓對比影像 (圖7a)上顯示較暗，此係二層間之電壓差之故。此電壓差 係與時間有關，即，根據實施步驟14〇，AC電壓加在P-擴散 層。結果，電壓對比影像上之暗度或強度與時間相關；強 度之時間依存性可在步驟150時由電子束診斷系統之控制器 3 90量測。 圖8顯示N-井強度量測波形之結杲，其中之定期步進型 電壓（此例為方波，3.3V，7.81MHz)加至變薄之倒裝晶片1C 之電路元件上。圖8中，每一垂直量度為500mV，水平量度 -11 · 538493 A7

Claims (1)

1. A8 第091107758號專利申請案 _中文申請專利範圍替換本(92年4月） 、申請專利範圍 1. 一種測量積體電路之特性之方法，包含： 施加一電壓至具有薄基板層之積體電路之電路元 件，電路元件位於薄基板層外表面 叫心卜万，所加（電壓 在外表面上感應一電位；及 偵出電位以作為外表面上之表面特性。 2. 如申請專利範圍第1項之方法，其中該基板係—碎基 板，方法含： i 將基板自最深之井細化至1-3微米以建立一薄基板 層。 3·如申請專利範圍第2項之方法，其中該建立一薄基板声 尚含： 胃 將基板外表面掘光。 4.如申請專利範圍第1項之方法，其中該谓出電位尚含： 訑加T私粒子束至外表面，及量測由帶電粒子束 產生之二次粒子。 5·如申請專利範圍第4項之方法，其中該帶|粒子束為一 電子束。 6.如申請專利範圍第4嚷之方法，其中該帶電粒子束為一 聚焦離子束。 7 _如申請專利範圍第丨項之方法，尚含： 偵出外表面上因埋入之電路元件而起之複數個特性 之電位，以獲得一表面電壓對比影像。 8·如申請專利範圍第7項之方法，尚含： 本紙張尺度制t Μ家標準(CNS)^^X 297公釐)

   利用電壓對比影傻抽山 9.如申請專利範圍第"積體電路中之電路元件。 與CAD布局影像對齊電㈣比^。 10·如申請專利範圍第i項之 電路之-N韻。、法’其中該電路元件為積體 法’其中該電路元件為一在 U·如申請專利範圍第1〇項之方 N井中之p擴散。 i2.如申請專利範圍第1項 、 万去’其中之電路元件真穑蝴^ 電路之一 P -井層。 兀忏為積組 13·如申請專利範圍第丨 之-N擴散。 4万法’其中該電路元件P井中 積體 H·如申請專利範圍第1If之方法，其中 電路之一擴散區。 為 15·如申請專利範圍第1 廿丄、… 、 方法，其中該施加之電壓包括 時間相關成分。 ^ 16.如申請專利範圍第1項 -乏万法，其中該施加之電壓包括 一與時間無關之成份。 Π·如申請專利範圍第i項夕+ 貝<万法，尚含放置一熱擴散器於 外表面上。 18.-種用以決定積體電路中一電路元件之位置之方法，包 含： 施加一電壓於具有薄基板層之積體電路之電路元 件，電路元件位於薄基板層外表面之下方，所加之電壓 2, 538493 A B c D 六、申請專利範圍 在外表面感應一電位； 在外表面區域偵出電位以獲得電壓對比影像；及 利用電壓對比影像決定電路元件之位置。 19. 如申請專利範圍第18項之方法，尚含： 與CAD布局影像對齊電壓對比影像。 20. 如申請專利範圍第18項之方法，其中該偵出電位方法包 括施加一帶電粒子束於外表面，及量測由帶電粒子束產 生之二次粒子。 21. 如申請專利範圍第20項之方法，其中該帶電粒子束為一 電子束。 22. 如申請專利範圍第18項之方法，其中該電路元件為一 N -井層。 23. 如申請專利範圍第18項之方法，其中該所加之電壓為 DC電壓。 24. —種測量積體電路之特性之方法，包含： 施加一電壓至電路元件以決定電路元件在積體電路 中之位置，電路元件係配置在薄基板之上及位於薄基板 外表面之下方，施加之電壓在外表面感應一電位，利用 一電子束探測器以偵出電位作為外表面之表面特性；及 以來自電子束探測器之電子束經由薄基板感應一電 流於電路元件。 25. 如申請專利範圍第24項之方法，尚含： 偵出感應電流以實施失效分析。 > 3、 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐）