KR20170143485A

KR20170143485A - 논리 칩 내의 전압 콘트라스트 기반 장애 및 결함 추론

Info

Publication number: KR20170143485A
Application number: KR1020177035644A
Authority: KR
Inventors: 브라이언 더피
Original assignee: 케이엘에이-텐코 코포레이션
Priority date: 2015-05-20
Filing date: 2016-05-17
Publication date: 2017-12-29
Also published as: US20160341791A1; WO2016187229A1; CN107533103A; TW201710697A; DE112016002277B4; US10539612B2; CN107533103B; TWI689737B; KR102331291B1; DE112016002277T5

Abstract

전압 콘트라스트 이미징 결함 검출 시스템은 전압 콘트라스트 이미징 도구 및 전압 콘트라스트 이미징 도구에 결합된 제어기를 포함한다. 제어기는 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하고, 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 샘플 상의 하나 이상의 타겟 영역을 결정하고, 전압 콘트라스트 이미징 도구로부터 샘플 상의 하나 이상의 타겟 영역에 대한 전압 콘트라스트 이미징 데이터세트를 수신하고, 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하도록 구성된다.

Description

논리 칩 내의 전압 콘트라스트 기반 장애 및 결함 추론

관련 출원의 상호 참조

본 출원은 본 명세서에 그대로 참조로서 합체되어 있는, 브라이언 더피(Brian Duffy)를 발명자로 하는, 발명의 명칭이 "랜덤 논리 제품 칩 내의 전압 콘트라스트 기반 장애 및 결함 추론을 위한 방법 및 장치(METHODS AND APPARATUS FOR VOLTAGE CONTRAST BASED FAULT AND DEFECT INFERENCE IN RANDOM LOGIC PRODUCT CHIPS)"인 2015년 5월 20일 출원된 미국 가출원 제62/164,081호의 35 U.S.C. § 119(e) 하에서 이익을 청구한다.

기술분야

본 발명은 일반적으로 결함 검출에 관한 것으로서, 더 구체적으로 전압 콘트라스트 이미징(voltage contrast imaging)을 사용하는 타겟화된 결함 검출에 관한 것이다.

검사 시스템은 웨이퍼 상에 결함 개체군(defect population)을 발생하기 위해 반도체 웨이퍼 상의 결함을 식별하고 분류한다. 소정의 반도체 웨이퍼는 수백개의 칩을 포함할 수도 있고, 각각의 칩은 수천개의 관심 구성요소를 포함하고, 각각의 관심 구성요소는 칩의 소정의 층 상에 수백만개의 인스턴스를 가질 수도 있다. 그 결과, 검사 시스템은 소정의 웨이퍼 상의 방대한 수의 데이터 포인트(예를 들어, 몇몇 시스템에 대해 수천억개의 데이터 포인트)를 발생할 수도 있다. 또한, 계속 축소하는 디바이스에 대한 수요는 검사 시스템에 대한 증가된 수요를 유도한다. 수요는 검사 속도 또는 정확도를 희생하지 않으면서, 식별된 결함의 근본 원인을 추론하는 데 필요한 증가된 분해능 및 능력에 대한 요구를 포함한다. 따라서, 상기에 식별된 것들과 같은 결함을 교정하기 위한 시스템 및 방법을 제공하는 것이 바람직할 것이다.

본 개시내용의 하나 이상의 예시적인 실시예에 따른, 전압 콘트라스트 이미징 결함 검출 시스템이 개시된다. 일 예시적인 실시예에서, 시스템은 전압 콘트라스트 이미징 도구를 포함한다. 다른 예시적인 실시예에서, 시스템은 전압 콘트라스트 이미징 도구에 결합된 제어기를 포함하고, 제어기는 하나 이상의 프로세서를 포함한다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 샘플 상의 하나 이상의 구조물을 위한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 샘플 상의 하나 이상의 타겟 영역을 결정하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 전압 콘트라스트 이미징 도구로부터 샘플 상의 하나 이상의 타겟 영역을 위한 전압 콘트라스트 이미징 데이터세트를 수신하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다.

본 개시내용의 하나 이상의 예시적인 실시예에 따른, 전압 콘트라스트 이미징 결함 검출 장치가 개시된다. 일 예시적인 실시예에서, 장치는 하나 이상의 입자빔을 발생하도록 구성된 입자빔 소스를 포함한다. 다른 예시적인 실시예에서, 장치는 하나 이상의 입자빔을 샘플 상에 지향시키도록 위치된 하나 이상의 입자빔 요소를 포함한다. 다른 예시적인 실시예에서, 장치는 샘플로부터 나오는 하나 이상의 입자를 수신하도록 위치된 검출기를 포함한다. 다른 실시예에서, 장치는 검출기에 결합된 제어기를 포함한다. 다른 예시적인 실시예에서, 제어기는 하나 이상의 프로세서를 포함한다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 샘플 상의 하나 이상의 구조물을 위한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 샘플 상의 하나 이상의 타겟 영역을 결정하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 검출기에 의해 포획된 샘플로부터 나오는 하나 이상의 입자에 기초하여 샘플 상의 하나 이상의 타겟 영역을 위한 전압 콘트라스트 이미징 데이터세트를 발생하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다. 다른 예시적인 실시예에서, 하나 이상의 프로세서는 하나 이상의 프로세서가 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하게 하도록 구성된 프로그램 명령어를 실행하도록 구성된다.

본 개시내용의 하나 이상의 예시적인 실시예에 따른, 샘플 상의 결함을 검출하기 위한 전압 콘트라스트 이미징 방법이 개시된다. 일 예시적인 실시예에서, 방법은 샘플 상의 하나 이상의 구조물을 위한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함한다. 다른 예시적인 실시예에서, 방법은 샘플 상의 하나 이상의 타겟 영역을 결정하는 것을 포함한다. 다른 예시적인 실시예에서, 방법은 하나 이상의 입자빔에 샘플을 노출시키는 것을 포함한다. 다른 예시적인 실시예에서, 방법은 입자빔에 대한 노출에 응답하여 샘플로부터 나오는 하나 이상의 입자를 검출하는 것을 포함한다. 다른 예시적인 실시예에서, 방법은 하나 이상의 검출된 입자에 기초하여 샘플 상의 하나 이상의 타겟 영역을 위한 전압 콘트라스트 이미징 데이터세트를 발생하는 것을 포함한다. 다른 예시적인 실시예에서, 방법은 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하는 것을 포함한다.

상기 일반적인 설명 및 이하의 상세한 설명의 모두는 단지 예시적이고 설명적인 것이며, 청구된 바와 같은 본 발명을 반드시 한정하는 것은 아니라는 것이 이해되어야 한다. 본 명세서에 합체되어 그 부분을 구성하고 있는 첨부 도면은 본 발명의 실시예를 도시하고 있고, 일반적인 설명과 함께, 본 발명의 원리를 설명하는 역할을 한다.

본 발명의 수많은 장점이 첨부 도면을 참조하여 당 기술 분야의 숙련자들에 의해 더 양호하게 이해될 수도 있다.
도 1은 본 개시내용의 하나 이상의 실시예에 따른, 검사 시스템의 간단화된 개략도이다.
도 2는 본 개시내용의 하나 이상의 실시예에 따른, 검사를 위한 타겟 영역의 개념도이다.
도 3은 본 개시내용의 하나 이상의 실시예에 따른, 결함 검사를 위한 방법을 예시하고 있는 흐름도이다.

이제, 첨부 도면에 도시되어 있는 개시된 요지를 상세히 참조할 것이다.

도 1 내지 도 3을 일반적으로 참조하여, 본 개시내용의 하나 이상의 실시예에 따른, 결함을 검출하기 위한 시스템 및 방법이 설명된다. 본 개시내용의 실시예는 전압 콘트라스트 이미징을 사용하여 결함을 검출하는 것에 관한 것이다. 본 개시내용의 추가적인 실시예는 샘플 상의 구성요소와 연계된 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것에 관한 것이다. 본 개시내용의 추가적인 실시예는 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 검사를 위한, 샘플 상의 하나 이상의 타겟 영역을 결정하는 것에 관한 것이다. 본 개시내용의 추가적인 실시예는 샘플의 하나 이상의 타겟 영역에 대한 전압 콘트라스트 이미징 데이터세트를 획득하는 것에 관한 것이다. 본 개시내용의 다른 실시예는 샘플의 하나 이상의 타겟 영역에 대한 전압 콘트라스트 이미징 데이터세트에 기초하여 샘플 상의 결함을 검출하는 것에 관한 것이다. 본 개시내용의 다른 실시예는 샘플 상의 검출된 결함과 연계된 결함 메커니즘 및/또는 장애 메커니즘을 추론하는 것에 관한 것이다.

입자빔(예를 들어, 전자빔, 이온빔 등)을 이용하는 검사 시스템은 높은 성취 가능한 공간 분해능에 기인하여 반도체 샘플(예를 들어, 랜덤 논리칩 등) 상의 결함을 검출하고 그리고/또는 식별하기 위해 특히 유용할 수도 있다는 것이 본 명세서에서 인식된다. 예를 들어, 입자빔은 샘플을 이미징하기 위해(예를 들어, 샘플로부터 나오는 2차 전자, 역산란된 전자 등을 포획함으로써) 검사 시스템 내에 이용될 수도 있다. 부가적으로, 샘플 상의 구조물(예를 들어, 패터닝된 반도체 웨이퍼)은 입자빔으로의 여기에 응답하여 하전 효과를 나타낼 수도 있다. 하전 효과는 시스템에 의해 포획된 전자(예를 들어, 2차 전자)의 수 및 따라서 VCI 신호 세기의 수정을 포함할 수도 있다. 이와 관련하여, 전압 콘트라스트 이미징(VCI) 시스템은, 이미지의 각각의 화소의 세기가 화소 위치에서 샘플의 전기적 특성에 대한 데이터를 제공하는 샘플의 고분해능 이미지를 발생할 수도 있다. 예를 들어, 절연 구조물 및/또는 접지 소스에 연결되어 있지 않은(예를 들어, 접지되지 않은) 구조물은 입자빔에 의해 유도된 입자(예를 들어, 2차 전자, 이온 등)의 공핍에 응답하여 전하(예를 들어, 양전하 또는 음전하)를 발생할 수도 있다. 이에 따라, 유도된 전하는 2차 전자의 궤도를 편향하고, 검출기에 의해 포획된 신호 세기를 감소시킬 수도 있다. 역으로, 접지된 구조물은 전하를 발생하지 않을 수도 있고, 따라서 강한 신호를 나타낼 수도 있다(예를 들어, 연계된 VCI 이미지에서 밝게 보임). 또한, 용량성 구조물의 신호 세기는 입자빔의 에너지 및/또는 스캔 속도의 함수일 수도 있다. 이와 관련하여, VCI 이미지는 각각의 화소의 그레이스케일 값이 웨이퍼 상의 그 위치의 상대 전기적 특성에 대한 데이터를 제공하는 그레이스케일 이미지를 포함할 수도 있다.

이에 따라, VCI는 샘플과 연계된 결함을 검출하는 데 이용될 수도 있다. 예를 들어, 샘플 다이 내의 결함은 기준 다이의 VCI 이미지와 샘플 다이의 VCI 이미지를 비교함으로써[예를 들어, 다이-대-다이(die-to-die: D2D) 검사, 표준 기준 다이(standard reference die: SRD) 검사 등] 또는 설계 특성에 기초하여 이미지와 샘플 다이의 VCI 이미지를 비교함으로써[예를 들어, 다이-대-데이터베이스(die-to-database: D2DB) 검사] 특징화될 수도 있다. 영구적 데이터(예를 들어, 저장된 데이터)를 사용하는 검사 시스템은 본 명세서에 그대로 참조로서 합체되어 있는 2012년 2월 28일 허여된 미국 특허 제8,128,255호에 전반적으로 설명되어 있다. 검사를 용이하게 하기 위한 샘플의 설계 데이터를 사용하는 검사 시스템은 본 명세서에 그대로 참조로서 합체되어 있는 2010년 3월 9일 허여된 미국 특허 제7,676,077호, 및 2000년 11월 28일 허여된 미국 특허 제6,154,714호에 전반적으로 설명되어 있다. 결함 및 장애 소스의 결정은 본 명세서에 그대로 참조로서 합체되어 있는 2005년 7월 19일 허여된 미국 특허 제6,920,596호, 2015년 6월 5일 허여된 미국 특허 제8,194,968호, 및 2006년 2월 7일 허여된 미국 특허 제6,995,393호에 전반적으로 설명되어 있다. 디바이스 특성 추출 및 모니터링은 2013년 12월 17일 허여된 미국 특허 제8,611,639호에 전반적으로 설명되어 있다. 하전된 기판의 중화를 위한 이중 에너지 전자 플러딩의 사용은 본 명세서에 그대로 참조로서 합체되어 있는 2005년 8월 16일 허여된 미국 특허 제6,930,309호에 전반적으로 설명되어 있다. 검사 시스템의 레티클의 사용은 본 명세서에 그대로 참조로서 합체되어 있는 2003년 3월 4일 허여된 미국 특허 제6,529,621호, 2004년 6월 8일 허여된 미국 특허 제6,748,103호, 및 2005년 11월 15일 허여된 미국 특허 제6,966,047호에 전반적으로 설명되어 있다. 검사 프로세스 또는 검사 타겟을 발생하는 것은 본 명세서에 그대로 참조로서 합체되어 있는 2004년 2월 10일 허여된 미국 특허 제6,691,052호, 2005년 7월 26일 허여된 미국 특허 제6,921,672호, 및 2012년 2월 7일 허여된 미국 특허 제8,112,241호에 전반적으로 설명되어 있다. 반도체 설계 데이터의 임계 영역의 결정은 본 명세서에 그대로 참조로서 합체되어 있는 2005년 9월 20일 허여된 미국 특허 제6,948,141호에 전반적으로 설명되어 있다.

본 개시내용의 실시예는 VCI 데이터를 발생하는 것을 샘플 상의 지정된 관심 타겟 영역에 제한함으로써 효율적인 VCI 결함 검사를 수행하는 것에 관한 것이다. 타겟 영역은 이들에 한정되는 것은 아니지만, 구조물 크기 및/또는 간격, 구조물 복잡성, 예측된 VCI 신호 세기, 예측된 장애 메커니즘, 또는 예측된 결함 유형과 같은 복수의 기준에 기초하여 결정될 수도 있다. 이와 관련하여, VCI 결함 검사의 속도 및 정확도 모두는 설계 및/또는 검사 요구에 따라 조정될 수도 있다. 예를 들어, 전체 샘플보다는 샘플의 타겟 영역에 VCI 검사를 제한하는 것은 VCI 데이터 발생의 처리량을 증가시킬 수도 있다. 입자빔 기반 검사(예를 들어, VCI 검사, 스캐닝 전자 이미징 검사, 포커싱된 이온빔 검사 등)는 시간 집약적일 수도 있고, 반도체 제조에 병목현상(bottleneck)을 제시할 수도 있다는 것이 본 명세서에서 주목된다. 또한, 고도로 예측 가능한 VCI 신호로 양호하게 특징화된 구조물을 포함하는 샘플의 타겟 영역에 대한 VCI 검사의 수행은 결함 검출의 정확도를 향상시킬 수도 있다(예를 들어, 거짓 양성(false-positive)을 감소시킴으로써, 반도체 프로세스와 연계된 작용 가능 데이터의 증가를 제공함으로써 등). 몇몇 실시예에서, 타겟화된 영역은 이들에 한정되는 것은 아니지만, 웨이퍼 상의 구조물의 의도된 크기, 형상, 배향, 또는 전기적 특성과 같은 설계 데이터에 기초하여 결정된다. 예를 들어, 타겟 영역은 확률이 높은 결함의 신뢰적인 검출에 대한 증가된 가능성이 존재하는 밀접하게 이격된 구조물을 포함할 수도 있다(예를 들어, 구조물 사이의 브리지 결함과 연계된 전기적 단락 등). 대조적으로, 타겟 영역은 VCI 검사 기술을 사용하여 검사하기가 어려울 수도 있는(예를 들어, 결함을 식별하고 그리고/또는 식별된 결함의 근본 원인을 결정하기가 어려움) 복잡한 회로 또는 구조물(예를 들어, 다층 구조물)을 의도적으로 배제하도록 설계될 수도 있다. 몇몇 실시예에서, 타겟화된 영역은 공지의 구조물 유형과 연계된 예측된 고장 메커니즘에 기초하여 결정된다(예를 들어, 예측된 고장 메커니즘의 하나 이상의 근본 원인을 분석하기 위해).

도 1은 본 개시내용의 하나 이상의 실시예에 따른, 전압 콘트라스트 이미징 검사 시스템의 간단화된 개략도이다. 일 실시예에서, 시스템(100)은 입자빔(104)을 발생하도록 구성된 입자 소스(102)를 포함한다. 전자 소스(102)는 입자빔(104)을 발생하는데 적합한 당 기술 분야에 공지된 임의의 입자 소스를 포함할 수도 있다. 비한정적인 예로서, 입자 소스(102)는 전자총 또는 이온총을 포함할 수도 있지만, 이들에 한정되는 것은 아니다. 다른 실시예에서, 입자 소스(102)는 조정 가능한 에너지를 갖는 입자빔(104)을 제공하도록 구성된다. 예를 들어, 전자 소스를 포함하는 입자 소스(102)는 0.1 kV 내지 30 kV의 범위의 가속 전압을 제공할 수도 있지만, 이에 한정되는 것은 아니다. 다른 예로서, 이온 소스를 포함하는 입자 소스는 1 내지 50 keV의 범위의 에너지를 갖는 이온빔을 제공할 수도 있지만, 이와 같이 요구되는 것은 아니다.

다른 실시예에서, 시스템(100)은 샘플(108)에 입자빔(104)을 지향시키기 위한 검사 서브시스템(106)을 포함한다. 일 실시예에서, 검사 서브시스템(106)은 하나 이상의 입자 포커싱 요소(110)를 포함한다. 예를 들어, 하나 이상의 입자 포커싱 요소(110)는 단일의 입자 포커싱 요소 또는 복합 시스템을 형성하는 하나 이상의 입자 포커싱 요소를 포함할 수도 있지만, 이들에 한정되는 것은 아니다. 다른 실시예에서, 하나 이상의 입자 포커싱 요소(110)는 샘플(108)에 입자빔(104)을 지향시키도록 구성된 대물 렌즈를 포함한다. 또한, 하나 이상의 입자 포커싱 요소(110)는 이들에 한정되는 것은 아니지만, 정전, 자기, 단전위, 또는 이중 전위 렌즈를 포함하는 당 기술 분야에 공지되어 있는 임의의 유형의 전자 렌즈를 포함할 수도 있다. 상기의 도 1에 도시되어 있는 바와 같은 전압 콘트라스트 이미징 검사 시스템의 설명 및 연계된 설명은 단지 예시적인 목적으로 제공된 것이고, 한정으로서 해석되어서는 안된다는 것이 본 명세서에서 주목된다. 예를 들어, 시스템(100)은 샘플(108) 상에 전압 콘트라스트 이미징 검사 데이터를 발생하는데 적합한 당 기술 분야에 공지된 임의의 여기 소스를 포함할 수도 있다. 다른 실시예에서, 시스템(100)은 2개 이상의 입자빔의 발생을 위한 2개 이상의 입자빔 소스(예를 들어, 전자빔 소스 또는 이온빔 소스)를 포함한다. 다른 실시예에서, 시스템(100)은 샘플(108)의 하나 이상의 위치에 하나 이상의 전압을 인가하도록 구성된 하나 이상의 구성요소(예를 들어, 하나 이상의 전극)를 포함할 수도 있다. 이와 관련하여, 시스템(100)은 활성 전압 콘트라스트 이미징 데이터를 발생할 수도 있다.

다른 실시예에서, 검사 서브시스템은 샘플(108)로부터 나오는 입자를 이미징하거나 다른 방식으로 검출하기 위한 검출기(114)를 포함한다. 일 실시예에서, 검출기(114)는 전자 수집기(예를 들어, 2차 전자 수집기, 역산란된 전자 검출기 등)를 포함한다. 다른 실시예에서, 검출기(114)는 샘플 표면으로부터 전자 및/또는 광자를 검출하기 위한 광자 검출기[예를 들어, 광검출기, x선 검출기, 광전증폭관(photomultiplier tube: PMT) 검출기에 결합된 신틸레이팅 요소 등]를 포함한다.

다른 실시예에서, 시스템(100)은 검출기 조립체(114)에 통신적으로 결합된 제어기(116)를 포함한다. 예를 들어, 제어기(116)는 샘플(108)의 이미지(예를 들어, VCI 이미지)를 발생하기 위해 검출기 조립체로부터 하나 이상의 신호를 수신하도록 구성될 수도 있다. 다른 실시예에서, 제어기(116)는 샘플 스테이지(112)에 통신적으로 결합된다. 이와 관련하여, 제어기(116)는 검출기 조립체(114)로부터 수신된 하나 이상의 신호가 샘플의 위치와 상관될 수도 있도록 샘플 스테이지의 위치를 지시하고 그리고/또는 수신할 수도 있다. 다른 실시예에서, 제어기(116)는 전자 소스(102)와 통신적으로 결합된다. 예를 들어, 제어기(116)는 입자빔(104)의 에너지를 제어하기 위해 전자 소스(102)에 통신적으로 결합될 수도 있다. 다른 예로서, 제어기(116)는 샘플(108)에 관하여 입자빔(104)의 위치를 지시하고/지시하거나 수신하도록 전자 소스(102) 및/또는 검사 서브조립체(106)[예를 들어, 검사 서브조립체(106) 내의 하나 이상의 빔 편향기]에 통신적으로 결합될 수도 있다. 이와 관련하여, 제어기(116)는 입자빔(104)이 샘플(108)에 대해 스캐닝됨에 따라 검출기 조립체(114)로부터 하나 이상의 신호를 이용하여 이미지(예를 들어, VCI 이미지)를 발생할 수도 있다.

다른 실시예에서, 제어기(116)는 검출기 조립체(114)로부터 수신된 하나 이상의 신호에 기초하여 샘플(108) 상의 하나 이상의 결함을 식별하도록 구성된다. 식별 가능한 결함은 물리적 결함(예를 들어, 2개의 구조물을 부적절하게 연결하는 브리지 결함, 구조물 사이의 약한 또는 비존재 연결을 지시하는 갭 결함, 구조물 내의 재료 사이의 박리 또는 부적절한 접촉 등), 전기적 결함(예를 들어, 저항, 캐패시턴스, 대역갭 등의 편차), 또는 이들의 조합을 포함할 수도 있지만, 이들에 한정되는 것은 아니다. 예를 들어, 물리적 결함은 예측된 값으로부터 하나 이상의 구조물의 전기적 특성의 수정을 포함할 수도 있다(예를 들어, 도전성 구조물 사이의 브리지 결함은 연계된 전기 회로의 기능을 수정할 수도 있고, 갭 결함은 하나 이상의 구조물을 전기적으로 격리할 수도 있는 등). 또한, 결함은 다층 구조물(예를 들어, 절연성 재료, 도전성 재료 및/또는 반도체성 재료의 패터닝된 층을 포함하는 패터닝된 반도체 디바이스)의 하나 이상의 층 내에 또는 표면 상에 위치될 수도 있다.

예를 들어, 제어기(116)는 이들에 한정되는 것은 아니지만, 다이-대-다이(D2D) 검사 기술, 표준 기준 다이(SRD) 검사 기술, 다이-대-데이터베이스(D2DB) 검사 기술, 템플레이트 기반 검사(template-based inspection: TBI) 기술, 또는 콘텍스트 기반 검사(context-based inspection: CBI) 기술을 포함하는 당 기술 분야에 공지되어 있는 임의의 방법을 사용하여 하나 이상의 결함을 식별할 수도 있다. 다른 실시예에서, 제어기(116)는 가상 검사기로서 동작할 수도 있다. 이와 관련하여, 제어기(116)는 영구적 기준 데이터(예를 들어, 하나 이상의 기준 이미지)에 샘플의 VCI 데이터[예를 들어, 검출기(114)에 의해 수집됨]를 비교함으로써 샘플(108) 상의 하나 이상의 결함을 검출할 수도 있다. 예를 들어, 기준 이미지는 데이터 저장 시스템(예를 들어, 데이터베이스, 서버 등) 내에 저장되고 결함 검출을 위해 이용될 수도 있다. 다른 실시예에서, 제어기(116)는 결함 검출을 위한 기준 이미지로서 동작하도록 샘플(108)과 연계된 설계 데이터에 기초하여 시뮬레이팅된 VCI 이미지를 발생하고 그리고/또는 수신한다. 이에 따라, 제어기(116)는 기준 이미지에 샘플(108)의 VCI 데이터를 비교함으로써 D2DB 검사를 수행할 수도 있다.

일 실시예에서, 제어기(116)는 샘플(108)의 VCI 데이터(예를 들어, 하나 이상의 VCI 이미지)를 발생하고 VCI 데이터를 대응 기준 데이터에 비교함으로써 샘플(108) 상의 하나 이상의 결함을 식별한다. 다른 실시예에서, 제어기(116)는 검사를 용이하게 하기 위해 설계 데이터를 이용한다. 예를 들어, 설계 데이터는 샘플(108) 상의 개별 구성요소 및/또는 층의 특성(예를 들어, 절연체, 도전체, 반도전체, 웰, 기판 등), 샘플(108) 상의 층들 사이의 접속성 관계, 또는 샘플(108) 상의 구성요소 및 접속부(예를 들어, 와이어)의 물리적 레이아웃을 포함할 수도 있다. 다른 예로서, 설계 데이터는 전기 회로 내의 구성요소의 접속성의 기술(예를 들어, 넷리스트(netlist) 데이터, 회로 시뮬레이션 데이터, 하드웨어 기술 언어 데이터 등)을 포함할 수도 있다. 이와 관련하여, 샘플(108)의 의도된 기능성(예를 들어, 반도체 웨이퍼 상에 패터닝된 논리 회로의 의도된 기능성 등)은 VCI 데이터의 해석을 위한 콘텍스트를 제공할 수도 있다.

일 실시예에서, 검사를 용이하게 하기 위해 이용된 설계 데이터[예를 들어, 제어기(116)에 의해]는 하나 이상의 넷리스트를 포함한다. 넷리스트는 이들에 한정되는 것은 아니지만, 물리적 넷리스트, 논리적 넷리스트, 인스턴스 기반 넷리스트, 또는 넷(net) 기반 넷리스트를 포함하는 전기 회로의 접속성의 기술을 제공하기 위한 당 기술 분야에 공지되어 있는 임의의 유형의 넷리스트를 포함할 수도 있다. 또한, 넷리스트는 샘플(108) 상의 회로 및/또는 서브회로를 기술하기 위한 하나 이상의 서브 넷리스트(예를 들어, 계층적 구성의)를 포함할 수도 있다. 예를 들어, 넷리스트와 연계된 넷리스트 데이터는 노드의 리스트(예를 들어, 넷, 회로의 구성요소 사이의 와이어 등), 포트의 리스트(예를 들어, 단자, 핀, 커넥터 등), 넷 사이의 전기적 구성요소의 기술(예를 들어, 저항기, 캐패시터, 인덕터, 트랜지스터, 다이오드, 전력 소스 등), 전기적 구성요소와 연계된 값(예를 들어, 저항기의 오옴 단위의 저항값, 전력 소스의 볼트 단위의 전압값, 전압 소스의 주파수 특성, 구성요소의 초기 조건 등)을 포함할 수도 있지만, 이들에 한정되는 것은 아니다. 다른 실시예에서, 설계 데이터는 반도체 프로세스 흐름의 특정 단계와 연계된 하나 이상의 넷리스트를 포함할 수도 있다. 예를 들어, 샘플(108)은 반도체 프로세스 흐름에서 하나 이상의 중간점에서 검사될 수도 있다[예를 들어, 시스템(100)에 의해]. 이에 따라, 검사를 용이하게 하기 위해 이용된 설계 데이터는 반도체 프로세스 흐름에서 현재점에서 샘플(108)의 레이아웃에 특정할 수도 있다. 이와 관련하여, 반도체 프로세스 흐름에서 특정 중간점과 연계된 넷리스트는 기술 파일과 조합하여 물리적 설계 레이아웃(층 접속성, 각각의 층의 전기적 특성 등) 또는 반도체 프로세스 흐름에서 특정 중간점에서 웨이퍼 상에 존재하는 구성요소만을 포함하기 위한 샘플(108)의 최종 레이아웃과 연계된 넷리스트로부터 유도될(예를 들어, 추출되는 등) 수도 있다.

다른 실시예에서, 제어기(116)는 샘플(108)로부터의 VCI 데이터와 기준 데이터 사이의 측정된 편차의 결함의 하나 이상의 근본 원인(예를 들어, 결함 메커니즘 등)을 식별한다. 다른 실시예에서, 제어기는 근본 원인 분석을 위한 콘텍스트를 제공하기 위해 샘플 상의 구조물과 연계된 설계 데이터(예를 들어, 개별 구조물의 설계된 크기/형상, 구조물 사이의 설계된 전기 접속부 등)를 이용한다. 일 예시적인 예로서, 제어기(116)는 샘플(108) 상의 전기 콘택트의 접지 접속부의 결함을 결정하기 위해 설계 데이터를 이용할 수도 있다. 이와 같이 함으로써, 제어기(116)는 샘플(108) 상의 지정된 영역의 VCI 이미지의 그레이스케일 값이 기준값보다 더 어두워(예를 들어, 감소된 VCI 신호에 기인하여) 지정된 영역에 대한 접지에 대한 예측된 것보다 더 큰 저항을 지시하는 것으로 결정할 수도 있지만, 이와 같이 요구되는 것은 아니다. 또한, 제어기(116)는 지정된 영역이 감소된 VCI 신호에 기초하여 접지 접속부 내의 결함을 식별하기 위한 전기 콘택트라는 것을 지시하는 설계 데이터를 이용할 수도 있다.

샘플(108)로부터의 VCI 데이터와 기준 데이터(예를 들어, 시스템의 진단 분해능) 사이의 측정된 편차의 근본 원인을 결정하기 위한 VCI 검사 시스템[예를 들어, 시스템(100)]의 능력은 샘플(108) 상의 개별 구조물의 물리적 특성에 의존할 수도 있다는 것이 본 명세서에서 인식된다. 이에 따라, VCI 시스템은 다른 것들보다 몇몇 클래스의 구조물 또는 회로에 대해 결함을 식별하고 그리고/또는 식별된 결함의 근본 원인을 결정하는 데 더 양호할 수도 있다. 예를 들어, 진단 분해능은 이들에 한정되는 것은 아니지만, 샘플(108) 상의 층의 수, 개별 구조물[샘플(108) 상에 패터닝된 회로의 요소, 지지 구조물 등]의 크기/간격, 회로의 복잡성, 회로의 분기의 수(예를 들어, 팬아웃), 또는 회로 내의 요소의 클래스(예를 들어, 저항기, 캐패시터, 다이오드, 트랜지스터 등)를 포함하는 복수의 인자에 의해 영향을 받을 수도 있지만, 이들에 의해 영향을 받도록 요구되는 것은 아니다. 이와 관련하여, 샘플(108)의 표면 상에 위치된 결함을 검출하고 그리고/또는 특징화하기 위한 시스템(100)의 진단 분해능은 표면하층(subsurface layer) 내에 위치된 결함에 대한 것보다 높을 수도 있다. 다른 예로서, 비교적 간단한 회로 상의 결함 위치(예를 들어, 접지로의 소수의 경로를 갖는 요소 상의 결함)를 검출하고 그리고/또는 특징화하기 위한 시스템(100)의 진단 분해능은 비교적 복잡한 회로 상의 결함에 대한 것보다 더 높을 수도 있다. 또한, 특정 구조물에 대한 VCI 검사 시스템의 진단 분해능은 검사 파라미터(예를 들어, 입자빔의 에너지, 입자빔의 스캔 속도 등)에 의존할 수도 있다. 예를 들어, 캐패시터의 VCI 신호 세기는 캐패시턴스 값 및/또는 캐패시터 내에 저장된 전하에 의존할 수도 있다. 이와 관련하여, 캐패시터의 거동은 검사 파라미터 및 회로 내의 위치의 모두에 매우 의존한다.

도 2는 본 개시내용의 하나 이상의 실시예에 따른, 샘플의 타겟화된 검사 영역의 규정을 예시하고 있는 개념도이다. 일 실시예에서, 시스템(100)은 샘플(108) 상의 하나 이상의 관심 타겟 영역(202)을 결정하고, 타겟 영역(202) 내의 결함을 선택적으로 검출한다[예를 들어, 시스템은 전체 샘플(108) 상의 결함을 검출하지 않음]. 이와 관련하여, 시스템(100)은 하나 이상의 진단 목적에 부합하기 위해 타겟화된 결함 검출을 제공할 수도 있다. 예를 들어, 시스템은 이들에 한정되는 것은 아니지만, 원하는 처리량, 원하는 감도, 허용 가능한 수의 거짓 양성 및/또는 거짓 음성, 하나 이상의 관심 구조물 유형의 타겟화된 분석, 하나 이상의 관심 결함 메커니즘의 타겟화된 분석, 하나 이상의 관심 장애 유형의 타겟화된 분석, 셀 내의 요소의 완전한 커버리지 등을 포함하는 인자에 기초하여 샘플(108)의 하나 이상의 타겟 영역(202)으로 결함 검출을 제한할 수도 있다.

예를 들어, 도 2에 도시되어 있는 바와 같이, 시스템(100)은 전압 콘트라스트 이미징을 사용하여 연계된 결함의 정확한 근본 원인 결정에 잘 들어맞는 구성요소(예를 들어, 회로, 서브 회로, 개별 전기적 구성요소, 물리적 구조물 등)를 포함하도록 하나 이상의 타겟 영역(202)을 규정할 수도 있다. 이와 관련하여, 결함[예를 들어, 브리지 결함(204)]이 정확하게 검출될 수도 있다. 또한, 하나 이상의 타겟 영역(202)의 규정은 타겟 영역(202)의 외부의 구조물과 연계된 VCI 신호의 영향을 감소시킬 수도 있다. 일 실시예에서, 선택된 타겟 영역[예를 들어, 타겟 영역(202) 중 하나]으로부터 발생된 VCI 이미지의 콘트라스트는 선택된 타겟 영역(202) 내의 구성요소(206)와 연계된 VCI 신호만에 기초한다. 선택된 타겟 영역(202)이 양호하게 특징화된 신호를 포함하는 경우에, 연계된 VCI 이미지는 민감한 검사에 적합한 높은 동적 범위를 가질 수도 있다. 다른 실시예에서, 단지 타겟 영역(202)에 대해서만 검사를 수행하는 것은[예를 들어, 제어기(118)에 의해] 타겟 영역(202) 내의 구조물의 VCI 신호에 영향을 미칠 수도 있는 인접한 구성요소(208)의 원하지 않는 하전을 최소화할 수도 있다. 예를 들어, 높은 캐패시턴스값을 갖는 캐패시터를 배제하도록 타겟 영역(202)을 규정하는 것은 캐패시터의 하전을 감소시킬 수도 있고, 이에 따라 관심 구조물 상의 허위 하전 효과(예를 들어, 캐패시터 방전과 연계됨)를 감소시킬 수도 있다.

다른 대안적인 예로서, 제어기(116)는 하나 이상의 타겟 영역(202) 내에서 식별된 결함과 연계된 근본 원인의 결정을 용이하게 하기 위한(예를 들어, 결함 메커니즘을 추론함) 설계 데이터(예를 들어, 넷리스트 데이터, 물리적 레이아웃 데이터 등)를 이용할 수도 있다. 예시적인 예로서, 샘플(108)의 선택된 구성요소에 대한 전기 단락을 유도하는 브리지 결함은 선택된 구성요소에 대해 예측된 것보다 높은(예를 들어, 기준 데이터에 대한) VCI 신호를 야기할 수도 있다. VCI 데이터의 이러한 편차는 임의의 복수의 결함 메커니즘(예를 들어, 선택된 구조물의 서브층 내의 격리된 결함, 접속된 구성요소와 연계된 장애, 근접한 구조물로의 단락 등)과 잠재적으로 연계될 수도 있다. 제어기(118)는 예측된 것보다 높은 VCI 신호의 해석을 위한 콘텍스트를 제공하기 위해 이웃하는 구조물의 물리적 및/또는 전기적 특성을 식별하기 위해 설계 데이터(예를 들어, 넷리스트 데이터, 물리적 레이아웃 데이터 등)를 이용할 수도 있다. 이와 관련하여, 제어기(116)는 선택된 구성요소에 밀접한 근접도로 전기적으로 접지된 이웃하는 구조물을 식별할 수도 있다. 또한, 제어기(116)는 확률이 높은 결함 메커니즘의 리스트를 발생할 수도 있다(예를 들어, 복수의 가능한 결함 메커니즘의 각각에 확률을 할당함으로써 등) 부가적으로, 제어기(116)는 확률이 높은 결함 메커니즘의 리스트를 더 세분화하기 위해 이미지 데이터를 이용할 수도 있다. 예를 들어, 본 예시적인 예에서, 제어기(116)는 브리지 결함 및 연계된 전기적 단락을 포지티브하게 식별하기 위해 설계 데이터와 이미지 데이터의 조합을 이용할 수도 있다.

다른 실시예에서, 제어기(116)는 하나 이상의 식별된 결함과 연계된 하나 이상의 확률이 높은 장애 메커니즘을 결정한다. 제어기(116)는 이들에 한정되는 것은 아니지만, 장애 모델링, 장애 인젝션, 회로 시뮬레이션 등을 포함하여 당 기술 분야에 공지되어 있는 임의의 기술을 사용하여 확률이 높은 장애 메커니즘을 결정할 수도 있다. 예를 들어, 제어기(116)는 하나 이상의 구성요소가 하나 이상의 식별된 결함의 결과로서 고장일 확률을 결정할 수도 있다. 다른 예로서, 제어기(116)는 식별된 결함에 설계 데이터를 상관시킬 수도 있다(예를 들어, 식별된 결함의 수, 장애 확률 등). 이와 관련하여, 제어기는 타겟 영역(202) 내의 결함의 존재에 기초하여 하나 이상의 구성요소의 고장의 민감성(예를 들어, 하나 이상의 구성요소의 물리적 레이아웃, 전기적 구성요소의 특정 구성 등)을 결정할 수도 있다. 또한, 제어기(116)는 하나 이상의 타겟 영역(202)의 검사에 기초하여 샘플(108)의 하나 이상의 임계 영역을 식별할 수도 있다(예를 들어, 임계 영역 분석을 통해). 일 실시예에서, 제어기(116)는 하나 이상의 예측된 결함 메커니즘에 민감한 임계 영역의 타겟화된 식별을 제공하기 위해 하나 이상의 예측된 결함 메커니즘을 나타내도록 예측된 구성요소를 선택적으로 포함하기 위해 하나 이상의 타겟 영역(202)을 결정한다. 이에 따라, 시스템(100)은 피드백 데이터 및/또는 피드포워드 데이터로서 데이터[예를 들어, 식별된 결함의 파레토(pareto), 확률이 높은 결함 메커니즘, 확률이 높은 고장 메커니즘 등]를 제공할 수도 있다. 예를 들어, 시스템(100)은 샘플의 설계을 세밀화하기 위해[예를 들어, 시스템(100)에 의해 식별된 결함과 연계된 고장의 민감성을 감소시키고 그리고/또는 제거하기 위해] 피드백 데이터를 제공할 수도 있다. 다른 예로서, 시스템(100)은 타겟 영역(202)의 규정을 세밀화하고 샘플(108) 상에 업데이트된 VCI 검사 분석을 수행하기 위해 피드백 데이터를 제공할 수도 있다. 다른 예로서, 시스템(100)은 하나 이상의 레시피를 업데이트하고 그리고/또는 세밀화하기 위해 추가적인 도구(예를 들어, 계측 도구, 반도체 프로세스 도구 등)에 피드포워드 데이터를 제공할 수도 있다.

도 3은 본 개시내용의 하나 이상의 실시예에 따른, 샘플 내의 결함을 검출하기 위한 방법(300)에서 수행된 단계를 예시하고 있는 흐름도이다. 본 출원인은 시스템(100)의 맥락에서 본 명세서에 전술된 실시예 및 인에이블링 기술이 방법(300)으로 확장되도록 해석되어야 한다는 것을 주목한다. 그러나, 방법(300)은 시스템(100)의 아키텍처에 한정되지 않는다는 것이 또한 주목된다.

일 실시예에서, 단계 302는 샘플(108) 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함한다. 예를 들어, 단계 302는 하나 이상의 전압 콘트라스트 이미징 메트릭에 따라 샘플(108)의 구성요소(예를 들어, 회로, 서브 회로, 개별 전기적 구성요소, 물리적 구조물 등)를 라벨링하는 것을 포함할 수도 있다. 전압 콘트라스트 이미징 메트릭은 이들에 한정되는 것은 아니지만, 예측된 VCI 신호 세기[예를 들어, 검출기(114)에 의해 측정된 바와 같은 예측된 신호 세기, 기준 VCI 이미지의 예측된 그레이스케일 값, 시뮬레이팅된 VCI 신호 세기 등], 예측된 진단 분해능, 확률이 높은 결함 메커니즘의 수, 전기적 구성요소의 특성(예를 들어, 캐패시턴스값 등), 물리적 레이아웃[예를 들어, 이웃하는 구조물 사이의 간격, 샘플(108) 상의 층의 수 등], 또는 민감한 분석을 위한 요구된 VCI 조건(예를 들어, 입자빔의 요구된 에너지, 입자빔의 요구된 스캔 속도, 요구된 획득 시간 등)과 같은 VCI 신호의 양태를 특징화하는데 적합한 임의의 메트릭을 포함할 수도 있다.

다른 실시예에서, 하나 이상의 전압 콘트라스트 이미징 메트릭은 샘플(108)의 하나 이상의 구성요소를 위한 예측된 VCI 신호 세기를 포함한다. 예를 들어, 예측된 신호 세기는 자동으로[예를 들어, 하나 이상의 스크립트, 소프트웨어 모듈 등을 사용하여 시스템(100)의 제어기(116)에 의해], 수동으로(예를 들어, 사용자 입력을 통해), 또는 반자동으로(예를 들어, 사용자 지원 예측에 의해) 발생될 수도 있다.

다른 실시예에서, 샘플(108)의 구성요소의 예측된 VCI 신호 세기는 회로 시뮬레이션에 기초하여 발생된다(예를 들어, VCI 신호 세기의 수치 또는 규칙 기반 추정). 예를 들어, 예측된 VCI 신호 세기는 설계 데이터[예를 들어, 사용자에 의해 제공된, 전자 설계 자동화(electronic design automation: EDA) 도구를 사용하여 자동으로 추출된 등의 넷리스트]에 기초하여 시뮬레이팅될 수도 있다. 이와 관련하여, 전기적 구성요소(예를 들어, 저항기, 캐패시터, 인덕터, 다이오드, 트랜지스터 등) 뿐만 아니라 이들 사이의 전기적 접속부(예를 들어, 넷)는 샘플(108)과 연계된 하나 이상의 넷리스트로부터 추출되고 시뮬레이팅된 VCI 신호 세기에 따라 라벨링될 수도 있다. 예시적인 예로서, 접지된 전기 콘택트는 하전 및 연계된 VCI 신호 열화를 방지할 것인 접지 접속부에 의해 제공된 과잉의 전자에 기인하는 비교적 높은 VCI 신호 세기를 갖고 라벨링될 수도 있다. 다른 예시적인 예로서, 접지에 대한 높은 저항(예를 들어, 비교적 높은 저항기, 낮은 캐피시턴스를 갖는 부동 디바이스 등과 연계된)이 예측된 비교적 낮은 VCI 신호 세기를 갖고 라벨링될 수도 있다. 다른 예시적인 실시예로서, 누설 구성요소(예를 들어, 다이오드, 캐패시터 등)에 접속된 구조물은 예측된 중간 레벨 VCI 신호 세기를 갖고 라벨링될 수도 있다.

다른 실시예에서, VCI 신호 세기는 샘플(108) 상의 하나 이상의 층(예를 들어, 하나 이상의 패터닝된 층)의 특성(예를 들어, 층이 절연체, 도전체, 반도전체 등인지 여부)에 기초하여 예측된다. 또한, VCI 신호 세기는 하나 이상의 층 사이의 접속성에 기초하여 예측될 수도 있다. 샘플(108)의 표면하층과 연계된 하전 효과는 스캐닝 입자빔과 직접 상호작용시에 표면층의 VCI 신호 세기에 영향을 미칠 수도 있다는 것이 주목된다. 이와 관련하여, 소정의 구조물의 본질적인 특성과 접속된 구조물의 영향의 모두가 예측된 VCI 신호 세기에 반영될 수도 있다.

다른 실시예에서, 예측된 신호 세기는 수치적으로(예를 들어, 리스트, 테이블 등으로서) 또는 도식적으로[예를 들어, 예측된 VCI 신호 세기가 시뮬레이팅된 VCI 이미지의 그레이스케일 값으로 맵핑되는 샘플(108) 상의 구성요소의 물리적 레이아웃에 기초하는 시뮬레이팅된 VCI 이미지로서] 제공될 수도 있다[예를 들어, 제어기(116)에 의해]. 또한, 예측된 VCI 신호 세기는 상대값 또는 절대값일 수도 있다. 예를 들어, 상대 예측된 신호 세기는 샘플(108)로부터 측정된 VCI 신호[예를 들어, 검출기(114)에 의해 측정된 바와 같은]의 동적 범위에 일치하도록 스케일링될 수도 있다.

다른 실시예에서, 하나 이상의 전압 콘트라스트 이미징 메트릭은 샘플(108)의 하나 이상의 구성요소의 예측된 진단 분해능을 포함한다. 이와 관련하여, 샘플(108)의 구성요소는 VCI 검사 시스템[예를 들어, 시스템(100) 등]이 결함을 검출하고 그리고/또는 검출된 결함의 근본 원인을 식별할 수도 있는 정도에 따라 라벨링될 수도 있다. 이와 관련하여, 예측된 진단 분해능은 VCI 검사 시스템과 소정의 구성요소(예를 들어, 소정의 회로, 소정의 서브 회로, 소정의 전기적 구성요소, 소정의 넷 등)의 호환성과 연계된 품질 메트릭으로서 동작할 수도 있지만, 이와 같이 요구되는 것은 아니다.

예를 들어, 예측된 진단 분해능은 회로 내의 분기(branch)의 복잡성(예를 들어, 회로의 팬아웃)에 기초할 수도 있지만, 이와 같이 요구되는 것은 아니다. 이와 관련하여, 회로 내의 분기의 수는 회로 내의 구성요소를 위한 접지로의 이용 가능한 경로의 수에 관련될 수도 있다. 이에 따라, 분기의 수는 회로 내의 하나 이상의 구성요소를 위한 VCI 신호를 예측하는 신뢰성(예를 들어, 불확실성)에 영향을 미칠 수도 있다. 또한, 예측된 진단 분해능은 가능한 결함 메커니즘의 수에 영향을 미칠 수도 있는 소정의 노드와 연계된 콘택트 및/또는 비아의 수에 기초할 수도 있지만, 이에 한정되는 것은 아니다.

다른 예로서, 예측된 진단 분해능은 이들에 한정되는 것은 아니지만, 짧은 상호접속부(예를 들어, 비교적 낮은 저항 및 캐패시턴스를 나타냄), 긴 상호접속부(예를 들어, 잠재적으로 높은 저항 및 캐패시턴스), 저항기(예를 들어, N 또는 P 저항기), 접합부, 캐패시터(예를 들어, 게이트 캐패시터, 플레이트 캐패시터 등), 다이오드(예를 들어, P-N 다이오드, N-P 다이오드 등), 트랜지스터(N 트랜지스터, P 트랜지스터, 쌍극 트랜지스터, 전계 효과 트랜지스터(field effect transistor: FET) 등), 또는 넷 사이의 상호접속부와 같은, 샘플(108) 상에 위치된 구조물의 클래스에 기초할 수도 있지만, 이와 같이 요구되는 것은 아니다.

다른 예로서, 예측된 진단 분해능은 샘플(108) 상의 구성요소의 물리적 레이아웃에 기초할 수도 있지만, 이에 한정되는 것은 아니다. 이와 관련하여, 구조물의 근접도는 구조물 사이의 전기적 단락(예를 들어, 브리지 결함과 연계됨)에 영향을 미칠 수도 있다. 부가적으로, 밀접하게 이격된 구조물은 전하 축적과 연계된 VCI 이미징 중에 기생 캐패시턴스를 나타낼 수도 있는 데, 이는 VCI 신호 세기의 예측을 복잡하게 할 수도 있다.

다른 실시예에서, 하나 이상의 전압 콘트라스트 이미징 메트릭은 샘플(108) 상의 구성요소와 연계된 예측된 결함 메커니즘을 포함한다. 예를 들어, 샘플(108)의 구성요소는 이들에 한정되는 것은 아니지만, 전기적 단락, 개방 회로, 보이드, 불순물, 박리, 패턴 결함, 또는 게이트 누설 효과와 같은 예측 가능한 결함 메커니즘의 경향이 있을 수도 있다. 유사하게, 다른 실시예에서, 하나 이상의 전압 콘트라스트 이미징 메트릭은 예측된 장애 메커니즘(예를 들어, 회로 설계, 공지의 결함 메커니즘의 확률 등과 연계된)을 포함한다. 이에 따라, 하나 이상의 전압 콘트라스트 메트릭은 회로의 구성 또는 동작과 연계된 공지된 또는 예상된 고장 메커니즘에 기초할 수도 있다.

다른 실시예에서, 샘플(108)의 구성요소는 전압 콘트라스트 이미징 메트릭에 따라 그룹화된다(예를 들어, 리스트, 테이블, 인덱스, 파일, 데이터베이스 등 내에). 또한, 임의의 수의 전압 콘트라스트 이미징 메트릭이 샘플(108)의 각각의 구성요소와 연계될 수도 있다.

다른 실시예에서, 하나 이상의 전압 콘트라스트 이미징 메트릭은 이들에 한정되는 것은 아니지만, 요구된 분해능(예를 들어, 임계 치수를 이미징하도록 요구된 분해능), 입자빔의 에너지, 입자빔의 스캔 속도, 요구된 획득 시간, 또는 요구된 동작 압력과 같은 VCI 획득 조건에 기초한다. 예를 들어, 용량성 요소(예를 들어, 제조된 캐패시터, 기생 캐패시턴스를 포함하는 구조물 등)의 VCI 신호 세기는 VCI 획득 조건에 의해 구동된 용량성 요소 내에 저장된 전하량에 의존할 수도 있다.

다른 실시예에서, 단계 304는 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 검사될 하나 이상의 타겟 영역을 결정하는 것을 포함한다. 예를 들어, 샘플(108)의 구성요소(예를 들어, 회로, 서브 회로, 개별 전기적 구성요소, 물리적 구조물 등)의 서브세트는 임의의 수의 전압 콘트라스트 이미징 메트릭에 기초하여 검사를 위해 선택될 수도 있다[예를 들어, 시스템(100)의 제어기(116), 사용자, 또는 이들의 조합에 의해]. 다른 실시예에서, 샘플(108)의 구성요소는 검사될 하나 이상의 타겟 영역을 발생하도록 전압 콘트라스트 이미징 메트릭 중 하나 이상에 따라 필터링된다.

다른 실시예에서, 하나 이상의 타겟 영역은 샘플(108)의 구성요소의 예측된 VCI 신호 세기에 따라 결정된다. 예를 들어, 타겟 영역은 예측된 고 VCI 신호 세기 및/또는 예측된 저 VCI 신호 세기를 갖는 구성요소를 포함하도록 결정될 수도 있다. 이에 따라, 예측된 중간 레벨 신호 세기를 갖는 구성요소는 타겟 영역으로부터 배제될 수도 있다. 이와 관련하여, 하나 이상의 타겟 영역은 결함 검출 및/또는 검출된 결함의 하나 이상의 근본 원인의 식별을 용이하게 하도록 고 VCI 신호 콘트라스트를 갖도록 결정될 수도 있다.

다른 실시예에서, 하나 이상의 타겟 영역은 신뢰적으로 그리고/또는 정확하게(예를 들어, 규정된 제약, 목적 등 내에서) 모델링되기에는 너무 복잡한 것으로 간주되는 구성요소를 배제하도록 결정된다(예를 들어, 예측된 VCI 신호 세기 등을 제공하기 위해). 예를 들어, 샘플(108)의 구성요소는 이들에 한정되는 것은 아니지만, 구조물 내에 존재하는 층의 수, 넷의 분기의 수, 또는 서브 회로 내의 전기적 구성요소의 수와 같은 복잡성 메트릭과 연계된 임계값에 기초하여 필터링될 수도 있다.

다른 실시예에서, 하나 이상의 타겟 영역은 예측된 전압 신호 세기가 불확실한 구조물을 배제하도록 결정된다. 예를 들어, 용량성 요소(예를 들어, 제조된 캐패시터, 긴 상호접속부, 기생 캐패시턴스값을 갖는 구성요소 등) 및/또는 용량성 요소를 포함하는 회로는 검사될 타겟 영역으로부터 배제될 수도 있다.

다른 실시예에서, 하나 이상의 타겟 영역은 이용 가능한 리소스에 따라 결정된다. 예를 들어, VCI 검사 시스템[예를 들어, 시스템(100) 등]은 메모리 디바이스, 데이터 저장 디바이스, 데이터 저장 장치 등을 포함하는 유한 연산 리소스를 포함할 수도 있다. 이에 따라, 타겟 영역의 수 및/또는 크기는 검사 시스템의 한계 내에 남아 있도록 결정될 수도 있다.

다른 실시예에서, 하나 이상의 타겟 영역은 샘플(108) 상의 전기적 구성요소의 라이브러리의 검사의 원하는 레벨을 제공하도록 결정된다. 예를 들어, 하나 이상의 타겟 영역은 원하는 수의 관심 전기적 구성요소(예를 들어, 트랜지스터, 캐패시터, 저항기 등)를 포함하도록 결정될 수도 있다. 다른 실시예에서, 하나 이상의 타겟 영역은 하나 이상의 관심 결함 메커니즘 및/또는 장애 메커니즘을 나타내도록 예측된 구성요소를 검사하도록 결정된다.

다른 실시예에서, 하나 이상의 타겟 영역은 하나 이상의 규칙(예를 들어, 하나 이상의 필터 기반 규칙, 하나 이상의 시뮬레이션 기반 규칙 등)에 따라 결정된다. 이와 관련하여, 하나 이상의 구성요소는 복수의 전압 콘트라스트 이미징 메트릭에 기초하는 규칙에 따라 필터링될 수도 있다(예를 들어, 타겟 영역 내로 또는 외로). 예시적인 예로서, 전기적 단락을 검출하는데 적합한 구조물을 포함하도록 설계된 타겟 영역은, 제1 구성요소가 접지에 대한 높은 저항을 나타내는 제2 구성요소에 밀접한 근접도로 접지(예를 들어, 접지된 콘택트)에 대한 낮은 저항을 나타내는 구성요소의 쌍을 포함할 수도 있다. 이와 관련하여, 공칭 동작은 고 VCI 신호 세기를 갖는 제1 구성요소 및 저 신호 세기를 갖는 제2 구성요소를 야기할 것이고, 반면에 구성요소의 쌍 사이의 전기적 단락은 고 신호 세기를 갖는 양 구성요소를 야기할 것이다. 그러나, 제1 구성요소가 또한 "누설" 구성요소(예를 들어, 이들에 한정되는 것은 아니지만, 다이오드 또는 캐패시터와 같은 예측된 중간 레벨 VCI 신호 세기를 갖는 구성요소)에 전기적으로 접속되면, 제1 구성요소의 VCI 신호 세기는 예측불가능한 또는 중간 레벨값일 수도 있다. 이에 따라, 물리적 레이아웃, 시뮬레이팅된 VCI 신호 세기, 및 전기적 접속성을 포함하는 전압 콘트라스트 이미징 메트릭에 기초하는(예를 들어, 넷리스트 데이터에 기초하는) 하나 이상의 규칙이 하나 이상의 타겟 영역 내에 포함된 구성요소의 선택을 세밀화하도록 적용될 수도 있다. 예를 들어, 하나 이상의 타겟 영역은 예측된 장애 메커니즘(예를 들어, 근접한 구조물 사이의 전기적인 단락)에 기초하여 결정되고, 또한 "누설" 요소(예를 들어, 이들에 한정되는 것은 아니지만, 예측된 중간 레벨 VCI 신호 세기를 갖는 다이오드 또는 캐패시터와 같은 요소)로의 접속성과 연계된 하나 이상의 규칙에 기초하여 결정될 수도 있다.

다른 실시예에서, 검사될 각각의 타겟 영역은 상이한 세트의 전압 콘트라스트 이미징 메트릭에 따라 결정될 수도 있다. 예를 들어, 타겟 영역의 제1 서브세트가 고도로 예측 가능한 VCI 신호 세기를 갖는 구조물을 포함하도록 설계될 수도 있고, 타겟 영역의 제2 서브세트가 중간 레벨 예측된 VCI 신호 세기를 갖는 구조물을 포함하도록 설계될 수도 있고, 타겟 영역의 제3 서브세트가 하나 이상의 관심 결함 및/또는 장애 메커니즘 등을 나타내도록 예측된 구조물을 포함하도록 설계될 수도 있다. 이와 관련하여, 복수의 세트의 타겟 영역이 상이한 진단 목적(예를 들어, 관심의 특정 결함 메커니즘의 식별 등)에 따라 결정될 수도 있다.

다른 실시예에서, 단계 306은 샘플 상의 하나 이상의 영역에 대한 전압 콘트라스트 이미징 데이터세트를 획득하는 것을 포함한다[예를 들어, 시스템(100) 등을 사용하여]. 전압 콘트라스트 이미징 도구는 샘플(108)의 전압 콘트라스트 이미지를 발생하는데 적합한 당 기술 분야에 공지되어 있는 임의의 전압 이미지 콘트라스트 이미징 도구일 수도 있다. 다른 실시예에서, 전압 콘트라스트 이미징 도구와 연계된 획득 조건[예를 들어, 입자빔의 에너지, 입자빔의 스캔 속도, 샘플(108)을 포함하는 연계된 챔버의 압력 등]은 하나 이상의 타겟 영역의 진단 목적에 따라 동적으로 구성 가능하다.

다른 실시예에서, 단계 308은 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하는 것을 포함한다. 예를 들어, 하나 이상의 결함은 측정된 전압 콘트라스트 이미징 데이터세트(예를 들어, 단계 306에서 획득된 VCI 데이터세트)의 기준 데이터세트로의 비교에 기초하여 검출될 수도 있다. 기준 데이터세트는 이들에 한정되는 것은 아니지만, 표준 기준 다이와 연계된 VCI 데이터(예를 들어, SRD 결함 검출), 시뮬레이션된 VCI 데이터(예를 들어, D2DB 결함 검출) 등과 같은 당 기술 분야에 공지되어 있는 임의의 유형의 기준 데이터세트일 수도 있다.

다른 실시예에서, 시뮬레이팅된 VCI 데이터(예를 들어, 시뮬레이팅된 VCI 이미지)는 하나 이상의 타겟 영역(예를 들어, 단계 304에서 규정된 하나 이상의 타겟 영역)에 기초하여 자동으로 발생된다[예를 들어, 시스템(100)의 제어기(118)에 의해]. 이에 따라, 시뮬레이팅된 VCI 데이터는 검사를 위해 타겟화되지 않은 샘플(108)의 영역에 대해 발생되지 않을 수도 있다. 이와 관련하여, VCI 검사 시스템[예를 들어, 시스템(100) 등]의 연산 리소스는 높은 처리량을 성취하도록 효율적으로 이용될 수도 있다.

다른 실시예에서, 하나 이상의 결함은 실시간으로 검출된다[예를 들어, 검출기(114)로부터 VCI 신호를 수신하는 제어기(116)에 의해]. 이와 관련하여, 선택된 구성요소 상의 결함 검출의 식별은 선택된 구성요소와 연계된 검출기(114)에 의해 수신된 신호에 기초한다(예를 들어, 기준 신호와 측정된 신호 사이의 차이와 연계된 사전결정된 임계값에 기초하는 등). 다른 실시예에서, 하나 이상의 결함은 후처리에서 검출된다[예를 들어, 시스템(100)의 제어기(116), 원격 제어기 등에 의해 수행됨]. 예를 들어, 유사한 구성요소(예를 들어, 동일한 다이, 상이한 다이, 상이한 셀, 상이한 웨이퍼 등)의 하나 이상의 VCI 신호가 수집되고 집성될 수도 있다(예를 들어, 평균값, 중간값 등을 결정하도록 통계적으로 프로세싱됨). 또한, 선택된 구성요소 상의 결함의 식별은 하나 이상의 수집된 VCI 신호에 기초하여 결정될 수도 있다. 이에 따라, 하나 이상의 결함의 식별은 미리 공지되거나 실시간으로 발생될 수도 있는[예를 들어, 제어기(116)에 의해] 확률론적 모델에 기초할 수도 있다. 다른 실시예에서, 하나 이상의 결함은 미리 수집된 VCI 신호의 연속적으로 업데이트하는 세트에 기초하는 적응성 결함 결정을 사용하여 거의 실시간으로 검출된다. 예를 들어, 유사한 클래스의 구성요소와 연계된 VCI 신호는 결함을 식별하는 데 이용된 기준 데이터를 업데이트하도록 연속적으로 집성될 수도 있다. 이와 관련하여, 제1 선택된 구성요소의 VCI 데이터 및/또는 결함 식별 데이터는 샘플(108) 상의 제2 선택된 구성요소 상에 결함이 존재하는지 여부를 결정하는 데 사용된다.

다른 실시예에서, 식별된 결함과 연계된 하나 이상의 결함 기구(예를 들어, 전기적 단락, 개방 회로, 보이드, 불순물, 박리, 패턴 결함, 게이트 누설 효과 등)가 결정된다[예를 들어, 제어기(116)에 의해]. 예를 들어, 하나 이상의 결함 메커니즘은 식별된 결함에 대해 전압 콘트라스트 이미징 메트릭(예를 들어, 단계 302에서 발생됨)에 기초하여 식별된 결함과 연계될 수도 있다.

다른 실시예에서, 하나 이상의 식별된 결함과 연계된 하나 이상의 확률이 높은 장애 메커니즘이 결정된다. 하나 이상의 확률이 높은 장애 메커니즘은 이들에 한정되는 것은 아니지만, 장애 모델링, 장애 인젝션, 회로 시뮬레이션 등)을 포함하여 당 기술 분야에 공지되어 있는 임의의 기술에 기초하여 결정될 수도 있다. 예를 들어, 하나 이상의 장애 메커니즘은 하나 이상의 식별된 결함을 포함하는 전기 회로에 대한 하나 이상의 결함 메커니즘의 영향을 모델링하고 모델링된 결함 메커니즘의 영향을 더 시뮬레이팅함으로써 결정될 수도 있다. 이와 관련하여, 결함 메커니즘은 저항기로서 모델링될 수도 있지만(예를 들어, 고 저항값을 갖는 저항기로서 모델링된 열화된 상호접속부, 저 저항값을 갖는 저항기로서 모델링된 단락 회로 등), 이와 같이 요구되는 것은 아니다.

다른 실시예에서, 샘플(108) 상의 결함은 예측된 결함 및/또는 장애 메커니즘에 기초하여 결정되고 그리고/또는 검증될 수도 있다. 예를 들어, 잠재적 결함은 기준 VCI 신호와는 상이한 샘플(108)로부터 수신된 VCI 신호에 기초하여 식별될 수도 있다. 이후에, 하나 이상의 수정된 넷리스트(예를 들어, 장애가 있는 넷리스트)는 회로 내의 전기적 구성요소(예를 들어, 저항기, 캐패시터 등)로서 모델링된 결함 메커니즘을 포함하도록 발생될 수도 있다[예를 들어, 제어기(116)에 의해]. 또한, 하나 이상의 시뮬레이팅된 VCI 데이터세트(예를 들어, 시뮬레이팅된 VCI 이미지 등)는 측정된 VCI 데이터세트와의 비교를 위해 모델링된 결함 메커니즘에 기초하여 발생될 수도 있다. 이와 관련하여, 시뮬레이팅된 VCI 데이터세트는 결함의 검출을 용이하게 할 수도 있다(예를 들어, 결함을 포지티브하게 식별함으로써, 복수의 확률이 높은 결함 메커니즘의 상대 확률을 제공함으로써 등). 또한, 전압 콘트라스트 이미징 메트릭(예를 들어, 구성요소의 물리적 레이아웃, 구성요소와 연계된 확률이 높은 결함 메커니즘 등과 연계됨), 및/또는 고장 레이트(예를 들어, 식별된 결함과 연계된 예측된 장애 메커니즘에 기초하는 측정된 고장 레이트 또는 예측된 고장 레이트)가 복수의 확률 높은 결함 메커니즘의 상대 확률을 가중화하는 데 이용될 수도 있다.

다른 실시예에서, 검사 데이터는 VCI 검사 도구[예를 들어, 시스템(100) 등]에 의해 발생될 수도 있다. 예를 들어, 검사 데이터는 샘플(108)과 연계된 결함 메커니즘의 요약 파레토, 또는 식별된 결함의 위치를 포함하는 샘플 플랜[예를 들어, 샘플(108)의 시뮬레이팅된 이미지]을 포함할 수도 있지만, 이들에 한정되는 것은 아니다.

다른 실시예에서, 샘플(108)의 제1 검사 라운드로부터의 검사 데이터는 샘플(108)의 하나 이상의 추가적인 검사 라운드를 발생하도록 피드백으로서 제공될 수도 있다. 예를 들어, 식별된 결함 및/또는 결함 메커니즘의 위치를 포함하는 검사 데이터는 분석을 위해 타겟 영역(202)의 업데이트된 세트를 제공하는 데 이용될 수도 있다. 다른 실시예에서, 검사 데이터는 검사 데이터에 기초하여 하나 이상의 레시피를 세밀화하고 그리고/또는 업데이트하기 위해 하나 이상의 추가적인 도구(예를 들어, 하나 이상의 계측 도구, 반도체 프로세스 도구, 전기적 테스트 도구 등)로의 피드포워드 데이터로서 제공될 수도 있다. 다른 실시예에서, 하나 이상의 결함은 하나 이상의 추가적인 도구(예를 들어, 광학 검사 도구, 스캐닝 전자 현미경, 오버레이 측정 도구, 계측 도구 등)에 의해 제공된 데이터에 기초하여 식별될 수도 있다. 예를 들어, 샘플(108) 상의 하나 이상의 구성요소와 연계된 추가적인 데이터(예를 들어, 오버레이 데이터, 임계 치수 데이터, 이전의 검사 데이터 등)가 샘플(108) 상의 하나 이상의 결함 및/또는 하나 이상의 결함 메커니즘의 결정과 연계된 확률을 가중화하는 데 이용될 수도 있다. 또한, 시스템(100)은 당 기술 분야에 공지되어 있는 임의의 방법에 따라 피드포워드 또는 피드백 루프의 부분으로서 검사 데이터를 이용할 수도 있다. 예를 들어, 시스템은 피드포워드 또는 피드백 루프의 이용을 용이하게 하기 위해 기계 학습(예를 들어, 심층 학습, 신경망 등)을 이용할 수도 있다. 다른 예로서, 시스템(100)은 피드포워드 또는 피드백 루프의 구현을 용이하게 하기 위해 인공 지능을 채용할 수도 있다. 부가적으로, 시스템(100)은 피드포워드 또는 피드백 루프를 동적으로 조정하기 위해 트레이닝(예를 들어, 사용자 입력, 자동으로 발생된 성능 분석 등과 연계됨)을 구현할 수도 있다.

도 1을 재차 참조하면, 다른 실시예에서, 검사 서브시스템(106)은 하나 이상의 입자빔 스캐닝 요소를 포함한다. 예를 들어, 하나 이상의 입자빔 스캐닝 요소는 샘플(108)의 표면에 대한 빔의 위치를 제어하는데 적합한 하나 이상의 스캐닝 코일 또는 편향기를 포함할 수도 있지만, 이들에 한정되는 것은 아니다. 이와 관련하여, 하나 이상의 스캐닝 요소는 선택된 패턴으로 샘플(108)에 대해 입자빔(104)을 스캐닝하는데 이용될 수도 있다. 검사 서브시스템(106)은 당 기술 분야에 공지되어 있는 임의의 스캐닝 모드에서 동작할 수도 있다는 것이 본 명세서에서 주목된다. 예를 들어, 검사 서브시스템(106)은 샘플(108)의 표면에 대해 입자빔(104)을 스캐닝할 때 스와싱 모드(swathing mode)에서 동작할 수도 있다. 이와 관련하여, 검사 서브시스템(106)은 샘플이 이동하는 동안, 샘플(108)에 대해 입자빔(104)을 스캐닝할 수도 있는 데, 스캐닝의 방향은 공칭적으로 샘플 모션의 방향에 수직이다. 다른 예로서, 검사 서브시스템(106)은 샘플(108)의 표면에 대해 입자빔(104)을 스캐닝할 때 스텝-앤드-스캔 모드(step-and-scan mode)에서 동작할 수도 있다. 이와 관련하여, 검사 서브시스템(106)은 입자빔(104)이 스캐닝될 때 공칭적으로 정지 상태인 샘플(108)에 대해 입자빔(104)을 스캐닝할 수도 있다.

다른 실시예에서, 샘플(108)은 스캐닝 중에 샘플(108)을 고정하는데 적합한 샘플 스테이지(112) 상에 배치된다. 다른 실시예에서, 샘플 스테이지(112)는 작동 가능 스테이지이다. 예를 들어, 샘플 스테이지(112)는 하나 이상의 선형 방향(예를 들어, x방향, y방향 및/또는 z방향)을 따라 샘플(108)을 선택적으로 병진 운동하기에 적합한 하나 이상의 병진 운동 스테이지를 포함할 수도 있지만, 이에 한정되는 것은 아니다. 다른 예로서, 샘플 스테이지(112)는 회전 방향을 따라 샘플(108)을 선택적으로 회전시키는데 적합한 하나 이상의 회전 스테이지를 포함할 수도 있지만, 이에 한정되는 것은 아니다. 다른 예로서, 샘플 스테이지(112)는 선형 방향을 따라 샘플을 선택적으로 병진 운동시키고 그리고/또는 회전 방향을 따라 샘플(108)을 회전시키는데 적합한 회전 스테이지 및 병진 운동 스테이지를 포함할 수도 있지만, 이들에 한정되는 것은 아니다.

다른 실시예에서, 검출기(114)는 광검출기(예를 들어, 광자 검출기)를 포함한다. 예를 들어, 검출기(114)는 광전증폭관(PMT)을 포함할 수도 있다. 또한, 검출기(114)는 애노드에 의해 흡수된 PMT 검출기의 캐스케이드된 전자에 의해 여기되고 이후에 광을 방출하는 인광체 애노드로 이루어질 수도 있다. 이어서, 광검출기는 샘플(108)을 이미징하기 위해 인광체 애노드에 의해 방출된 광을 집광할 수도 있다. 광검출기는 이들에 한정되는 것은 아니지만, CCD 검출기 또는 CCD-TDI 검출기와 같은, 당 기술 분야에 공지되어 있는 임의의 광검출기를 포함할 수도 있다. 일반적으로, 검출기(114)는 입자빔(104)으로 샘플 표면 또는 벌크를 특징화하기 위한 당 기술 분야에 공지되어 있는 임의의 디바이스 또는 디바이스의 조합을 포함할 수도 있다는 것이 본 명세서에서 인식된다. 예를 들어, 검출기(114)는 역산란된 전자, 오거 전자(Auger electron), 전달된 전자 또는 광자[예를 들어, 입사된 전자에 응답하여 표면에 의해 방출된 x선, 샘플(108)의 음극선 발광 등]를 수집하도록 구성된 당 기술 분야에 공지되어 있는 임의의 입자 검출기를 포함할 수도 있다.

전술되고 도 1에 도시되어 있는 바와 같은 시스템(100)의 전자 광학 기기의 세트는 단지 예시를 위해 제공된 것이고 한정으로서 해석되어서는 안된다는 것이 본 명세서에서 주목된다. 복수의 등가의 또는 추가적인 구성이 본 발명의 범주 내에서 이용될 수도 있다는 것이 예상된다. 비한정적인 예로서, 하나 이상의 전자 렌즈 또는 어퍼처가 시스템(100) 내에 위치될 수도 있다. 추가적인 비한정적인 예로서, 시스템(100)은 하나 이상의 전자 편향기, 하나 이상의 어퍼처, 하나 이상의 필터, 또는 하나 이상의 스티그메이터(stigmator)를 포함할 수도 있지만, 이들에 한정되는 것은 아니다.

다른 실시예에서, 제어기(116)는 하나 이상의 프로세서(118)를 포함한다. 다른 실시예에서, 하나 이상의 프로세서(118)는 메모리 매체(120), 또는 메모리 내에 유지된 프로그램 명령어의 세트를 실행하도록 구성된다. 제어기(116)의 하나 이상의 프로세서(118)는 당 기술 분야에 공지되어 있는 임의의 프로세싱 요소를 포함할 수도 있다. 이 개념에서, 하나 이상의 프로세서(118)는 알고리즘 및/또는 명령어를 실행하도록 구성된 임의의 마이크로프로세서형 디바이스를 포함할 수도 있다. 일 실시예에서, 하나 이상의 프로세서(118)는 본 개시내용 전체에 걸쳐 설명된 바와 같이, 시스템(100)을 동작하도록 구성된 프로그램을 실행하도록 구성된 데스크탑 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 임의의 다른 컴퓨터 시스템(예를 들어, 네트워킹된 컴퓨터)으로 이루어질 수도 있다. 용어 "프로세서"는 비일시적 메모리 매체(120)로부터 프로그램 명령어를 실행하는 하나 이상의 프로세싱 요소를 갖는 임의의 디바이스를 포함하도록 광범위하게 정의될 수도 있다는 것이 또한 인식된다.

메모리 매체(120)는 연계된 하나 이상의 프로세서(118)에 의해 실행 가능한 프로그램 명령어를 저장하는데 적합한 당 기술 분야에 공지된 임의의 저장 매체를 포함할 수도 있다. 예를 들어, 메모리 매체(120)는 비일시적 메모리 매체를 포함할 수도 있다. 추가적인 예로서, 메모리 매체(120)는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 메모리 디바이스(예를 들어, 디스크), 자기 테이프, 고체 상태 드라이브 등을 포함할 수도 있지만, 이들에 한정되는 것은 아니다. 메모리 매체(120)는 하나 이상의 프로세서(118)를 갖는 공통 제어기 하우징 내에 수용될 수도 있다. 일 실시예에서, 메모리 매체(120)는 하나 이상의 프로세서(118) 및 제어기(116)의 물리적 위치에 관하여 원격으로 위치될 수도 있다. 예로서, 제어기(116)의 하나 이상의 프로세서(118)는 네트워크(예를 들어, 인터넷, 인트라넷 등)를 통해 액세스 가능한 원격 메모리(예를 들어, 서버)에 액세스할 수도 있다. 따라서, 상기 설명은 본 발명에 대한 한정으로서 해석되어서는 안되고 단지 예시로서 해석되어야 한다.

본 명세서에 설명된 요지는 때때로 다른 구성요소 내에 포함되거나 또는 연결된 상이한 구성요소를 예시하고 있다. 이러한 설명된 아키텍처는 단지 예시적인 것이고, 실제로 동일한 기능성을 성취하는 복수의 다른 아키텍처가 구현될 수 있다는 것이 이해되어야 한다. 개념적으로, 동일한 기능성을 성취하기 위한 구성요소의 임의의 배열은 원하는 기능성이 성취되도록 효과적으로 "연계된다". 따라서, 특정 기능성을 성취하도록 조합된 본 명세서의 임의의 2개의 구성요소는 아키텍처 또는 중간 구성요소에 무관하게, 원하는 기능성이 성취되도록 서로 "연계되는" 것으로 보일 수 있다. 마찬가지로, 이와 같이 연계된 임의의 2개의 구성요소는 원하는 기능성을 성취하기 위해 서로 "연결되고" 또는 "결합되는" 것으로서 보일 수도 있고, 이와 같이 연계되는 것이 가능한 임의의 2개의 구성요소는 또한 원하는 기능성을 성취하기 위해 서로 "결합 가능함" 것으로서 또한 보여질 수 있다. 결합 가능한 것의 특정 예는 물리적으로 상호작용 가능한 및/또는 물리적으로 상호작용하는 구성요소 및/또는 무선으로 상호작용 가능한 및/또는 무선으로 상호작용하는 구성요소 및/또는 논리적으로 상호작용하는 및/또는 논리적으로 상호작용 가능한 구성요소를 포함하지만, 이들에 한정되는 것은 아니다.

본 발명 및 복수의 그 수반하는 장점은 상기 설명에 의해 이해될 수 있을 것으로 고려되고, 다양한 변경이 개시된 요지로부터 벗어나지 않고 또는 모든 그 실질적인 장점을 희생하지 않고 구성요소의 형태, 구성 및 배열에 이루어질 수도 있다는 것이 명백할 것이다. 설명된 형태는 단지 예시적인 것이고, 이러한 변경을 포함하고 구비하는 것이 이하의 청구범위의 의도이다. 더욱이, 본 발명은 첨부된 청구범위에 의해 규정된다는 것이 이해되어야 한다.

100: 시스템 102: 입자 소스
104: 입자빔 106: 검사 서브시스템
108: 샘플 110: 입자 포커싱 요소
114: 검출기 116: 제어기
202: 타겟 영역 204: 브리지 결함

Claims

전압 콘트라스트 이미징 결함 검출 시스템에 있어서,
전압 콘트라스트 이미징 도구; 및
상기 전압 콘트라스트 이미징 도구에 결합된 제어기
를 포함하고, 상기 제어기는 하나 이상의 프로세서를 포함하고, 상기 하나 이상의 프로세서는 프로그램 명령어를 실행하도록 구성되고, 상기 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금,
샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭(metric)을 발생하게 하고;
상기 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 상기 샘플 상의 하나 이상의 타겟 영역을 결정하게 하고;
상기 전압 콘트라스트 이미징 도구로부터 상기 샘플 상의 하나 이상의 타겟 영역에 대한 전압 콘트라스트 이미징 데이터세트를 수신하게 하고;
상기 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하게 하도록 구성된 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 전압 콘트라스트 이미징 메트릭은 상기 하나 이상의 구조물의 하나 이상의 전압 콘트라스트 이미지의 예측된 신호 세기를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제2항에 있어서, 상기 하나 이상의 전압 콘트라스트 이미징 신호의 예측된 신호 세기는 그레이스케일 전압 콘트라스트 이미지의 그레이스케일 값을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 전압 콘트라스트 이미징 메트릭은 전압 콘트라스트 이미징을 사용하여 상기 하나 이상의 구조물 상의 결함을 검출하는 확률을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 전압 콘트라스트 이미징 메트릭은 상기 하나 이상의 구조물과 연계된 예측된 결함(defect) 메커니즘을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 전압 콘트라스트 이미징 메트릭은 상기 하나 이상의 구조물과 연계된 예측된 장애(fault) 메커니즘을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 하나 이상의 구조물의 물리적 레이아웃에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 하나 이상의 구조물을 포함하는 넷리스트(netlist)에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제8항에 있어서, 상기 하나 이상의 구조물을 포함하는 넷리스트에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 넷리스트의 하나 이상의 넷(net)과 연계된 하나 이상의 서브 회로를 식별하는 것;
상기 하나 이상의 서브 회로에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 하나 이상의 구조물의 하나 이상의 전기적 특성에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제10항에 있어서, 상기 하나 이상의 구조물의 전기적 특성은, 저항, 임피던스, 또는 캐패시턴스 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 전압 콘트라스트 이미징 도구와 연계된 전압 콘트라스트 이미징 조건에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제12항에 있어서, 상기 전압 콘트라스트 이미징 도구와 연계된 전압 콘트라스트 이미징 조건은 분해능, 전기 접지에 관한 스캐닝 빔의 전압, 상기 스캐닝 빔의 속도, 상기 하나 이상의 구조물을 포함하는 챔버의 압력 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템,
제1항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 하나 이상의 구조물과 연계된 하나 이상의 회로의 시뮬레이션에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제14항에 있어서, 상기 시뮬레이션은 수치 시뮬레이션 또는 규칙 기반 시뮬레이션 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 하나 이상의 구조물의 하나 이상의 의도된 전기적 기능에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 구조물은 상기 샘플 상의 하나 이상의 층 내의 하나 이상의 구조물을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제17항에 있어서, 상기 하나 이상의 층은 절연체, 도전체, 반도전체, 웰, 또는 기판 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제17항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 샘플 상의 하나 이상의 층의 하나 이상의 특성에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제19항에 있어서, 상기 샘플 상의 하나 이상의 층의 하나 이상의 특성은 도전율 또는 대역 구조 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제17항에 있어서, 상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것은,
상기 샘플 상의 하나 이상의 층 사이의 접속성 관계에 기초하여 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
상기 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 상기 하나 이상의 구조물을 그룹화하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
상기 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
요구된 획득 시간에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
예측된 전압 콘트라스트 이미징 신호의 임계값에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
상기 하나 이상의 구조물을 포함하는 하나 이상의 서브 회로의 복잡성에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
하나 이상의 이웃하는 구조물에 대한 상기 하나 이상의 구조물의 근접도에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
상기 하나 이상의 구조물의 예측된 장애 유형에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 것은,
상기 하나 이상의 구조물의 예측된 결함 메커니즘에 기초하여 상기 하나 이상의 구조물을 필터링하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하는 것은,
임계 영역 분석에 기초하여 하나 이상의 결함을 검출하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하는 것은,
장애 모델링 분석에 기초하여 하나 이상의 결함을 검출하는 것을 포함하는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 하나 이상의 프로세서로 하여금,
상기 하나 이상의 결함과 연계된 결함 메커니즘의 요약 파레토(pareto)를 발생하게 하도록 구성된 프로그램 명령어를 실행하도록 구성되는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 하나 이상의 프로세서로 하여금,
상기 전압 콘트라스트 이미징 데이터세트에 기초하여 검출된 하나 이상의 결함에 기초하여 상기 샘플 상의 하나 이상의 추가적인 타겟 영역에 대한 추가적인 전압 콘트라스트 이미징 데이터세트를 발생하게 하고;
상기 추가적인 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 추가적인 결함을 검출하게 하도록 구성된 프로그램 명령어를 실행하도록 구성되는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
제1항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 하나 이상의 프로세서로 하여금,
전압 콘트라스트 결함 검출 시스템 레시피(recipe)를 업데이트하도록 상기 하나 이상의 검출된 결함을 표시하는 데이터를 전송하게 하도록 구성된 프로그램 명령어를 실행하도록 구성되는 것인 전압 콘트라스트 이미징 결함 검출 시스템.
전압 콘트라스트 이미징 결함 검출 장치에 있어서,
하나 이상의 입자빔을 발생하도록 구성된 입자빔 소스;
상기 하나 이상의 입자빔을 샘플 상에 지향시키도록 위치된 하나 이상의 입자빔 요소;
상기 샘플로부터 나오는 하나 이상의 입자를 수신하도록 위치된 검출기; 및
상기 검출기에 결합된 제어기
를 포함하고, 상기 제어기는 하나 이상의 프로세서를 포함하고, 상기 하나 이상의 프로세서는 프로그램 명령어를 실행하도록 구성되며, 상기 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금,
샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하게 하고;
상기 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 상기 샘플 상의 하나 이상의 타겟 영역을 결정하게 하고;
상기 검출기에 의해 포획된 샘플로부터 나오는 하나 이상의 입자에 기초하여 상기 샘플 상의 하나 이상의 타겟 영역에 대한 전압 콘트라스트 이미징 데이터세트를 발생하게 하고;
상기 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하게 하도록 구성된 것인 전압 콘트라스트 이미징 결함 검출 장치.
제35항에 있어서, 상기 하나 이상의 입자빔은, 전자빔 또는 이온빔 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 장치.
제35항에 있어서, 상기 샘플로부터 나오는 하나 이상의 입자는, 전자, 이온, 또는 광자 중 적어도 하나를 포함하는 것인 전압 콘트라스트 이미징 결함 검출 장치.
샘플 상의 결함을 검출하기 위한 전압 콘트라스트 이미징 방법에 있어서,
상기 샘플 상의 하나 이상의 구조물에 대한 하나 이상의 전압 콘트라스트 이미징 메트릭을 발생하는 단계;
상기 하나 이상의 전압 콘트라스트 이미징 메트릭에 기초하여 상기 샘플 상의 하나 이상의 타겟 영역을 결정하는 단계;
상기 샘플 상의 하나 이상의 타겟 영역에 대한 전압 콘트라스트 이미징 데이터세트를 획득하는 단계; 및
상기 전압 콘트라스트 이미징 데이터세트에 기초하여 하나 이상의 결함을 검출하는 단계
를 포함하는 전압 콘트라스트 이미징 방법.