CN107463045A - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN107463045A CN107463045A CN201710903438.4A CN201710903438A CN107463045A CN 107463045 A CN107463045 A CN 107463045A CN 201710903438 A CN201710903438 A CN 201710903438A CN 107463045 A CN107463045 A CN 107463045A
- Authority
- CN
- China
- Prior art keywords
- line
- fan
- reference potential
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000004308 accommodation Effects 0.000 claims description 9
- 230000007306 turnover Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 52
- 230000004888 barrier function Effects 0.000 description 7
- 230000008439 repair process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101150056821 spx1 gene Proteins 0.000 description 4
- 101150091285 spx2 gene Proteins 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开提供一种阵列基板,包括基板、多条第一信号线、多个子像素、多条参考电位线、多个第一接合垫、多个第二接合垫、多条第一扇出线、多条第二扇出线、多条第一连接线、多条第二连接线与第一参考电位线。最靠近第二接合垫的第一连接线与最靠近第一接合垫的第二连接线之间具有容置空间。第一参考电位线位于容置空间,且电性连接于参考电位线。本公开提供的阵列基板可以提高显示面板的显示品质。
Description
技术领域
本发明涉及一种阵列基板,且特别涉及一种包含参考电位线的阵列基板。
背景技术
随着时代的进展,市场对显示面板的分辨率的要求越来越高。为了获得更高分辨率的显示面板,必须要提高数据线的密集度。然而,过于密集的数据线导致其他的信号线没有足够的空间可以设置。再者,显示面板的分辨率可能因为显示面板中阵列基板的线路布局困难或空间不足而无法提升。
发明内容
本发明提供一种阵列基板,能够增加阵列基板(例如:显示面板中的阵列基板)周边区空间的利用率。更甚者,因周边区空间的利用率(例如:空置空间)增加,可使得阵列基板(例如:显示面板中的阵列基板)于超高分辨率(例如:8K或16K)时,仍可让阵列基板(例如:显示面板中的阵列基板)子像素所需要的线路设置于阵列基板(例如:显示面板中的阵列基板)上。
本发明的至少一实施例提供一种阵列基板,包括基板、多条第一信号线、多个子像素、多条参考电位线、第一接合垫群、第二接合垫群、多条第一扇出线、多条第二扇出线、多条第一连接线、多条第二连接线与第一参考电位线。基板具有主动区以及位于主动区至少一侧的周边区。多条第一信号线、多个子像素以及多条参考电位线位于主动区。多个子像素分别电性连接至第一信号线。第一接合垫群、第二接合垫群、多条第一扇出线以及多条第二扇出线位于周边区。第一接合垫群具有多个第一接合垫。第二接合垫群具有多个第二接合垫。多条第一扇出线与多条第二扇出线分别电性连接至第一接合垫与第二接合垫。多条第一连接线电性连接第一扇出线至对应的第一信号线。多条第二连接线电性连接第二扇出线至对应的第一信号线。最靠近第二接合垫的第一连接线与最靠近第一接合垫的第二连接线之间具有一容置空间。第一参考电位线位于容置空间,且电性连接于参考电位线。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合说明书附图作详细说明如下。
附图说明
图1A是依照本发明的一实施例的一种阵列基板的示意图。
图1B是沿图1A的线AA’的剖面示意图。
图1C是图1A的局部电路布局图。
图2是依照本发明的一实施例的一种阵列基板的示意图。
图3是图1A与图2子像素的电路布局示意图。
附图标记说明:
1、2:阵列基板
110、210:驱动电路
120、220:接合垫群
122、222:接合垫
130、230:扇出线
140、240:连接线
140A、240A:连接部
140B、240B:延伸部
140C、240C:转折部
142、144、146、242、244、246:转折角
150、250:电子元件
152、252、324B、R12、R22:接触窗
310:第一信号线
322:第一参考电位线
3221:连接分支
3222:汇流线
324A:传导结构
326:第二参考电位线
328:参考电位线
332:第一导线
334:第二导线
336:第三导线
340:第二信号线
A、W:距离
AA:主动区
B、D:间距
C:容置空间
I1、I2:绝缘层
L1、L2、L3、L4:扇出宽度
O1、O2、O3、O4:开口
R1、R2:修复线
R11、R21:第一部分
R13、R23:第二部分
RA:周边区
SB:基板
SPX:子像素
SPX1:第一像素电极
SPX2:第二像素电极
T1、T2、T3:主动元件
TD:共用电压信号
TP1、TP2:接合垫
Clc1、Clc2:液晶电容
Cst1、Cst2:储存电容
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些现有惯用的结构与元件在附图中将以简单示意的方式为之。
在整个说明书中,相同的附图标记表示相同的元件。本文所使用的“连接”指两元件之间没有一个或多个居间元件,即“直接连接”。“电性连接”指两元件之间可为“直接连接”与“间接连接”,即两元件之间可具有一个或多个居间元件。
应当理解,尽管术语“第一”与“第二”等在本文中可以用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的,而不是限制性的。如本文所使用的,除非内容清楚地指示,否则单数形式“一”、“一个”和“该”旨在包括多个形式,包括“至少一个”。“或”表示“及/或”。如本文所使用的,术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解,当在本说明书中使用时,术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件,但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外,诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系,如图所示。应当理解,相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如,如果一个附图中的装置翻转,则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此,示例性术语“下”可以包括“下”和“上”的取向,取决于附图的特定取向。类似地,如果一个附图中的装置翻转,则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此,示例性术语“下面”或“下面”可以包括上方和下方的取向。
本文使用的“约”或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值,考虑到所讨论的测量和与测量相关的误差的特定数量(即,测量系统的限制)。例如,“约”可以表示在所述值的一个或多个标准偏差内,或±30%、±20%、±10%、±5%内。再者,本文使用的“约”或“实质上”可依光学性质、蚀刻性质或其它性质,来选择较可接受的偏差范围或标准偏差,而可不用一个标准偏差适用全部性质。
本文使用的“第一导电膜层”、“第二导电膜层”与“第三导电膜层”分别指于不同道制程所形成。“第一导电膜层”比“第二导电膜层”更早形成于基板,“第二导电膜层”比“第三导电膜层”更早形成于基板。本文使用的“单层”导电结构指包含“第一导电膜层”、“第二导电膜层”或“第三导电膜层”三者中的其中一个,“双层”导电结构指包含“第一导电膜层”、“第二导电膜层”或“第三导电膜层”三者中的其中两个。
图1A是依照本发明的一实施例的一种阵列基板的示意图。图1B是沿图1A的线AA’的剖面示意图。图1C是图1A的局部电路布局图。
请参考图1A与图1B,阵列基板1包括基板SB、多条第一信号线310、多个子像素SPX、多条参考电位线328、第一接合垫群120、第二接合垫群220、多条第一扇出线130、多条第二扇出线230、多条第一连接线140、多条第二连接线240与第一参考电位线322。
基板SB具有主动区AA以及位于主动区AA至少一侧的周边区RA。举例而言,多条第一信号线310与多个子像素SPX位于主动区AA,多条参考电位线328、第一接合垫群120、第二接合垫群220、多条第一扇出线130、多条第二扇出线230、多条第一连接线140、多条第二连接线240与第一参考电位线322位于周边区RA。
第一接合垫群120与第二接合垫群220位于基板SB的周边区RA上。第一接合垫群120具有多个第一接合垫122。第二接合垫群220具有多个第二接合垫222。相邻的第一接合垫122或相邻的第二接合垫222的中心之间的距离为W,W例如为约30微米至约52微米,但不限于此。
在本实施例中,阵列基板1可选择性的还包括第一驱动电路110与第二驱动电路210。第一驱动电路110电性连接至第一接合垫群120。第二驱动电路210电性连接至第二接合垫群220。在一实施例中,第一驱动电路110及第二驱动电路210举例为栅极驱动电路或源极驱动电路。第一驱动电路110与第二驱动电路210其中至少一者,可包括集成电路芯片及/或柔性电路板。举例而言,若第一驱动电路110或第二驱动电路210其中至少一者为集成电路芯片且电性连接至第一接合垫群120或第二接合垫群220,则集成电路芯片仅设置于基板SB上;或者,若第一驱动电路110或第二驱动电路210其中至少一者为集成电路芯片设置于柔性电路板上且电性连接至第一接合垫群120或第二接合垫群220,而柔性电路板部分设置于基板SB上。在图1A与图2以集成电路芯片仅设置于基板SB上为范例,但不限于此。
多条第一扇出线130与多条第二扇出线230位于基板SB的周边区RA上。多条第一扇出线130的一端电性连接至对应的多个第一接合垫122。多条第二扇出线230的一端电性连接至对应的第二接合垫222。
在一实施例中,部分第一参考电位线322位于第一扇出线130与第二扇出线230之间。在一实施例中,第一参考电位线322实质上为Y字形。第一参考电位线322连接于多个第一接合垫122其中一者与多个第二接合垫222其中一者。在部分实施例中,第一参考电位线322包括连接分支3221与汇流线3222,连接分支3221串接最靠近第二接合垫群220的第一接合垫122以及最靠近第一接合垫群120的第二接合垫222,且连接分支3221与汇流线3222连接。由于第一参考电位线322同时连接到多个第一接合垫122其中一个以及多个第二接合垫222其中一个,第一驱动电路110与第二驱动电路210可以共同控制施加共通信号(COM)或固定电位于第一参考电位线322的信号。因此,第一参考电位线322的信号能够更稳定,其中,固定电位也可依实际需求来加以调整。然本发明并不以此为限,第一参考电位线322也可为悬空信号(floating),本领域人员可视实际需求,而提供第一参考电位线322的电位。第一参考电位线322例如包括双层导电结构、单层导电结构或上述组合。
多条第一信号线310位于基板SB的主动区AA上。在一实施例中,多条第一信号线310从基板SB的周边区RA延伸至主动区AA。在一实施例中,多条第一信号线310实质上互相平行。第一信号线310例如为直线形或锯齿形(Zigzag)。多条第一信号线310例如是扫描线或数据线。在图1A与图2多条第一信号线310为数据线为示范例,但不限于此。于其它实施例中,第一信号线310也可为扫描线。于部分实施例中,若阵列基板1还包含多条第二信号线340,则多条第一信号线310会与多条第二信号线340的功能不同,例如:多条第一信号线310可为数据线,而多条第二信号线340可为扫描线为范例。
多条第一连接线140分别位于对应第一信号线310与对应第一扇出线130之间。第一连接线140电性连接第一扇出线130至对应的第一信号线310。在一实施例中,第一连接线140包括靠近第一扇出线130的第一连接部140A以及与其连接的第一延伸部140B。第一延伸部140B位于第一连接部140A与对应的第一信号线310之间。第一延伸部140B实质上彼此平行。在一实施例中,第一连接部140A与第一延伸部140B之间可具有转折角142。于一实施例中,两相邻的第一连接线140转折角142互为镜像对称图案。
多条第二连接线240分别位于对应第一信号线310与对应第二扇出线230之间。第二连接线240电性连接第二扇出线230至对应的第一信号线310。在一实施例中,第二连接线240包括靠近第二扇出线230的第二连接部240A以及与其连接的第二延伸部240B。第二延伸部240B位于第二连接部240A与对应的第一信号线310之间。第二延伸部240B实质上彼此平行。第二延伸部240B例如与第一延伸部140B平行。在一实施例中,第二连接部240A与第二延伸部240B之间可具有转折角242。于一实施例中,两相邻的第二连接线240转折角242互为镜像对称图案。
最靠近第二接合垫222的第一连接线140与最靠近第一接合垫122的第二连接线240之间具有一容置空间C。部分第一参考电位线322位于容置空间C中,举例而言,汇流线3222位于容置空间C中。在一实施例中,容置空间C的宽度例如为约60微米至约110微米。
在一优选实施例中,阵列基板1可选择性的还包括位于周边区RA上的转接垫TP1/TP2,于本实施例中转接垫TP1/TP2可为单层导电结构或多层导电结构。部分转接垫TP1位于对应的第一连接线140和对应的第一扇出线130之间。部分转接垫TP2位于对应的第二连接线240和对应的第二扇出线230之间。在一实施例中,相邻的部分转接垫TP1或相邻的部分转接垫TP2的中心之间的距离为A。在本实施例中,A例如为约40微米至约55微米,然本发明并不以此为限。
于部分实施例中,第一连接线140可通过部分转接垫TP1而电性连接至第一扇出线130。第一扇出线130的一端与第一接合垫群120连接,第一扇出线130的另一端则与部分转接垫TP1连接。
于部分实施例中,第二连接线240可通过部分转接垫TP2而电性连接至第二扇出线230。第二扇出线230一端与第二接合垫群220连接,第二扇出线230的另一端则与部分转接垫TP2连接。
第一扇出线130连接第一接合垫群120的一端具有第一扇出宽度L1。第一扇出线130连接部分转接垫TP1的另一端具有第二扇出宽度L2。在一实施例中,第二扇出线230连接第二接合垫群220的一端也具有第一扇出宽度L1,且第二扇出线230连接部分转接垫TP2的另一端也具有第二扇出宽度L2。第二扇出宽度L2大于第一扇出宽度L1。
在一实施例中,阵列基板1可选择性的还包括位于周边区RA上的第一修复线R1与第二修复线R2。
第一修复线R1包括第一部分R11、第二部分R13以及接触窗R12。第一部分R11位于第一扇出线130与第一参考电位线322之间。第一部分R11的一端与其中一个第一接合垫122电性连接,例如:第一部分R11的一端与第一部分R11所对应的第一接合垫122电性连接。
在本实施例中,第一部分R11与第二部分R13属于不同的导电膜层。举例来说,第一部分R11属于第二导电膜层,且第一部分R11属于第一导电膜层,其中第一导电膜层与第二导电膜层之间可夹设有绝缘层(图未示)。因此,第一部分R11与第二部分R13需要通过接触窗R12以互相电性连接。在本实施例中,第二部分R13与部分转接垫TP1属于不同的导电膜层。举例来说,部分转接垫TP1属于第二导电膜层,且第一部分R11属于第一导电膜层。第二部分R13与转接垫TP1部分重叠。
在一实施例中,当第一信号线310能传递正常的信号时,第二部分R13与第一信号线310相分隔开。当第一信号线310不能传递正常的信号时(故障时),熔接第二部分R13与对应的转接垫TP1,使第一修复线R1的信号能传递至对应的第一信号线310。
第二修复线R2包括第一部分R21、第二部分R23以及接触窗R22。第一部分R21位于第二扇出线230与第一参考电位线322之间。第一部分R11的一端与其中一个第二接合垫222电性连接。
在本实施例中,第一部分R21与第二部分R23属于不同的导电膜层。举例来说,第一部分R21属于第二导电膜层,且第一部分R21属于第一导电膜层,其中第一导电膜层与第二导电膜层之间可夹设有绝缘层(图未示)。因此,第一部分R21与第二部分R23需要通过接触窗R22以互相电性连接。在本实施例中,第二部分R23与部分转接垫TP2属于不同的导电膜层。举例来说,部分转接垫TP2属于第二导电膜层,且第一部分R21属于第一导电膜层。第二部分R23与转接垫TP2部分重叠。
在一实施例中,当第一信号线310能传递正常的信号时,第二部分R23与第一信号线310相分隔开。当第一信号线310不能传递正常的信号时(故障时),熔接第二部分R23与对应的转接垫TP2,使第一修复线R1的信号能传递至对应的第一信号线310。
于另一实施例中,转接垫TP1或TP2可以为双层导电结构(例如:第一导电膜层与第二导电膜层),转接垫TP1或TP2还包括另一接触窗(未图示)可当作导电膜层的转接层,举例而言可经由转接垫TP1/TP2(双层导电结构)的另一接触窗(未图示)将驱动电路110、120信号经由第一导电膜层或第二导电膜层从周边区RA延伸进入显示区AA。
请参考图1A与图1C在一实施例中,阵列基板1可选择性的还包括位于周边区RA的多个电子元件150与250。电子元件150位于第一扇出线130与部分第一信号线310之间。电子元件250位于第二扇出线230与部分第一信号线310之间。在本实施例中,电子元件150与250可包括抗静电元件为范例,且每个抗静电元件150或250包括至少一个二极管,以图1C为例每两个抗静电元件150位于相邻的两条第一连接线140之间或者每两个抗静电元件250位于相邻的两条第二连接线240之间。电子元件150的一端电性连接至对应的第一连接线140,第一连接线140电性连接至对应的第一信号线310或者电子元件250的一端电性连接至对应的第二连接线240,第二连接线240电性连接至对应的第一信号线310,则抗静电元件可用以防止对应的第一信号线310电流过大而造成短路现象。电子元件150或250的另一端可分别通过接触窗152或252而电性连接至对应的导线,例如:第一导线332、第二导线334或第三导线336,其中第一导线332、第二导线334与第三导线336可具有共通电位(COM)或其它合适的电位,然而本发明不以此为限。于部分实施例中,第一连接线140以及第二连接线240可与第一导线332、第二导线334以及第三导线336部分重叠。在一些实施例中,电子元件150或250可包括抗静电元件、数字标号、对准图案(box in box)或其他电子元件、或前述至少一种。其中当电子元件150或250为数字标号时可用以标示制程顺序;当电子元件150或250为对准图案(box in box)时可用以当做掩模或测量的定位标示。
请参考图1A与图1B,第一参考电位线322与第一导线332、第二导线334以及第三导线336部分重叠。在一实施例中,第一参考电位线322可以跨过第一导线332、第二导线334以及第三导线336。在一实施例中,第一参考电位线322包括双层导电结构及/或单层导电结构。
请继续参考图1A与图1B,第一参考电位线322可例如:通过传导结构324A而与第二参考电位线326电性连接。
在本实施例中,第一参考电位线322、第二参考电位线326与传导结构324A属于不同的导电膜层。举例来说,第一参考电位线322属于第二导电膜层,第二参考电位线326属于第一导电膜层,传导结构324A属于第三导电膜层。第一导电膜层与第二导电膜层之间夹有绝缘层I2,第二导电膜层与第三导电膜层之间夹有绝缘层I1。在本实施例中,第一信号线310、第一连接线140以及第二连接线240属于第二导电膜层。第二参考电位线326分别与第一信号线310、第一连接线140以及第二连接线240交错,例如:第二参考电位线326分别与第一信号线310、第一连接线140以及第二连接线240实质上垂直。因此,第二参考电位线326跨过多条第一信号线310、多条第一连接线140以及多条第二连接线240。
在本实施例中,第一参考电位线322与第二参考电位线326通过传导结构324A而电性连接。绝缘层I2具有暴露出第二参考电位线326的多个开口O4。第一参考电位线322具有对应开口O4的开口O2,部分绝缘层I1会填入开口O2中,且填入开口O2的部分绝缘层I1具有开口O3。传导结构324A填入开口O3与开口O4而电性连接至第二参考电位线326。绝缘层I1还具有暴露出第一参考电位线322的多个开口O1。传导结构324A填入开口O1而电性连接至第一参考电位线322。在一实施例中,开口O1与开口O4(或开口O3)可交替排列,但不限于此。
若,阵列基板1包括位于主动区AA的多条第一信号线310、多条第二信号线340、多个子像素SPX以及多条参考电位线328。子像素SPX可分别电性连接至对应的第一信号线310与第二信号线340。在一实施例中,第一信号线310与第二信号线340分别为数据线与扫描线,且彼此交错。子像素SPX电性连接对应的至少一条数据线与对应的至少一条扫描线。在本实施例中,所述相邻两条第一信号线之间距为B。以65英寸~85英寸显示面板为范例,间距B可约为124微米至165微米,然本发明并不以此为限。以65英寸~85英寸显示面板为范例,第一信号线(例如:数据线)310总共可为23040条,第二信号线(例如:扫描线)340可为1920条,而一个颜色子像素(例如:红色子像素)搭配1D1G(one data line and one gateline)电路布局,所需要的第一信号线(例如:数据线)310可约为8000条(8K),则可称为超高分辨率(8K)的显示面板,然本发明并不以此为限。以65英寸~85英寸显示面板为例,第一信号线310举例而言可以为23040条,第二信号线340举例而言可以为1920条,而一个颜色子像素(例如:红色子像素)搭配2DhG(two data lines and half gate line)电路布局,所需要的第一信号线(例如:数据线)310可约为4000条(4K),则可称为高分辨率(4K)的显示面板,然本发明并不以此为限。
第一参考电位线322经由第二参考电位线326电性连接于参考电位线328。在一实施例中,参考电位线328的电位可以约为0V。在一实施例中,参考电位线328可以是悬浮的(floating)。在一实施例中,参考电位线328可以施加有固定的电位或可调整的电位。在本实施例中,参考电位线328与第一信号线310皆属于第二导电膜层,第二参考电位线326与第二信号线340则属于第一导电膜层。第二参考电位线326通过接触窗324B而与参考电位线328电性连接。在一实施例中,每一排子像素SPX对应一条参考电位线328,相邻的两条参考电位线328之间之间距D为约81微米至约82微米,然本发明并不以此为限。
图2是依照本发明的一实施例的一种阵列基板的示意图。在此必须说明的是,图2和图3的实施例沿用图1A~图1C的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图2和图1A的主要差别在于:第一连接线140包括按序连接的第一连接部140A、第一延伸部140B以及第一转折部140C。第一转折部140C连接第一延伸部140B与对应的第一信号线310。第一连接线140靠近对应的第一信号线310的部分具有至少两个转折角144/146。在一实施例中,第一转折部140C具有转折角146,且第一连接线140(或第一连接线140的第一转折部140C)与第一信号线310在第二参考电位线326上方连接。第一转折部140C与第一延伸部140B之间具有转折角144。第一转折部140C连接第一延伸部140B的一端具有第三扇出宽度L3。第一转折部140C连接第一信号线310的另一端具有第四扇出宽度L4。
在本实施例中,第二连接线240包括按序连接的第二连接部240A、第二延伸部240B以及第二转折部240C。第二连接线240靠近对应的该第一信号线310的部分具有至少两个转折244/246。在一实施例中,第二转折部240C具有转折角246,且第二连接线240(或第二连接线240的第二转折部240C)与第一信号线310在第二参考电位线326上方连接。第二转折部240C与第二延伸部240B之间具有转折角244。在一实施例中,第二转折部240C连接第二延伸部240B的一端也具有第三扇出宽度L3。第二转折部240C连接第一信号线310的另一端也具有第四扇出宽度L4。在一实施例中,第四扇出宽度L4大于第三扇出宽度L3。在一实施例中,第三扇出宽度L3大于第二扇出宽度L2,且第二扇出宽度L2大于第一扇出宽度L1。
由此可知,图2的阵列基板2和图1A的阵列基板1应用在相同尺寸显示面板时,图2的阵列基板2在显示区AA可以容纳比阵列基板1较多的子像素SPX。换句话说,由于阵列基板2比阵列基板1较可应用在更高分辨率的显示面板,阵列基板2的主动区AA的第一信号线310将可比阵列基板1较多,则显示面板周边区RA空间的利用率对阵列基板2将更为重要。
在本实施例中,每个子像素SPX位于对应的相邻两条第一信号线310之间。由于显示面板分辨率提升,图2所述相邻两条第一信号线310之间距B相较于图1A所示之间距B为更小,以85英寸显示面板为例,图2间距B举例为约81微米至约82微米,然本发明并不以此为限。相邻的转接垫TP1的中心之间的距离为A,距离A可约为40微米至55微米,然本发明并不以此为限。以85英寸显示面板为范例,第一信号线(例如:数据线)310总共可以为46080条,第二信号线(例如:扫描线)340可为3840条,而一个颜色子像素(例如:红色子像素)搭配1D1G(one data line and one gate line)电路布局,所需要的第一信号线(例如:数据线)310可约为15360条(可视为约16K),则可称为超高分辨率(16K)的显示面板,然本发明并不以此为限。以85英寸显示面板为范例,第一信号线(例如:数据线)310总共可以为46080条,第二信号线(例如:扫描线)340可为3840条,而一个颜色子像素(例如:红色子像素)搭配2DhG(two data lines and half gate line)电路布局,所需要的第一信号线(例如:数据线)310可约为8000条(可视为约8K),则可称为超高分辨率(8K)的显示面板,然本发明并不以此为限。
请参考图3,图3是图1A与图2子像素的电路布局示意图。每个子像素SPX可包括第一像素电极SPX1、第二像素电极SPX2、主动元件T1、主动元件T2以及主动元件T3,但不限于此。于其它实施例中,每个子像素SPX可包括第一像素电极SPX1或第二像素电极SPX2其中一个以及主动元件T1、主动元件T2以及主动元件T3其中至少一个。于本实施例中,主动元件T1与主动元件T2的源极电性连接至第一信号线(例如:数据线)140。主动元件T3的漏极电性连接至共用电压信号TD,参考电位线328用以提供共用电压信号TD,其中第一参考电位线322用以提供驱动电路110、120信号传递至参考电位线328。主动元件T1、主动元件T2与主动元件T3的栅极电性连接至第二信号线(例如:扫描线)340。其中,主动元件T1、主动元件T2与主动元件T3可连接同一条或不同条第二信号线(例如:扫描线)340。主动元件T1的漏极电性连接至第一像素电极SPX1,且电性连接至液晶电容Clc1与储存电容Cst1。主动元件T2漏极与主动元件T3的源极电性连接至第二像素电极SPX2,且电性连接至液晶电容Clc2与储存电容Cst2。
本实施例中,利用转折角144/146/244/246的设置,可较增加显示面板周边区RA空间的利用率。在相同尺寸的显示面板中,使用阵列基板2的显示面板可以设置更多的子像素,增加显示面板分辨率。换句话说,因为第一连接线140与第二连接线240之间具有容置空间C,可较改善因主动区AA信号线增加而造成周边区空间的利用率不足的情形。
本发明的前述阵列基板中,第一参考电位线可同时连接到第一接合垫以及第二接合垫。因此,第一驱动电路与第二驱动电路可以共同控制施加于第一参考电位线的信号,使第一参考电位线的信号能够更稳定,增加显示面板的显示品质。
本发明的前述阵列基板中,第一参考电位线设置于容置空间中,能够增加显示面板周边区空间的利用率。
本发明的前述阵列基板中,第一连接线以及第二连接线具有多个转折角。因此,可更增加了显示面板周边区空间的利用率。
本发明的前述阵列基板中,因周边区空间的利用率(例如:空置空间)增加,可使得前述阵列基板(例如:显示面板中的阵列基板)于超高分辨率(例如:8K)时,仍可让前述阵列基板(例如:显示面板中的阵列基板)子像素所需要的线路设置于前述阵列基板(例如:显示面板中的阵列基板)上,而可不会减少超高分辨率(例如:8K)的子像素数目,更甚者,可增加子像素数目,可使得前述阵列基板(例如:显示面板中的阵列基板)应用于超高分辨率(例如:16K)。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的构思和范围内,当可作些许的变动与润饰,故本发明的保护范围当视权利要求所界定者为准。
Claims (15)
1.一种阵列基板,包括:
一基板,具有一主动区以及位于该主动区至少一侧的一周边区;
多条第一信号线,位于该主动区;
多个子像素,位于该主动区,且分别电性连接至所述第一信号线;
多条参考电位线,位于该主动区;
一第一接合垫群以及与该第一接合垫群分隔的一第二接合垫群,位于该周边区,且该第一接合垫群具有多个第一接合垫,该第二接合垫群具有多个第二接合垫;
多条第一扇出线与多条第二扇出线,位于该周边区,且分别电性连接至所述第一接合垫以及所述第二接合垫;
多条第一连接线,电性连接所述第一扇出线至对应的所述第一信号线;
多条第二连接线,电性连接所述第二扇出线至对应的所述第一信号线,其中最靠近所述第二接合垫的该第一连接线与最靠近所述第一接合垫的该第二连接线之间具有一容置空间;以及
一第一参考电位线,位于该容置空间,且电性连接于所述参考电位线。
2.如权利要求1所述的阵列基板,还包含一第二参考电位线,且该第一参考电位线经由该第二参考电位线电性连接于所述参考电位线。
3.如权利要求2所述的阵列基板,其中,该第二参考电位线与所述第一信号线交错。
4.如权利要求3所述的阵列基板,其中,所述第一信号线包含数据线。
5.如权利要求3所述的阵列基板,其中,所述第一信号线包含扫描线。
6.如权利要求1所述的阵列基板,还包括:
多个电子元件,位于该周边区,其中,部分所述电子元件位于所述第一扇出线与部分所述第一信号线之间,另一部分所述电子元件位于所述第二扇出线与另一部分所述第一信号线之间。
7.如权利要求1所述的阵列基板,还包括:
一第一驱动电路,电性连接至该第一接合垫群;
一第二驱动电路,电性连接至该第二接合垫群。
8.如权利要求1所述的阵列基板,其中该第一参考电位线电性连接于所述第一接合垫的其中一者与所述第二接合垫的其中一者。
9.如权利要求1所述的阵列基板,其中
每一该第一连接线靠近对应的该第一信号线的部分具有至少两个转折角;以及
每一该第二连接线靠近对应的该第一信号线的部分具有至少两个转折。
10.如权利要求1所述的阵列基板,其中,所述参考电位线包含分压线。
11.如权利要求1所述的阵列基板,还包括:
多个转接垫,位于该周边区,其中,所述第一扇出线的一端与该第一接合垫群连接,所述第一扇出线的另一端与部分所述转接垫连接,且
所述第二扇出线的一端与该第二接合垫群连接,所述第二扇出线的另一端与与另一部分所述转接垫连接。
12.如权利要求11所述的阵列基板,其中各该第一连接线包括一第一连接部与一第一延伸部,其中该第一连接部连接对应的多个转接垫的其中之一与该第一延伸部,该第一延伸部连接该第一连接部与对应的多个第一信号线的其中之一,且各该第二连接线包括一第二连接部与一第二延伸部,其中该第二连接部连接对应的多个转接垫的其中之一与该第二延伸部,该第二延伸部连接该第二连接部与对应的多个第一信号线的其中之一。
13.如权利要求12所述的阵列基板,其中该第一连接部与该第一延伸部具有一第一转折角,且该第二连接部与该第二延伸部具有一第二转折角。
14.如权利要求13所述的阵列基板,其中各该第一连接线还包括一第一转折部,该第一转折部两端分别具有两个转折角,该第一转折部连接该第一延伸部与对应的多个第一信号线的其中之一,且各该第二连接线还包括一第二转折部,该第二转折部两端分别具有另外两个转折角,该第二转折部连接该第二延伸部与对应的多个第一信号线的其中之一。
15.如权利要求14所述的阵列基板,其中
所述第一扇出线连接该第一接合垫群的一端,与所述第二扇出线连接该第一接合垫群的一端,分别具有一第一扇出宽度,
所述第一扇出线连接至少部分所述转接垫的另一端,与所述第二扇出线连接至少部分所述转接垫的另一端,分别具有一第二扇出宽度,
所述第一转折部连接所述第一延伸部的一端,与所述第二转折部连接所述第二延伸部的一端,分别具有一第三扇出宽度,
所述第一转折部连接所述第一信号线的另一端,与所述第二转折部连接所述第一信号线的另一端,分别具有一第四扇出宽度,且
该第四扇出宽度大于该第三扇出宽度,该第三扇出宽度大于该第二扇出宽度,该第二扇出宽度大于该第一扇出宽度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106127011 | 2017-08-10 | ||
TW106127011A TWI657300B (zh) | 2017-08-10 | 2017-08-10 | 陣列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107463045A true CN107463045A (zh) | 2017-12-12 |
CN107463045B CN107463045B (zh) | 2021-03-09 |
Family
ID=60553795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710903438.4A Active CN107463045B (zh) | 2017-08-10 | 2017-09-29 | 阵列基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10297619B2 (zh) |
CN (1) | CN107463045B (zh) |
TW (1) | TWI657300B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110955071A (zh) * | 2018-11-26 | 2020-04-03 | 友达光电股份有限公司 | 显示面板 |
CN111048574A (zh) * | 2019-12-30 | 2020-04-21 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
CN111179743A (zh) * | 2020-02-19 | 2020-05-19 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111338140A (zh) * | 2019-09-25 | 2020-06-26 | 友达光电股份有限公司 | 显示面板 |
CN111430368A (zh) * | 2020-03-30 | 2020-07-17 | 友达光电(苏州)有限公司 | 显示装置 |
CN113096540A (zh) * | 2020-10-08 | 2021-07-09 | 友达光电股份有限公司 | 显示器 |
WO2021138920A1 (zh) * | 2020-01-10 | 2021-07-15 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11049891B2 (en) * | 2018-12-05 | 2021-06-29 | Au Optronics Corporation | Pixel array substrate |
KR20200101575A (ko) * | 2019-02-19 | 2020-08-28 | 삼성디스플레이 주식회사 | 표시 장치 |
CN110277386B (zh) * | 2019-06-24 | 2021-05-14 | 京东方科技集团股份有限公司 | 静电释放电路、显示面板、显示装置以及静电释放方法 |
TWI718021B (zh) * | 2019-08-20 | 2021-02-01 | 友達光電股份有限公司 | 顯示面板 |
KR20210099435A (ko) * | 2020-02-04 | 2021-08-12 | 삼성전자주식회사 | 지문 인식 겸용 터치 센서 및 이를 포함하는 디스플레이 장치 |
JP2021170157A (ja) * | 2020-04-14 | 2021-10-28 | 株式会社ジャパンディスプレイ | 検出装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364019A (zh) * | 2007-08-09 | 2009-02-11 | 乐金显示有限公司 | 液晶显示器件 |
CN203643725U (zh) * | 2013-12-02 | 2014-06-11 | 上海中航光电子有限公司 | 一种液晶显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2727862B2 (ja) | 1992-04-28 | 1998-03-18 | 日本電気株式会社 | 接続テープおよびフィルムキャリア型icならびに接続方法 |
JP3628125B2 (ja) * | 1996-09-24 | 2005-03-09 | 株式会社東芝 | アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置 |
JP4001712B2 (ja) * | 2000-03-29 | 2007-10-31 | シャープ株式会社 | 液晶表示装置の欠陥修復方法 |
JP3696512B2 (ja) * | 2001-02-13 | 2005-09-21 | シャープ株式会社 | 表示素子駆動装置およびそれを用いた表示装置 |
JP4583052B2 (ja) * | 2004-03-03 | 2010-11-17 | 株式会社 日立ディスプレイズ | アクティブマトリクス型表示装置 |
EP2023195B1 (en) * | 2007-08-09 | 2017-04-05 | LG Display Co., Ltd. | Liquid crystal display device |
WO2014174891A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置 |
TWI540323B (zh) | 2014-09-16 | 2016-07-01 | 友達光電股份有限公司 | 顯示面板之測試單元結構與顯示面板 |
JP2016142880A (ja) * | 2015-01-30 | 2016-08-08 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2017
- 2017-08-10 TW TW106127011A patent/TWI657300B/zh active
- 2017-09-29 CN CN201710903438.4A patent/CN107463045B/zh active Active
- 2017-12-21 US US15/851,700 patent/US10297619B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364019A (zh) * | 2007-08-09 | 2009-02-11 | 乐金显示有限公司 | 液晶显示器件 |
CN203643725U (zh) * | 2013-12-02 | 2014-06-11 | 上海中航光电子有限公司 | 一种液晶显示装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110955071A (zh) * | 2018-11-26 | 2020-04-03 | 友达光电股份有限公司 | 显示面板 |
CN111338140B (zh) * | 2019-09-25 | 2023-03-21 | 友达光电股份有限公司 | 显示面板 |
CN111338140A (zh) * | 2019-09-25 | 2020-06-26 | 友达光电股份有限公司 | 显示面板 |
CN111048574A (zh) * | 2019-12-30 | 2020-04-21 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
CN111048574B (zh) * | 2019-12-30 | 2022-09-06 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
WO2021138920A1 (zh) * | 2020-01-10 | 2021-07-15 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
US11537018B2 (en) | 2020-01-10 | 2022-12-27 | Boe Technology Group Co., Ltd. | Display panel and display device |
US11796877B2 (en) | 2020-01-10 | 2023-10-24 | Boe Technology Group Co., Ltd. | Display panel and display device |
CN111179743A (zh) * | 2020-02-19 | 2020-05-19 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111430368A (zh) * | 2020-03-30 | 2020-07-17 | 友达光电(苏州)有限公司 | 显示装置 |
CN111430368B (zh) * | 2020-03-30 | 2023-01-20 | 友达光电(苏州)有限公司 | 显示装置 |
CN113096540A (zh) * | 2020-10-08 | 2021-07-09 | 友达光电股份有限公司 | 显示器 |
CN113096540B (zh) * | 2020-10-08 | 2023-01-06 | 友达光电股份有限公司 | 显示器 |
Also Published As
Publication number | Publication date |
---|---|
TW201910891A (zh) | 2019-03-16 |
TWI657300B (zh) | 2019-04-21 |
US20190051668A1 (en) | 2019-02-14 |
CN107463045B (zh) | 2021-03-09 |
US10297619B2 (en) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107463045A (zh) | 阵列基板 | |
JP6960500B2 (ja) | 電子部品 | |
CN103579221B (zh) | 显示面板 | |
CN110349524A (zh) | 显示装置 | |
US9261749B2 (en) | Display device | |
CN1800917B (zh) | 阵列基板和具有其的显示面板 | |
TWI300870B (en) | Display device | |
CN109427273A (zh) | 显示装置 | |
CN100359395C (zh) | 液晶显示器及其测试方法和制造方法 | |
CN108258016A (zh) | 柔性显示装置 | |
WO2017118076A1 (zh) | 阵列基板、显示面板、显示装置及显示方法 | |
CN106547127B (zh) | 阵列基板、液晶显示面板和显示装置 | |
CN107065336A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN107195249A (zh) | 显示装置 | |
CN107623991A (zh) | 柔性膜、电路板组件及显示装置 | |
CN108399869B (zh) | 电光面板、电光装置和电子设备 | |
CN106652927A (zh) | 阵列基板 | |
CN106297623B (zh) | 扇出电路及应用其的显示装置 | |
US11069320B2 (en) | Chip-on-film and display device | |
CN107863056A (zh) | 显示装置及其制造方法 | |
US9087748B2 (en) | Thin film transistor substrate and liquid crystal display including the same | |
CN110347281A (zh) | 带位置输入功能的显示装置 | |
CN107808894A (zh) | 显示装置 | |
CN108155209A (zh) | 显示设备 | |
WO2021031245A1 (zh) | 阵列基板及oled显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |