CN107424956A - 具有高密度的局部互连结构的电路及其制造方法 - Google Patents

具有高密度的局部互连结构的电路及其制造方法 Download PDF

Info

Publication number
CN107424956A
CN107424956A CN201710617949.XA CN201710617949A CN107424956A CN 107424956 A CN107424956 A CN 107424956A CN 201710617949 A CN201710617949 A CN 201710617949A CN 107424956 A CN107424956 A CN 107424956A
Authority
CN
China
Prior art keywords
grid
layer
directed local
local interconnection
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710617949.XA
Other languages
English (en)
Other versions
CN107424956B (zh
Inventor
J·J·朱
G·纳拉帕蒂
P·齐达姆巴兰姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50884989&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN107424956(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107424956A publication Critical patent/CN107424956A/zh
Application granted granted Critical
Publication of CN107424956B publication Critical patent/CN107424956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了包括通过扩散定向局部互连(445)耦合至毗邻的栅极层(425)的栅极定向局部互连(435)的局部互连结构。

Description

具有高密度的局部互连结构的电路及其制造方法
本申请是国际申请号为PCT/US2014/023657，国际申请日为2014年3月11日，进入中国国家阶段的申请号为201480013124.1，名称为“具有高密度的局部互连结构的电路及其制造方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2013年3月14日提交的美国非临时申请号13/829,864的优先权，其全部内容通过援引纳入于此。
技术领域
本申请涉及改进的高密度电路架构，尤其涉及高密度局部互连结构。
背景
随着半导体技术前进到深亚微米工艺节点中，短沟道效应可能会使性能严重降级。载流子速度在此类短沟道中饱和，这会减慢开关速度并且减小晶体管强度。为了达成高密度而仍具有足够的晶体管强度，已开发了应变工程技术以使得半导体基板的晶格在用于形成晶体管源极和漏极的扩散区中应变。参照晶体管布局术语，扩散区通常被称为氧化物扩散或“OD”。换言之，OD不仅被适当地n型或p型掺杂以达成期望的晶体管类型(NMOS或PMOS)，而且还应变以增加载流子速度和晶体管强度。
与跨整个基板使用全局应变相比，仅对扩散区应用局部应变已证明是更优的。局部应变的类型取决于晶体管类型。PMOS晶体管的扩散区被压缩应变，而NMOS晶体管的扩散区具有拉伸应变。例如，SiGe膜可被应用于p型扩散区以引入压缩应变，而SiN膜可被应用于n型扩散区以引入拉伸应变。对于在深亚微米工艺节点中达成令人满意的晶体管强度而言，结果得到的硅应变工程已证明是相当成功的。
扩散区上的应变工程将数个约束引入了布局工艺。图1解说了示例晶体管对的布局。第一晶体管100的源极(S)和漏极(D)由第一扩散区105定义。多晶硅栅极110将源极区域与漏极区域分开。扩散区105在多晶硅栅极110下面横跨在源极区域与漏极区域之间以形成第一晶体管100的沟道。另一扩散区115和多晶硅120的类似安排定义了第二晶体管101。在高级工艺节点处，图1的布局将是效率低下的，因为扩散区105和115相对较短。尽管使用了局部应变工程，扩散区的这种短长度仍允许其晶格过分放松。晶体管100和101将因此太弱。相反，如果扩散区105和115可以如虚线125所示的那样延伸以形成连续的扩散区，则将有增加的局部应变并且因此有较佳的性能。但是扩散区105和115的这种延伸将使第一晶体管100的漏极与第二晶体管101的源极短接。
为了在深亚微米工艺节点中达成令人满意的晶体管性能，已开发了“连续OD”布局。图2解说了扩散区200的示例连续扩散区布局。晶体管100和101仍分别关于多晶硅栅极110和120来定义。但是扩散区200对于这两个晶体管而言是连续的，以使得扩散区200能够为令人满意的晶体管强度而形成足够的晶格应变。关于多晶硅栅极205定义的阻挡晶体管201通过被配置成始终截止而使晶体管100和101电隔离。例如，如果扩散区200是p型掺杂的，则阻挡晶体管201是PMOS晶体管，以使得多晶硅栅极205将被绑定至电源电压VDD以将晶体管100和101彼此隔离。替换地，如果扩散区200是n型掺杂的，则阻挡晶体管201是NMOS晶体管，以使得多晶硅栅极205将被绑定至接地以隔离晶体管100和101。
尽管连续OD的使用使得能够达成充分的晶格应变，但是阻挡晶体管的栅极的充电会使布局复杂。为了执行此充电，局部互连被用于从电源(或接地)金属层耦合至阻挡晶体管的栅极层。阻挡晶体管的局部互连的布局已证明是不方便的并且减小了密度。
因此，在本领域中需要改进的本地互连布局。
概述
深亚微米技术已导致开发出安排在集成电路的第一金属层与集成电路的下面的半导体基板之间的多级局部互连。半导体基板与第一金属层之间的分隔可被认为细分成三级。第一级最接近半导体基板，而第三级最接近第一金属层。第二级位于第一级与第二级之间。第一级局部互连和栅极层安排在第一级内。如半导体领域中已知的，栅极层是根据栅极层间距来安排的，以使得所有栅极层都在栅极定向方向上延伸。第一级局部互连因此是第一级栅极定向局部互连，以使得栅极定向的第一级局部互连也全部被安排成在栅极定向方向上延伸。与栅极层形成对比，半导体基板中的连续扩散区被安排成在与栅极定向方向一般正交的扩散定向方向上延伸。
第二级包括形成两种类型的级2互连：级2栅极定向局部互连和级2扩散定向局部互连。级2栅极定向局部互连全部在栅极定向方向上延伸。相反，级2扩散定向局部互连可以在扩散定向方向上延伸。替换地，级2扩散定向局部互连可以具有正方形版图，以使得它们既不是栅极定向的、也不是扩散定向的。第三级包括耦合在第一金属层(或较高金属层)与下面各级中的结构之间的通孔。
以下讨论关注级2局部互连的有利安排。因此，如本文中所使用的，“局部互连”(不具有任何级1或级2限定词)将被理解成指代级2局部互连。换言之，出于简洁的目的，级2局部互连可仅被表示为“局部互连”。在本文公开的有利安排中，在栅极层的任一侧安排一对栅极定向局部互连。扩散定向局部互连耦合在栅极定向局部互连之一与栅极层之间。如以下将进一步解释的，此类耦合为各种设备(诸如晶体管)实现了减小的单元高度。
附图简述
图1解说了具有非连续扩散区的一对晶体管的布局。
图2解说了连续扩散区中的一对晶体管的布局。
图3是多级局部互连和相关联的结构的横截面图。
图4A解说了包括阻挡晶体管的连续扩散区中的一对晶体管的布局，其中栅极定向局部互连通过不与扩散区交叠的扩散定向局部互连耦合至阻挡晶体管的栅极层。
图4B解说了包括阻挡晶体管的连续扩散区中的一对晶体管的布局，其中栅极定向局部互连通过与扩散区交叠的扩散定向局部互连耦合至阻挡晶体管的栅极层。
图5A解说了二极管式连接的晶体管的布局，其中扩散定向局部互连耦合在栅极定向局部互连与该二极管式连接的局部晶体管的栅极层之间，而不与该二极管式连接的晶体管的连续扩散区交叠。
图5B解说了二极管式连接的晶体管的布局，其中扩散定向局部互连耦合在栅极定向局部互连与该二极管式连接的局部晶体管的栅极层之间，其中扩散定向局部互连与该二极管式连接的晶体管的连续扩散区交叠。
图5C是图5A和5C的二极管式连接的晶体管的示意性表示。
图6A解说了反相器到反相器串联耦合的布局，其中扩散定向局部互连耦合在第一反相器的栅极定向局部互连与第二反相器的栅极层之间。
图6B是图6A的反相器到反相器串联耦合的示意性表示。
图7A解说了用于晶体管的栅极定向局部互连的通孔放置的布局，该晶体管包括耦合至其栅极的扩散定向局部互连。
图7B解说了使用扩散定向局部互连来移位图7A的通孔放置。
图8解说了由栅极切割层隔离的多个栅极层的布局，其中栅极层之一通过局部互连的扩散定向和栅极定向安排而跨栅极切割层耦合至另一栅极层。
图9是用于形成耦合在栅极层与栅极定向局部互连之间的扩散定向局部互连的流程图。
详细描述
公开了用于在栅极与非栅极区域之间进行耦合的各种局部互连布局或结构。这些结构是参照两层局部互连拓扑来公开的。尽管金属层中的导线有时也被表示为“局部互连”，但是此类导线被排除在本文使用的“局部互连”的定义之外。在较老的工艺节点中，第一金属层(以及较高金属层)中的互连将通过通孔耦合至晶体管栅极和漏极/源极端子。但是随着半导体工艺技术前进到深亚微米区域中，来自第一金属层(或较高层)的通孔通过两层局部互连耦合至这些晶体管结构。通孔由此在上方的第三层(级3)中、在局部互连的两个较低层(级1和级2)之间。
图3中示出了一些示例两级局部互连。级1局部互连310包括标示为LIc的局部互连(LI)类型。局部互连的第二级包括两种类型的局部互连。LIa 315和LIb 320。因此，在级1中有一种类型(类型Lic)，而在级2中有两种类型(类型LIb和LIa)。级1互连(诸如LIc 310)直接耦合至连续扩散区305。此类级1互连将由此在级2互连的形成之前通过恰适的半导体工艺掩膜被应用到连续扩散区305。级1还是栅极层300(诸如多晶硅层或高K金属层)的级。栅极层300不是局部互连的形式，因为它形成在连续扩散区305中具有源极、漏极和沟道的晶体管的栅极。级2互连(诸如LIa 315和LIb 320)通过通孔(诸如通孔V0)耦合至第一金属层M1(或较高金属层)。这些通孔安排在级3中、在级2与第一金属层M1之间。
回头参考图2，栅极层110、120和205的版图形成相对较窄的多边形，这些多边形所具有的纵轴与连续扩散区200的多边形版图的纵轴正交。局部互连遵循此类组织：给定类型的局部互连一般将被安排成要么与栅极层要么与连续扩散区平行(即，所具有的多边形版图的纵轴与栅极层或连续扩散区的多边形版图的纵轴平行)。由于重复地指代用于布局目的的多边形形状的纵轴会是麻烦的，因而如果局部互连的多边形版图所具有的纵轴与栅极层的多边形版图的纵轴平行，则该局部互连在本文中被定义为“栅极定向局部互连”。相反，如果局部互连的多边形版图所具有的纵轴与扩散区的多边形版图的纵轴平行，则该局部互连在本文中被定义为“扩散定向局部互连”。
级1局部互连(诸如LIc 310)形成在扩散区305上。LIc 310因此相对于较高层互连充当至扩散区305的直接电耦合。因此可以立即领会，级1局部互连必然是栅极定向局部互连，否则它将干扰栅极层300的布局：LIc 310不可能是扩散定向局部互连，否则它将与栅极层300短接并且相交。相反，级2局部互连可以是栅极定向局部互连或者扩散定向局部互连。用于耦合至LIc 310(诸如LIa 315)的一种级2类型的局部互连是必需的。因此，LIa 315是栅极定向局部互连并且耦合在级3中的相应通孔(未解说)与M1(或较高金属层)之间。级2LIb 320耦合至栅极层300并且被安排成是正方形(既非栅极定向又非扩散定向)的或者是扩散定向的。耦合在级2LIb 320与金属层M1中的互连之间的通孔V0表示M1与级1和级2局部互连之间的级3互连。第一金属层M1位于级3上方。LIa 315、LIb 320和LIc 310通常包括钨，而通孔V0和M1通常包括铜。如局部互连领域中已知的，可以使用其他材料。
总览
提供了增强密度的局部互连结构。例如，根据常规间距来布置栅极层是已知的。关于以恒定间距布置或安排栅极层以结合连续扩散区形成相应的晶体管，如果每隔一个栅极层是阻挡或隔离晶体管的栅极，则将有利地为密集的。例如，如参照图2所讨论的，尽管形成在连续扩散区200上，阻挡晶体管201仍使毗邻的晶体管100和101电隔离。如本文中所使用的，诸如晶体管100和101之类的晶体管仅被称为“晶体管”以将它们与相应的阻挡晶体管区分开来。连续扩散区200可以被延伸以允许附加晶体管的形成。但是不能够简单地重复图2中所示的布局。例如，假定由阻挡晶体管隔离的另一对晶体管位于晶体管101的右边。将需要另一阻挡晶体管以将此额外晶体管对中的第一晶体管与晶体管101隔离。因此可以领会，在单个连续扩散区上形成的一系列晶体管中存在与晶体管一样多的阻挡晶体管。为了在连续扩散区上达成相对密集的晶体管集合，将在给定阻挡晶体管的栅极层的任一侧上需要栅极定向局部互连(例如，图3的LIa 315)。否则，将不存在至晶体管101的源极或晶体管100的漏极的电耦合。但是如将在本文中进一步解释的，现有技术的局部互连拓扑在面积效率方面不及本文中公开的拓扑。
例如，假定连续扩散区200是p型掺杂的，以使得晶体管100、101和阻挡晶体管210是PMOS晶体管。如果栅极定向局部互连被绑定至电源电压VDD以向晶体管101的源极供电，则使扩散定向局部互连(未解说)耦合在此类栅极定向局部互连与栅极层205之间将是高效的。但是在常规设计规则下，如果这些栅极定向局部互连之一通过扩散定向局部互连耦合至栅极层205，则在栅极层205的任一侧上不可能有栅极定向局部互连。此外，常规设计规则不允许扩散定向局部互连与连续扩散区200交叠。因此，常规的局部互连拓扑防止了阻挡晶体管205的密集的局部互连耦合。
本文中公开的新的布局拓扑为阻挡晶体管(诸如阻挡晶体管205)提供了有利地密集的局部互连耦合。但是，所公开的局部互连结构的概念和原理也广泛地适用于本文中进一步讨论的其他类型的局部互连耦合。在此拓扑中，栅极层被(例如，水平地)安排在毗邻的栅极层之间并且根据栅极层间距与这些毗邻的栅极层分开。栅极定向局部互连被包括在该栅极层与毗邻的栅极层中的每一个栅极层之间。栅极层由此具有至该栅极层的任一侧的栅极定向局部互连。扩散定向局部互连耦合在栅极定向局部互连之一与栅极层之间。扩散定向局部互连由此充当用于将栅极定向局部互连之一耦合至栅极层的装置。
示例实施例
以下局部互连结构有利地实现了连续扩散区布局(连续OD)的较大密度。此增强的密度是通过栅极定向和扩散定向局部互连的安排来达成的。如稍早提及的，本文中使用的不具有其他限定词的术语“局部互连”是“级2局部互连”的简略表达。
图4A中示出了在连续扩散区400中形成的第一晶体管405和第二晶体管420的示例布局。如本文中所使用的，解说“布局”的附图是各种组件的版图的平面图，因为这些组件是关于下面的半导体基板来布置的。由于晶体管405和420在连续扩散区400上的连续性，晶体管405和420被阻挡晶体管430电隔离，如类似地参照图2的阻挡晶体管201所讨论的。栅极层410、栅极层425和栅极层415分别形成晶体管405、阻挡晶体管430和晶体管420的栅极。栅极定向局部互连440(通过未解说的相应的级1栅极定向互连)耦合至晶体管405的漏极(D)。类似地，栅极定向局部互连435耦合至晶体管420的源极。耦合至栅极定向局部互连435的通孔V0为晶体管420提供恰适的源极电压。例如，如果连续扩散区是n型掺杂的，则恰适的源极电压将是接地，因为晶体管405、阻挡晶体管430和晶体管420将是NMOS晶体管。替换地，如果连续扩散区是p型掺杂的，则恰适的源极电压将是VDD，因为这些器件将都是PMOS晶体管。
施加于栅极定向局部互连435的相同偏置因此也是栅极层425的恰适偏置。例如，假定晶体管420是PMOS晶体管，以使得栅极定向局部互连435通过至第一金属层(未解说)或较高层金属层中的恰适导线的通孔V0被偏置到电源电压VDD。扩散定向局部互连445由此耦合在栅极层425与栅极定向局部互连435之间以将偏置提供给栅极层425，从而使阻挡晶体管430完全截止。这是相当有利的，因为对于耦合至栅极层425以提供其偏置而言不需要任何通孔。此外，扩散定向局部互连445不在栅极层430上朝晶体管405跨越。换言之，扩散定向局部互连445不越过栅极层425朝栅极定向局部互连440延伸。因此，尽管存在扩散定向局部互连445，栅极定向局部互连440仍可以提供至晶体管405的漏极端子的必要耦合。相反，现有技术布局将不允许栅极定向局部互连440的形成，因为关于栅极层425通过扩散定向局部互连445至栅极定向局部互连435的耦合，它将在栅极层425的另一侧上。但是在现有技术布局中，为了使阻挡晶体管起作用，必须正确地偏置阻挡晶体管的栅极。因此，常规使用诸如由栅极层425的延伸上的虚线460所示的正方形局部互连。在现有技术设计中，通孔将随后耦合至此类正方形局部互连以将偏置提供给栅极层425。此类现有技术耦合是有问题的，因为栅极定向局部互连435也必须通过通孔V0来被偏置。通孔在它们之间需要特定的间隔(取决于给定的半导体制造厂的工艺规则)。因此，现有技术的正方形局部互连460必须与通孔V0垂直地放置以容适通孔间距。截然不同地，扩散定向局部互连445消除了对此类垂直放置的至栅极层425的耦合的需要。因此，与常规的单元高度403相比，图4A的布局使晶体管405和420具有有利地减小的单元高度404，这增强了密度。
尽管图4A的布局与现有技术办法相比增加了密度，但是扩散定向局部互连445的版图不与连续扩散区400的版图交叠。图4B中示出密度的进一步增强。在此布局实施例中，与由图4A的扩散定向局部互连445提供的耦合类似地，扩散定向局部互连450耦合在栅极定向局部互连435与栅极层425之间。然而，扩散定向局部互连450的版图被放置在连续扩散区400的版图内。图4B中示出的其余组件参照图4A来描述。扩散定向局部互连450的此类交叠是有利的，因为与通过使用扩散定向局部互连445所达成的单元高度404相比，晶体管405和420的单元高度402被减小。因为图4A的扩散定向局部互连445不与扩散区400交叠，所以它增加了晶体管405和420的单元高度。
除了阻挡晶体管的栅极偏置之外，图4A和4B的局部互连结构还具有众多应用。例如，考虑图5C的二极管式连接的晶体管500。如同其他晶体管一样，如图5A中所示，二极管式连接的晶体管500是使用栅极层505和下面的连续扩散区510来形成的。在此实施例中，二极管式连接的晶体管500是PMOS晶体管，但是以下概念也适用于NMOS晶体管。二极管式连接的晶体管500的漏极(D)端子和源极(S)端子在扩散区500的至栅极层505的任一侧的相应部分中。漏极或源极端子不能简单地浮置，而是取而代之需要通过级1栅极定向局部互连、级2栅极定向局部互连、以及通孔至覆盖的金属层中的相应电源或接地互连的耦合。为了使解说清楚，图5A和B中未示出级1局部互连。栅极定向局部互连515(通过相应的级1栅极定向局部互连)耦合至二极管式连接的晶体管500的源极端子。类似于以上讨论的扩散定向局部互连445，扩散定向局部互连525耦合在栅极定向局部互连515与栅极层505之间以提供二极管式连接的晶体管500的栅极到源极连接。出于与参照图4A的晶体管405和420所讨论的相同原因，二极管式连接的晶体管500的单元高度由此与现有技术办法相比被减小。为了甚至进一步减小单元高度，可以使用如图5B中所示的与连续扩散区510交叠的扩散定向局部互连530(即，互连530的版图在扩散区510的版图内)。此类交叠缩短了二极管式连接的晶体管500的结果得到的单元高度，如稍早参照图4B的晶体管405和420所讨论的。
在图6A的布局中针对图6B的反相器到反相器串联耦合600示出了此类“栅极层通过扩散定向局部互连耦合至栅极定向互连”拓扑的又一应用。如电路领域中已知的，每个反相器是使用PMOS晶体管和NMOS晶体管的串联堆叠来形成的。反相器605由此是使用p型扩散区615和n型扩散区620来形成的。为了解说清楚，仅示出了反相器610的p型扩散区625。对于反相器605，单个栅极层630形成其PMOS/NMOS晶体管堆叠的栅极。为了形成反相器605的输出端，栅极定向局部互连635耦合至反相器605的PMOS晶体管漏极(D)和NMOS晶体管源极(S)。如反相器领域中已知的，反相器605的此类输出端耦合至反相器610的PMOS晶体管和NMOS晶体管的栅极。栅极层640形成反相器610中的PMOS和NMOS晶体管的此栅极。扩散定向局部互连645将栅极定向局部互连635与栅极层640耦合以形成耦合600。注意，不存在重定位扩散定向局部互连645以与扩散区之一交叠的优点，因为扩散区625通过由相应的制造厂实现的扩散区间距而与扩散区620分开。因此，将扩散定向局部互连645定位在扩散区620与扩散区625之间的此基于间距的间隔内不会有助于反相器605和610的结果得到的单元高度。
本文中公开的局部互连结构还可被用于使通孔连接地点移位。再次参照图4A的晶体管420，通孔V0提供了晶体管420的源极以及阻挡晶体管430的栅极的偏置。图7A解说了由栅极层705和连续扩散区700形成的晶体管701的相同的通孔耦合地点位置。通孔V01耦合至栅极定向局部互连710以通过扩散定向局部互连715来偏置栅极705。如果特定设计需要使此通孔耦合地点移位，则可以使用扩散定向局部互连720，如图7B中所示。通孔V02耦合至扩散定向局部互连720以偏置栅极定向局部互连710。以此方式，通过恰适的扩散定向局部互连到栅极定向局部互连的布局来使通孔耦合地点移位。
图8中示出了本文公开的局部互连结构的另一替换应用。多个栅极层(诸如栅极层810)通过栅极切割层815相交以形成电隔离的栅极层。可能存在选择性地重新耦合结果得到的经隔离栅极层中的一些栅极层的需要。例如，扩散定向局部互连825可以将栅极层810耦合至栅极定向局部互连层820，该栅极定向局部互连层820横跨栅极切割层815以耦合至另一扩散定向局部互连830。进而，扩散定向局部互连830耦合至原本隔离的栅极层805。以此方式，栅极层810和805耦合在一起，而不管由栅极切割层815导致的隔离。
示例制造方法
图9中提供了局部互连结构的示例制造方法的流程图。在初始步骤900中，根据毗邻的第二栅极层与第三栅极层之间的栅极层间距来形成第一栅极层。在步骤905中，在第一栅极层与第二栅极层之间形成第一栅极定向局部互连。类似地，在步骤910中，在第一栅极层与第三栅极层之间形成第二栅极定向局部互连。最后，在步骤915中，形成扩散定向局部互连以将第一和第二局部栅极定向局部互连中的一者耦合至第一栅极层。
如本领域普通技术人员至此将会领会并取决于手头的具体应用的，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变动而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文中所解说和描述的特定实施例(因为其仅是藉其一些示例来解说和描述的)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (23)

1.一种具有高密度局部互连结构的电路，包括：
根据第二栅极层与第三栅极层之间的栅极层间距来安排的第一栅极层；
安排在所述第一栅极层与所述第二栅极层之间的第一栅极定向局部互连；
安排在所述第一栅极层与所述第三栅极层之间的第二栅极定向局部互连；以及
配置成将所述第一栅极层耦合至所述第一栅极定向局部互连的扩散定向局部互连层，其中所述扩散定向局部互连层被置于连续扩散区的版图内。
2.如权利要求1所述的电路，其特征在于，所述连续扩散区是由所述电路的布局的多边形定义的。
3.如权利要求1所述的电路，其特征在于，进一步包括耦合在第一金属层与所述第一栅极定向局部互连之间的通孔以通过所述第一栅极定向局部互连和所述扩散定向局部互连层来提供所述第一栅极层的偏置电压。
4.如权利要求1所述的电路，其特征在于，所述第一栅极层包括形成在所述连续扩散区中具有漏极/源极端子对的阻挡晶体管的栅极，并且其中所述第一栅极定向局部互连被配置成耦合至所述漏极/源极端子对中的一个端子，并且其中所述第二栅极定向局部互连被配置成耦合至所述漏极/源极端子对中剩余的一个端子。
5.如权利要求4所述的电路，其特征在于，进一步包括耦合在第一金属层与所述第一栅极定向局部互连之间的通孔以将所述阻挡晶体管的栅极耦合至电源节点。
6.如权利要求1所述的电路，其特征在于，所述扩散定向局部互连层基本上在所述第一栅极定向局部互连与所述第二栅极定向局部互连之间，其中所述扩散定向局部互连层的一端在所述第一栅极定向局部互连处结束并且所述扩散定向局部互连层的另一端在所述第二栅极定向局部互连处结束。
7.如权利要求6所述的电路，其特征在于，所述扩散定向局部互连层基本上在所述第一栅极定向局部互连与所述第一栅极层之间，其中所述扩散定向局部互连层的一端在所述第一栅极定向局部互连处结束并且所述扩散定向局部互连层的另一端在所述第一栅极层处结束。
8.如权利要求1所述的电路，其特征在于，所述第一栅极定向局部互连、所述第二栅极定向局部互连、和所述扩散定向局部互连层各自是级2互连。
9.如权利要求8所述的电路，其特征在于，所述第一栅极定向局部互连和所述第二栅极定向局部互连进一步包括级1层处的互连。
10.如权利要求1所述的电路，其特征在于，所述第一栅极定向局部互连、所述第二栅极定向局部互连、和所述扩散定向局部互连层都包括钨。
11.如权利要求1所述的电路，其特征在于，所述第一栅极层包括二极管式连接的晶体管的栅极。
12.一种制造高密度局部互连结构的方法，包括：
根据毗邻的第二栅极层与第三栅极层之间的栅极层间距来在半导体基板上形成第一栅极层；
在所述第一栅极层与所述第二栅极层之间形成第一栅极定向局部互连；
在所述第一栅极层与所述第三栅极层之间形成第二栅极定向局部互连；以及
形成扩散定向局部互连层以将所述第一栅极连接的局部互连耦合至所述第一栅极层，其中形成所述扩散定向局部互连层包括在连续扩散区的版图内形成所述扩散定向局部互连层。
13.如权利要求12所述的方法，其特征在于，所述连续扩散区是由所述电路的布局的多边形定义的。
14.如权利要求12所述的方法，其特征在于，进一步包括形成耦合在所述第一栅极定向局部互连与第一金属层之间的通孔以通过所述第一栅极定向局部互连和所述扩散定向局部互连层来提供所述第一栅极层的偏置电压。
15.如权利要求12所述的方法，其特征在于，形成所述第一栅极层在所述连续扩散区中形成具有漏极/源极端子对的阻挡晶体管的栅极，并且其中所述第一栅极定向局部互连耦合至所述漏极/源极端子对中的一个端子，其中所述第二栅极定向局部互连耦合至所述漏极/源极端子对中剩余的一个端子。
16.如权利要求12所述的方法，其特征在于，所述扩散定向局部互连层在所述第一栅极定向局部互连与所述第二栅极定向局部互连之间，其中所述扩散定向局部互连层的一端在所述第一栅极定向局部互连处结束并且所述扩散定向局部互连层的另一端在所述第二栅极定向局部互连处结束。
17.如权利要求12所述的方法，其特征在于，所述扩散定向局部互连层在所述第一栅极定向局部互连与所述第一栅极层之间，其中所述扩散定向局部互连层的一端在所述第一栅极定向局部互连处结束并且所述扩散定向局部互连层的另一端在所述第一栅极层处结束。
18.一种电路的布局，包括：
根据第二栅极层多边形与第三栅极层多边形之间的栅极层间距来安排的第一栅极层多边形，其中所述第一栅极层多边形定义所述电路的第一栅极层，所述第二栅极层多边形定义所述电路的第二栅极层，并且所述第三栅极层多边形定义所述电路的第三栅极层；
安排在所述第一栅极层多边形与所述第二栅极层多边形之间的第一栅极定向局部互连多边形，其中所述第一栅极定向局部互连多边形定义所述电路的第一栅极定向局部互连；
安排在所述第一栅极层多边形与所述第三栅极层多边形之间的第二栅极定向局部互连多边形，其中所述第二栅极定向局部互连多边形定义所述电路的第二栅极定向局部互连；
扩散定向局部互连层多边形，其中所述扩散定向局部互连层多边形定义所述电路的扩散定向局部互连层，所述扩散定向局部互连层被配置成将所述第一栅极层耦合至所述第一栅极定向局部互连；以及
连续扩散区多边形，其中所述扩散定向局部互连层多边形置于所述连续扩散区多边形的版图内。
19.如权利要求18所述的布局，其特征在于，进一步包括通孔多边形，其中所述通孔多边形定义所述电路的通孔，所述通孔被配置成耦合在所述电路的第一金属层与所述电路的所述第一栅极定向局部互连之间以通过所述电路的所述第一栅极定向局部互连和所述电路的所述扩散定向局部互连层来提供所述电路的所述第一栅极层的偏置电压。
20.如权利要求18所述的布局，其特征在于，所述第一栅极层包括形成在所述连续扩散区中具有漏极/源极端子对的阻挡晶体管的栅极，并且其中所述第一栅极定向局部互连被配置成耦合至所述漏极/源极端子对中的一个端子，并且其中所述第二栅极定向局部互连被配置成耦合至所述漏极/源极端子对中剩余的一个端子。
21.如权利要求20所述的布局，其特征在于，进一步包括通孔多边形，其中所述通孔多边形定义所述电路的通孔，所述通孔被配置成耦合在第一金属层与所述第一栅极定向局部互连之间以将所述阻挡晶体管的栅极耦合至电源节点。
22.如权利要求18所述的布局，其特征在于，所述扩散定向局部互连层多边形在所述第一栅极定向局部互连多边形与所述第二栅极定向局部互连多边形之间，其中所述扩散定向局部互连层多边形的一端在所述第一栅极定向局部互连多边形处结束并且所述扩散定向局部互连层多边形的另一端在所述第二栅极定向局部互连多边形处结束。
23.如权利要求18所述的布局，其特征在于，所述扩散定向局部互连层多边形在所述第一栅极定向局部互连多边形与所述第一栅极层多边形之间，其中所述扩散定向局部互连层多边形的一端在所述第一栅极定向局部互连多边形处结束并且所述扩散定向局部互连层多边形的另一端在所述第一栅极层多边形处结束。
CN201710617949.XA 2013-03-14 2014-03-11 具有高密度的局部互连结构的电路及其制造方法 Active CN107424956B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/829,864 US9024418B2 (en) 2013-03-14 2013-03-14 Local interconnect structures for high density
US13/829,864 2013-03-14
CN201480013124.1A CN105009274B (zh) 2013-03-14 2014-03-11 具有高密度的局部互连结构的电路及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480013124.1A Division CN105009274B (zh) 2013-03-14 2014-03-11 具有高密度的局部互连结构的电路及其制造方法

Publications (2)

Publication Number Publication Date
CN107424956A true CN107424956A (zh) 2017-12-01
CN107424956B CN107424956B (zh) 2020-11-03

Family

ID=50884989

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480013124.1A Active CN105009274B (zh) 2013-03-14 2014-03-11 具有高密度的局部互连结构的电路及其制造方法
CN201710617949.XA Active CN107424956B (zh) 2013-03-14 2014-03-11 具有高密度的局部互连结构的电路及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480013124.1A Active CN105009274B (zh) 2013-03-14 2014-03-11 具有高密度的局部互连结构的电路及其制造方法

Country Status (7)

Country Link
US (1) US9024418B2 (zh)
EP (1) EP2973681B1 (zh)
JP (1) JP5969143B2 (zh)
KR (1) KR101666617B1 (zh)
CN (2) CN105009274B (zh)
ES (1) ES2905628T3 (zh)
WO (1) WO2014178949A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112970110A (zh) * 2018-11-07 2021-06-15 华为技术有限公司 集成电路及其标准单元

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318476B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US10361195B2 (en) * 2014-09-04 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor device with an isolation gate and method of forming
US9589955B2 (en) 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
KR102288869B1 (ko) 2014-10-01 2021-08-10 삼성전자주식회사 시스템 온 칩
US9935100B2 (en) * 2015-11-09 2018-04-03 Qualcomm Incorporated Power rail inbound middle of line (MOL) routing
US10541243B2 (en) * 2015-11-19 2020-01-21 Samsung Electronics Co., Ltd. Semiconductor device including a gate electrode and a conductive structure
WO2018080513A1 (en) 2016-10-28 2018-05-03 Intel Corporation Local interconnect for group iv source/drain regions
US10503863B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788166A2 (en) * 1996-01-31 1997-08-06 International Business Machines Corporation Integrated circuit chip having gate array book personalisation using local interconnect
CN102142441A (zh) * 2009-12-29 2011-08-03 Nxp股份有限公司 泄露功率和可变性减小的灵活cmos库体系结构
US20120211837A1 (en) * 2011-02-17 2012-08-23 Globalfoundries Inc. Semiconductor device comprising self-aligned contact elements

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570176A (en) * 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
US5360757A (en) 1993-03-03 1994-11-01 Motorola, Inc. Process for fabricating a self aligned interconnect structure in a semiconductor device
JP2001127169A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003243531A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006059939A (ja) 2004-08-19 2006-03-02 Fujitsu Ltd Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法
US7345330B2 (en) * 2004-12-09 2008-03-18 Omnivision Technologies, Inc. Local interconnect structure and method for a CMOS image sensor
US7920403B2 (en) * 2005-07-27 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. ROM cell array structure
US7763534B2 (en) * 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP2008118004A (ja) * 2006-11-07 2008-05-22 Nec Electronics Corp 半導体集積回路
US7681164B2 (en) 2007-08-31 2010-03-16 Synopsys, Inc. Method and apparatus for placing an integrated circuit device within an integrated circuit layout
JP5230251B2 (ja) * 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
JP5064321B2 (ja) 2008-07-09 2012-10-31 パナソニック株式会社 半導体装置
US7745275B2 (en) 2008-09-10 2010-06-29 Arm Limited Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
US8138554B2 (en) * 2008-09-17 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with local interconnects
GB2466313A (en) 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
JP2010212531A (ja) * 2009-03-12 2010-09-24 Nippon Mining & Metals Co Ltd 半導体装置の製造方法
US8120939B2 (en) 2009-09-24 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. ROM cell having an isolation transistor formed between first and second pass transistors and connected between a differential bitline pair
US8324668B2 (en) * 2009-12-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for isolating devices in integrated circuits
JP5685457B2 (ja) * 2010-04-02 2015-03-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9006841B2 (en) * 2011-12-30 2015-04-14 Stmicroelectronics International N.V. Dual port SRAM having reduced cell size and rectangular shape
US8750011B2 (en) 2012-03-19 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for ROM cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788166A2 (en) * 1996-01-31 1997-08-06 International Business Machines Corporation Integrated circuit chip having gate array book personalisation using local interconnect
CN102142441A (zh) * 2009-12-29 2011-08-03 Nxp股份有限公司 泄露功率和可变性减小的灵活cmos库体系结构
US20120211837A1 (en) * 2011-02-17 2012-08-23 Globalfoundries Inc. Semiconductor device comprising self-aligned contact elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112970110A (zh) * 2018-11-07 2021-06-15 华为技术有限公司 集成电路及其标准单元
CN112970110B (zh) * 2018-11-07 2023-06-02 华为技术有限公司 集成电路及其标准单元

Also Published As

Publication number Publication date
EP2973681A1 (en) 2016-01-20
JP5969143B2 (ja) 2016-08-17
ES2905628T3 (es) 2022-04-11
US20140264629A1 (en) 2014-09-18
CN107424956B (zh) 2020-11-03
CN105009274A (zh) 2015-10-28
KR20150119501A (ko) 2015-10-23
WO2014178949A1 (en) 2014-11-06
US9024418B2 (en) 2015-05-05
JP2016507909A (ja) 2016-03-10
EP2973681B1 (en) 2021-12-15
CN105009274B (zh) 2017-08-04
KR101666617B1 (ko) 2016-10-14

Similar Documents

Publication Publication Date Title
CN105009274B (zh) 具有高密度的局部互连结构的电路及其制造方法
CN104733453B (zh) 用于输入/输出结构的垂直纳米线晶体管
US8569836B2 (en) Semiconductor device
US8304827B2 (en) Semiconductor device having on a substrate a diode formed by making use of a DMOS structure
JP4844605B2 (ja) 半導体装置
US8749016B2 (en) High voltage MOS device and method for making the same
US9780003B2 (en) Bipolar junction transistor formed on fin structures
US9595474B2 (en) 3D IC with serial gate MOS device, and method of making the 3D IC
JP2013038336A (ja) 半導体装置
US9136381B1 (en) Super junction MOSFET with integrated channel diode
CN106068557A (zh) 高性能标准单元
WO2006137197A1 (ja) 半導体集積回路装置及びこれを用いたレギュレータ
CN102543951A (zh) 堆叠并可调谐的电源熔丝
JP2007088198A (ja) 半導体装置
JP6966635B2 (ja) 集積回路チップおよびその作製方法、ゲート駆動回路
CN106935651A (zh) 晶体管装置
KR101302108B1 (ko) 드레인 확장형 모스 트랜지스터 제조 방법
US9035464B2 (en) 3D IC with serial gate MOS device, and method of making the 3D IC
US8076722B2 (en) PN junction and MOS capacitor hybrid resurf transistor
TW202232718A (zh) 異質高度邏輯單元架構
US8581299B2 (en) Semiconductor device
CN103531629A (zh) 用于mos晶体管的设备和方法
KR101887275B1 (ko) 반도체 장치 및 그 레이아웃 설계
JP6271157B2 (ja) 半導体装置
US20140203377A1 (en) Semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant