CN107408087B - 用于在存储器存取操作期间同时存取存储器的多个存储器平面的设备及方法 - Google Patents

用于在存储器存取操作期间同时存取存储器的多个存储器平面的设备及方法 Download PDF

Info

Publication number
CN107408087B
CN107408087B CN201680012667.0A CN201680012667A CN107408087B CN 107408087 B CN107408087 B CN 107408087B CN 201680012667 A CN201680012667 A CN 201680012667A CN 107408087 B CN107408087 B CN 107408087B
Authority
CN
China
Prior art keywords
memory
read level
global access
level voltage
access line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680012667.0A
Other languages
English (en)
Other versions
CN107408087A (zh
Inventor
S·R·拉杰瓦德
P·卡拉瓦德
丹沢彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107408087A publication Critical patent/CN107408087A/zh
Application granted granted Critical
Publication of CN107408087B publication Critical patent/CN107408087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write

Abstract

本文中揭示用于对多个存储器平面执行同时存储器存取操作的设备及方法。实例方法可包含接收分别与存储器的第一平面及第二平面相关联的第一命令及地址对以及第二命令及地址对。所述方法可进一步包含响应于接收所述第一及第二命令及地址对，基于从所述第一及第二命令及地址对确定的第一及第二页类型，提供第一读取电压及第二读取电压。所述方法可进一步包含配置第一GAL解码器电路以在第一GAL总线中的每一GAL上提供所述第一读取电压或通过电压中的一个。所述方法可进一步包含配置第二GAL解码器电路以在耦合到所述第二存储器平面的第二GAL总线中的每一GAL上提供第二读取电平电压信号或通过电压信号中的一个。

Description

用于在存储器存取操作期间同时存取存储器的多个存储器平 面的设备及方法
背景技术
存储器可提供于各种设备中，例如计算机或其它装置，包含但不限于可携式存储器装置、固态硬盘、音乐播放器、相机、电话、无线装置、显示器、芯片组、机顶盒、游戏系统、运输工具及家电。存在诸多不同类型的存储器，包含易失性存储器(例如，动态随机存取存储器(DRAM))及非易失性存储器(例如，快闪存储器)。快闪存储器架构可包含NAND或NOR架构。
在非易失性存储器(例如，NAND快闪存储器)中，存储器阵列可划分为平面。将存储器划分为存储器平面可将行或列细分为用于在存储器存取操作期间存取的较小区段。将存储器细分为存储器平面还可提供同时存取存储器阵列的一个以上部分的机会。通常，同时存取可需要通过单个全局存取线(GAL)解码器电路耦合的存储器单元的存取，其可限制在随机存储器存取请求期间同时存取不同存储器平面中的不同列(或字线)上的多个页的能力。
发明内容
在一些实施例中，本发明涉及一种包含存储器阵列的设备，所述存储器阵列包含多个存储器平面，其中所述多个存储器平面中的每一个包含多个存储器单元。所述设备还可包含多个全局存取线解码器电路，其中所述多个全局存取线解码器电路中的全局存取线解码器电路经由相应全局存取线总线耦合到所述多个存储器平面中的相应存储器平面，其中在存储器存取操作期间，所述全局存取线解码器电路经配置以将读取电平电压信号提供到所述相应全局存取线总线的多个全局存取线中的一个且在所述相应全局存取线总线的所述多个全局存取线中的每一剩余全局存取线上提供相应通过电压信号。所述设备还可包含多个读取电平电压调节器电路，其中所述多个读取电平电压调节器电路中的读取电平电压调节器电路耦合到所述全局存取线解码器电路且经配置以提供所述读取电平电压信号。所述设备还可包含通过电压调节器电路，其耦合到所述全局存取线解码器电路且经配置以提供所述相应通过电压信号。所述设备还可包含控制器，其经配置以对所述多个存储器平面中的两个或更多个执行同时存储器存取操作，其中在所述同时存储器存取操作期间，所述控制器经配置以控制所述多个读取电平电压调节器电路中的两个或更多个以提供各自具有与相应页类型相关联的电压量变曲线的相应读取电平电压，其中在所述存储器存取操作期间，所述控制器进一步经配置以控制所述通过电压调节器电路以提供具有与页类型相关联的相应电压量变曲线的所述相应通过电压信号。
在一些实施例中，所述多个全局存取线解码器电路中的第二全局存取线解码器电路经由第二相应全局存取线总线耦合到所述多个存储器平面中的另一相应存储器平面，其中在所述同时存储器存取操作期间，所述第二全局存取线解码器电路经配置以在所述第二相应全局存取线总线的多个全局存取线中的一个上提供第二读取电平电压信号且在所述第二相应全局存取线总线的所述多个全局存取线中的每一剩余全局存取线上提供所述相应通过电压信号。所述第二读取电平电压信号可具有不同于所述读取电平电压信号的电压量变曲线。所述读取电平电压信号及所述第二读取电平电压信号可具有共同结尾部分及共同前序部分。所述读取电平电压信号及所述第二读取电平电压信号可具有共同电压量变曲线。所述共同电压量变曲线可包含与一个以上页类型相关联的读取电平电压。
在一些实施例中，所述控制器包含功率控制电路，其经配置以在所述存储器存取操作期间控制所述全局存取线解码器电路以将所述读取电平电压信号提供到所述相应全局存取线总线的所述多个全局存取线中的特定全局存取线且将所述相应通过电压信号提供到所述多个全局存取线中的每一剩余全局存取线。根据本发明的设备可另外包含多个块控制器，其中在所述同时存储器存取操作期间，所述多个块控制器中的块控制器经配置以将所述全局存取线总线耦合到所述存储器平面中基于来自所述控制器的块选择信号选择的块的局部存取线。根据本发明的设备此外可包含多个页缓冲器，其中在所述同时存储器存取操作期间，所述多个页缓冲器中的页缓冲器经配置以锁存来自所述存储器平面的所述选定块的页的数据。所述同时存储器存取操作可包含两个或更多个页类型。
在一些实施例中，本发明涉及一种包含存储器阵列的设备，所述存储器阵列包含多个存储器平面，其中所述多个存储器平面中的每一个包含多个存储器单元。所述设备还可包含多个全局存取线解码器电路，其中所述多个全局存取线解码器电路中的全局存取线解码器电路经由相应全局存取线总线耦合到所述多个存储器平面中的相应多个存储器平面，其中在存储器存取操作期间，所述全局存取线解码器电路经配置以在所述相应全局存取线总线的多个全局存取线中的一个上提供读取电平电压信号且在所述多个全局存取线中的每一剩余全局存取线上提供相应通过电压信号。所述设备还可包含多个读取电平电压调节器电路，其中所述多个读取电平电压调节器电路中的读取电平电压调节器电路耦合到所述全局存取线解码器电路且经配置以提供所述读取电平电压信号。所述设备还可包含多个通过电压调节器电路，其中所述多个通过电压调节器电路中的通过电压调节器电路耦合到所述全局存取线解码器电路且经配置以提供所述相应通过电压信号。所述设备还可包含控制器，所述控制器经配置以对所述多个存储器平面中的两个或更多个同时执行存储器存取操作，其中在所述同时存储器存取操作期间，所述控制器经配置以控制所述多个读取电平电压调节器电路中的两个或更多个以提供各自具有与相应页类型相关联的相应电压量变曲线的相应读取电平电压信号，其中在所述存储器存取操作期间，所述控制器进一步经配置以控制所述多个通过电压调节器电路中的两个或更多个以提供各自具有与所述相应页类型相关联的相应电压量变曲线的相应通过电压信号。
在一些实施例中，所述全局存取线解码器电路包含多个全局存取线多路复用器电路，每一全局存取线多路复用器电路经配置以响应于来自所述控制器的信号而接收所述读取电平电压信号及所述相应通过电压信号且将所述读取电平电压信号或所述相应通过电压信号中的一个提供到所述多个全局存取线中的经耦合全局存取线。所述多个读取电平电压调节器电路中的第二读取电平电压调节器电路可耦合到所述多个全局存取线解码器电路中的第二全局存取线解码器电路且经配置以提供第二读取电平电压信号，其中基于不同于由所述读取电平电压调节器电路提供的所述读取电平电压信号的页类型而提供所述第二读取电平电压信号。在所述同时存储器存取操作期间，所述第二读取电平电压信号的电压量变曲线的第一部分可相同于所述读取电平电压信号的电压量变曲线的第一部分。在所述同时存储器存取操作期间，所述第二读取电平电压信号的电压量变曲线的最后部分可相同于所述读取电平电压信号的电压量变曲线的最后部分。在所述同时存储器存取操作期间，所述第二读取电平电压信号的电压量变曲线的中间部分可相同于所述读取电平电压信号的电压量变曲线的中间部分。
根据本发明的设备可另外包含：多个块控制器，其中在所述同时存储器存取操作期间，所述多个块控制器中的块控制器经配置以将所述全局存取线总线耦合到所述存储器平面的选定块的局部存取线；及多个页缓冲器，其中在所述同时存储器存取操作期间，所述多个页缓冲器中的页缓冲器经配置以锁存来自所述多个存储器平面中的相应存储器平面的数据。
在一些实施例中，本发明涉及一种包含耦合到第一全局存取线总线的第一存储器平面及耦合到第二全局存取线总线的第二存储器平面的设备。所述设备可另外包含第一全局存取线解码器电路，所述第一全局存取线解码器电路包含第一多个全局存取线多路复用器电路，其中所述第一多个全局存取线多路复用器电路中的一个经配置以将第一读取电平电压信号提供到所述第一全局存取线总线的相应全局存取线且所述第一多个全局存取线多路复用器电路中的剩余全局存取线多路复用器电路经配置以将相应通过电压信号提供到所述第一全局存取线总线的所述第一多个全局存取线中的剩余全局存取线。所述设备可另外包含第二全局存取线解码器电路，所述第二全局存取线解码器电路包含第二多个全局存取线多路复用器电路，其中所述第二多个全局存取线多路复用器电路中的一个经配置以将第二读取电平电压信号提供到所述第二全局存取线总线的相应全局存取线且所述第二多个全局存取线多路复用器电路中的剩余全局存取线多路复用器电路经配置以将相应通过电压信号提供到所述第二全局存取线总线的所述第二多个全局存取线中的剩余全局存取线。所述设备可另外包含第一读取电平电压调节器电路，其经配置以提供所述第一读取电平电压信号，所述第一读取电平电压信号具有基于在存储器存取操作期间存取的所述第一存储器平面的页的第一页类型的电压量变曲线。所述设备可另外包含第二读取电平电压调节器电路，其经配置以提供所述第二读取电平电压信号，所述第二读取电平电压信号具有基于在所述存储器存取操作期间与所述第一存储器平面的所述页同时存取的所述第二存储器平面的页的第二页类型的电压量变曲线。
根据本发明的设备可另外包含经配置以提供所述相应通过电压信号的通过电压调节器电路。所述通过电压调节器可为第一通过电压调节器且所述通过信号是提供到所述第一全局存取线解码器的第一通过电压信号，所述设备进一步包含经配置以将第二通过电压信号提供到所述第二全局存取线解码器的第二通过电压调节器电路，其中所述第一通过电压信号的电压不同于所述第二通过电压信号的电压。所述第二读取电平电压信号的所述电压量变曲线的至少一部分可不同于所述读取电平电压信号的所述电压量变曲线。所述第一页类型可为上部页且所述第二页类型可为下部页。根据本发明的设备可另外包含控制器，所述控制器经配置以将具有基于将在所述存储器存取操作期间存取的所述第一存储器平面的页的值的第一控制信号提供到所述第一全局存取线解码器电路且将具有基于将在所述存储器存取操作期间存取的所述第二存储器平面的页的值的第二控制信号提供到所述第二全局存取线解码器电路。
在一些实施例中，本发明涉及一种包含以下步骤的方法：接收与存储器的第一存储器平面相关联的第一存储器存取命令及地址对以及与所述存储器的第二存储器平面相关联的第二存储器存取命令及地址对。所述方法还可包含响应于接收所述第一存储器命令及地址对：从第一读取电平电压调节器电路提供具有基于第一页类型的电压量变曲线的第一读取电平电压，其中从所述第一存储器命令及地址对确定所述第一页类型；及配置第一全局存取线解码器电路以在耦合到所述第一存储器平面的第一全局存取线总线的第一多个全局存取线中的一个上提供所述第一读取电平电压信号且在所述第一多个全局存取线中的每一剩余全局存取线上提供相应通过电压信号。所述方法还可包含与配置所述第一全局存取线解码器电路同时地且响应于接收所述第二存储器命令及地址对：从第二读取电平电压调节器电路提供具有基于第二页类型的电压量变曲线的第二读取电平电压，其中从所述第二存储器命令及地址对确定所述第二页类型；及配置第二全局存取线解码器电路以在耦合到所述第二存储器平面的第二全局存取线总线的第二多个全局存取线中的一个上提供所述第二读取电平电压信号且在所述第二多个全局存取线中的每一剩余全局存取线上提供所述相应通过电压信号。
根据本发明的方法可进一步包含：将所述第一全局存取线总线耦合到所述第一存储器平面的第一选定块的局部存取线；及将所述第二全局存取线总线耦合到所述第二存储器平面的选定块的局部存取线。所述方法可进一步包含在所述存储器存取操作期间在所述第一读取电平电压及所述第二读取电平电压上提供共同前序。所述方法可进一步包含在所述存储器存取操作期间在所述第一读取电平电压及所述第二读取电平电压上提供共同结尾。所述方法可进一步包含基于所述第一读取电平电压信号锁存来自所述第一存储器平面的第一数据且同时基于所述第二读取电平电压信号锁存来自所述第二存储器平面的第二数据。所述方法可进一步包含在所述存储器的输出处提供所述经锁存第一数据及第二数据。
在一些实施例中，本发明涉及一种包含在存储器处接收多个存储器命令及地址对的方法，其中所述多个存储器命令及地址对与所述存储器的两个或更多个存储器平面相关联且与两个或更多个页类型相关联。所述方法可另外包含响应于接收所述多个存储器命令及地址对：提供读取电平电压信号，其包含涵盖所述两个或更多个页类型中的每一个的电压电平的电压量变曲线；及基于所述读取电平电压信号同时存取所述两个或更多个存储器平面的不同相应页，其中从所述存储器命令及地址对确定在所述两个或更多个存储器平面中的每一个处存取的所述不同相应页。
在一些实施例中，基于所述读取电平电压信号同时存取所述两个或更多个存储器平面的不同相应页包含响应于对应于目标页的页类型的所述读取电平电压信号的电压而锁存来自所述两个或更多个存储器平面的所述不同相应页的相应数据。
根据本发明的方法可进一步包含将所述读取电平电压信号提供到耦合到所述两个或更多个存储器平面中的一个的全局存取线总线的多个全局存取线中的一个。根据本发明的方法可进一步包含将所述读取电平电压信号提供到耦合到所述两个或更多个存储器平面中的另一个存储器平面的第二全局存取线总线的第二多个全局存取线中的一个，其中所述读取电平电压信号所提供到的所述第二全局存取线总线的所述第二多个全局存取线中的所述一个的位置不同于所述读取电平电压信号所提供到的所述全局存取线总线的所述多个全局存取线中的所述一个的相对位置。根据本发明的方法可进一步包含将通过电压信号提供到所述全局存取线总线的所述多个全局存取线中的剩余全局存取线。
附图说明
图1是根据本发明的实施例的包含经配置以执行多个存储器平面的同时存储器存取的存储器的设备的框图。
图2是根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器的框图。
图3是根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器的框图。
图4是根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器的框图。
图5是根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器的部分的框图。
图6是根据本发明的实施例的读取电平电压的示例性电压量变曲线的图解。
图7是根据本发明的实施例的读取电平电压的示例性电压量变曲线的图解。
具体实施方式
本文中揭示用于多个存储器平面的同时存取的设备及方法。下文陈述特定细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将清楚可在无此类特定细节的情况下实践本发明的实施例。此外，本文中描述的本发明的特定实施例是通过实例而提供且不应用来将本发明的范围限于此类特定实施例。在其它例子中，并未详细展示熟知电路、控制信号、时序协议及软件操作以免不必要地模糊本发明。
图1是根据本发明的实施例的包含经配置以执行多个存储器平面的同时存储器存取的存储器的设备100(例如，集成电路、存储器装置、存储器系统、电子装置或系统、智能电话、平板电脑、计算机、服务器等)的框图。设备100可包含存储器150。在一些实施例中，存储器150可经由命令、地址及数据(CAD)总线130耦合到控制器110。存储器150可经配置以通过CAD总线130从控制器110接收命令及/或地址，且所述存储器可经配置以通过CAD总线130接收数据及/或提供数据。
在一些实例中，存储器150可为非易失性存储器，例如NAND、NOR或相变存储器。存储器150可包含跨多个平面(例如，分区)组织的单元阵列。存储器平面可划分为块，其中每一块具有多个存储器单元页。每一页可包含耦合到相应存取线的存储器单元的行或列。存储器150可在存储器存取操作期间将读取电平电压信号提供到平面的选定块的存取线以从存储器单元页擦除、编程及/或读取。存取存储器单元页的数据所需的读取电平电压量变曲线可取决于页类型。页类型可基于页中的存储器单元的类型(例如，单电平单元SLC、多电平单元MLC、三电平单元TLC等)及被存取的存储器单元的层级(例如，对于SLC/MLC/TLC页，上部页UP、下部页LP、中间页MP)。存储器150可包含执行两个或更多个存储器平面的同时存储器页存取的电路。例如，存储器150可包含与存储器150的每一存储器平面相关联的相应全局存取线(GAL)解码器电路及相应读取电平电压调节器电路以促进两个或更多个存储器平面的页的同时存取，包含不同页类型。GAL解码器电路中的每一个可经由相应GAL总线耦合到存储器平面中的相应存储器平面。在一些实施例中，存储器150可进一步包含一或多个通过电压电路，其经配置以将相应通过电压信号提供到GAL解码器电路中的每一个。在一些实施例中，存储器页存取是同时的，例如，针对相应存储器页的存储器存取操作在时间上至少部分地重叠。在一些实施例中，针对相应存储器页的存储器存取操作可同时发生，但本发明的实施例不限于同时存储器存取操作。
在一些实例中，存储器150可包含内部控制器，其经配置以控制两个或更多个存储器平面的不同页的同时存取。即，内部控制器可将相应GAL控制信号组提供到与两个或更多个存储器平面相关联的GAL解码器电路中的每一个以便控制提供于相应GAL总线上的电压。内部控制器可将相应读取电平电压控制信号进一步提供到与两个或更多个存储器平面相关联的读取电平电压调节器电路中的每一个以控制提供于相应读取电平电压信号上的相应读取电平电压量变曲线。同时读取存取可基于经由CAD总线130从控制器110接收的命令及地址数据对。内部控制器可例如通过控制、检索来自与两个或更多个存储器平面中的每一个相关联的页缓冲器的数据及/或将数据提供到与两个或更多个存储器平面中的每一个相关联的页缓冲器而在同时存储器存取操作期间同时存取两个或更多个存储器平面中的每一个的相应页。
在操作期间，存储器150可接收存储器命令及地址对的群组。可由控制器110经由CAD总线提供存储器命令及地址对的经接收群组。在一些实施例中，控制器110可命令通过存储器150的同时读取存取。存储器150可经配置以针对与存储器命令及地址对的所述群组相关联的两个或更多个存储器平面执行同时存储器操作(例如，读取操作或编程操作)。例如，在存储器命令及地址对的所述群组是读取命令时，存储器150可同时从存储器150的两个或更多个存储器平面检索读取数据。存储器150可经由CAD总线130将读取数据提供到控制器110且从控制器110接收数据。存储器150可响应于特定命令而通过CAD总线130将额外信息提供到控制器110。信息可指示例如存储器150是否可用于执行存储器操作及/或在存储器150可变为可用于执行存储器操作之前的时间量。
通常，在存储器存取操作期间，用于存取页的数据的程序可取决于页类型。即，为了从MLC或TLC页读取数据，读取电平电压量变曲线可取决于正读取的页的每一存储器单元的电平(例如，位)。例如，如果正读取MLC页的LP中的位，那么在读取操作期间可将具有第一读取电平电压量变曲线的读取电平电压信号提供到GAL总线的相关联GAL且将具有一或多个通过电压量变曲线的通过电压信号提供到GLA总线的其它GAL。即，通过电压信号可均为共同电压及电压量变曲线，或一些通过电压信号可具有不同电压或电压量变曲线。例如，提供到相邻于接收第一读取电压的GAL的GAL的通过电压可不同于提供到其它剩余GAL的通过电压量变曲线。如果正读取MLC页的UP中的位，那么可将具有第二读取电平电压量变曲线及第三读取电平电压量变曲线的读取电平电压信号提供到GAL总线的相关联GAL且可将具有至少第二通过电压量变曲线及第三通过电压量变曲线的通过电压信号提供到GAL总线的其它GAL。
对于同时存储器存取操作，内部控制器可基于相应页类型(例如，UP、MP、LP、SLC/MLC/TLC页)而针对两个或更多个存储器平面配置块控制器、电压调节器电路及GAL解码器电路。在一些实施例中，每一存储器平面可与个别读取电平电压调节器及通过电压调节器电路以及相应个别GAL解码器电路及相应块控制器相关联。对于两个或更多个存储器平面，内部控制器可根据特定存储器存取配置个别读取电平电压调节器及通过电压调节器电路、相应GAL解码器电路及相应块控制器。例如，内部控制器可配置第一块控制器、第一GAL解码器电路、第一读取电平电压调节器电路及第一通过电压调节器电路以用于第一存储器平面的块内的页的UP读取。此外，内部控制器可同时期配置第二块选择器信号、第二GAL解码器电路、第二读取电平电压调节器电路及第二通过电压调节器电路以用于第二存储器平面的不同块内的不同页的LP读取。经配置第一及第二GAL解码器电路可经由相应GAL总线同时将相应读取电平电压信号提供到两个或更多个存储器平面中的每一个的相应页。同时存储器存取操作可包含例如对位线充电及感测数据并将数据锁存于相应页缓冲器处。在实例中，内部控制器可控制读取电平电压调节器中的每一个以提供具有共同前序电压量变曲线及共同结尾电压量变曲线(其夹挡(bookend)在读取操作期间基于目标页类型选择的独立读取电平电压量变曲线)的读取电平电压信号。在其它实例中，内部控制器可控制读取电平电压调节器以提供具有包含与两个或更多个存储器页类型相关联的读取电平电压量变曲线的共同电压量变曲线的相应读取电平电压信号(例如，在第一时间周期期间与第一页类型相关联的第一读取电平电压信号、在第二时间周期期间与第二页类型相关联的第二读取电平电压信号等)，且可在对应于具有对应于目标存储器页类型的电压的相应读取电平电压信号的时间周期期间控制页缓冲器电路锁存数据。
通过启用所有读取电平电压信号的共同斜坡可增加读取时间操作，但与经配置以个别地控制每一电压调节器的内部控制器相比，可产生更简单且物理大小更小的内部控制器。与具有不支持多个存储器平面的同时存取的内部控制器的存储器相比，经配置以执行同时读取存取的内部控制器改善存储器150的效率及性能。
图2说明根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器200。存储器200包含具有多个存储器单元的存储器阵列230。存储器单元可为非易失性存储器单元，例如NAND快闪单元，或通常可为任何类型的存储器单元。可以图1的存储器150实施存储器200。在一些实例中，存储器阵列230可划分为多个存储器平面。
可将命令信号、地址信号及数据信号作为通过命令、地址及数据(CAD)总线226传输的循序输入/输出(“I/O”)信号组提供到存储器200。类似地，可通过CAD总线226从存储器200提供数据信号。CAD总线226可包含连接到内部控制器260的I/O总线228。I/O总线228可将命令信号、地址信号及数据信号提供到内部控制器260。内部控制器260可在I/O总线228与内部数据总线222及内部地址总线224之间路由信号。可以图1的存储器150实施内部控制器260。内部控制器260可通过CAD总线226接收数个控制信号以控制存储器200的操作。内部控制器260可促进存储器阵列230的两个或更多个存储器平面的同时存储器存取。在一些实例中，内部控制器260可经配置以同时存取两个或更多个存储器平面，而无关于页类型。例如，内部控制器260可接收存储器命令及地址对，且可将信号提供(例如，发送)到列解码器250及/或行解码器240，以基于经接收存储器命令及地址对配置与存储器阵列230的两个或更多个存储器平面相关联的读取电平电压调节器及通过电压调节器电路(例如，基于页类型)、GAL解码器电路(例如，基于页位置)及块控制器(例如，基于块选择)。在配置电压调节器电路、GAL解码器电路及块控制器之后，内部控制器260可例如通过控制、检索来自与两个或更多个存储器平面中的每一个相关联的页缓冲器的数据及/或将数据提供到所述页缓冲器而在同时存储器存取操作期间同时存取存储器阵列230的两个或更多个存储器平面中的每一个的相应页，例如，检索数据或编程数据。同时存储器存取操作可包含例如对位线充电及感测数据并将数据锁存于页缓冲器处。
在一些实施例中，内部控制器260可同时且独立地控制列解码器250及/或行解码器240的读取电平电压调节器及通过电压调节器电路以用于同时存储器存取操作(例如，读取电平电压量变曲线可彼此完全独立地操作)。在其它实施例中，内部控制器260可同时控制列解码器250及/或行解码器240的读取电平电压调节器及通过电压调节器电路以提供具有共同电压量变曲线的读取电平电压信号以用于同时存储器存取操作。例如，同时存储器存取操作可包含共同页类型，且因此，读取电平电压量变曲线可跨两个或更多个平面而为共同的。在另一实例中，内部控制器260可控制读取电平电压调节器以提供具有包含两个或更多个存储器页类型的读取电平电压量变曲线的共同电压量变曲线的读取电平电压信号(例如，在第一时间周期期间与第一页类型相关联的第一读取电平电压量变曲线、在第二时间周期期间与第二页类型相关联的第二读取电平电压量变曲线等)，且页缓冲器电路可在读取电平电压信号具有对应于目标页类型的值的时间周期期间锁存位。在另一实施例中，内部控制器260可控制读取电平电压调节器中的每一个以提供具有共同前序电压量变曲线及共同结尾电压量变曲线(其夹挡在读取操作期间基于目标页类型选择的独立读取电平电压量变曲线)的读取电平电压信号。
地址总线224将块-行地址信号提供到行解码器240且将列地址信号提供到列解码器250。行解码器240及列解码器250可用来选择用于存储器操作(例如，读取、编程及擦除操作)的存储器或存储器单元的块。列解码器250可使数据信号能够提供到对应于列地址信号的存储器的列且允许从对应于列地址信号的列提供数据信号。在一些实例中，列解码器250及/或行解码器240可包含用于存储器阵列230的每一存储器平面的相应GAL解码器电路及读取电平电压调节器及通过电压调节器电路。GAL解码器电路可经由相应多个全局存取线耦合到相应存储器平面。
响应于由内部控制器260解码的存储器命令，读取、编程或擦除阵列230中的存储器单元。耦合到存储器阵列230的读取、编程、擦除电路268从内部控制器260接收控制信号且包含用于提供各种经泵送电压以用于读取、编程及擦除操作的电压发生器。
在已将行地址信号提供到地址总线224之后，内部控制器260将数据信号提供(例如，路由)到高速缓存寄存器270以用于编程操作。将数据信号以各自具有对应于I/O总线228的宽度的大小的连续组存储于高速缓存寄存器270中。高速缓存寄存器270针对阵列230中的存储器单元的整页(例如，行)循序地存储数据信号组。接着使用所有经存储数据信号来编程阵列230中由通过地址总线224耦合的块-行地址选择的存储器单元页。以类似方式，在读取操作期间，将来自由通过地址总线224耦合的块-行地址选择的存储器单元页的数据信号存储于数据寄存器280中。接着通过内部控制器260将大小对应于I/O总线228的宽度的数据信号组从寄存器270循序传送到I/O总线228。
图3说明根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器300。存储器300包含存储器阵列，所述存储器阵列包含多个存储器平面372(0)到372(3)。存储器平面372(0)到372(3)中的每一个可包含相应多个存储器单元。存储器300可进一步包含内部控制器360，所述内部控制器360包含用于针对多个存储器平面372(0)到372(3)同时执行存储器存取操作的功率控制电路364及存取控制电路362。可以图1的存储器150及/或图2的存储器200实施存储器300。存储器单元可为非易失性存储器单元，例如NAND快闪单元，或通常可为任何类型的存储器单元。
存储器平面372(0)到372(3)可相应划分为数据块，其中在存储器存取操作期间可同时存取来自存储器平面372(0)到372(3)中的每一个的不同相对数据块。例如，在存储器存取操作期间，可同时存取存储器平面372(0)的数据块382、存储器平面372(1)的数据块383、存储器平面372(2)的数据块384及存储器平面372(3)的数据块385中的每一个。存储器平面372(0)到372(3)中的每一个可包含相应块控制器390(0)到390(3)，其经配置以响应于相应块选择信号BLK SEL(0)到BLK SEL(3)而将GAL(0)到GAL(3)总线线耦合到选定块。图3中描绘的由块控制器390(0)到390(3)选择的块382、383、384及385仅用于说明目的。存储器平面372(0)到372(3)可具有任何数目个块，且块控制器390(0)到390(3)可具有对应数目个块控制器。
存储器平面372(0)到372(3)中的每一个可耦合到相应页缓冲器376(0)到376(3)。每一页缓冲器376(0)到376(3)可经配置以将数据提供到相应存储器平面372(0)到372(3)或从相应存储器平面372(0)到372(3)接收数据。可通过内部控制器360的存取控制电路362控制页缓冲器376(0)到376(3)。可将从相应存储器平面372(0)到372(3)接收的数据分别锁存于页缓冲器376(0)到376(3)处。在一些例子中，数据可由相应页缓冲器376(0)到376(3)锁存且可例如经由内部控制器360提供到CAD总线。
存储器平面372(0)到372(3)中的每一个可经由相应GAL(0)到GAL(3)总线耦合到相应GAL解码器电路374(0)到374(3)。GAL解码器电路374(0)到374(3)可经配置以在存储器存取操作期间经由相应GAL(0)到GAL(3)总线将相应读取电平电压信号VRDLV(0)到VRDLV(3)及相应通过电压信号VPASS提供到相关联存储器平面372(0)到372(3)的选定块。GAL(0)到GAL(3)总线中的每一个可包含在与选定块的页相关联的存储器存取操作期间选择性地耦合到平面的选定块的相应局部存取线的个别GAL。可基于来自内部控制器360的GAL(0)CTRL到GAL(3)CTRL信号控制GAL解码器电路374(0)到374(3)。GAL解码器电路374(0)到374(3)中的每一个可耦合到读取电平电压调节器电路380(0)到380(3)以接收相应VRDLV(0)到VRDLV(3)信号且耦合到通过电压调节器电路381以接收相应VPASS信号。在一些实施例中，所有相应VPASS信号具有共同电压及电压量变曲线。在其它实施例中，基于相对于接收相应VRDLV(0)到VRDLV(3)信号的GAL(0)到GAL(3)的位置，相应VPASS信号可具有不同电压及/或电压量变曲线。GAL解码器电路374(0)到374(3)可响应于GAL(0)CTRL到GAL(3)CTRL信号将相应VRDLV(0)到VRDLV(3)信号提供到相应GAL(0)到GAL(3)中的一个且将相应VPASS信号中的一个提供到相应GAL(0)到GAL(3)总线的每一剩余GAL。
通过电压调节器电路381可经配置以基于来自内部控制器360的VPASS CTRL信号而提供相应VPASS电压。VPASS信号可具有基于在存储器存取操作期间正存取的一或多个页类型的电压量变曲线。可由VPUMP电压产生相应VPASS信号。读取电平电压调节器电路380(0)到380(3)可经配置以基于来自内部控制器360的相应RD LVL(0)CTRL到RD LVL(3)CTRL信号而提供相应VRDLV(0)到VRDLV(3)信号。VRDLV(0)到VRDLV(3)信号可具有相应基于在存储器存取操作期间正存取的相应页类型的相应读取电平电压量变曲线。可由VPUMP电压产生VRDLV(0)到VRDLV(3)信号。
内部控制器360可控制块控制器390(0)到390(3)、GAL解码器电路374(0)到374(3)、通过电压调节器电路381及读取电平电压调节器电路380(0)到380(3)以同时执行与存储器命令及地址对的群组中的每一个(例如，从例如图1的110的控制器接收)相关联的存储器存取操作。内部控制器360可包含功率控制电路364，其配置通过电压调节器电路381、每一GAL解码器电路374(0)到374(3)及读取电平电压调节器电路380(0)到380(3)中的两个或更多个以用于同时存储器存取操作。内部控制器360可进一步包含存取控制电路362，其经配置以控制页缓冲器376(0)到376(3)中的两个或更多个以感测并锁存来自相应存储器平面372(0)到372(3)的数据，或在同时存储器存取操作期间将数据编程到相应存储器平面372(0)到372(3)。
在操作中，内部控制器360可经由CAD总线接收存储器命令及地址对的群组，其中每一对并行或串行到达。在一些实例中，存储器命令及地址对的群组可与两个或更多个存储器平面372(0)到372(3)相关联。内部控制器360可经配置以响应于存储器命令及地址对的群组而针对两个或更多个存储器平面372(0)到372(3)执行同时存储器存取操作(例如，读取操作或编程操作)。内部控制器360可经配置以控制存储器电路以同时存取多个存储器平面。例如，内部控制器360的功率控制电路364可配置与两个或更多个存储器平面372(0)到372(3)相关联的读取电平电压调节器电路380(0)到380(3)、通过电压调节器电路381、GAL解码器电路374(0)到374(3)及块控制器390(0)到390(3)以用于同时存储器存取操作。块控制器390(0)到390(3)的配置可包含将相应BLK SEL(0)到BLK SEL(3)信号提供到相应块控制器390(0)到390(3)以使得相应GAL(0)到GAL(3)总线耦合到选定块的局部存取线。GAL解码器电路374(0)到374(3)的配置可包含提供具有基于将在块内存取的相应页的位置的值的GAL(0)CTRL到GAL(3)CTRL信号。读取电平电压调节器电路380(0)到380(3)及通过电压调节器电路381的配置可包含提供具有基于相应页类型(例如，UP、MP、LP、SLC/MLC/TLC页)的相应值的RD LVL(0)CTRL到RD LVL(3)CTRL信号及VPASS CTRL信号。在具有单个通过电压调节器电路381的一些实施例中，页类型组合可限于能够使用单个VPASS信号存取的页类型。在具有多个通过电压调节器电路381的其它实施例中，页类型组合可对能够使用不同VPASS信号存取的页类型开放。在已配置块控制器390(0)到390(3)、读取电平电压调节器电路380(0)到380(3)、通过电压调节器电路381及GAL解码器电路374(0)到374(3)之后，存取控制电路362可使得页缓冲器376(0)到376(3)存取两个或更多个存储器平面372(0)到372(3)中的每一个的相应页，此可包含在同时存储器存取操作期间检索数据或写入数据。例如，存取控制电路362可同时(例如，并行及/或同时)控制页缓冲器376(0)到376(3)以对位线充电/放电，感测来自两个或更多个存储器平面372(0)到372(3)的数据，及/或锁存数据。
基于从内部控制器360接收的信号，耦合到两个或更多个存储器平面372(0)到372(3)的GAL解码器电路374(0)到374(3)可将相应VRDLV(0)到VRDLV(3)信号或相应VPASS信号中的一个提供到相应GAL(0)到GAL(3)总线的每一个别GAL。此外，GAL解码器电路374(0)到374(3)中的一个可将相应VRDLV(0)到VRDLV(3)信号提供到不同于被GAL解码器电路374(0)到374(3)中的另一个提供相应VRDLV(0)到VRDLV(3)信号的GAL(0)到GAL(3)总线的相应GAL的相应GAL(0)到GAL(3)总线的相应GAL。作为实例，GAL解码器电路374(0)可将VRDLV(0)提供到GAL(0)总线的第一GAL且可将相应VPASS信号提供到GAL(0)总线的剩余GAL。GAL解码器电路374(1)可将VRDLV(1)信号提供到GAL(1)总线的第三GAL且可将相应VPASS信号提供到GAL(1)总线的剩余GAL。GAL解码器电路374(2)可将VRDLV(2)信号提供到GAL(2)总线的第七GAL且可将相应VPASS信号提供到GAL(2)总线的剩余GAL，等等。内部控制器360、块控制器390(0)到390(3)、GAL解码器电路374(0)到374(3)、读取电平电压调节器电路380(0)到380(3)及通过电压调节器电路381可允许同时存取两个或更多个存储器平面372(0)到372(3)的不同选定块内的不同相应页。例如，可同时存取第一存储器平面372(0)的第一块的第一页与第二存储器平面372(1)的第二块的第二页，而无关于页类型。
在一些实施例中，功率控制电路364可独立控制由读取电平电压调节器电路380(0)到380(3)提供的VRDLV(0)到VRDLV(3)信号。例如，功率控制电路364可同时且独立地提供读取电平控制信号RD LVL(0)CTRL到RD LVL(3)CTRL中的每一个，使得由读取电平电压调节器电路380(0)到380(3)中的每一个提供不同的相应VRDLV(0)到VRDLV(3)。在另一实施例中，内部控制器360的功率控制电路364可控制由读取电平电压调节器电路380(0)到380(3)提供的VRDLV(0)到VRDLV(3)信号以具有共同前序电压量变曲线及共同结尾电压量变曲线(其夹挡在存储器存取操作期间基于目标页类型选择的独立读取电平电压量变曲线)。例如，图7描绘读取电压量变曲线，其具有在时间T1之前的共同前序电压量变曲线、在时间T2之后的共同结尾电压量变曲线及在时间T1与时间T2之间基于页类型选择的独立读取电平电压量变曲线。
在又一实施例中，功率控制电路364可控制由读取电平电压调节器电路380(0)到380(3)提供的VRDLV(0)到VRDLV(3)信号以具有在存储器存取操作期间通过一个以上页类型的读取电平电压的共同电压量变曲线。例如，图6的底部电压量变曲线描绘包含LP读取电平电压量变曲线(顶部电压量变曲线)及UP读取电平电压量变曲线(中间电压量变曲线)的1遍读取电平电压量变曲线。可在时间T2与T3之间执行LP读取，且可在时间T3与T4之间以及在T1与T2之间执行UP读取。存取控制电路362可基于页类型控制页缓冲器376(0)到376(3)以在适当时间锁存数据。多个页类型的1遍电压量变曲线可产生更长的存储器存取操作，但与能够提供完全独立的电压量变曲线的内部控制器相比，可简化内部控制器360。此外，类似于单个通过电压调节器电路381，实施涵盖多个页类型的1遍电压量变曲线可允许读取电平电压调节器电路380(0)到380(3)在共同读取电平电压量变曲线被提供到两个或更多个存储器平面中的每一个时组合成单个读取电平电压调节器电路。
页缓冲器376(0)到376(3)可响应于来自内部控制器360及相应存储器平面372(0)到372(3)的信号而在存储器存取操作期间将数据提供到内部控制器360或从内部控制器360接收数据。内部控制器360可将经接收数据提供到控制器，例如图1的控制器110。
将明白，存储器300可包含多于或少于四个存储器平面、GAL解码器电路、读取电平电压调节器电路及页缓冲器。还将明白，GAL(0)到GAL(3)总线中的每一个可包含8个、16个、32个、64个、128个等数目个个别全局存取线。内部控制器360、GAL解码器电路374(0)到374(3)及读取电平电压调节器电路380(0)到380(3)可在不同相应页是不同页类型时同时存取多个存储器平面的不同相应块内的不同相应页。
图4说明根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器400。存储器400包含存储器阵列，所述存储器阵列包含多个存储器平面372(0)到372(3)。存储器平面372(0)到372(3)中的每一个可包含相应多个存储器单元。存储器400可进一步包含内部控制器460，其包含用于针对多个存储器平面372(0)到372(3)同时执行存储器存取操作的功率控制电路464及存取控制电路462。可以图1的存储器150及/或图2的存储器200实施存储器400。存储器400可包含前文已关于图3的存储器300描述的元件。图4中已使用图3中使用的相同参考数字识别所述元件且共同元件的操作如前文描述。因此，为简洁起见，将不重复此类特定元件的操作的详细描述。
GAL解码器电路374(0)到374(3)中的每一个可耦合到读取电平电压调节器电路380(0)到380(3)以接收相应VRDLV(0)到VRDLV(3)信号且耦合到相应通过电压调节器电路482(0)到482(3)以接收相应通过电压信号VPASS(0)到VPASS(3)。GAL解码器电路374(0)到374(3)可响应于GAL(0)CTRL到GAL(3)CTRL信号而将相应VRDLV(0)到VRDLV(3)信号或相应VPASS(0)到VPASS(3)信号中的一个提供到相应GAL(0)到GAL(3)总线的每一个别GAL。
通过电压调节器电路482(0)到482(3)可经配置以基于来自内部控制器460的相应VPASS(0)CTRL到VPASS(3)CTRL信号而提供相应VPASS(0)到VPASS(3)信号。VPASS(0)到VPASS(3)信号可具有相应基于在存储器存取操作期间正存取的相应页类型及/或基于GAL(0)到GAL(3)的块内的特定GAL的位置的相应电压量变曲线。可由VPUMP电压产生VPASS(0)到VPASS(3)信号。
内部控制器460可控制块控制器390(0)到390(3)、GAL解码器电路374(0)到374(3)、通过电压调节器电路482(0)到482(3)及读取电平电压调节器电路380(0)到380(3)以同时执行与存储器命令及地址对的群组中的每一个(例如，从例如图1的110的控制器接收)相关联的存储器存取操作。内部控制器460可包含功率控制电路464，其配置每一块控制器390(0)到390(3)、GAL解码器电路374(0)到374(3)、通过电压调节器电路482(0)到482(3)及读取电平电压调节器电路380(0)到380(3)中的两个或更多个以用于同时存储器存取操作。内部控制器460可进一步包含存取控制电路462，其经配置以控制页缓冲器376(0)到376(3)中的两个或更多个以感测并锁存来自相应存储器平面372(0)到372(3)的数据，或将数据编程到相应存储器平面372(0)到372(3)以执行同时存储器存取操作。
在操作中，内部控制器460可经由CAD总线接收存储器命令及地址对的群组。在一些实例中，存储器命令及地址对的群组可相应与不同相应存储器平面372(0)到372(3)相关联。内部控制器460可经配置以响应于存储器命令及地址对的群组而针对多个存储器平面372(0)到372(3)执行同时存储器存取操作(例如，读取操作或编程操作)。在一些实例中，存储器命令及地址对的群组可与两个或更多个存储器平面372(0)到372(3)相关联。内部控制器460可经配置以响应于存储器命令及地址对的群组而针对两个或更多个存储器平面372(0)到372(3)执行同时存储器存取操作(例如，读取操作或编程操作)。内部控制器460可经配置以控制存储器电路以同时存取多个存储器平面。例如，内部控制器460的功率控制电路464可配置与两个或更多个存储器平面372(0)到372(3)相关联的读取电平电压调节器电路380(0)到380(3)、通过电压调节器电路482(0)到482(3)、GAL解码器电路374(0)到374(3)及块控制器390(0)到390(3)以用于同时存储器存取操作。块控制器390(0)到390(3)的配置可包含将相应BLK SEL(0)到BLK SEL(3)信号提供到相应块控制器390(0)到390(3)以使得相应GAL(0)到GAL(3)总线耦合到选定块的局部存取线。GAL解码器电路374(0)到374(3)的配置可包含提供具有基于将在块内存取的相应页的位置的值的GAL(0)CTRL到GAL(3)CTRL信号。读取电平电压调节器电路380(0)到380(3)及通过电压调节器电路482(0)到482(3)的配置可包含提供具有基于相应页类型(例如，UP、MP、LP、SLC/MLC/TLC页)的相应值的RD LVL(0)CTRL到RD LVL(3)CTRL信号及VPASS CTRL(0)到VPASS CTRL(3)信号。独立控制通过电压调节器电路482(0)到482(3)可允许同时存取任何页类型组合。在已配置块控制器390(0)到390(3)、读取电平电压调节器电路380(0)到380(3)、通过电压调节器电路482(0)到482(3)及GAL解码器电路374(0)到374(3)之后，存取控制电路362可使得页缓冲器376(0)到376(3)存取两个或更多个存储器平面372(0)到372(3)中的每一个的相应页，此可包含在同时存储器存取操作期间检索数据或写入数据。例如，存取控制电路362可同时(例如，并行及/或同期)控制页缓冲器376(0)到376(3)以对位线充电/放电，感测来自两个或更多个存储器平面372(0)到372(3)的数据，及/或锁存数据。
基于从内部控制器460接收的信号，耦合到两个或更多个存储器平面372(0)到372(3)的GAL解码器电路374(0)到374(3)可将相应VRDLV(0)到VRDLV(3)信号或相应VPASS(0)到VPASS(3)信号中的一个提供到相应GAL(0)到GAL(3)总线的每一个别GAL。此外，GAL解码器电路374(0)到374(3)中的一个可将相应VRDLV(0)到VRDLV(3)信号提供到不同于被GAL解码器电路374(0)到374(3)中的另一个提供相应VRDLV(0)到VRDLV(3)信号的GAL(0)到GAL(3)总线的相应GAL的相应GAL(0)到GAL(3)总线的相应GAL。作为实例，GAL解码器电路374(0)可将VRDLV(0)信号提供到GAL(0)总线的第一GAL且可将相应VPASS(0)信号提供到GAL(0)总线的剩余GAL。在一些实例中，VPASS(0)信号可表示一个以上VPASS电压量变曲线或电压信号。GAL解码器电路374(1)可将VRDLV(1)信号提供到GAL(1)总线的第三GAL且可将相应VPASS(1)信号提供到GAL(1)总线的剩余GAL。在一些实例中，VPASS(1)信号可表示一个以上VPASS电压量变曲线或电压信号。GAL解码器电路374(2)可将VRDLV(2)信号提供到GAL(2)总线的第七GAL且可将相应VPASS(2)信号提供到GAL(2)总线的剩余GAL，等等。在一些实例中，VPASS(2)信号可表示一个以上VPASS电压量变曲线或电压信号。内部控制器460、块控制器390(0)到390(3)、GAL解码器电路374(0)到374(3)、读取电平电压调节器电路380(0)到380(3)及通过电压调节器电路482(0)到482(3)可允许同时存取两个或更多个存储器平面372(0)到372(3)的不同选定块内的不同相应页。
在一些实施例中，内部控制器460的功率控制电路464可独立控制由读取电平电压调节器电路380(0)到380(3)提供的VRDLV(0)到VRDLV(3)信号，且还可独立控制由通过电压调节器电路482(0)到482(3)提供的VPASS(0)到VPASS(3)信号。在另一实施例中，功率控制电路464可控制由读取电平电压调节器电路380(0)到380(3)提供的VRDLV(0)到VRDLV(3)信号以具有共同前序电压量变曲线及共同结尾电压量变曲线(其夹挡在存储器存取操作期间基于目标页类型选择的独立读取电平电压量变曲线)。在又一实施例中，功率控制电路464可控制由读取电平电压调节器电路380(0)到380(3)提供的VRDLV(0)到VRDLV(3)信号以具有在存储器存取操作期间通过一个以上页类型的读取电平电压的共同电压量变曲线。
页缓冲器376(0)到376(3)可响应于来自内部控制器460及相应存储器平面372(0)到372(3)的信号而在存储器存取操作期间将数据提供到内部控制器460或从内部控制器460接收数据。内部控制器460可将经接收数据提供到控制器，例如图1的控制器110。
将明白，存储器400可包含多于或少于四个存储器平面、GAL解码器电路、读取电平电压调节器电路、通过电压调节器电路及页缓冲器。还将明白，GAL(0)到GAL(3)总线中的每一个可包含8个、16个、32个、64个、128个等数目个个别全局存取线。内部控制器460、GAL解码器电路374(0)到374(3)及读取电平电压调节器电路380(0)到380(3)可在不同相应页是不同页类型时同时存取多个存储器平面的不同相应块内的不同相应页。
图5说明根据本发明的实施例的经配置以执行多个存储器平面的同时存储器存取的存储器500的部分。存储器500的部分包含具有GAL0到GALN多路复用器电路576(0)到576(N)的GAL解码器电路574。存储器500的部分可进一步包含内部控制器560，所述内部控制器560包含经配置以控制GAL解码器电路574的功率控制电路564。存储器500的部分可进一步包含读取电平电压调节器580、通过电压调节器582及电压泵584。可以图1的存储器150及/或图2的存储器200实施存储器500的部分。可以图3及/或4的GAL解码器电路374(0)到374(3)中的任一个实施GAL解码器电路574，且可以图2的内部控制器260、图3的内部控制器360及/或图4的内部控制器460实施内部控制器560。
在存储器存取操作期间，GAL0到GALN多路复用器电路576(0)到576(N)中的每一个可经配置以响应于来自内部控制器560的相应GAL CTRL0到GAL CTRLN信号而将VRDLV信号提供到相应GAL0到GALN线中的一个且将相应VPASS信号提供到相应剩余GAL0到GALN线。GAL0到GALN线可对应于图3或4的GAL(0)到GAL(3)总线中的任一个的线组。在一些实例中，在存储器存取操作期间，可在GAL0到GALN线中的一个上提供VRDLV信号，且可将VPASS信号提供到剩余GAL0到GALN线。
电压泵584可将经泵送电压VPUMP提供到读取电平电压调节器580及通过电压调节器582。读取电平电压调节器580及通过电压调节器582可从VPUMP电压分别提供VRDLV信号及相应VPASS信号。读取电平电压调节器580可响应于来自内部控制器560的RD LVL CTRL信号而提供VRDLV信号。VRDLV信号可具有基于在存储器存取操作期间正存取的页类型的量变曲线。通过电压调节器582可响应于来自内部控制器560的VPASS CTRL信号而提供相应VPASS信号。VPASS信号可具有基于在存储器存取操作期间正存取的页类型及/或基于其它GAL相对于将经由VRDLV信号存取的GAL的位置的值。
虽然图5仅描绘单个GAL解码器电路574、单个读取电平电压调节器580及单个通过电压调节器582，但存储器500的部分可包含以下一些或各者中的两个或更多个且内部控制器560可在存储器存取操作期间同时配置以下：两个或更多个GAL解码器电路、两个或更多个VRDLV信号调节器电路及两个或更多个VPASS信号调节器电路。内部控制器560对GAL解码器电路574的控制可包含控制GAL0到GALN多路复用器电路576(0)到576(N)中的每一个。内部控制器560可包含功率控制电路564，其在存储器存取操作期间配置读取电平电压调节器580、通过电压调节器582及GAL解码器电路574的GAL0到GALN多路复用器电路576(0)到576(N)以将VRDLV信号或VPASS信号中的一个提供到GAL0到GALN线。
在操作中，内部控制器560可经由CAD总线接收存储器命令及地址对的群组。在一些实例中，存储器命令及地址对的群组可相应与不同相应存储器平面(未展示)相关联。内部控制器560可经配置以响应于存储器命令及地址对的群组而针对多个存储器平面执行同时存储器存取操作(例如，读取操作或编程操作)。
在对存储器平面中的一个执行存储器存取操作中，内部控制器560的功率控制电路564可在存储器平面中的所述一个与用于同时存储器存取操作的存储器命令及地址对的群组中的一个相关联时配置读取电平电压调节器580、通过电压调节器582及GAL解码器电路574的GAL0到GALN多路复用器电路576(0)到576(N)中的每一个以将VRDLV信号或相应VPASS信号中的一个提供到GAL0到GALN线。读取电平电压调节器580及通过电压调节器582的配置可基于相应页类型(例如，UP、MP、LP、SLC/MLC/TLC页)，这是因为存取页所需的VRDLV信号及VPASS信号可基于页类型。在读取电平电压调节器580、通过电压调节器582及GAL解码器电路574已经配置以在GAL0到GALN线中的每一个上提供VRDLV信号或VPASS信号中的一个之后，内部控制器560可存取耦合到GAL0到GALN线的相应存储器页。
在一些实施例中，功率控制电路564可控制由读取电平电压调节器电路580提供的VRDLV信号以具有在存储器存取操作期间通过一个以上页类型的读取电平电压的电压量变曲线。在另一实施例中，功率控制电路564可控制由读取电平电压调节器电路580提供的VRDLV信号以具有共同前序电压量变曲线及共同结尾电压量变曲线(其夹挡在存储器存取操作期间基于目标页类型选择的独立读取电平电压量变曲线)。
将明白，存储器500的部分可包含一个以上GAL解码器电路、读取电平电压调节器电路及通过电压调节器电路。还将明白，GAL0到GALN中的每一个可包含8个、16个、32个、64个、128个等数目个全局存取线。
从前文将明白，虽然本文已出于说明目的描述本发明的特定实施例，但可在不背离本发明的精神及范围的情况下作出各种修改。据此，本发明除受到随附权利要求书的限制以外不受限制。

Claims (28)

1.一种用于对多个存储器平面执行同时存储器存取操作的设备，其包括：
存储器阵列，其包括多个存储器平面，其中所述多个存储器平面中的每一个包括多个存储器单元；
多个全局存取线解码器电路，其中所述多个全局存取线解码器电路中的全局存取线解码器电路经由相应全局存取线总线耦合到所述多个存储器平面中的相应存储器平面，其中在存储器存取操作期间，所述全局存取线解码器电路经配置以将读取电平电压信号提供到所述相应全局存取线总线的多个全局存取线中的一个且在所述相应全局存取线总线的所述多个全局存取线中的每一剩余全局存取线上提供相应通过电压信号；
多个读取电平电压调节器电路，其中所述多个读取电平电压调节器电路中的读取电平电压调节器电路耦合到所述全局存取线解码器电路且经配置以提供所述读取电平电压信号；
一个通过电压调节器电路，其耦合到所述全局存取线解码器电路且经配置以提供所述相应通过电压信号；及
控制器，其经配置以同时且独立地控制所述多个读取电平电压调节器电路和所述一个通过电压调节器电路以用于同时存储器存取操作，其中在所述同时存储器存取操作期间，所述控制器经配置以控制所述多个读取电平电压调节器电路中的两个或更多个以提供各自具有与相应页类型相关联的电压量变曲线的相应读取电平电压，其中在所述存储器存取操作期间，所述控制器进一步经配置以控制所述一个通过电压调节器电路以提供具有与页类型相关联的相应电压量变曲线的所述相应通过电压信号。
2.根据权利要求1所述的设备，其中所述多个全局存取线解码器电路中的第二全局存取线解码器电路经由第二相应全局存取线总线耦合到所述多个存储器平面中的另一相应存储器平面，其中在所述同时存储器存取操作期间，所述第二全局存取线解码器电路经配置以在所述第二相应全局存取线总线的多个全局存取线中的一个上提供第二读取电平电压信号且在所述第二相应全局存取线总线的所述多个全局存取线中的每一剩余全局存取线上提供所述相应通过电压信号。
3.根据权利要求2所述的设备，其中所述第二读取电平电压信号具有不同于所述读取电平电压信号的电压量变曲线。
4.根据权利要求2所述的设备，其中所述读取电平电压信号及所述第二读取电平电压信号具有共同结尾部分及共同前序部分。
5.根据权利要求2所述的设备，其中所述读取电平电压信号及所述第二读取电平电压信号具有共同电压量变曲线。
6.根据权利要求5所述的设备，其中所述共同电压量变曲线包含与一个以上页类型相关联的读取电平电压。
7.根据权利要求1所述的设备，其中所述控制器包括功率控制电路，所述功率控制电路经配置以在所述存储器存取操作期间控制所述全局存取线解码器电路以将所述读取电平电压信号提供到所述相应全局存取线总线的所述多个全局存取线中的一者且将所述相应通过电压信号提供到所述多个全局存取线中的每一剩余全局存取线。
8.根据权利要求1所述的设备，其进一步包括多个块控制器，其中在所述同时存储器存取操作期间，所述多个块控制器中的块控制器经配置以将所述全局存取线总线耦合到所述存储器平面中基于来自所述控制器的块选择信号选择的块的局部存取线。
9.根据权利要求8所述的设备，其进一步包括多个页缓冲器，其中在所述同时存储器存取操作期间，所述多个页缓冲器中的页缓冲器经配置以锁存来自所述存储器平面的选定块的页的数据。
10.根据权利要求1所述的设备，其中所述同时存储器存取操作包含两个或更多个页类型。
11.一种用于对多个存储器平面执行同时存储器存取操作的设备，其包括：
存储器阵列，其包括多个存储器平面，其中所述多个存储器平面中的每一个包括多个存储器单元；
多个全局存取线解码器电路，其中所述多个全局存取线解码器电路中的全局存取线解码器电路经由相应全局存取线总线耦合到所述多个存储器平面中的相应存储器平面，其中在存储器存取操作期间，所述全局存取线解码器电路经配置以在所述相应全局存取线总线的多个全局存取线中的一个上提供读取电平电压信号，且在所述多个全局存取线中的每一剩余全局存取线上提供相应通过电压信号；
多个读取电平电压调节器电路，其中所述多个读取电平电压调节器电路中的读取电平电压调节器电路耦合到所述全局存取线解码器电路且经配置以提供所述读取电平电压信号；
多个通过电压调节器电路，其中所述多个通过电压调节器电路中的通过电压调节器电路耦合到所述全局存取线解码器电路且经配置以提供所述相应通过电压信号；及
控制器，其经配置同时且独立地控制所述多个读取电平电压调节器电路和所述多个通过电压调节器电路以用于同时存储器存取操作，其中在所述同时存储器存取操作期间，所述控制器经配置以控制所述多个读取电平电压调节器电路中的两个或更多个以提供各自具有与相应页类型相关联的相应电压量变曲线的相应读取电平电压信号，其中在所述存储器存取操作期间，所述控制器进一步经配置以控制所述多个通过电压调节器电路中的两个或更多个以提供相应具有与所述相应页类型相关联的相应电压量变曲线的相应通过电压信号。
12.根据权利要求11所述的设备，其中所述全局存取线解码器电路包括多个全局存取线多路复用器电路，其各自经配置以响应于来自所述控制器的信号而接收所述读取电平电压信号及所述相应通过电压信号且将所述读取电平电压信号或所述相应通过电压信号中的一个提供到所述多个全局存取线中的经耦合全局存取线。
13.根据权利要求11所述的设备，其中所述多个读取电平电压调节器电路中的第二读取电平电压调节器电路耦合到所述多个全局存取线解码器电路中的第二全局存取线解码器电路且经配置以提供第二读取电平电压信号，其中基于不同于由所述读取电平电压调节器电路提供的所述读取电平电压信号的页类型提供所述第二读取电平电压信号。
14.根据权利要求13所述的设备，其中在所述同时存储器存取操作期间，所述第二读取电平电压信号的电压量变曲线的第一部分相同于所述读取电平电压信号的电压量变曲线的第一部分。
15.根据权利要求13所述的设备，其中在所述同时存储器存取操作期间，所述第二读取电平电压信号的电压量变曲线的最后部分相同于所述读取电平电压信号的电压量变曲线的最后部分。
16.根据权利要求13所述的设备，其中在所述同时存储器存取操作期间，所述第二读取电平电压信号的电压量变曲线的中间部分相同于所述读取电平电压信号的电压量变曲线的中间部分。
17.根据权利要求11所述的设备，其进一步包括：
多个块控制器，其中在所述同时存储器存取操作期间，所述多个块控制器中的块控制器经配置以将所述全局存取线总线耦合到所述存储器平面的选定块的局部存取线；及
多个页缓冲器，其中在所述同时存储器存取操作期间，所述多个页缓冲器中的页缓冲器经配置以锁存来自所述多个存储器平面中的相应存储器平面的数据。
18.一种用于对多个存储器平面执行同时存储器存取操作的设备，其包括：
第一存储器平面，其耦合到第一全局存取线总线；
第二存储器平面，其耦合到第二全局存取线总线；
第一全局存取线解码器电路，其包括第一多个全局存取线多路复用器电路，其中所述第一多个全局存取线多路复用器电路中的一个经配置以将第一读取电平电压信号提供到所述第一全局存取线总线的相应全局存取线且所述第一多个全局存取线多路复用器电路中的剩余全局存取线多路复用器电路经配置以将相应通过电压信号提供到所述第一全局存取线总线的所述第一多个全局存取线中的剩余全局存取线；
第二全局存取线解码器电路，其包括第二多个全局存取线多路复用器电路，其中所述第二多个全局存取线多路复用器电路中的一个经配置以将第二读取电平电压信号提供到所述第二全局存取线总线的相应全局存取线且所述第二多个全局存取线多路复用器电路中的剩余全局存取线多路复用器电路经配置以将相应通过电压信号提供到所述第二全局存取线总线的所述第二多个全局存取线中的剩余全局存取线；
第一读取电平电压调节器电路，其经配置以提供所述第一读取电平电压信号，所述第一读取电平电压信号具有基于在存储器存取操作期间存取的所述第一存储器平面的页的第一页类型的电压量变曲线；
第二读取电平电压调节器电路，其经配置以提供所述第二读取电平电压信号，所述第二读取电平电压信号具有基于在所述存储器存取操作期间与所述第一存储器平面的所述页同时存取的所述第二存储器平面的页的第二页类型的电压量变曲线；第一通过电压调节器电路和第二通过电压调节器电路，其经配置以提供所述相应通过电压信号；及
控制器，其经配置以同时且独立地控制所述第一读取电平电压调节器电路和所述第二读取电平电压调节器电路及所述第一通过电压调节器电路和所述第二通过电压调节器电路以用于同时存储器存取操作，其中在所述同时存储器存取操作期间，所述控制器进一步经配置以控制所述第一通过电压调节器电路和所述第二通过电压调节器电路以提供相应具有与相应页类型相关联的相应电压量变曲线的相应通过电压信号。
19.根据权利要求18所述的设备，其中所述第一通过电压调节器电路经配置以将第一通过电压信号提供到所述第一全局存取线解码器，所述第二通过电压调节器电路经配置以将第二通过电压信号提供到所述第二全局存取线解码器，其中所述第一通过电压信号的电压不同于所述第二通过电压信号的电压。
20.根据权利要求18所述的设备，其中所述第二读取电平电压信号的所述电压量变曲线的至少一部分不同于所述读取电平电压信号的所述电压量变曲线。
21.根据权利要求18所述的设备，其中所述第一页类型是上部页且所述第二页类型是下部页。
22.根据权利要求18所述的设备，其中所述控制器进一步经配置以将具有基于将在所述存储器存取操作期间存取的所述第一存储器平面的页的值的第一控制信号提供到所述第一全局存取线解码器电路且将具有基于将在所述存储器存取操作期间存取的所述第二存储器平面的页的值的第二控制信号提供到所述第二全局存取线解码器电路。
23.一种用于对多个存储器平面执行同时存储器存取操作的方法，其包括：
接收与存储器的第一存储器平面相关联的第一存储器存取命令及地址对以及与所述存储器的第二存储器平面相关联的第二存储器存取命令及地址对；
响应于接收所述第一存储器命令及地址对：
从第一读取电平电压调节器电路提供具有基于第一页类型的电压量变曲线的第一读取电平电压，其中从所述第一存储器命令及地址对确定所述第一页类型；及
配置第一全局存取线解码器电路以在耦合到所述第一存储器平面的第一全局存取线总线的第一多个全局存取线中的一个上提供所述第一读取电平电压信号且在所述第一多个全局存取线中的每一剩余全局存取线上提供相应通过电压信号；
与配置所述第一全局存取线解码器电路同时地且响应于接收所述第二存储器命令及地址对：
从第二读取电平电压调节器电路提供具有基于第二页类型的电压量变曲线的第二读取电平电压，其中从所述第二存储器命令及地址对确定所述第二页类型；及
配置第二全局存取线解码器电路以在耦合到所述第二存储器平面的第二全局存取线总线的第二多个全局存取线中的一个上提供所述第二读取电平电压信号且在所述第二多个全局存取线中的每一剩余全局存取线上提供所述相应通过电压信号；配置第一通过电压调节器电路和第二通过电压调节器电路以将所述相应通过电压信号提供到所述第一全局存取线解码器电路和所述第二全局存取线解码器电路；及
配置控制器以同时且独立地控制所述第一读取电平电压调节器电路和所述第二读取电平电压调节器电路及所述第一通过电压调节器电路和所述第二通过电压调节器电路以用于同时存储器存取操作，其中在所述同时存储器存取操作期间，所述控制器进一步经配置以控制所述第一通过电压调节器电路和所述第二通过电压调节器电路以提供相应具有与相应页类型相关联的相应电压量变曲线的相应通过电压信号。
24.根据权利要求23所述的方法，其进一步包括：
将所述第一全局存取线总线耦合到所述第一存储器平面的第一选定块的局部存取线；及
将所述第二全局存取线总线耦合到所述第二存储器平面的选定块的局部存取线。
25.根据权利要求23所述的方法，其进一步包括在所述存储器存取操作期间在所述第一读取电平电压及所述第二读取电平电压上提供共同前序。
26.根据权利要求25所述的方法，其进一步包括在所述存储器存取操作期间在所述第一读取电平电压及所述第二读取电平电压上提供共同结尾。
27.根据权利要求23所述的方法，其进一步包括基于所述第一读取电平电压信号锁存来自所述第一存储器平面的第一数据且同时基于所述第二读取电平电压信号锁存来自所述第二存储器平面的第二数据。
28.根据权利要求27所述的方法，其进一步包括在所述存储器的输出处提供经锁存的所述第一数据及经锁存的所述第二数据。
CN201680012667.0A 2015-11-05 2016-10-28 用于在存储器存取操作期间同时存取存储器的多个存储器平面的设备及方法 Active CN107408087B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/933,874 2015-11-05
US14/933,874 US9910594B2 (en) 2015-11-05 2015-11-05 Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
PCT/US2016/059484 WO2017079066A1 (en) 2015-11-05 2016-10-28 Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation

Publications (2)

Publication Number Publication Date
CN107408087A CN107408087A (zh) 2017-11-28
CN107408087B true CN107408087B (zh) 2020-12-04

Family

ID=58662672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012667.0A Active CN107408087B (zh) 2015-11-05 2016-10-28 用于在存储器存取操作期间同时存取存储器的多个存储器平面的设备及方法

Country Status (7)

Country Link
US (4) US9910594B2 (zh)
EP (1) EP3371709B1 (zh)
JP (2) JP2018514892A (zh)
KR (1) KR102018113B1 (zh)
CN (1) CN107408087B (zh)
TW (1) TWI624838B (zh)
WO (1) WO2017079066A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US9792995B1 (en) * 2016-04-26 2017-10-17 Sandisk Technologies Llc Independent multi-plane read and low latency hybrid read
KR20180064088A (ko) * 2016-12-05 2018-06-14 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
US10497447B2 (en) * 2017-06-29 2019-12-03 SK Hynix Inc. Memory device capable of supporting multiple read operations
US10558522B2 (en) 2017-10-20 2020-02-11 Western Digital Technologies, Inc. Dynamic multi-stage decoding
US10637511B2 (en) 2017-12-18 2020-04-28 Western Digital Technologies, Inc Dynamic multi-stage decoding
US11036579B2 (en) * 2018-06-06 2021-06-15 SK Hynix Inc. Decoder for memory system and method thereof
KR102530500B1 (ko) * 2018-09-28 2023-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
WO2020095361A1 (ja) * 2018-11-06 2020-05-14 キオクシア株式会社 半導体記憶装置
WO2020118481A1 (en) 2018-12-10 2020-06-18 Yangtze Memory Technologies Co., Ltd. Pre-read technique for multi-pass programming of flash memory
US11137785B2 (en) 2020-02-11 2021-10-05 Taiwan Semiconductor Manufacturing Company Limited On-chip power regulation system for MRAM operation
TWI727842B (zh) * 2020-02-20 2021-05-11 大陸商長江存儲科技有限責任公司 存儲器件及其編程方法
US11157416B2 (en) * 2020-02-27 2021-10-26 Micron Technology, Inc. Firmware loading for a memory controller
US11126369B1 (en) 2020-02-28 2021-09-21 Western Digital Technologies, Inc. Data storage with improved suspend resume performance
KR20210111565A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
JP2022542990A (ja) 2020-04-23 2022-10-07 長江存儲科技有限責任公司 メモリデバイスおよびそのプログラミング方法
US11429300B2 (en) * 2020-06-12 2022-08-30 Micron Technology, Inc. Independent parallel plane access in a multi-plane memory device
JP2022078881A (ja) 2020-11-13 2022-05-25 キオクシア株式会社 半導体記憶装置
CN117079690A (zh) * 2021-03-29 2023-11-17 长江存储科技有限责任公司 存储器器件及其异步多面独立读取操作
JP7392180B2 (ja) 2021-03-29 2023-12-05 長江存儲科技有限責任公司 メモリデバイスおよびその非同期マルチプレーン独立読み出し動作
CN113129952B (zh) * 2021-05-14 2023-04-18 长江存储科技有限责任公司 非易失性存储器及其控制方法
JP2023001829A (ja) 2021-06-21 2023-01-06 キオクシア株式会社 半導体記憶装置
US20230176778A1 (en) * 2021-12-06 2023-06-08 Micron Technology, Inc. Managing single-level and multi-level programming operations
US11935595B2 (en) * 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015025357A1 (ja) * 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2775382B1 (fr) 1998-02-25 2001-10-05 St Microelectronics Sa Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant
KR100463197B1 (ko) 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
JP4270994B2 (ja) 2003-09-29 2009-06-03 株式会社東芝 不揮発性半導体記憶装置
KR20050112973A (ko) 2004-05-28 2005-12-01 삼성전자주식회사 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법
US8375146B2 (en) * 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
KR100590388B1 (ko) 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
KR100729357B1 (ko) 2005-08-25 2007-06-15 삼성전자주식회사 읽기 속도를 향상시킬 수 있는 플래시 메모리 장치
TW200746161A (en) 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
CA2648896A1 (en) 2006-04-19 2007-11-01 Queen's University At Kingston A hybrid nanotube/cmos dynamically reconfigurable architecture and an integrated design optimization method and system therefor
US7280398B1 (en) 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
US7656735B2 (en) * 2006-09-29 2010-02-02 Sandisk Corporation Dual voltage flash memory methods
JP2009032324A (ja) * 2007-07-26 2009-02-12 Spansion Llc 複数のメモリブロックを備える不揮発性記憶装置
US8566504B2 (en) 2007-09-28 2013-10-22 Sandisk Technologies Inc. Dynamic metablocks
US7813212B2 (en) 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
TWI343246B (en) 2008-01-31 2011-06-11 Tien Sheng Chen Anus check device and anus check set
US8068365B2 (en) 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
US8120990B2 (en) 2008-02-04 2012-02-21 Mosaid Technologies Incorporated Flexible memory operations in NAND flash devices
US8050072B2 (en) 2008-10-08 2011-11-01 Seagate Technology Llc Dual stage sensing for non-volatile memory
KR100967008B1 (ko) 2008-11-14 2010-06-30 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
EP2394221A4 (en) 2009-02-09 2012-11-21 Rambus Inc NON-VOLATILE MEMORY WITH MULTIPLE LEVELS WITH SYNCHRONIZED CONTROL
US20100323047A1 (en) 2009-06-17 2010-12-23 Fridley Michael A Solid one-piece cutter hub and blade combination
KR101066696B1 (ko) * 2009-06-29 2011-09-21 주식회사 하이닉스반도체 불휘발성 메모리 소자
US8473669B2 (en) 2009-12-07 2013-06-25 Sandisk Technologies Inc. Method and system for concurrent background and foreground operations in a non-volatile memory array
TWI381392B (zh) 2010-02-04 2013-01-01 Transcend Information Inc 雙層面記憶體錯誤修正方法以及相關的記憶體裝置
US8402243B2 (en) * 2010-02-25 2013-03-19 Apple Inc. Dynamically allocating number of bits per cell for memory locations of a non-volatile memory
KR101681301B1 (ko) 2010-08-12 2016-12-01 에스케이 텔레콤주식회사 필터링모드 생략가능한 영상 부호화/복호화 방법 및 장치
JP5066241B2 (ja) 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US9569320B2 (en) 2010-12-01 2017-02-14 Seagate Technology Llc Non-volatile memory program failure recovery via redundant arrays
US8966201B2 (en) 2010-12-10 2015-02-24 Sandisk Technologies Inc. Method and system for hijacking writes to a non-volatile memory
JP5285102B2 (ja) * 2011-03-09 2013-09-11 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US8514628B2 (en) * 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
KR101903095B1 (ko) 2011-11-21 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US9087595B2 (en) * 2012-04-20 2015-07-21 Aplus Flash Technology, Inc. Shielding 2-cycle half-page read and program schemes for advanced NAND flash design
KR20140031515A (ko) 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치
US9236136B2 (en) 2012-12-14 2016-01-12 Intel Corporation Lower page read for multi-level cell memory
KR102068342B1 (ko) 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
US9465732B2 (en) 2013-03-15 2016-10-11 Sandisk Technologies Llc Binning of blocks for dynamic linking
US9455048B2 (en) 2013-06-28 2016-09-27 Sandisk Technologies Llc NAND flash word line management using multiple fragment pools
US9070442B2 (en) 2013-08-29 2015-06-30 Micron Technology, Inc. Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US9910594B2 (en) * 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US10552936B2 (en) * 2016-03-02 2020-02-04 Alibaba Group Holding Limited Solid state storage local image processing system and method
US10684795B2 (en) * 2016-07-25 2020-06-16 Toshiba Memory Corporation Storage device and storage control method
JP2018160306A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体記憶装置
US10684794B2 (en) * 2017-05-18 2020-06-16 Sandisk Technologies Llc Distributed power management for non-volatile memory controllers
US10860249B2 (en) * 2017-12-25 2020-12-08 Pliops Ltd. Solid state disk (SSD) controller and database
KR102516547B1 (ko) * 2018-03-08 2023-04-03 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102527265B1 (ko) * 2018-08-23 2023-05-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102551730B1 (ko) * 2018-10-22 2023-07-06 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015025357A1 (ja) * 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム

Also Published As

Publication number Publication date
WO2017079066A1 (en) 2017-05-11
US20220155958A1 (en) 2022-05-19
TW201729205A (zh) 2017-08-16
EP3371709A4 (en) 2019-07-03
US11698725B2 (en) 2023-07-11
KR20170102074A (ko) 2017-09-06
US20170131904A1 (en) 2017-05-11
EP3371709A1 (en) 2018-09-12
US10379738B2 (en) 2019-08-13
US20190258404A1 (en) 2019-08-22
KR102018113B1 (ko) 2019-09-05
JP2018514892A (ja) 2018-06-07
US9910594B2 (en) 2018-03-06
TWI624838B (zh) 2018-05-21
CN107408087A (zh) 2017-11-28
EP3371709B1 (en) 2022-09-21
US20180136845A1 (en) 2018-05-17
US11182074B2 (en) 2021-11-23
JP6931674B2 (ja) 2021-09-08
JP2019169234A (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
CN107408087B (zh) 用于在存储器存取操作期间同时存取存储器的多个存储器平面的设备及方法
US11955204B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US10275172B2 (en) Solid state drive devices and methods of operating thereof
KR102029874B1 (ko) 세그먼트화된 sgs 라인을 위한 장치 및 방법
US11550717B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant