CN107195776B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107195776B
CN107195776B CN201710152792.8A CN201710152792A CN107195776B CN 107195776 B CN107195776 B CN 107195776B CN 201710152792 A CN201710152792 A CN 201710152792A CN 107195776 B CN107195776 B CN 107195776B
Authority
CN
China
Prior art keywords
pattern
variable resistance
electrode
heating electrode
conductive patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710152792.8A
Other languages
English (en)
Other versions
CN107195776A (zh
Inventor
李广宇
姜大焕
高宽协
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107195776A publication Critical patent/CN107195776A/zh
Application granted granted Critical
Publication of CN107195776B publication Critical patent/CN107195776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了半导体器件。一种半导体器件包括在基板上的多个第一导电图案、在多个第一导电图案的每个上的第一选择图案、在第一选择图案上的第一结构、在第一结构上的多个第二导电图案、在多个第二导电图案的每个上的第二选择图案、在第二选择图案上的第二结构以及在第二结构上的多个第三导电图案。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。第二导电图案可以与第一导电图案交叉。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积，第二接触面积可以不同于第一接触面积。

Description

半导体器件
技术领域
示例实施方式涉及一种存储器件以及制造该存储器件的方法，更具体地，涉及具有堆叠的交叉点阵列结构的存储器件及其制造方法。
背景技术
随着存储器件高度地集成，已经制造了具有三维(3D)垂直地堆叠的交叉点阵列结构的可变电阻存储器件，在该交叉点阵列结构中存储单元设置在彼此交叉的两个电极之间的交叉点处。然而，堆叠的存储单元的电特性诸如复位电流、复位电压等可以彼此不相同。例如，存储器件可以包括形成在第一水平面(level)的第一存储单元以及形成在第二水平面的第二存储单元。第一存储单元和第二存储单元的每个可以包括可由不同的材料形成的两个或更多导电层，并可以具有异质结构。流过第一存储单元和第二存储单元的这些不同的材料的结(junction)的电流会在不同的方向上。因而，珀尔帖效应(Peltier effect)会在第一存储单元和第二存储单元中不同地发生，使得第一单元结构和第二单元结构的复位电流会彼此不同。
发明内容
本发明构思的示例实施方式提供一种包括垂直堆叠的单元的半导体器件以及制造该半导体器件的方法。
根据本发明构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一选择图案；在第一选择图案上的第一结构；在第一结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二选择图案；在第二选择图案上的第二结构；以及在第二结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积，并且第二接触面积可以不同于第一接触面积。
根据本发明构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一选择图案；在第一选择图案上的第一结构；在第一结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二选择图案；在第二选择图案上的第二结构；以及在第二结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一结构可以包括第一可变电阻图案和第一加热电极。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二结构可以包括第二可变电阻图案和第二加热电极。第二加热电极可以具有与第一加热电极的第一电阻不同的第二电阻。
根据本发明构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一单元结构；在第一单元结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二单元结构；以及在第二单元结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一单元结构可以包括第一选择图案、第一可变电阻图案和第一加热电极。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二单元结构可以包括第二选择图案、第二可变电阻图案和第二加热电极。第一单元结构和第二单元结构可以关于第二导电图案彼此对称。
根据本发明构思的示例实施方式，提供一种制造半导体器件的方法。在该方法中，多个第一导电图案可以形成在基板上。所述多个第一导电图案的每个可以在第一方向上延伸。第一选择图案可以形成在所述多个第一导电图案的每个上。第一结构可以形成在第一选择图案上。第一结构可以包括第一可变电阻图案和第一加热电极，并且第一可变电阻图案和第一加热电极可以彼此接触以具有第一接触面积。多个第二导电图案可以形成在第一结构上。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二选择图案可以形成在所述多个第二导电图案的每个上。第二结构可以形成在第二选择图案上。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以具有不同于第一接触面积的第二接触面积。多个第三导电图案可以形成在第二结构上。
根据本发明构思的示例实施方式，提供一种制造半导体器件的方法。在该方法中，多个第一导电图案可以形成在基板上。所述多个第一导电图案的每个可以在第一方向上延伸。第一选择图案可以形成在所述多个第一导电图案的每个上。第一可变电阻图案和第一加热电极可以形成在第一选择图案上。第一加热电极可以具有第一电阻。多个第二导电图案可以形成在第一加热电极上。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二选择图案可以形成在所述多个第二导电图案的每个上。第二可变电阻图案和第二加热电极可以形成在第二选择图案上。第二加热电极可以具有与第一电阻不同的第二电阻。多个第三导电图案可以形成在第二加热电极上。
根据本发明构思的示例实施方式，提供一种制造半导体器件的方法。在该方法中，多个第一导电图案可以形成在基板上。所述多个第一导电图案的每个可以在第一方向上延伸。第一单元结构可以形成在所述多个第一导电图案的每个上。第一单元结构可以包括第一选择图案、第一可变电阻图案和第一加热电极。多个第二导电图案可以形成在第一单元结构上。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二单元结构可以形成在所述多个第二导电图案的每个上。第二单元结构可以包括第二选择图案、第二可变电阻图案和第二加热电极。多个第三导电图案可以形成在第二单元结构上。第一单元结构和第二单元结构可以关于第二导电图案彼此对称。
根据本发明构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一选择图案；在第一选择图案上的第一结构；在第一结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二选择图案；在第二选择图案上的第二结构；以及在第二结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一结构可以包括第一可变电阻图案以及接触第一可变电阻图案的第一加热电极。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二结构可以包括第二可变电阻图案以及接触第二可变电阻图案的第二加热电极。第一结构可以包括具有第一厚度并围绕第一可变电阻图案和第一加热电极的侧壁的第一间隔物，或者第二结构可以包括具有不同于第一厚度的第二厚度并围绕第二可变电阻图案和第二加热电极的侧壁的第二间隔物，或者第一结构可以包括第一间隔物并且第二结构可以包括第二间隔物。第一结构的宽度可以与第二结构的宽度基本上相同。
根据本发明构思的示例实施方式，在存储器件中，上单元结构和下单元结构的电特性可以是均一的。因此，存储器件可以具有优良的电特性。
附图说明
从以下结合附图的详细描述，本发明构思的示例实施方式将被更清楚地理解，在附图中：
图1是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图2是示出根据在可变电阻存储器件中流动的电流的方向的在电阻和电压之间的关系的曲线图；
图3是示出可变电阻图案与加热电极的接触面积和可变电阻存储器件中的复位电流之间的关系的曲线图；
图4A和图4B分别是示出根据本发明构思的示例实施方式的可变电阻存储器件的透视图和截面图；
图4C是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图5至图16是示出根据本发明构思的示例实施方式的制造图4A和图4B中示出的可变电阻存储器件的方法的阶段的截面图；
图17是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图18和图19是示出根据本发明构思的示例实施方式的制造图17中示出的可变电阻存储器件的方法的阶段的截面图；
图20是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图21是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图22是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图23至图28是示出根据本发明构思的示例实施方式的制造图22中示出的可变电阻存储器件的方法的阶段的截面图；
图29是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图30是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图31是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图32是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图33是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；
图34是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图；以及
图35是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
由于图1-图35中的附图旨在用于说明的目的，所以附图中的元件不必按比例绘制。例如，为了清晰的目的，一些元件可以被放大或夸大。
具体实施方式
图1是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。图2是示出根据在可变电阻存储器件中流动的电流的方向的在电阻和电压之间的关系的曲线图。图3是示出在可变电阻图案和加热电极的接触面积与可变电阻存储器件中的复位电流之间的关系的曲线图。
参照图1，可变电阻存储器件可以包括在基板10上的第一导电图案12和第二导电图案24，并且第一导电图案12和第二导电图案24可以在平面图中彼此交叉。第一导电图案12和第二导电图案24可以在基板10上在垂直方向上彼此间隔开。包括顺序地堆叠的选择图案16、可变电阻图案20和加热电极22的单元结构可以形成在第一导电图案12和第二导电图案24之间。在本发明构思的示例实施方式中，第一电极14可以进一步形成在选择图案16的下表面之下，第二电极18可以进一步形成在选择图案16的上表面上。
可变电阻图案20和加热电极22可以包括彼此不同的材料，并可以具有异质结构。因此，珀尔帖效应可以根据在可变电阻图案20和加热电极22之间的电流的方向而不同地发生。珀尔帖效应指的是不同材料的结取决于流过它们的电流的方向而被加热或冷却的效应。也就是，根据可变电阻图案20和加热电极22之间的电流的方向，可变电阻图案20和加热电极22会被不同地加热，因此单元结构的操作特性会变化。
当电流从单元结构中的加热电极22流动到可变电阻图案20时，电流的方向可以被称为第三方向。当电流从单元结构中的可变电阻图案20流动到加热电极22时，电流的方向可以被称为第四方向。
在图2中，附图标记50是示出当电流在第三方向上流动时电阻和电压之间的关系的曲线。附图标记52是示出当电流在第四方向上流动时电阻和电压之间的关系的曲线。
当电流在第三方向上流动时，单元结构可以具有第一复位电压。当电流在第四方向上流动时，单元结构可以具有可比第一复位电压低的第二复位电压。因此，单元结构可以当电流在第三方向上流动时具有第一复位电流，第一复位电流可以大于当电流在第四方向上流动时单元结构的第二复位电流。
参照图3，随着可变电阻图案20和加热电极22之间的接触面积增大，复位电流可以增大。在图3中，Y轴表示以安培(A)为单位的复位电流(Ireset)，X轴表示可变电阻图案20和加热电极22(选择器_加热器尺寸)之间的任意单位(AU)的接触面积。因此，为了减小复位电流，会需要减小可变电阻图案20和加热电极22之间的接触面积。
图4A和图4B分别是示出根据本发明构思的示例实施方式的可变电阻存储器件的透视图和截面图。图4C是示出根据本发明构思的与图4A和图4B的示例实施方式不同的示例实施方式的可变电阻存储器件的截面图。
图4B包括分别沿图4A的线I-I'和II-II'截取的截面图。
第一方向和第二方向可以基本上平行于基板的顶表面，并可以基本上彼此垂直。此外，第三方向和第四方向可以基本上垂直于基板的顶表面。如图1所示，第三方向是从加热电极朝向可变电阻图案的方向，第四方向是从可变电阻图案朝向加热电极的方向。在下文，第一至第四方向的定义可以在所有的附图中相同。
参照图4A和图4B，可变电阻存储器件可以包括第一导电图案104、第一单元结构128、第二导电图案130、第二单元结构148和第三导电图案150。
第一单元结构128可以包括第一选择图案110a、第一可变电阻图案118和第一加热电极120。第一可变电阻图案118可以接触第一加热电极120。
第二单元结构148可以包括第二选择图案136、第二可变电阻图案142和第二加热电极144。第一单元结构128和第二单元结构148可以具有基本上相同的多层堆叠结构。然而，第一可变电阻图案118与第一加热电极120之间的第一接触面积和第二可变图案142与第二加热电极144之间的第二接触面积可以彼此不同。
基板100可以包括例如硅、锗、硅锗或III-V族化合物(例如GaP、GaAs、GaSb、InSb、InAs、InP等)。在本发明构思的示例实施方式中，基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。在本发明构思的示例实施方式中，基板100的上表面可以具有绝缘体。
在本发明构思的示例实施方式中，下部元件(例如晶体管)和覆盖该下部元件的绝缘层102可以形成在基板100上。例如，下部元件可以形成外围电路。绝缘层102可以包括硅氧化物。
第一导电图案104可以在第一方向上延伸，多个第一导电图案104可以布置在第二方向上并间隔开。在本发明构思的示例实施方式中，第一导电图案104可以形成在绝缘层102上。
第一导电图案104可以包括例如金属或金属氮化物。在本发明构思的示例实施方式中，第一导电图案104可以包括顺序地堆叠的第一阻挡图案、第一金属图案和第二阻挡图案。第一阻挡图案和第二阻挡图案可以包括金属氮化物(例如钛氮化物(TiNx)、钨氮化物(WNx)、钽氮化物(TaNx)、锆氮化物(ZrNx)等)或金属硅氮化物(例如钛硅氮化物(TiSiNx)、钨硅氮化物(WSiNx)、钽硅氮化物(TaSiNx)、锆硅氮化物(ZrSiNx)等)。在以上化合物的化学式中在N之后添加的x可以表示这些化合物的成分可以是非化学计量的。第一金属图案可以包括金属，例如钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、金(Au)、银(Ag)、锆(Zr)、镍(Ni)、钴(Co)、铬(Cr)等。
在本发明构思的示例实施方式中，第一导电图案104可以用作可变电阻存储器件的第一字线。
在本发明构思的示例实施方式中，第一单元结构128可以具有包括顺序地堆叠的第一选择图案110a、第一可变电阻图案118和第一加热电极120的柱形状。第一单元结构128可以具有各种柱形状，诸如例如四边形柱、圆形柱、椭圆形柱、其它的多边形柱等。第一单元结构128可以形成在每个第一导电图案104上，多个第一单元结构128可以在每个第一导电图案104上彼此间隔开。第一单元结构128可以在第一方向和第二方向的每个上彼此对准并间隔开。
在本发明构思的示例实施方式中，第一选择图案110a可以在第二方向上具有第一宽度W1。在本发明构思的示例实施方式中，第一导电图案104也可以在第二方向上具有第一宽度W1，因此，第一导电图案104在第二方向上的宽度可以与第一选择图案110a在第二方向上的宽度基本上相同。
在本发明构思的示例实施方式中，第一电极108a可以进一步形成在第一选择图案110a和第一导电图案104之间，第二电极112a可以进一步形成在第一选择图案110a和第一可变电阻图案118之间。在这种情形下，包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a的第一结构可以在第二方向上具有第一宽度W1。
在本发明构思的示例实施方式中，包括顺序地堆叠的第一可变电阻图案118和第一加热电极120的第二结构可以在第二方向上具有小于第一宽度W1的第二宽度W2。
第一结构可以在第一方向上具有第三宽度W3。第二结构可以在第一方向上具有小于第三宽度W3的第四宽度W4。
第一可变电阻图案118和第一加热电极120可以彼此接触以具有第一接触面积。
在本发明构思的示例实施方式中，第一加热电极120可以包括金属氮化物例如钛氮化物(TiNx)、钨氮化物(WNx)、钽氮化物(TaNx)、锆氮化物(ZrNx)等或者金属硅氮化物例如钛硅氮化物(TiSiNx)、钨硅氮化物(WSiNx)、钽硅氮化物(TaSiNx)、锆硅氮化物(ZrSiNx)等。
在本发明构思的示例实施方式中，第一电极108a和第二电极112a可以包括具有比第一加热电极120的电阻低的电阻的金属或金属氮化物。
在本发明构思的示例实施方式中，第一选择图案110a可以包括双向阈值开关(OTS)材料。OTS材料和相变材料(PCM)可以为相同的类别，但是OTS材料通常在非晶相凝固。换言之，OTS材料在切换期间不经受结晶转变而是在切换之后当去除所施加的电压时保持非晶。与第一可变电阻图案118相比，第一选择图案110a可以在更宽的温度范围内保持处于非晶态。在非晶态，OTS材料的电阻可以根据温度而变化。
包括OTS材料的第一选择图案110a可以用作用于单元的选择的开关元件。OTS材料可以包括锗(Ge)、硅(Si)、铟(In)、砷(As)和/或碲(Te)。此外，OTS材料还可以包括硒(Se)和/或硫(S)。此外，许多其它的元素也可以被并入OTS材料的成分中，其包括但是不限于：锑(Sb)、锡(Sn)、磷(P)、氮(N)、锌(Zn)、铝(Al)、碳(C)和铅(Pb)。
OTS材料可以包括例如AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P1、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe、GexSe1-x等。对于GexSe1-x，x可以在0<x≤0.5的范围内选择。在本发明构思的示例实施方式中，第一选择图案110a可以包括二极管、隧道结、PNP二极管或双极结晶体管(BJT)、混合离子电子导体(MIEC)等。
在本发明构思的示例实施方式中，第一可变电阻图案118可以包括其电阻可通过相变或相转变而变化的材料，例如PCM。在这种情形下，可变电阻存储器件可以是相变随机存取存储器(PRAM)器件。第一可变电阻图案118可以包括其中锗(Ge)、锑(Sb)和/或碲(Te)以给定比例结合的基于硫族化物的材料，并可以在三种元素都被结合时由Ge-Sb-Te(锗-锑-碲，GST)表示。这里，包括连字符(-)的化学组成标记可以表示某个化合物或化合物中包括的元素，并可以表示包括所代表的元素和/或某个化合物的所有化学式结构。例如，Ge-Sb-Te可以表示诸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7或类似物的材料。类似地，为了简单起见，GeSbTe也可以表示包括所代表的三种元素(Ge、Sb和Te)的所有化学式结构。
除了以上材料Ge-Sb-Te之外，第一可变电阻图案118可以包括各种相变材料。用于第一可变电阻图案118的相变材料的成分可以包含各种元素的混合物，所述各种元素包括但是不限于：锗(Ge)、锑(Sb)、碲(Te)、铟(In)、硒(Se)、镓(Ga)、砷(As)、铝(Al)、铋(Bi)、锡(Sn)、氧(O)、硫(S)、氮(N)、金(Au)、钯(Pd)、钛(Ti)、钴(Co)、银(Ag)和镍(Ni)。
在本发明构思的示例实施方式中，第一可变电阻图案118可以包括其电阻可通过磁场或自旋转移矩(STT)变化的材料。在这种情形下，可变电阻存储器件可以是磁随机存取存储器(MRAM)器件。第一可变电阻图案118可以包括铁磁材料，例如铁(Fe)、镍(Ni)、钴(Co)、镝(Dy)、钆(Gd)等。
在本发明构思的示例实施方式中，第一可变电阻图案118可以包括例如过渡金属氧化物或基于钙钛矿的材料。在这种情形下，可变电阻存储器件可以是电阻随机存取存储器(ReRAM)器件。过渡金属氧化物可以包括例如钽(Ta)、锆(Zr)、钛(Ti)、铪(Hf)、锰(Mn)、钇(Y)、镍(Ni)、钴(Co)、锌(Zn)、铌(Nb)、铜(Cu)、铁(Fe)和铬(Cr)中的至少一种金属的氧化物。
第二导电图案130可以在第二方向上延伸。
在本发明构思的示例实施方式中，第一导电图案104可以用作第一字线，第二导电图案130可以用作在可变电阻存储器件中可被共同地使用的公共位线。
第二导电图案130可以包括具有比第一加热电极120的电阻低的电阻的金属。第二导电图案130可以包括金属，例如钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、金(Au)、银(Ag)、锆(Zr)、镍(Ni)、钴(Co)、铬(Cr)等。
如上所述，第一导电图案104和第二导电图案130可以设置为彼此交叉。第一单元结构128可以形成在第一导电图案104和第二导电图案130的每个交叉点处。
绝缘图案可以形成为填充第一导电图案104之间的空间、第一单元结构128之间的空间以及第二导电图案130之间的空间。
在本发明构思的示例实施方式中，第一绝缘图案106可以形成在第一导电图案104之间，第二绝缘图案116可以形成在第一选择图案110a之间。第三绝缘图案126可以形成在第二结构之间，第四绝缘图案132可以形成在第二导电图案130之间。第二绝缘图案116可以形成在第一结构之间。
在本发明构思的示例实施方式中，第二单元结构148可以具有包括顺序地堆叠的第二选择图案136、第二可变电阻图案142和第二加热电极144的柱形状。第二单元结构148可以具有各种柱形状，诸如例如四边形柱、圆形柱、椭圆形柱、其它的多边形柱等。第二单元结构148可以形成在每个第二导电图案130上，并且多个第二单元结构148可以在每个第二导电图案130上彼此间隔开。第二单元结构148可以在第一方向和第二方向的每个上彼此对准并间隔开。
在本发明构思的示例实施方式中，第三电极134可以进一步形成在第二选择图案136和第二导电图案130之间，并且第四电极138可以进一步形成在第二选择图案136和第二可变电阻图案142之间。
在本发明构思的示例实施方式中，第二选择图案136可以与第一选择图案110a基本上相同。也就是，第二选择图案136可以在第二方向上具有第一宽度W1，并可以在第一方向上具有第三宽度W3。在本发明构思的示例实施方式中，第二导电图案130可以在第一方向上具有第三宽度W3，因而，第二导电图案130在第一方向上的宽度可以与第二选择图案136在第一方向上的宽度基本上相同。第二选择图案136可以包括与第一选择图案110a的材料基本上相同的材料，例如OTS材料。第三结构可以包括顺序地堆叠的第三电极134、第二选择图案136和第四电极138，并可以在第二方向上具有第一宽度W1并且在第一方向上具有第三宽度W3。
包括顺序地堆叠的第二可变电阻图案142和第二加热电极144的第四结构可以在第二方向上具有大于第二宽度W2的第五宽度W5。在本发明构思的示例实施方式中，第五宽度W5可以与第一宽度W1基本上相同。
第四结构可以在第一方向上具有大于第四宽度W4的第六宽度W6。在本发明构思的示例实施方式中，第六宽度W6可以与第三宽度W3基本上相同。
如上所述，第四结构可以在第一方向和第二方向上分别具有比第二结构在第一方向和第二方向上的宽度大的宽度。因此，第二可变电阻图案142和第二加热电极144之间的第二接触面积可以大于第一接触面积。
第三导电图案150可以在第一方向上延伸。第三导电图案150可以交叠第一导电图案104。
在本发明构思的示例实施方式中，第三导电图案150可以用作可变电阻存储器件中的第二字线。
在本发明构思的示例实施方式中，第三导电图案150可以包括与第一导电图案104的多层堆叠结构基本上相同的多层堆叠结构。在本发明构思的示例实施方式中，第三导电图案150可以包括堆叠的第三阻挡图案、第二金属图案和第四阻挡图案。
绝缘图案可以填充第二单元结构148之间的空间和第三导电图案150之间的空间。
在本发明构思的示例实施方式中，第五绝缘图案140可以形成在第二选择图案136之间，第六绝缘图案146可以形成在第四结构之间，第七绝缘图案152可以形成在第三导电图案150之间。第五绝缘图案140可以形成在第三结构之间。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第一电流可以通过第一加热电极120、第一可变电阻图案118和第一选择图案110a流入第一导电图案104中，使得数据可以被写入每个第一单元结构128中。也就是，在第一单元结构128的操作期间，第一电流可以在第三方向(即，从加热电极朝向可变电阻图案的方向)上流动。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第二电流可以通过第二选择图案136、第二可变电阻图案142和第二加热电极144流入第三导电图案150中，使得数据可以被写入每个第二单元结构148中。也就是，在第二单元结构148的操作期间，第二电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动，因此第一电流和第二电流的方向可以彼此不同。
即使第一单元结构128和第二单元结构148具有基本上相同的结构，第一单元结构128和第二单元结构148的复位电流也会彼此不同。例如，第一单元结构128的复位电流可以比第二单元结构148的复位电流高。然而，在本发明构思的示例实施方式中，第一单元结构128的第一接触面积可以小于第二单元结构148的第二接触面积，使得第一单元结构128的复位电流可以减小。
由于第一接触面积和第二接触面积可以彼此不同，所以第一单元结构128和第二单元结构148的复位电流之间的差异可以通过调整第一接触面积和第二接触面积之间的差异而被消除或减小。在本发明构思的示例实施方式中，第一单元结构128和第二单元结构148的复位电流可以基本上彼此相同。
在本发明构思的示例实施方式中，可变电阻存储器件可以具有外围上单元(COP)结构，其可以包括顺序地堆叠在基板100上的外围电路和存储单元，如图4C所示。
参照图4C，可变电阻存储器件可以包括顺序地堆叠在基板100上的外围电路区(PCR)和存储单元区(MCR)。基板100可以通过隔离层10分成有源区和场区。
在本发明构思的示例实施方式中，栅结构40、杂质层45、第一接触插塞60和下布线图案70可以形成在外围电路区中。第一导电图案104、第一单元结构128、第二导电图案130、第二单元结构148和第三导电图案150可以形成在存储单元区中。
栅结构40可以包括顺序地堆叠的栅绝缘图案20和栅电极30。栅绝缘图案20可以包括例如硅氮化物、金属氧化物等。栅电极30可以包括例如掺杂的多晶硅、金属、金属硅化物、金属氮化物等。栅间隔物可以进一步形成在栅结构40的侧壁上。
杂质层45可以形成在基板100的邻近栅结构40的上部处，并可以用n型杂质或p型杂质掺杂。
栅结构40和杂质层45可以形成晶体管。例如，负沟道金属氧化物半导体(NMOS)晶体管可以由栅结构40以及用n型杂质掺杂的杂质层45限定，正沟道金属氧化物半导体(PMOS)晶体管可以由栅结构40和用p型杂质掺杂的杂质层45限定。
第一下绝缘夹层50可以形成在基板100上以覆盖晶体管，并可以包括氧化物，例如硅氧化物。
形成在第一下绝缘夹层50中的第一接触插塞60可以接触杂质层45的上部。在本发明构思的示例实施方式中，多个第一接触插塞60可以分别形成在多个杂质层45上。
下布线图案70可以形成在第一下绝缘夹层50上，并可以接触第一接触插塞60。在本发明构思的示例实施方式中，多个下布线图案70的每个可以电连接到第一导电图案104、第二导电图案130和第三导电图案150中的至少一个。
下布线图案70可以在第一下绝缘夹层50上用第二下绝缘夹层80覆盖。第二下绝缘夹层80可以包括氧化物，例如硅氧化物。
第一接触插塞60和下布线图案70可以包括例如掺杂的多晶硅、金属、金属硅化物、金属氮化物等。
图5至图16是示出根据本发明构思的示例实施方式的制造图4A和图4B中示出的可变电阻存储器件的方法的阶段的截面图。
参照图5，在第一方向上延伸的第一导电图案104可以形成在基板100上。第一绝缘图案106可以形成为填充在第二方向上彼此间隔开的多个第一导电图案104之间的空间。
在本发明构思的示例实施方式中，下部元件例如晶体管可以形成在基板100上，绝缘层102可以形成为覆盖下部元件。第一导电图案104可以形成在绝缘层102上。
在本发明构思的示例实施方式中，第一导电图案104可以通过执行光刻工艺形成。例如，第一导电层可以形成在基板100上。第一导电层可以包括例如金属或金属氮化物。在本发明构思的示例实施方式中，第一导电层可以形成为包括顺序地堆叠的第一阻挡层、第一金属层和第二阻挡层。硬掩模可以形成在第一导电层上，第一导电层可以使用硬掩模作为蚀刻掩模来蚀刻以形成在第一方向上延伸的第一导电图案104。硬掩模可以是具有关于第一导电图案104的图案的光致抗蚀剂，并可以通过光刻工艺形成。绝缘层可以形成于在第二方向上彼此间隔开的多个第一导电图案104之间。绝缘层可以被平坦化以形成第一绝缘图案106。硬掩模可以通过例如灰化、剥离或者灰化和剥离两者去除。
可选地，第一导电图案104可以通过镶嵌工艺形成。例如，第一绝缘层可以形成在基板100上。第一绝缘层可以被部分地蚀刻以形成在第一方向上延伸的开口，并且第一绝缘层可以转变成第一绝缘图案106。第一导电层可以形成为填充所述开口。第一导电层可以被平坦化直到暴露第一绝缘图案106的上表面，从而形成第一导电图案104。
在本发明构思的示例实施方式中，第一导电图案104可以用作第一字线。
参照图6，第一电极层108、第一选择层110和第二电极层112可以顺序地形成在第一导电图案104和第一绝缘图案106上。
第一电极层108和第二电极层112可以由例如金属氮化物或金属硅氮化物形成。在本发明构思的示例实施方式中，可以不形成第一电极层108和第二电极层112。
在本发明构思的示例实施方式中，第一选择层110可以包括OTS材料，其可以在切换期间不经历结晶转变并可以在切换之后在去除所施加的电压时保持非晶，因此第一选择层110可以用作开关元件。
参照图7，第一电极层108、第一选择层110和第二电极层112可以被图案化以在第一导电图案104上分别形成第一电极108a、第一选择图案110a和第二电极112a。第一电极108a、第一选择图案110a和第二电极112a可以通过包括光刻和蚀刻步骤的图案化工艺形成。包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a的第一结构可以具有柱形状。第一结构可以具有各种柱形状，诸如例如四边形柱、圆形柱、椭圆形柱、其它的多边形柱等。
在本发明构思的示例实施方式中，第一结构可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。
在本发明构思的示例实施方式中，具有在第一方向上延伸的线形状的初始第一硬掩模可以形成在第二电极层112上，并且第一电极层108、第一选择层110和第二电极层112可以使用初始第一硬掩模作为蚀刻掩模来蚀刻。初始绝缘层115可以形成为填充通过该蚀刻工艺形成的空间，并且具有在第二方向上延伸的线形状的第二硬掩模可以形成在初始绝缘层115和第二电极层112上。第一电极层108、第一选择层110、第二电极层112和初始第一硬掩模可以使用第二硬掩模作为蚀刻掩模被蚀刻。然后，可以去除第二硬掩模。因此，第一电极层108、第一选择层110和第二电极层112可以在第一方向和第二方向的每个上被蚀刻以分别形成第一电极108a、第一选择图案110a和第二电极112a。第一硬掩模114可以保留在第二电极112a上。
可选地，第一电极108a、第一选择图案110a和第二电极112a可以通过在第二电极层112上形成具有柱形状的第一硬掩模114以及顺序地蚀刻第二电极层112、第一选择层110和第一电极层108而形成。在这种情形下，可以不形成初始绝缘层。在本发明构思的示例实施方式中，具有柱形状的第一硬掩模114可以通过双图案化工艺形成。例如，在第一方向上延伸的每个初始硬掩模图案可以通过光刻工艺形成，并且牺牲层可以形成为填充初始硬掩模图案之间的空间。在第二方向上延伸的光致抗蚀剂图案可以形成在牺牲层和初始硬掩模图案上，并且初始硬掩模图案可以使用光致抗蚀剂图案作为蚀刻掩模被蚀刻以形成第一硬掩模114。
参照图8，第二绝缘图案116可以形成为填充第一结构之间的空间。
在本发明构思的示例实施方式中，绝缘层可以形成为充分地填充第一结构之间的空间。在本发明构思的示例实施方式中，绝缘层可以由例如硅氮化物或硅氮氧化物形成。绝缘层的上表面可以被平坦化直到暴露第一硬掩模114的顶表面，并且绝缘层可以被部分地蚀刻以形成具有比第一硬掩模114的顶表面低的顶表面的第二绝缘图案116。第一硬掩模114可以通过例如湿法蚀刻工艺蚀刻。因此，第二电极112a的上表面可以被暴露。
参照图9，第一可变电阻层117和第一加热电极层119可以顺序地形成在第二电极112a和第二绝缘图案116上。
在本发明构思的示例实施方式中，第一可变电阻层117可以包括其电阻可通过相变或相转变而变化的材料，例如PCM，并可以包括其中Ge、Sb和/或Te以给定比例结合的基于硫族化物的材料。在这种情形下，可变电阻存储器件可以是PRAM器件。
在本发明构思的示例实施方式中，第一可变电阻层117可以包括其电阻可通过磁场或自旋转移矩(STT)变化的材料。在这种情形下，可变电阻存储器件可以是MRAM器件。在本发明构思的示例实施方式中，第一可变电阻层117可以包括例如过渡金属氧化物或基于钙钛矿的材料。在这种情形下，可变电阻存储器件可以是ReRAM器件。
第一加热电极层119可以包括使将形成的第一加热电极120具有比第一电极108a和第二电极112a的每个的电阻高的电阻的材料。第一加热电极层119可以包括产生足以使第一可变电阻层117相变的热而不与第一可变电阻层117反应的导电材料。在本发明构思的示例实施方式中，第一加热电极层119可以包括例如金属氮化物或金属硅氮化物。第一加热电极层119可以包括例如钛氮化物(TiNx)、钛硅氮化物(TiSiNx)、钨氮化物(WNx)、钨硅氮化物(WSiNx)、钽氮化物(TaNx)、钽硅氮化物(TaSiNx)、锆氮化物(ZrNx)、锆硅氮化物(ZrSiNx)、钛铝氮化物、碳等。
参照图10，第一可变电阻层117和第一加热电极层119可以被图案化以在第二电极112a上分别形成第一可变电阻图案118和第一加热电极120。
在本发明构思的示例实施方式中，第一可变电阻图案118和第一加热电极120的每个可以在第二方向上具有小于第一宽度W1的第二宽度W2，并可以在第一方向上具有小于第三宽度W3的第四宽度W4。
第一可变电阻层117和第一加热电极层119可以被图案化以在第二电极112a上分别形成初始第一可变电阻图案和初始第一加热电极。初始第一可变电阻图案和初始第一加热电极可以在第一方向和第二方向上具有与第一结构在第一方向和第二方向上的宽度基本上相同的宽度。初始第一可变电阻图案的侧壁和初始第一加热电极的侧壁可以被部分地蚀刻以分别形成第一可变电阻图案118和第一加热电极120，在第二方向上具有第二宽度W2并在第一方向上具有第四宽度W4。蚀刻工艺可以包括例如湿法蚀刻工艺、各向同性干法蚀刻工艺或清洁工艺。
在本发明构思的示例实施方式中，第一可变电阻图案118和第一加热电极120可以通过用在第一方向上延伸的线型蚀刻掩模蚀刻第一可变电阻层117和第一加热电极层119以及用在第二方向上延伸的线型蚀刻掩模再次蚀刻第一可变电阻层117和第一加热电极层119而形成。
可选地，第一可变电阻图案118和第一加热电极120可以通过形成具有柱形状的硬掩模以及使用该硬掩模作为蚀刻掩模顺序地蚀刻第一可变电阻层117和第一加热电极层119而形成。第一可变电阻图案118和第一加热电极120的每个可以在第一方向和第二方向的每个上具有比第一结构在第一方向和第二方向的每个上的宽度小的宽度。在本发明构思的示例实施方式中，具有柱形状的硬掩模可以通过双图案化工艺形成。
如上所述，包括顺序地堆叠的第一电极108a、第一选择图案110a、第二电极112a、第一可变电阻图案118和第一加热电极120的第一单元结构128可以形成在第一导电图案104上。
参照图11，绝缘层可以形成为填充第二结构之间的空间，每个第二结构包括顺序地堆叠的第一可变电阻图案118和第一加热电极120，并且绝缘层的上表面可以被平坦化以在第二结构之间形成第三绝缘图案126。
参照图12，第二导电图案130可以形成在第一加热电极120和第三绝缘图案126上。第二导电图案130可以接触第一加热电极120，并可以在第二方向上延伸。第四绝缘图案132可以形成于在第一方向上彼此间隔开的多个第二导电图案130之间。
在本发明构思的示例实施方式中，第二导电层可以形成在第一加热电极120和第三绝缘图案126上，并且硬掩模可以形成在第二导电层上。第二导电层可以使用该硬掩模作为蚀刻掩模来蚀刻以形成第二导电图案130。绝缘层可以形成为填充在第一方向上彼此间隔开的多个第二导电图案130之间的空间。绝缘层可以被平坦化直到暴露第二导电图案130的顶表面，从而形成第四绝缘图案132。第四绝缘图案132的上表面和第二导电图案130的上表面可以基本上彼此共平面。
可选地，第二导电图案130可以通过镶嵌工艺形成。例如，绝缘层可以形成在第一加热电极120和第三绝缘图案126上。该绝缘层可以被部分地蚀刻以形成暴露第一加热电极120并在第二方向上延伸的沟槽。导电层可以形成为填充该沟槽。导电层可以被平坦化直到暴露绝缘层的上表面，从而形成第二导电图案130。因此，第四绝缘图案132可以形成在第二导电图案130之间。因此，第一单元结构128可以形成在第一导电图案104和第二导电图案130的每个交叉点处。
参照图13，第三电极134、第二选择图案136和第四电极138可以形成在第二导电图案130上。第五绝缘图案140可以形成于在第一方向和第二方向上彼此间隔开的多个第三结构之间，并且所述多个第三结构的每个可以包括顺序地堆叠的第三电极134、第二选择图案136和第四电极138。
在本发明构思的示例实施方式中，第三电极134、第二选择图案136、第四电极138和第五绝缘图案140可以通过执行与参照图6至图8示出的工艺基本上相同或类似的工艺形成。因此，所述多个第三结构的每个可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。
参照图14，第二可变电阻层141和第二加热电极层143可以形成在第四电极138和第五绝缘图案140上。
在本发明构思的示例实施方式中，第二可变电阻层141可以包括与第一可变电阻层117的材料基本上相同的材料，第二加热电极层143可以包括与第一加热电极层119的材料基本上相同的材料。在本发明构思的示例实施方式中，第二可变电阻层141和第二加热电极层143可以通过执行与参照图9示出的工艺基本上相同或类似的工艺形成。
参照图15，第二可变电阻层141和第二加热电极层143可以被图案化以在第四电极138上分别形成第二可变电阻图案142和第二加热电极144。
在本发明构思的示例实施方式中，第二可变电阻图案142和第二加热电极144可以在第二方向上具有大于第二宽度W2的第五宽度W5，并在第一方向上具有大于第四宽度W4的第六宽度W6。在本发明构思的示例实施方式中，第五宽度W5可以与第一宽度W1基本上相同，并且第六宽度W6可以与第三宽度W3基本上相同。
在本发明构思的示例实施方式中，第二可变电阻图案142和第二加热电极144可以通过用在第一方向上延伸的线型蚀刻掩模蚀刻第二可变电阻层141和第二加热电极层143以及用在第二方向上延伸的线型蚀刻掩模再次蚀刻第二可变电阻层141和第二加热电极层143而形成。
可选地，第二可变电阻图案142和第二加热电极144可以通过形成具有柱形状的硬掩模以及使用该硬掩模顺序地蚀刻第二可变电阻层141和第二加热电极层143而形成。在本发明构思的示例实施方式中，具有柱形状的硬掩模可以通过双图案化工艺形成。
如上所述，包括堆叠的第三电极134、第二选择图案136、第四电极138、第二可变电阻图案142和第二加热电极144的第二单元结构148可以形成在第二导电图案130上。
第一单元结构128中的第一可变电阻图案118和第一加热电极120之间的第一接触面积可以小于第二单元结构148中的第二可变电阻图案142和第二加热电极144之间的第二接触面积。
参照图16，绝缘层可以形成为填充在第一方向和第二方向上彼此间隔开的多个第四结构之间的空间，并且绝缘层的上表面可以被平坦化以在第四结构之间形成第六绝缘图案146。所述多个第四结构的每个可以包括顺序地堆叠的第二可变电阻图案142和第二加热电极144。
第三导电图案150可以形成在第二加热电极144和第六绝缘图案146上。第三导电图案150可以接触第二加热电极144，并可以在第一方向上延伸。第七绝缘图案152可以形成于在第二方向上彼此间隔开的多个第三导电图案150之间。
用于形成第六绝缘图案146、第三导电图案150和第七绝缘图案152的工艺可以与参照图11和图12说明的工艺基本上相同或类似。因此，第二单元结构148可以形成在第二导电图案130和第三导电图案150的交叉点处。
在本发明构思的示例实施方式中，参照图5至图12说明的工艺可以被重复地进行以形成包括垂直地堆叠的多个单元的可变电阻存储器件。也就是，每个偶数水平面处的存储单元中的可变电阻图案和加热电极之间的接触面积可以不同于每个奇数水平面处的存储单元中的可变电阻图案和加热电极之间的接触面积。
图17是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图17的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或类似，除了第一单元结构之外。
参照图17，第一单元结构128a可以包括顺序地堆叠的第一电极108a、第一选择图案110a、第二电极112a、第一可变电阻图案118a和第一加热电极120a。
在本发明构思的示例实施方式中，包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a的第一结构可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。
在本发明构思的示例实施方式中，包括顺序地堆叠的第一可变电阻图案118a和第一加热电极120a的第二结构可以在第二方向上具有小于第一宽度W1的第二宽度W2。第二结构可以在第一方向上具有第三宽度W3。也就是，第二结构可以在第二方向上具有比第一结构在第二方向上的宽度小的宽度。
第二单元结构148可以与参照图4A和图4B说明的第二单元结构基本上相同。也就是，包括第三电极134、第二选择图案136和第四电极138的第三结构可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。包括顺序地堆叠的第二可变电阻图案142和第二加热电极144的第四结构可以在第二方向上具有大于第二宽度W2的第五宽度W5。在本发明构思的示例实施方式中，第五宽度W5可以与第一宽度W1基本上相同。
第四结构可以在第一方向上具有第三宽度W3。因此，第一单元结构128a和第二单元结构148在第一方向上的宽度可以基本上彼此相同。
第四结构在第二方向上的宽度可以大于第二结构在第二方向上的宽度。因此，第二可变电阻图案142和第二加热电极144之间的第二接触面积可以大于第一可变电阻图案118a和第一加热电极120a之间的第一接触面积。
图18和图19是示出根据本发明构思的示例实施方式的制造图17中示出的可变电阻存储器件的方法的阶段的截面图。
图17的可变电阻存储器件可以通过执行与参照图5至图16说明的工艺基本上相同或类似的工艺制造，除了第一可变电阻图案和第一加热电极的图案化之外。
第一可变电阻层117(参照图9)和第一加热电极层119(参照图9)可以通过与参照图5至图9说明的工艺基本上相同的工艺形成。
参照图18，具有在第一方向上延伸的线形状的硬掩模可以形成在第一加热电极层119上。可变电阻层117和第一加热电极层119可以使用硬掩模作为蚀刻掩模来蚀刻以分别形成在第一方向上延伸的初始第一可变电阻图案117a和初始第一加热电极119a。
初始第一可变电阻图案117a和初始第一加热电极119a可以具有小于第一宽度W1的第二宽度W2。
在本发明构思的示例实施方式中，可变电阻层117和第一加热电极层119可以被图案化以形成具有第一宽度W1的结构，该结构的侧壁可以被部分地蚀刻以形成具有第二宽度W2的第一可变电阻图案118a和第一加热电极120a。蚀刻工艺可以包括例如湿法蚀刻、各向同性干法蚀刻工艺或清洁工艺。
初始第三绝缘图案125可以形成为填充结构之间的空间。每个结构可以包括顺序地堆叠的初始第一可变电阻图案117a和初始第一加热电极119a。
参照图19，具有在第二方向上延伸的线形状的硬掩模可以形成在初始第一加热电极119a和初始第三绝缘图案125上。初始第一可变电阻图案117a和初始第一加热电极119a可以使用硬掩模作为蚀刻掩模来蚀刻以分别形成具有柱形状的第一可变电阻图案118a和第一加热电极120a。第一可变电阻图案118a和第一加热电极120a可以具有各种柱形状，诸如例如四边形柱、圆形柱、椭圆形柱、其它的多边形柱等。
第一可变电阻图案118a和第一加热电极120a可以在第一方向上具有与第一选择图案110a在第一方向上的宽度基本上相同的第三宽度W3。
然后可以执行与参照图12至图16说明的那些工艺相同或类似的工艺以形成图17的可变电阻存储器件。
图20是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图20的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或类似，除了第一单元结构之外。
参照图20，第一单元结构128b可以包括顺序地堆叠的第一电极108a、第一选择图案110a、第二电极112a、第一可变电阻图案118b和第一加热电极120b。
在本发明构思的示例实施方式中，包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a的第一结构可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。
在本发明构思的示例实施方式中，包括顺序地堆叠的第一可变电阻图案118b和第一加热电极120b的第二结构可以在第二方向上具有第一宽度W1。第二结构可以在第一方向上具有小于第三宽度W3的第四宽度W4。也就是，第一可变电阻图案118b和第一加热电极120b可以在第一方向上具有比第一结构在第一方向上的宽度小的宽度。
图20中示出的第二单元结构148可以与参照图4A和图4B说明的第二单元结构基本上相同。因此，第一单元结构128b和第二单元结构148在第二方向上的宽度可以基本上彼此相同。
第四结构在第一方向上的宽度可以大于第二结构在第一方向上的宽度。因此，第二可变电阻图案142和第二加热电极144之间的第二接触面积可以大于第一可变电阻图案118b和第一加热电极120b之间的第一接触面积。
图20的可变电阻存储器件可以通过执行与参照图5至图16说明的工艺基本上相同或类似的工艺制造。然而，当形成第一可变电阻图案118b和第一加热电极120b时，第一可变电阻层和第一加热电极层可以被图案化以在第一方向上具有第四宽度W4。
图21是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图21的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或类似，除了第一单元结构之外。
参照图21，第一单元结构128c可以包括顺序地堆叠的第一电极108a、第一选择图案110a、第二电极112a、第一可变电阻图案118c和第一加热电极120c。
在本发明构思的示例实施方式中，包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a的第一结构可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。
包括堆叠的第一可变电阻图案118c和第一加热电极120c的第二结构可以具有从其底部朝向顶部逐渐减小的宽度。在本发明构思的示例实施方式中，第二结构的下部可以在第二方向上具有第一宽度W1并在第一方向上具有第三宽度W3。
在本发明构思的示例实施方式中，第二结构可以分别在第一方向和第二方向上具有从其底部朝向顶部逐渐减小的宽度。
在本发明构思的示例实施方式中，第二结构可以在第二方向上具有从其底部朝向顶部逐渐减小的宽度，并可以在第一方向上具有均一的宽度。
在本发明构思的示例实施方式中，第二结构可以在第一方向上具有从其底部朝向顶部逐渐减小的宽度，并可以在第二方向上具有均一的宽度。
图21的第二单元结构148可以与参照图4A和图4B说明的第二单元结构基本上相同。
第四结构的宽度可以大于第二结构的宽度。因此，第二可变电阻图案142和第二加热电极144之间的第二接触面积可以大于第一可变电阻图案118c和第一加热电极120c之间的第一接触面积。
图21的可变电阻存储器件可以通过执行与参照图5至图16说明的工艺基本上相同或类似的工艺制造。然而，当形成第一可变电阻图案118c和第一加热电极120c时，第一可变电阻层和第一加热电极层可以被图案化使得第一可变电阻图案118c的侧壁和第一加热电极120c的侧壁可以具有斜坡。
图22是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图22的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或类似，除了第一单元结构的侧壁上的第一间隔物之外。
参照图22，第一单元结构128可以包括顺序地堆叠的第一电极108a、第一选择图案110a、第二电极112a、第一可变电阻图案118和第一加热电极120。
包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a的第一结构可以与参照图4A和图4B说明的第一结构基本上相同或类似。
第一间隔物121可以围绕包括顺序地堆叠的第一可变电阻图案118和第一加热电极120的第二结构的侧壁。第一间隔物121可以包括例如硅氧化物、硅氮化物等。此外，第一间隔物121可以通过共形沉积技术中的方法诸如包括热和等离子沉积技术的化学气相沉积(CVD)和原子层沉积(ALD)形成。
在本发明构思的示例实施方式中，根据第一间隔物121的形状，第一加热电极120的上宽度可以大于第一加热电极120的下宽度。
在本发明构思的示例实施方式中，第二结构可以具有比第一结构的宽度小的宽度。包括第二结构的宽度和第一间隔物121的厚度(包括两层，每个侧壁上一个)的宽度可以与第一结构的宽度基本上相同。
在本发明构思的示例实施方式中，间隔物可以不形成在包括顺序地堆叠的第二可变电阻图案142和第二加热电极144的第四结构的侧壁上。在这种情形下，包括第二结构的宽度和第一间隔物121的厚度(包括两层，每个侧壁上一个)的宽度可以与第四结构的宽度基本上相同。在本发明构思的示例实施方式中，第二间隔物可以形成在第四结构的侧壁上，并且第二间隔物可以具有比第一间隔物121的厚度小的厚度。在这种情形下，包括第二结构的宽度和第一间隔物121的厚度(包括两层，每个侧壁上一个)的宽度可以与包括第四结构的宽度和第二间隔物的厚度(包括两层，每个侧壁上一个)的宽度基本上相同。
在本发明构思的示例实施方式中，第四结构的宽度可以大于第二结构的宽度。因此，第二可变电阻图案142和第二加热电极144之间的第二接触面积可以大于第一可变电阻图案118和第一加热电极120之间的第一接触面积。
图23至图28是示出根据本发明构思的示例实施方式的制造图22中示出的可变电阻存储器件的方法的阶段的截面图。
在执行图23至图28中示出的工艺之前可以首先执行参照图5至图7说明的工艺。
参照图23，绝缘层可以形成为填充第一结构之间的空间，每个第一结构包括顺序地堆叠的第一电极108a、第一选择图案110a和第二电极112a。绝缘层可以被部分地蚀刻以形成包括开口的第二绝缘图案116a，该开口可以暴露第二电极112a的上表面。
在本发明构思的示例实施方式中，第一硬掩模114(参照图7)可以保留在第二电极112a上。第一硬掩模114可以形成为具有基本上等于或大于包括顺序地堆叠的第一可变电阻图案和第一加热电极的第二结构的厚度的厚度。绝缘层可以形成为覆盖第一硬掩模114，并且绝缘层的上表面可以被平坦化直到暴露第一硬掩模114的上表面。第一硬掩模114可以被去除，从而可以形成具有暴露第二电极112a的上表面的开口的第二绝缘图案116a。
参照图24和图25，第一间隔物121可以形成在所述开口的侧壁上。第一可变电阻图案118和第一加热电极120可以形成为填充所述开口的剩余部分。
在本发明构思的示例实施方式中，间隔物层可以形成在第二电极112a、第二绝缘图案116a以及所述开口的侧壁上。间隔物层可以通过共形沉积技术的方法例如ALD、CVD等形成。间隔物层可以被各向异性地蚀刻以在开口的侧壁上形成第一间隔物121。
可变电阻层可以形成在第二电极112a、第一间隔物121和第二绝缘图案116a上以填充所述开口，可变电阻层可以被平坦化直到可以暴露第二绝缘图案116a的上表面。然后，可变电阻层的上部可以通过回蚀刻工艺去除以形成可部分地填充所述开口的第一可变电阻图案118。平坦化工艺可以包括例如化学机械抛光(CMP)工艺。
第一加热电极层可以形成在第一可变电阻图案118、第一间隔物121和第二绝缘图案116a上以填充所述开口，第一加热电极层可以被平坦化直到暴露第二绝缘图案116a的上表面以形成填充所述开口的剩余部分的第一加热电极120。也就是，第二结构可以通过镶嵌工艺形成。
由于第一间隔物121被形成，所以第二结构的宽度可以小于第一结构的宽度。然而，将第二结构的宽度与在两个侧壁上的间隔物的厚度结合将具有与第一结构的宽度基本上相同的宽度。
参照图26，第二导电图案130可以形成在第一加热电极120、第一间隔物121和第二绝缘图案116a上。第二导电图案130可以接触第一加热电极120，并可以在第二方向上延伸。第四绝缘图案132可以形成于在第一方向上彼此间隔开的多个第二导电图案130之间。
在本发明构思的示例实施方式中，图26中示出的第二导电图案130可以通过与参照图12说明的工艺基本上相同或类似的工艺形成。因此，第一单元结构128可以形成在第一导电图案104和第二导电图案130的交叉点处。
参照图27，第三电极134、第二选择图案136和第四电极138可以通过执行与参照图13说明的工艺基本上相同或类似的工艺而顺序地形成在第二导电图案130上。
绝缘层可以形成为覆盖包括顺序地堆叠的第三电极134、第二选择图案136和第四电极138的第三结构。绝缘层可以被部分地蚀刻以形成包括暴露第四电极138的上表面的开口的第五绝缘图案140a。用于形成图27中的第五绝缘图案140a的工艺可以与参照图23说明的工艺基本上相同或类似。
参照图28，第二可变电阻图案142和第二加热电极144可以形成在所述开口中。
在本发明构思的示例实施方式中，可变电阻层可以形成在第四电极138和第五绝缘图案140a上以填充所述开口。可变电阻层可以被平坦化直到可以暴露第五绝缘图案140a的上表面。然后，可变电阻层的上部可以通过回蚀刻工艺去除以形成可部分地填充所述开口的第二可变电阻图案142。
在本发明构思的示例实施方式中，第二间隔物可以进一步形成在所述开口的侧壁上。在这种情形下，第二间隔物可以具有比第一间隔物121的厚度小的厚度。
如上所述，包括第二可变电阻图案142和第二加热电极144的第四结构可以通过镶嵌工艺形成。
第四结构的宽度可以大于第二结构的宽度。然而，将第二结构的宽度与在两个侧壁上的间隔物的厚度结合将具有与第四结构的宽度基本上相同的宽度。因此，第二可变电阻图案142和第二加热电极144之间的第二接触面积可以大于第一可变电阻图案118和第一加热电极120之间的第一接触面积。
第三导电图案150可以形成在第二加热电极144和第五绝缘图案140a上。
图29是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
参照图29，可变电阻存储器件可以包括第一导电图案104a、第一单元结构127、第二导电图案130a、第二单元结构147和第三导电图案150a。
第一单元结构127可以包括顺序地堆叠的第一选择图案110a、第一可变电阻图案118d和第一加热电极120d。也就是，第一加热电极120d可以形成在第一可变电阻图案118d上并与第一可变电阻图案118d接触。
在本发明构思的示例实施方式中，第一电极108a可以进一步形成在第一选择图案110a的下表面之下，并且第二电极112a可以进一步形成在第一选择图案110a的上表面上。在本发明构思的示例实施方式中，第一电极108a和第二电极112a可以包括具有比第一加热电极120d的电阻低的电阻的金属或金属氮化物。
第二单元结构147可以包括顺序地堆叠的第二选择图案136、第二可变电阻图案142d和第二加热电极144d。也就是，第二加热电极144d可以形成在第二可变电阻图案142d上并与第二可变电阻图案142d接触。
在本发明构思的示例实施方式中，第三电极134可以进一步形成在第二选择图案136的下表面之下，并且第四电极138可以进一步形成在第二选择图案136的上表面上。在本发明构思的示例实施方式中，第三电极134和第四电极138可以包括具有比第二加热电极144d的电阻低的电阻的金属或金属氮化物。
第一可变电阻图案118d和第一加热电极120d之间的第一接触面积可以不同于第二可变电阻图案142d和第二加热电极144d之间的第二接触面积。在本发明构思的示例实施方式中，第二接触面积可以小于第一接触面积。
在本发明构思的示例实施方式中，第一导电图案104a和第三导电图案150a可以分别用作第一位线和第二位线。第二导电图案130a可以用作公共字线。
电压可以被施加到用作第一位线的第一导电图案104a，第一电流可以通过第一选择图案110a、第一可变电阻图案118d和第一加热电极120d流入第二导电图案130a中，使得数据可以被写入每个第一单元结构127中。也就是，在第一单元结构127的操作期间，第一电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。
电压可以被施加到用作第二位线的第三导电图案150a，第二电流可以通过第二加热电极144d、第二可变电阻图案142d和第二选择图案136流入第二导电图案130a中，使得数据可以被写入每个第二单元结构147中。也就是，在第二单元结构147的操作期间，第二电流可以在第三方向(即，从加热电极朝向可变电阻图案的方向)上流动。
即使第一单元结构127和第二单元结构147具有基本上相同的结构，第一单元结构127和第二单元结构147的复位电流也会彼此不同。例如，第二单元结构147的复位电流可以高于第一单元结构127的复位电流。然而，在本发明构思的示例实施方式中，第二单元结构147的第二接触面积可以小于第一单元结构127的第一接触面积，使得第一单元结构127和第二单元结构147的复位电流之间的差异可以减小。
由于第一接触面积和第二接触面积可以彼此不同，所以第一单元结构127和第二单元结构147的复位电流之间的差异可以通过调整第一接触面积和第二接触面积之间的差异而被消除或最小化。在本发明构思的示例实施方式中，第一单元结构127和第二单元结构147的复位电流可以基本上彼此相同。
在第二导电图案130a用作公共字线的第一情形中的电流方向和在第二导电图案130a用作公共位线的第二情形中的电流方向可以彼此不同。因此，根据电流方向，第一接触面积和第二接触面积可以被分别控制。
图17、图20和图22的示例实施方式的每个可以被修改以具有用作公共字线的第二导电图案以及分别用作第一位线和第二位线的第一导电图案和第三导电图案。在这种情形下，在图17、图20和图22的示例实施方式的每个中，第一接触面积可以大于第二接触面积。也就是，第四结构的宽度可以小于第二结构的宽度。
图30是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图30的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或类似，除了第一单元结构和第二单元结构之外。
参照图30，可变电阻存储器件可以包括第一导电图案104、第一单元结构128d、第二导电图案130、第二单元结构148d和第三导电图案150。
第一单元结构128d可以包括顺序地堆叠的第一选择图案110a、第一加热电极120d和第一可变电阻图案118d。也就是，第一可变电阻图案118d可以形成在第一加热电极120d上并与第一加热电极120d接触。
在本发明构思的示例实施方式中，第一电极108a和第二电极112a可以进一步分别形成在第一选择图案110a的下表面之下和上表面上。
第二单元结构148d可以包括顺序地堆叠的第二选择图案136、第二加热电极144d和第二可变电阻图案142d。也就是，第二可变电阻图案142d可以接触第二加热电极144d的上表面。
在本发明构思的示例实施方式中，第三电极134和第四电极138可以分别进一步形成在第二选择图案136的下表面之下和上表面上。
第一可变电阻图案118d和第一加热电极120d之间的第一接触面积与第二可变电阻图案142d和第二加热电极144d之间的第二接触面积可以彼此不同。在本发明构思的示例实施方式中，第二接触面积可以小于第一接触面积。
在本发明构思的示例实施方式中，第一导电图案104可以用作第一字线，第三导电图案150可以用作第二字线，并且第二导电图案130可以用作公共位线。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第一电流可以通过第一可变电阻图案118d、第一加热电极120d和第一选择图案110a流入第一导电图案104中，使得数据可以被写入每个第一单元结构128d中。也就是，在第一单元结构128d的操作期间，第一电流可以在第四方向上流动。当电流从单元结构中的可变电阻图案流动到加热电极时，电流的方向可以被称为第四方向。
在可变电阻存储器件中，当电压被施加到第二导电图案130时，第二电流可以通过第二选择图案136、第二加热电极144d和第二可变电阻图案142d流入第三导电图案150中，使得数据可以被写入每个第二单元结构148d中。也就是，在第二单元结构148d的操作期间，第二电流可以在第三方向上流动。当电流从单元结构中的加热电极流动到可变电阻图案时，电流的方向可以被称为第三方向。
即使第一单元结构128d和第二单元结构148d具有基本上相同的结构，第一单元结构128d和第二单元结构148d的复位电流也会彼此不同。例如，第二单元结构148d的复位电流可以高于第一单元结构128d的复位电流。然而，在本发明构思的示例实施方式中，第二单元结构148d的第二接触面积可以小于第一单元结构128d的第一接触面积，使得第二单元结构148d的复位电流可以减小。因此，第一单元结构128d和第二单元结构148d的复位电流之间的差异可以减小。
由于第一接触面积和第二接触面积可以彼此不同，所以第一单元结构128d和第二单元结构148d的复位电流之间的差异可以通过调整第一接触面积和第二接触面积之间的差异而被消除或最小化。在本发明构思的示例实施方式中，第一单元结构128d和第二单元结构148d的复位电流可以基本上彼此相同。
在本发明构思的示例实施方式中，可以提供各种类型的存储器件，其可以包括第一单元结构和第二单元结构，第一单元结构和第二单元结构的每个包括顺序地堆叠的选择图案、加热电极和可变电阻图案。此外，在存储器件中，第一单元结构中的可变电阻图案和加热电极之间的第一接触面积可以大于第二单元结构中的可变电阻图案和加热电极之间的第二接触面积。
在图17、图20至图22的示例实施方式的每个中，第一单元结构和第二单元结构的每个可以被修改以具有顺序地堆叠的选择图案、加热电极和可变电阻图案。此外，第一接触面积可以大于第二接触面积。
在本发明构思的示例实施方式中，在图30的示例实施方式中，第二导电图案130可以用作公共字线，第一导电图案104和第三导电图案150可以分别用作第一位线和第二位线。在这种情形下，第一接触面积可以小于第二接触面积。
图31是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图31的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或相似，除了第一单元结构和第二单元结构之外。
参照图31，可变电阻存储器件可以包括第一导电图案104、第一单元结构128e、第二导电图案130、第二单元结构148e和第三导电图案150。
第一单元结构128e可以包括顺序地堆叠的第一选择图案110a、第一可变电阻图案118e和第一加热电极120e。也就是，第一加热电极120e可以接触第一可变电阻图案118e的上表面。
在本发明构思的示例实施方式中，第一电极108a和第二电极112a可以进一步分别形成在第一选择图案110a的下表面之下和上表面上。
第二单元结构148e可以包括顺序地堆叠的第二选择图案136、第二可变电阻图案142e和第二加热电极144e。也就是，第二加热电极144e可以接触第二可变电阻图案142e的上表面。
在本发明构思的示例实施方式中，第三电极134和第四电极138可以进一步分别形成在第二选择图案136的下表面之下和上表面上。
在本发明构思的示例实施方式中，第一加热电极120e和第二加热电极144e的电阻可以彼此不同。在本发明构思的示例实施方式中，第一加热电极120e可以具有比第二加热电极144e的电阻高的电阻。
在本发明构思的示例实施方式中，第一加热电极120e和第二加热电极144e的材料可以彼此不同。可选地，第一加热电极120e和第二加热电极144e可以包括基本上相同的元素，然而，包括在第一加热电极120e和第二加热电极144e的每个中的元素的量可以彼此不同。
在本发明构思的示例实施方式中，第一加热电极120e和第二加热电极144e的每个可以包括例如钛氮化物(TiNx)、钛硅氮化物(TiSiNx)、钨氮化物(WNx)、钨硅氮化物(WSiNx)、钽氮化物(TaNx)、钽硅氮化物(TaSiNx)、锆氮化物(ZrNx)、锆硅氮化物(ZrSiNx)、钛铝氮化物、碳等。例如，第一加热电极120e可以包括钛硅氮化物，第二加热电极144e也可以包括钛硅氮化物。例如，第一加热电极120e和第二加热电极144e可以包括钛硅氮化物，并且第一加热电极120e中包括的硅的量可以大于第二加热电极144e中包括的硅的量。
在本发明构思的示例实施方式中，第一单元结构128e和第二单元结构148e可以具有基本上相同的多层堆叠结构。在本发明构思的示例实施方式中，第一单元结构128e的宽度可以与第二单元结构148e的宽度基本上相同。因此，第一接触面积可以与第二接触面积基本上相同。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第一电流可以通过第一加热电极120e、第一可变电阻图案118e和第一选择图案110a流入第一导电图案104中，使得数据可以被写入每个第一单元结构128e中。也就是，在第一单元结构128e的操作期间，第一电流可以在第三方向(即，从加热电极朝向可变电阻图案的方向)上流动。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第二电流可以通过第二选择图案136、第二可变电阻图案142e和第二加热电极144e流入第三导电图案150中，使得数据可以被写入每个第二单元结构148e中。也就是，在第二单元结构148e的操作期间，第二电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。
即使第一单元结构128e和第二单元结构148e具有基本上相同的结构，第一单元结构128e和第二单元结构148e的复位电流也会彼此不同。例如，第一单元结构128e的复位电流可以高于第二单元结构148e的复位电流。然而，在本发明构思的示例实施方式中，第一加热电极120e可以具有比第二加热电极144e的电阻大的电阻，使得第一单元结构128e的复位电流可以减小。因此，第一单元结构128e和第二单元结构148e的复位电流之间的差异可以通过调整第一加热电极120e的电阻和第二加热电极144e的电阻之间的差异而被消除或减小。在本发明构思的示例实施方式中，第一单元结构128e和第二单元结构148e的复位电流可以基本上相同。
在本发明构思的示例实施方式中，在图31的示例实施方式中，第二导电图案可以用作公共字线，第一导电图案和第三导电图案可以分别用作第一位线和第二位线。在这种情形下，第一加热电极120e可以具有比第二加热电极144e的电阻小的电阻。
图32是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图32的可变电阻存储器件可以与参照图31说明的可变电阻存储器件基本上相同或相似，除了第一加热电极和第二加热电极之外。
参照图32，可变电阻存储器件可以包括第一导电图案104、第一单元结构128f、第二导电图案130、第二单元结构148f和第三导电图案150。
第一单元结构128f可以包括顺序地堆叠的第一选择图案110a、第一加热电极120f和第一可变电阻图案118f。也就是，第一可变电阻图案118f可以接触第一加热电极120f的上表面。
第二单元结构148f可以包括顺序地堆叠的第二选择图案136、第二加热电极144f和第二可变电阻图案142f。也就是，第二可变电阻图案142f可以接触第二加热电极144f的上表面。
在本发明构思的示例实施方式中，第一加热电极120f的电阻和第二加热电极144f的电阻可以彼此不同。在本发明构思的示例实施方式中，第二加热电极144f可以具有比第一加热电极120f的电阻高的电阻。
在本发明构思的示例实施方式中，第一加热电极120f和第二加热电极144f的材料可以彼此不同。可选地，第一加热电极120f和第二加热电极144f可以包括基本上相同的元素，然而，包括在第一加热电极120f和第二加热电极144f的每个中的元素的量可以彼此不同。
在本发明构思的示例实施方式中，第一单元结构128f和第二单元结构148f可以具有基本上相同的多层堆叠结构。在本发明构思的示例实施方式中，第一单元结构128f的宽度可以与第二单元结构148e的宽度基本上相同。因此，第一接触面积可以与第二接触面积基本上相同。
在可变电阻存储器件中，在第一单元结构128f的操作期间，第一电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。此外，在第二单元结构148f的操作期间，第二电流可以在第三方向(即，从加热电极朝向可变电阻图案的方向)上流动。
即使第一单元结构128f和第二单元结构148f具有基本上相同的结构，第一单元结构128f和第二单元结构148f的复位电流也会彼此不同。例如，第二单元结构148f的复位电流可以高于第一单元结构128f的复位电流。然而，在本发明构思的示例实施方式中，第二加热电极144f可以具有比第一加热电极120f的电阻大的电阻，使得第二单元结构148f的复位电流可以减小。因此，第一单元结构128f和第二单元结构148f的复位电流之间的差异可以通过调整第一加热电极120f的电阻和第二加热电极144f的电阻之间的差异而被消除或减小。在本发明构思的示例实施方式中，第一单元结构128f和第二单元结构148f的复位电流可以基本上相同。
在本发明构思的示例实施方式中，在图32的示例实施方式中，第二导电图案130可以用作公共字线，第一导电图案104和第三导电图案150可以分别用作第一位线和第二位线。在这种情形下，第一加热电极120f可以具有比第二加热电极144f的电阻大的电阻。
图33是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图33的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或相似，除了第一单元结构和第二单元结构之外。
参照图33，可变电阻存储器件可以包括第一导电图案104、第一单元结构128g、第二导电图案130、第二单元结构148g和第三导电图案150。
第一单元结构128g可以包括顺序地堆叠的第一选择图案110a、第一可变电阻图案118a和第一加热电极120a。在本发明构思的示例实施方式中，第一电极108a和第二电极112a可以进一步分别形成在第一选择图案110a的下表面之下和上表面上。
第一单元结构128g和第二单元结构148g可以关于第二导电图案130彼此对称。也就是，第二单元结构148g可以包括顺序地堆叠的第二加热电极144a、第二可变电阻图案142a和第二选择图案136。在本发明构思的示例实施方式中，第三电极134和第四电极138可以进一步分别形成在第二选择图案136的下表面之下和上表面上。
第一接触面积可以与第二接触面积基本上相同。
在本发明构思的示例实施方式中，第一导电图案104可以用作第一字线，第三导电图案150可以用作第二字线，并且第二导电图案130可以用作公共位线。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第一电流可以通过第一加热电极120a、第一可变电阻图案118a和第一选择图案110a流入第一导电图案104中，使得数据可以被写入每个第一单元结构128g中。也就是，在第一单元结构128g的操作期间，第一电流可以在第三方向(即，从加热电极朝向可变电阻图案的方向)上流动。
在可变电阻存储器件中，当电压被施加到用作公共位线的第二导电图案130时，第二电流可以通过第二加热电极144a、第二可变电阻图案142a和第二选择图案136流入第三导电图案150中，使得数据可以被写入每个第二单元结构148g中。也就是，在第二单元结构148g的操作期间，第二电流可以在第三方向(即，从加热电极朝向可变电阻图案的方向)上流动。
如上所述，第一电流和第二电流可以在相同的方向上流动。因此，珀尔帖效应可以不在存储器件中发生，使得第一单元结构128g和第二单元结构148g的复位电流可以基本上相同。珀尔帖效应指的是不同材料的结取决于流过它们的电流的方向而可被加热或冷却的效应。当电流在相同的方向上流动时，具有由不同的电流方向导致的不同加热特性的效应可以被消除，因此在两个单元结构之间没有珀尔帖效应上的差异。
在本发明构思的示例实施方式中，第一导电图案104和第三导电图案150可以分别用作第一位线和第二位线，第二导电图案130可以用作公共字线。
在可变电阻存储器件中，当电压被施加到用作第一位线的第一导电图案104时，第一电流可以通过第一选择图案110a、第一可变电阻图案118a和第一加热电极120a流入第二导电图案130中，使得数据可以被写入每个第一单元结构128g中。也就是，在第一单元结构128g的操作期间，第一电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。
在可变电阻存储器件中，当电压被施加到用作第二位线的第三导电图案150时，第二电流可以通过第二选择图案136、第二可变电阻图案142a和第二加热电极144a流入第二导电图案130中，使得数据可以被写入每个第二单元结构148g中。也就是，在第二单元结构148g的操作期间，第二电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。
如上所述，当第二导电图案130用作公共字线时，第一电流和第二电流可以在相同的方向上流动。因此，第一单元结构128g和第二单元结构148g的复位电流可以基本上相同。
图34是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
图34的可变电阻存储器件可以与参照图4A和图4B说明的可变电阻存储器件基本上相同或相似，除了第一单元结构和第二单元结构之外。
参照图34，可变电阻存储器件可以包括第一导电图案104、第一单元结构128h、第二导电图案130、第二单元结构148h和第三导电图案150。
第一单元结构128h可以包括顺序地堆叠的第一选择图案110a、第一加热电极120a和第一可变电阻图案118a。在本发明构思的示例实施方式中，第一电极108a和第二电极112a可以进一步分别形成在第一选择图案110a的下表面之下和上表面上。
第一单元结构128h和第二单元结构148h可以关于第二导电图案130彼此对称。也就是，第二单元结构148h可以包括顺序地堆叠的第二可变电阻图案142a、第二加热电极144a和第二选择图案136。在本发明构思的示例实施方式中，第三电极134和第四电极138可以进一步分别形成在第二选择图案136的下表面之下和上表面上。
第一接触面积可以与第二接触面积基本上相同。
在本发明构思的示例实施方式中，第一导电图案104可以用作第一字线，第三导电图案150可以用作第二字线，并且第二导电图案130可以用作公共位线。
在可变电阻存储器件中，在第一单元结构128h的操作期间，第一电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。此外，在第二单元结构148h的操作期间，第二电流可以在第四方向(即，从可变电阻图案朝向加热电极的方向)上流动。
如上所述，第一电流和第二电流可以在相同的方向上流动。因此，珀尔帖效应可以不在存储器件中发生，使得第一单元结构128h和第二单元结构148h的复位电流可以基本上相同。
在本发明构思的示例实施方式中，第一导电图案104和第三导电图案150可以分别用作第一位线和第二位线，第二导电图案130可以用作公共字线。在这种情形下，第一电流和第二电流可以在相同的方向(也就是，第三方向，即从加热电极朝向可变电阻图案的方向)上流动。因此，第一单元结构128h和第二单元结构148h的复位电流可以基本上相同。
在本发明构思的示例实施方式中，可以提供各种类型的存储器件，其可以包括关于第二导电图案彼此对称的第一单元结构和第二单元结构。在所提供的存储器件中，第一单元结构和第二单元结构的电特性可以基本上相同。
图35是示出根据本发明构思的示例实施方式的可变电阻存储器件的截面图。
参照图35，多个导电图案和多个单元结构可以进一步形成在图4A和图4B的存储器件上。当导电图案从基板起垂直地堆叠时，对于在垂直于第一方向和第二方向的方向上每对相邻的导电图案，导电图案可以设置为彼此交叉，并且单元结构可以形成在导电图案的交叉点处。
在本发明构思的示例实施方式中，第四导电图案160和第五导电图案170可以进一步形成在第三导电图案150上方。第四导电图案160可以交叠第二导电图案130，并且第五导电图案170可以交叠第三导电图案150。
第三单元结构129可以形成在第三导电图案150和第四导电图案160的交叉点处。第三单元结构129可以与第一单元结构128基本上相同。也就是，第三单元结构129可以包括顺序地堆叠的第一选择图案110a、第一可变电阻图案118和第一加热电极120。
第四单元结构149可以形成在第四导电图案160和第五导电图案170的交叉点处。第四单元结构149可以与第二单元结构148基本上相同。也就是，第四单元结构149可以包括顺序地堆叠的第二选择图案136、第二可变电阻图案142和第二加热电极144。
第一单元结构128和第三单元结构129的每个中的第一可变电阻图案118和第一加热电极120之间的第一接触面积可以小于第二单元结构148和第四单元结构149的每个中的第二可变电阻图案142和第二加热电极144之间的第二接触面积。
如上所述，存储器件可以具有垂直地堆叠的多个存储单元。例如，第一单元结构和第二单元结构可以进一步形成在根据以上描述的示例实施方式的每个存储器件上。也就是，多个导电图案(例如第四、第五、第六……等导电图案)可以形成在每个存储器件的第三导电图案上方，并且第一单元结构和第二单元结构可以形成在导电图案的交叉点处。第一单元结构和第二单元结构可以在垂直方向上交替地形成。例如，第一单元结构可以形成在导电图案之间的每个奇数水平面处，第二单元结构可以形成在导电图案之间的每个偶数水平面处。
尽管已经描述了本发明构思的几个具体的示例实施方式，但是本领域技术人员将容易地理解，在示例实施方式中可以有许多变型，而在实质上没有脱离本发明构思的新颖教导。因此，将理解，以上是对各种示例实施方式的说明，而不应被解释为限于所公开的具体示例实施方式，所公开的示例实施方式的变型以及其它示例实施方式旨在被包括在权利要求书的范围内。
本申请要求于2016年3月15日在韩国知识产权局(KIPO)提交的第10-2016-0030824号韩国专利申请的优先权，其内容通过引用整体地结合于此。

Claims (23)

1.一种半导体器件，包括：
在基板上的多个第一导电图案，所述多个第一导电图案的每个在第一方向上延伸；
在所述多个第一导电图案的每个上的第一选择图案；
在所述第一选择图案上的第一结构，所述第一结构包括第一可变电阻图案和第一加热电极，并且所述第一可变电阻图案和所述第一加热电极彼此接触以在其间具有第一接触面积；
在所述第一结构上的多个第二导电图案，所述多个第二导电图案的每个在与所述第一方向交叉的第二方向上延伸；
在所述多个第二导电图案的每个上的第二选择图案；
在所述第二选择图案上的第二结构，所述第二结构包括第二可变电阻图案和第二加热电极，所述第二可变电阻图案和所述第二加热电极彼此接触以在其间具有第二接触面积，并且所述第二接触面积不同于所述第一接触面积；以及
在所述第二结构上的多个第三导电图案。
2.根据权利要求1所述的半导体器件，其中所述第二导电图案用作公共位线，所述第一可变电阻图案和所述第一加热电极顺序地堆叠在所述第一选择图案上，并且所述第二可变电阻图案和所述第二加热电极顺序地堆叠在所述第二选择图案上。
3.根据权利要求2所述的半导体器件，其中所述第一接触面积小于所述第二接触面积。
4.根据权利要求2所述的半导体器件，其中所述第一结构的宽度小于所述第二结构的宽度。
5.根据权利要求4所述的半导体器件，其中所述第一结构在所述第一方向上的宽度和在所述第二方向上的宽度中的至少一个小于所述第二结构在所述第一方向上的宽度和在所述第二方向上的宽度中的对应的至少一个。
6.根据权利要求2所述的半导体器件，其中所述第一结构的侧壁具有斜坡使得所述第一结构具有从其底部朝向顶部逐渐减小的宽度。
7.根据权利要求1所述的半导体器件，其中所述第二导电图案用作公共位线，所述第一加热电极和所述第一可变电阻图案顺序地堆叠在所述第一选择图案上，并且所述第二加热电极和所述第二可变电阻图案顺序地堆叠在所述第二选择图案上。
8.根据权利要求7所述的半导体器件，其中所述第二接触面积小于所述第一接触面积。
9.根据权利要求1所述的半导体器件，其中所述第一选择图案具有与所述第二选择图案的结构相同的结构。
10.根据权利要求1所述的半导体器件，其中所述第一选择图案和所述第二选择图案的每个包括OTS材料，该OTS材料包括Ge、Si、In、Sn、As和Te中的至少一种。
11.根据权利要求10所述的半导体器件，其中所述第一选择图案和所述第二选择图案的每个包括AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P1、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe and GexSe1-x中的至少一种，其中x在0<x≤0.5的范围内。
12.根据权利要求1所述的半导体器件，还包括第一电极、第二电极、第三电极和第四电极，
其中所述第一电极和所述第二电极分别形成在所述第一选择图案的下表面之下和上表面上，所述第三电极和所述第四电极分别形成在所述第二选择图案的下表面之下和上表面上。
13.根据权利要求12所述的半导体器件，其中所述第一电极和所述第二电极的每个具有比所述第一加热电极的电阻低的电阻，所述第三电极和所述第四电极的每个具有比所述第二加热电极的电阻低的电阻。
14.根据权利要求1所述的半导体器件，还包括交替地堆叠在所述第三导电图案上的多个导电图案以及多个第一单元结构和多个第二单元结构，
其中所述多个导电图案在平面图中彼此交叉，
所述多个第一单元结构的每个包括顺序地堆叠的所述第一选择图案、所述第一可变电阻图案和所述第一加热电极，并形成在所述导电图案之间的每个奇数水平面处，并且
所述多个第二单元结构的每个包括顺序地堆叠的所述第二选择图案、所述第二可变电阻图案和所述第二加热电极，并形成在所述导电图案之间的每个偶数水平面处。
15.一种半导体器件，包括：
在基板上的多个第一导电图案，所述多个第一导电图案的每个在第一方向上延伸；
在所述多个第一导电图案的每个上的第一选择图案；
在所述第一选择图案上的第一结构，所述第一结构包括第一可变电阻图案和第一加热电极；
在所述第一结构上的多个第二导电图案，所述多个第二导电图案的每个在与所述第一方向交叉的第二方向上延伸；
在所述多个第二导电图案的每个上的第二选择图案；
在所述第二选择图案上的第二结构，所述第二结构包括第二可变电阻图案和第二加热电极，并且所述第二加热电极具有与所述第一加热电极的第一电阻不同的第二电阻；以及
在所述第二结构上的多个第三导电图案。
16.根据权利要求15所述的半导体器件，其中所述第二导电图案用作公共位线，所述第一可变电阻图案和所述第一加热电极顺序地堆叠在所述第一选择图案上，并且所述第二可变电阻图案和所述第二加热电极顺序地堆叠在所述第二选择图案上。
17.根据权利要求16所述的半导体器件，其中所述第一电阻高于所述第二电阻。
18.根据权利要求15所述的半导体器件，其中所述第一加热电极包括与所述第二加热电极的材料不同的材料。
19.根据权利要求15所述的半导体器件，其中所述第二导电图案用作公共位线，所述第一加热电极和所述第一可变电阻图案顺序地堆叠在所述第一选择图案上，并且所述第二加热电极和所述第二可变电阻图案顺序地堆叠在所述第二选择图案上。
20.根据权利要求19的半导体器件，其中所述第二电阻高于所述第一电阻。
21.一种半导体器件，包括：
在基板上的多个第一导电图案，所述多个第一导电图案的每个在第一方向上延伸；
在所述多个第一导电图案的每个上的第一选择图案；
在所述第一选择图案上的第一结构，所述第一结构包括第一可变电阻图案和接触所述第一可变电阻图案的第一加热电极；
在所述第一结构上的多个第二导电图案，所述多个第二导电图案的每个在与所述第一方向交叉的第二方向上延伸；
在所述多个第二导电图案的每个上的第二选择图案；
在所述第二选择图案上的第二结构，所述第二结构包括第二可变电阻图案和接触所述第二可变电阻图案的第二加热电极；以及
在所述第二结构上的多个第三导电图案，
其中所述第一结构包括具有第一厚度并围绕所述第一可变电阻图案的侧壁和所述第一加热电极的侧壁的第一间隔物，或者所述第二结构包括具有不同于所述第一厚度的第二厚度并围绕所述第二可变电阻图案的侧壁和所述第二加热电极的侧壁的第二间隔物，或者所述第一结构包括所述第一间隔物并且所述第二结构包括所述第二间隔物，并且
所述第一结构的宽度与所述第二结构的宽度相同。
22.根据权利要求21所述的半导体器件，其中所述第一结构包括所述第一间隔物并且所述第二结构不包括所述第二间隔物，所述第二导电图案用作公共位线，所述第一可变电阻图案和所述第一加热电极顺序地堆叠在所述第一选择图案上，并且所述第二可变电阻图案和所述第二加热电极顺序地堆叠在所述第二选择图案上。
23.根据权利要求21所述的半导体器件，其中所述第一结构包括具有所述第一厚度的所述第一间隔物并且所述第二结构包括具有小于所述第一厚度的所述第二厚度的所述第二间隔物，所述第二导电图案用作公共位线，所述第一可变电阻图案和所述第一加热电极顺序地堆叠在所述第一选择图案上，并且所述第二可变电阻图案和所述第二加热电极顺序地堆叠在所述第二选择图案上。
CN201710152792.8A 2016-03-15 2017-03-15 半导体器件 Active CN107195776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160030824A KR102463036B1 (ko) 2016-03-15 2016-03-15 반도체 메모리 소자 및 이의 제조 방법
KR10-2016-0030824 2016-03-15

Publications (2)

Publication Number Publication Date
CN107195776A CN107195776A (zh) 2017-09-22
CN107195776B true CN107195776B (zh) 2021-11-02

Family

ID=59847216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710152792.8A Active CN107195776B (zh) 2016-03-15 2017-03-15 半导体器件

Country Status (4)

Country Link
US (2) US10249820B2 (zh)
KR (1) KR102463036B1 (zh)
CN (1) CN107195776B (zh)
TW (1) TWI726011B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463036B1 (ko) 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
KR102323249B1 (ko) * 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10672833B2 (en) 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)
KR102638628B1 (ko) * 2017-10-20 2024-02-22 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102512794B1 (ko) * 2018-01-17 2023-03-23 에스케이하이닉스 주식회사 전자 장치
US10319907B1 (en) * 2018-03-16 2019-06-11 4D-S, Ltd. Resistive memory device having a template layer
KR102595902B1 (ko) * 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
KR20200091737A (ko) * 2019-01-23 2020-07-31 삼성전자주식회사 가변 저항 메모리 소자
US10825863B2 (en) * 2019-03-21 2020-11-03 Intel Corporation Deck-to-deck reset current offset suppression for three-dimensional (3D) memory
KR20200117465A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 전자 장치
KR20210001262A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치
WO2021072576A1 (en) * 2019-10-14 2021-04-22 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional phase-change memory devices
CN111653662B (zh) * 2020-05-18 2024-05-14 上海大学 伪立方相结构GeTe基热电材料及其制备方法
KR20220020719A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 저항성 메모리 소자
US11355508B2 (en) 2020-08-13 2022-06-07 Micron Technology, Inc. Devices including floating vias and related systems and methods
CN114078901A (zh) * 2020-08-19 2022-02-22 联华电子股份有限公司 电阻式存储装置以及其制作方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6707087B2 (en) 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
JP4377816B2 (ja) 2003-03-18 2009-12-02 株式会社東芝 相変化メモリ装置
US7687830B2 (en) * 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
US7135696B2 (en) 2004-09-24 2006-11-14 Intel Corporation Phase change memory with damascene memory element
EP1675183A1 (en) * 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phase change memory cell with diode junction selection and manufacturing method thereof
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
TWI310558B (en) * 2006-06-02 2009-06-01 Ind Tech Res Inst Phase change memory cell
JP2009135131A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体記憶装置
JP2009267219A (ja) 2008-04-28 2009-11-12 Hitachi Ltd 半導体記憶装置およびその製造方法
KR101094902B1 (ko) * 2008-06-05 2011-12-15 주식회사 하이닉스반도체 멀티 비트 상변화 메모리 장치
KR101013445B1 (ko) * 2008-09-19 2011-02-14 주식회사 하이닉스반도체 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
KR101022580B1 (ko) 2009-02-19 2011-03-16 이상윤 대용량 반도체 메모리 장치 및 그 제조 방법
JP4810581B2 (ja) * 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US20100327251A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
JP2011029462A (ja) * 2009-07-27 2011-02-10 Toshiba Corp 不揮発性記憶装置およびその製造方法
KR101069701B1 (ko) 2009-09-30 2011-10-04 주식회사 하이닉스반도체 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로
JP2011129737A (ja) * 2009-12-18 2011-06-30 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
JP2011199197A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
CN101924069B (zh) * 2010-05-13 2012-07-11 中国科学院上海微系统与信息技术研究所 一种高速高密度三维电阻变换存储结构的制备方法
KR101819595B1 (ko) * 2011-02-28 2018-01-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101887225B1 (ko) * 2011-11-23 2018-09-11 삼성전자주식회사 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR20130060065A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 제조 방법
KR101802436B1 (ko) 2011-12-07 2017-11-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8637847B2 (en) * 2011-12-09 2014-01-28 Micron Technology, Inc. Memory cells having a plurality of heaters
KR20140001075A (ko) * 2012-06-25 2014-01-06 삼성전자주식회사 스위칭 요소 및 이를 채용한 메모리 소자
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
WO2014148872A1 (ko) * 2013-03-21 2014-09-25 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이, 및 이들의 제조방법
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9278904B2 (en) 2013-12-31 2016-03-08 Chemapotheca, Llc Synthesis of chiral amphetamine derivatives by stereospecific, regioselective cuprate addition reaction with aziridine phosphoramidate compounds
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10424619B2 (en) * 2016-01-13 2019-09-24 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
KR102465966B1 (ko) * 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102463036B1 (ko) 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
TW201735129A (zh) 2017-10-01
US10615341B2 (en) 2020-04-07
KR20170107203A (ko) 2017-09-25
US20190181342A1 (en) 2019-06-13
US20170271592A1 (en) 2017-09-21
CN107195776A (zh) 2017-09-22
KR102463036B1 (ko) 2022-11-03
US10249820B2 (en) 2019-04-02
TWI726011B (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
CN107195776B (zh) 半导体器件
US10388867B2 (en) Variable resistance memory devices
US10593874B2 (en) Variable resistance memory devices and methods of manufacturing the same
CN107093612B (zh) 可变电阻存储器件及其制造方法
US9768232B2 (en) Variable resistance memory device and a method of manufacturing the same
US10825986B2 (en) Semiconductor devices including a stacked cell structure
US20170244030A1 (en) Memory device and method of manufacturing the same
US10468594B2 (en) Variable resistance memory devices
TWI726023B (zh) 記憶體裝置
KR101802436B1 (ko) 반도체 장치 및 그 제조 방법
US11605779B2 (en) Memory cell, method of forming the same, and semiconductor die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant