CN107068656A - 扩散电阻器 - Google Patents

扩散电阻器 Download PDF

Info

Publication number
CN107068656A
CN107068656A CN201611034164.1A CN201611034164A CN107068656A CN 107068656 A CN107068656 A CN 107068656A CN 201611034164 A CN201611034164 A CN 201611034164A CN 107068656 A CN107068656 A CN 107068656A
Authority
CN
China
Prior art keywords
trap
contact
resistor
voltage
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611034164.1A
Other languages
English (en)
Inventor
罗伯特·范费尔德温
伊布拉辛·詹丹
约翰内斯·安东尼·约瑟夫斯·范·格洛文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN107068656A publication Critical patent/CN107068656A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种扩散电阻器以及用于形成扩散电阻器的方法。扩散电阻器包括：具有第一导电类型的衬底；在衬底内的具有第二导电类型的第一阱；以及在第一阱内的具有第一导电类型的第二阱。电阻器另外包括用于将电阻器耦接到另外的电路系统的第一接触和第二接触。第一接触和第二接触各自耦接到第一阱和第二阱两者。

Description

扩散电阻器
技术领域
本发明涉及形成半导体装置的一部分的电阻器，并且更具体地说，涉及在半导体装置中的扩散电阻器的实施方案。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)可使用多晶硅材料来实施以形成用于MOSFET的栅极接触。多晶硅还可用于在半导体装置内形成电阻器。这些电阻器在若干应用中是有利的，因为它们具有高的线性度水平。
半导体制造的趋势在于使用允许越来越小的特征尺寸的技术。在这些装置中，MOSFET栅极可使用具有高介电常数的金属(高k材料)而不是多晶硅来实施。在这些情况下，多晶硅的使用可能不再是标准，并且为多晶硅层提供额外的掩模以形成电阻器可能是昂贵的。
电阻器的替代实施方案可能是受关注的。
发明内容
根据第一方面，提供了一种扩散电阻器，其包括：具有第一导电类型的衬底；在衬底内的具有第二导电类型的第一阱；在第一阱内的具有第一导电类型的第二阱；用于将电阻器耦接到另外的电路系统的第一接触和第二接触；其中，第一接触和第二接触各自耦接到第一阱和第二阱两者。
第二阱可被配置成形成电阻器主体。第一接触可在电阻器的第一侧上耦接到第一阱和第二阱两者，并且第二接触在第二侧上耦接到第一阱和第二阱两者。第二导电类型可与第一导电类型相反。第一导电类型可以为n型或p型中的一种，并且第二导电类型为n型或p型中的另一种。
第一接触可被配置成提供扩散电阻器的低电压端。第二接触可被配置成提供扩散电阻器的高电压端。扩散电阻器可另外包括：设置在第一接触与第二接触之间的一个或多个另外接触。接触可设置在第二阱的顶表面上。扩散电阻器可以为电阻分压器。
根据第二方面，本发明提供一种包括根据第一方面的扩散电阻器的半导体装置。
根据第三方面，本发明提供一种方法，该方法包括：提供具有第一导电类型的衬底；在衬底内形成具有第二导电类型的第一阱；在第一阱内形成具有第一导电类型的第二阱；形成用于将电阻器主体耦接到另外的电路系统的第一接触和第二接触；其中形成第一接触和第二接触另外包括：使用到第一阱和第二阱的连接形成第一接触；以及使用到第一阱和第二阱的连接形成第二接触。
形成第二阱可形成电阻器主体。可在电阻器主体的第一侧上形成第一接触，并且可在电阻器主体的第二侧上形成第二接触。该方法可另外包括：在第一接触与第二接触之间形成一个或多个另外接触。接触可在第二阱的顶表面上形成。
根据第四方面，本发明提供一种电压到电流转换器，其包括：电压输入端；电压输出端；放大器，其包括：耦接到电压输出端的放大器输出端；耦接在电压输出端和放大器的反相输入端之间的阻抗；以及耦接到接地的非反相输入端；其中，电压到电流转换器另外包括：根据权利要求1所述的电阻器，其中，第一接触耦接到电压输入端，并且第二接触耦接到放大器的反相输入端。
附图说明
将参考附图仅以例子的方式来描述实施例，在附图中：
图1为示出半导体装置的示意图；
图2为示出根据第一实施例的扩散电阻器的例子的示意图；
图3为描绘制造第一实施例的半导体装置的方法步骤的流程图；
图4a和图4b示出根据第一实施例和第二实施例的扩散电阻器的第一例子电路图和第二例子电路图；
图5a为可在其中实施实施例的例子应用的电路图；以及
图5b为示出在图5a的应用中实施的实施例的示意图。
具体实施方式
多晶硅电阻器的替代形式可以为扩散电阻器。扩散电阻器可在例如集成晶体管的基极扩散期间进行制造，并且因此可与其中高k金属用于晶体管栅极接触的技术兼容。由于扩散电阻器的特性，所以扩散电阻器不应被视为实施分压器的替代形式。例如，扩散电阻器不应被视为线性的。
图1示出包括扩散电阻器的半导体装置100的例子。图1的半导体装置100包括衬底101、在衬底内的第一阱102，以及在第一阱102内的第二阱103。第一阱102的导电类型可与衬底101和第二阱103的导电类型相反。
可在半导体装置100的顶表面上设置电阻器接触。在该例子中，装置100包括第一接触107a，第一接触107a设置在第一阱102与第二阱103之间的边界的第二阱103侧上。装置100可另外包括第二接触107b，第二接触107b设置在第一阱102与第二阱103之间的边界的两侧上。第三电阻器接触107c和第四电阻器接触107d可在第一电阻器接触107a和第二电阻器接触107b之间设置在第三阱103的顶表面上。
在该例子中，扩散电阻器作为具有四个接触的电阻分压器设置，然而，应当理解，扩散电阻器可包括两个或更多个接触。
如所论述，第一接触107a耦接到第二阱103的表面，并且第二接触107b耦接到第二阱103的表面和第一阱102的表面两者。当在使用中时，第一接触107a可被耦接以提供电阻器的低电压侧(VL)，并且第二接触107b可被耦接以提供电阻器的高电压侧(VH)。在一个例子中，VL可耦接到接地，然而，应当理解，只要VH所处的电压大于VL所处的电压，就可使用任何合适的耦接。
在此情况下，第一接触107a可处于第一电压VL，第三接触107c可处于第二电压，第四接触107d处于第三电压，并且第二接触107b处于第四电压VH。理论上，对于沿电阻器主体103等距放置的接触，第一电压与第二电压之间、第二电压与第三电压之间，以及第三电压与第四电压之间的差相等。然而，对于非线性电阻器可能并非如此。
半导体装置100提供的电阻器可以为非线性的，并且具体地，可以为电压依赖性的。第二阱103与第一阱102之间的关系可以建模为第一二极管，并且第一阱102和衬底101之间的关系可以建模为第二二极管。
第二接触107b耦接到第二阱103和第一阱102两者，并且耦接到电阻器的VH，并因此第一阱102与第二阱103之间的边界两端的电压为0V。因此，在第二接触107b的区域中，第一二极管两端的电压为0V。第一接触耦接到低电压，所以第二阱103与第一阱102之间在第一接触107a附近的电压差使第一二极管在第一接触107a附近被反向偏置。衬底101可耦接到底电压。由于第一阱102耦接到高电压并且衬底101耦接到低电压，所以第二电极管可被反向偏置。
在第一接触107a附近的第一二极管上的反向偏置电压可在电阻器的主体中产生耗尽层106(在该情况下为p+扩散阱)。该耗尽层取决于第一二极管两端的反向偏置电压，并且电阻器变成电压依赖性的。这可导致电阻器的非线性特性。
在图1的例子中，电阻器被实施为具有四个等距接触107a、107c、107d和107b的分压器。随着耗尽层106的厚度从第一接触107a附近的区域，越过第三接触107c和第四接触107d，并且到第二接触107b减小，电阻器值将相应减小。在该情况下，等距接触107a、107c、107d和107b将不会产生相等的电压差。
在一个例子中，电阻分压器可使用图1的扩散电阻器实施，但提供串联耦接的多个这些扩散电阻器。独立的扩散电阻器中的每个将表现出非线性。
在下文中，可为扩散电阻器提供连接方案以便解决电阻器中的非线性问题。
图2为示出根据第一实施例的包括扩散电阻器的半导体装置200的不意图。
半导体装置200包括衬底201、第一阱202和在第一阱202内的第二阱203。第二阱203可以为第一阱202内的扩散区，该扩散区的导电类型与第一阱202的导电类型相反。第二阱203可形成电阻器的主体。四个接触207a、207c、207d和207b设置在第二阱203的顶表面上。接触207a至207d可被配置成将电阻器耦接到另外的电路系统。
在一个例子中，衬底201可以为p型外延层，第一阱202可以为n型阱并且第二阱203可以为p型阱。第二阱203可以通过将p型杂质引入或扩散到n型第一阱202中而形成。p型第二阱203可形成电阻器的主体。第二阱203可形成p+扩散区。
然而，应当理解，这些导电类型仅是举例说明，并且在其它例子中，实施例可具有互补的导电类型——即，衬底和第二阱可以为n型，而第一阱可以为p型阱，并且电阻器主体可作为n+电阻器设置。
在图2的例子中，第一接触207a和第二接触207b可设置在第一阱202与第二阱203之间的边界处。第三接触207c和第四接触207d可设置在第二阱203的表面上并且被布置在第一接触207a与第二接触207b之间。在该例子中，四个接触207a、207c、207d和207b沿第二阱203的表面等距隔开，以便提供电阻分压器。然而，应当理解，在一些实施例中，对于单个电阻器值仅设置第一接触207a和第二接触207b。
第一接触207a可耦接到电阻器的低电压侧(VL)，并且第二接触207b可耦接到电阻器的高电压侧(VH)。在例子中，当图2的电阻器200耦接到另外的电路系统(在相同衬底或不同衬底上的另外的半导体装置或者外部装置)时，第一接触207a可被耦接成为电阻器提供低电压端，并且第二接触207b可被耦接成为电阻器提供高电压端。在电阻分压器的实施方案中，第三接触207c和第四接触207d可被耦接成提供电阻器两端的电压(VH-VL)的分压。
第二阱203可具有包括两个主侧面、两个副侧面和深度209的伸长形状，该两个主侧面沿装置的表面形成长度208，该两个副侧面沿装置的表面形成宽度(未示出)，该深度209被限定为第二阱的顶表面与第二阱的底表面之间的距离。第一接触可设置在第一阱与第二阱之间由第一副侧面限定的边界上，并且第二接触可设置在第一阱与第二阱之间由第二副侧面限定的边界上。
第一接触207a耦接到第一阱202和第二阱203两者。第二接触耦接到第一阱202和第二阱203两者。第一接触和第二接触可以第二阱203的长度208分隔开。在该例子中，第一接触207a和第二接触207b跨越第一阱202和第二阱203之间的相应边界。
如所描述，第二接触207b耦接到第二阱或电阻器主体203和第一阱201两者。在此情况下，第二阱203的电压或电位和第一阱202的电压或电位在第二接触207b附近相等。此外，第一接触207a耦接到第二阱203和第一阱202两者。在此情况下，第二阱203的电压或电位和第一阱202的电压或电位在第一接触207a附近相等。换言之，第一阱202耦接到电阻器的低电压端(VL)207a和高电压端(VH)207b。可选地，在一些例子中，第一或低电压接触207a可另外耦接到衬底201。
使用该连接方案，表示第二阱203与第一阱202之间关系的二极管两端的在第二阱203与第一阱202之间的电压差在二极管上从低电压端移动到高电压端可基本上恒定。206处所示的所得耗尽层现在可较少地依赖于电压，并且相比于图1的电阻器，该电阻器可被视为更加线性的。
图3为描绘与根据第一实施例的电阻器或电阻分压器的制造相关联的例子方法步骤的流程图。应当理解，并未详细描述用于制造扩散电阻器的加工步骤。应当理解，实施例的连接方案可使用用于制造扩散半导体的各种方法来实施，并且不限于图3的例子。
在步骤301，提供衬底。在该例子中，衬底可以为p型外延层。在步骤302，可在衬底中形成第一阱。第一阱可以为n型阱。第一阱可由顶表面、底表面和侧壁限定。侧壁和底表面可完全被衬底包围。在步骤303，可在第一阱中形成第二阱。第二阱可通过杂质在第一阱中的扩散而形成。在该例子中，第二阱可以为p型阱，并且可在第一阱内形成p+扩散层。第二阱可具有底表面、顶表面和侧壁。第二阱的底表面和侧壁可完全被第一阱包围。
在步骤304和步骤305，可在第一阱202和第二阱203之间的顶表面上的边界处在装置的顶表面上形成第一接触207a和第二接触207b。第二阱203可被形成为具有包括两个主侧面、两个副侧面和深度209的伸长形状，该两个主侧面沿装置的表面形成长度208，该两个副侧面沿装置的表面形成宽度(未示出)，该深度209被限定为第二阱的顶表面与第二阱的底表面之间的距离。第一接触207a可形成于第一阱202与第二阱203之间的由第一副侧面限定的边界上，并且第二接触207b可设置在第一阱202与第二阱203之间的由第二副侧面限定的边界上。
可通过形成到第二阱203的第一连接和到第一阱202的第二连接，并且然后将第一连接和第二连接耦接在一起以形成第一接触来形成第一接触207a。类似地，可通过形成到第二阱203的第三连接和到第一阱202的第四连接，并且然后将第三连接和第四连接耦接在一起而形成第二接触207b。
在步骤304，在第一阱202和第二阱203的相应表面上形成第一连接、第二连接、第三连接和第四连接。在步骤305，将第一连接和第二连接耦接在一起以形成第一接触207a，并且将第三连接和第四连接耦接在一起以形成第二接触207b。
第一接触和第二接触可以以第二阱的长度分隔开。在一个例子中，第一接触和第二接触可跨越它们在第一阱202和第二阱203之间的相应边界。
在步骤305，可在第二阱203的表面上在第一接触与第二接触之间形成一个或多个另外的接触207c、207d。应当理解，这些一个或多个另外接触的形成可通过在步骤304在第二阱的表面上形成另外的连接而执行。
图4a和图4b中的电路图示意图中示出电阻分压器的电路图的例子。
图4a示出包括第一电阻器410、第二电阻器420和第三电阻器430的电阻分压器401的例子。电阻分压器401包括第一低电压端(VL)407a和第二高电压端(VH)407b。电阻分压器401可另外包括第三端407c和第四端407d，该第三端407c和第四端407d可耦接以提供电阻分压器401两端的电压(VH-VL)的分压。
在一个例子中，电阻分压器可对应于图2的例子，其中第一低电压端407a可通过第一接触207a提供，第二高电压端407b可通过第二接触207b提供，并且第三端407c和第四端407d可分别通过第三接触207c和第四接触207d提供。
在该例子中，第一电阻器410可对应于由第一接触207a与第三接触207c之间的电阻器主体203的一部分所提供的电阻，第二电阻器420可对应于由第三接触207c与第四接触207d之间的电阻器主体203的一部分所提供的电阻，并且第三电阻器430可对应与由第四接触207d与第二接触207b之间的电阻器主体203的一部分所提供的电阻。虽然图4a示出四个端的电阻分压器401，但应当理解，电阻分压器可根据具有更多或更少的端的实施例来实施。为示出这一点，图4b示出三端装置的例子。
图4b示出包括第一电阻器411和第二电阻器412的电阻分压器的例子。电阻分压器包括第一低电压端(VL)417a和第二高电压端(VH)417b。电阻分压器另外包括第三端417c，该第三端417可被耦接以提供电阻分压器两端的电压(VH-VL)的分压。
该电阻分压器可对应于与图2的扩散电阻器类似的扩散电阻器实施方案，除在第一接触207a和第二接触207b之间仅等距地形成一个另外的接触以外。电阻分压器可包括由相应的低压连接和高压连接提供的第一端和第二端，以及可选的额外端以提供分压器功能。应当理解，在一些情况下，两端装置可仅被视为具有提供电阻分压器的额外端的电阻器端。
图3已经描绘与一些例子相关联的方法步骤。应当理解，在一些例子中，可形成另外或额外的层。例如，接触可包括一个或多个层，并且可在电阻器的顶表面上添加另外的层例如以提供保护层。
应当理解，阱和衬底可使用任何合适的方法形成。例如，n型外延层可在p型衬底上生长以形成第一阱。可通过将p型杂质扩散到n型阱中至一定的深度、长度和宽度来形成第二阱，该深度、长度和宽度连同扩散材料的电阻率一起可确定电阻器的值。电阻器或电阻分压器的所得电阻可由下式确定：
R＝Ω(L/A)＝Ω(L/W.t) (1)
其中，参数如下定义：
Ω为扩散层(第二阱)的平均电阻率；
L为扩散层的长度；
W为扩散层的宽度；
t为扩散层的厚度或深度；以及
A为扩散层的横截面积。
应该理解，这些参数将被选择以提供所需的电阻。
根据实施例的电阻器或电阻分压器可用于多种应用中。此类电阻器或电阻分压器可用于在半导体装置的制造期间不实施多晶硅掩模的应用中，例如，在高k金属介电质用于MOSFET的栅极接触的情况下。此类电阻器或电阻分压器可用于需要线性电阻器的应用中。
可使用实施例的电阻器或电阻分压器的应用的例子包括但不限于模数转换器(ADC)、数模转换器(DAC)、电压到电流转换器、电流到电压转换器、提供频率参考的电路、提供电压参考的电路和/或提供电流参考的电路。
图5a和图5b描绘呈电压到电流转换器形式的电阻器的一个此例子应用。
图5a示出其中可实施实施例的电压到电流转换器的电路图。电压到电流转换器500包括用于接收电压输入信号(Vin)的输入节点501、用于输出电压输出信号(Vout)的输出节点502、放大器503、阻抗505和电阻器504。
Vin 501耦接到电阻器504的第一端517a。电阻器504的第二端517b耦接到放大器503的反相输入端。放大器503的非反相输入端耦接到参考电压，在该例子中耦接到接地。Vout 502被设置在放大器503的输出端处，其中阻抗505耦接在放大器503的反相输入端与Vout 502之间。在该例子中，电阻器504可具有电阻R。
在操作中，放大器503的反相输入端充当虚拟接地，并且Vin被转换成电流，该电流理想地对应于Vin/R。电流(I＝Vin/R)流过阻抗505并且被提供在输出端502处。
图5b示出实施根据本发明实施例的电阻器的图5a的电压到电流转换器。应该理解，相似附图标记是指相似特征。
图5b的电阻器504包括衬底511、第一阱512、第二阱513、第一接触517a和第二接触517b。第一接触和第二接触为电阻器503提供第一端和第二端。Vin 501耦接到第一接触或端517a。第一接触517a耦接到第一阱512和第二阱513两者，并且在该点第一阱和第二阱的电压相同。第二端517b耦接到放大器503的非反相输入端。第二接触517b耦接到第一阱512和第二阱513两者。在这种情况下，第一阱512与第二阱513之间的电压差从第一接触517a到第二接触517b可以是恒定的。电阻器504可满足电压到电流转换器的线性要求。
应当理解，图5b提供根据第一例子的电阻器，然而，应当理解，根据第二例子的电阻分压器可以可替换地被实施为图5a和图5b的电阻器504。
所描述的实施例应被视为在所有方面均仅为说明性而非限制性的。因此，本发明的范围由所附权利要求书而不是由此具体实施方式来指示。在权利要求书等效物的含义和范围内的所有改变均涵盖在权利要求书等效物的范畴内。
例如，在前文中，例子已被示为具有四个接触。然而，应当理解，可实施根据实施例的电阻器，其中至少第一接触耦接到电阻器的低电压侧或端，并且第二接触耦接到电阻器的高电压侧或端。
此外，虽然在前文中接触已被描绘为等距隔开，但情况可并非总是如此。例如，电阻分压器可沿不同的比率分隔，并且接触可并非全部等距隔开。在一些情况下，电阻器部件对于不同的分压比率可具有不同的尺寸。
贯穿本说明书对特征、优点或类似语言的参考并不暗示可通过本发明实现的所有特征和优点应在或在任何单个实施例中。相反，提到该特征和优点的语言应理解成意为结合实施例所描述的具体特征、优点或特性包括在至少一个实施例中。因此，在本说明书通篇中对特征和优点的论述以及类似语言可以是(但不一定必须是)参考同一实施例。
相关领域的技术人员将认识到，鉴于本文的描述，本发明可在无特定实施例的特定特征或优点中的一个或多个的情况下实践。在其它情况下，可在某些实施例中辨识可能不存在于本发明的所有实施例中的另外特征和优点。

Claims (10)

1.一种扩散电阻器，其特征在于，包括：
衬底，所述衬底具有第一导电类型；
在所述衬底内的第一阱，所述第一阱具有第二导电类型；
在所述第一阱内的第二阱，所述第二阱具有所述第一导电类型；
第一接触和第二接触，所述第一接触和所述第二接触用于将所述电阻器耦接到另外的电路系统；
其中，所述第一接触和所述第二接触各自耦接到所述第一阱和所述第二阱两者。
2.根据权利要求1所述的扩散电阻器，其特征在于，所述第二阱被配置成形成电阻器主体。
3.根据权利要求2所述的扩散电阻器，其特征在于，所述第一接触在所述电阻器的第一侧上耦接到所述第一阱和所述第二阱两者，并且所述第二接触在第二侧上耦接到所述第一阱和所述第二阱两者。
4.根据在前的任一项权利要求所述的扩散电阻器，其特征在于，所述第二导电类型与所述第一导电类型相反。
5.根据在前的任一项权利要求所述的扩散电阻器，其特征在于，所述第一导电类型为n型或p型中的一种，并且所述第二导电类型为所述n型或所述p型中的另一种。
6.根据在前的任一项权利要求所述的扩散电阻器，其特征在于，所述第一接触被配置成提供所述扩散电阻器的低电压端。
7.根据在前的任一项权利要求所述的扩散电阻器，其特征在于，所述第二接触被配置成提供所述扩散电阻器的高电压端。
8.一种半导体装置，其特征在于，包括根据权利要求1到权利要求10中任一项权利要求所述的扩散电阻器。
9.一种方法，其特征在于，包括：
提供具有第一导电类型的衬底；
在所述衬底内形成具有第二导电类型的第一阱；
在所述第一阱内形成具有所述第一导电类型的第二阱；
形成用于将所述电阻器主体耦接到另外的电路系统的第一接触和第二接触；
其中，形成所述第一接触和所述第二接触另外包括：
使用到所述第一阱和所述第二阱的连接形成所述第一接触；以及
使用到所述第一阱和所述第二阱的连接形成所述第二接触。
10.一种电压到电流转换器，其特征在于，包括：
电压输入端；
电压输出端；
放大器，所述放大器包括：
放大器输出端，所述放大器输出端耦接到所述电压输出端；
阻抗，所述阻抗耦接在所述电压输出端和所述放大器的反相输入端之间；以及
非反相输入端，所述非反相输入端耦接到接地；
其中，所述电压到电流转换器另外包括：
根据权利要求1所述的电阻器，其中，所述第一接触耦接到所述电压输入端，并且所述第二接触耦接到所述放大器的所述反相输入端。
CN201611034164.1A 2015-11-27 2016-11-16 扩散电阻器 Pending CN107068656A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15196771.8A EP3174096A1 (en) 2015-11-27 2015-11-27 Diffused resistor
EP15196771.8 2015-11-27

Publications (1)

Publication Number Publication Date
CN107068656A true CN107068656A (zh) 2017-08-18

Family

ID=54754473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611034164.1A Pending CN107068656A (zh) 2015-11-27 2016-11-16 扩散电阻器

Country Status (3)

Country Link
US (1) US20170154949A1 (zh)
EP (1) EP3174096A1 (zh)
CN (1) CN107068656A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113391667A (zh) 2020-03-12 2021-09-14 恩智浦美国有限公司 偏置电流发生电路
FR3146545A1 (fr) * 2023-03-07 2024-09-13 Stmicroelectronics International N.V. Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315149A (en) * 1992-03-25 1994-05-24 Dolphin Integration S.A. Self-protected dividing bridge
JPH09213883A (ja) * 1996-01-30 1997-08-15 Kawasaki Steel Corp 半導体集積回路用抵抗素子
US6259150B1 (en) * 1998-01-27 2001-07-10 Sharp Kabushiki Kaisha Voltage dividing resistor and voltage dividing circuit
CN101730937A (zh) * 2007-07-06 2010-06-09 意法半导体有限公司 扩散集成电阻器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823072A (ja) * 1994-07-08 1996-01-23 Fujitsu Ltd 半導体装置
US5995030A (en) * 1995-02-16 1999-11-30 Advanced Micro Devices Apparatus and method for a combination D/A converter and FIR filter employing active current division from a single current source
US6018272A (en) * 1997-01-02 2000-01-25 Lucent Technologies Inc. Linearization of resistance
DE19917370C1 (de) * 1999-04-16 2000-10-05 St Microelectronics Gmbh In einer integrierten halbleiterschaltung gebildeter weitgehend spannungsunabhängiger elektrischer Widerstand
US6690082B2 (en) * 2001-09-28 2004-02-10 Agere Systems Inc. High dopant concentration diffused resistor and method of manufacture therefor
DE102005036100B4 (de) * 2005-05-18 2012-04-12 Infineon Technologies Ag Verstärkeranordnung und Verfahren zum Verstärken einer Spannung
JP2007074022A (ja) * 2005-09-02 2007-03-22 Renesas Technology Corp 電圧発生回路及び半導体集積回路装置
US8384157B2 (en) * 2006-05-10 2013-02-26 International Rectifier Corporation High ohmic integrated resistor with improved linearity
US8837203B2 (en) * 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9317053B2 (en) * 2014-04-28 2016-04-19 Winbond Electronics Corp. Voltage regulator for a flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315149A (en) * 1992-03-25 1994-05-24 Dolphin Integration S.A. Self-protected dividing bridge
JPH09213883A (ja) * 1996-01-30 1997-08-15 Kawasaki Steel Corp 半導体集積回路用抵抗素子
US6259150B1 (en) * 1998-01-27 2001-07-10 Sharp Kabushiki Kaisha Voltage dividing resistor and voltage dividing circuit
CN101730937A (zh) * 2007-07-06 2010-06-09 意法半导体有限公司 扩散集成电阻器

Also Published As

Publication number Publication date
US20170154949A1 (en) 2017-06-01
EP3174096A1 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
DE102012100767B4 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
JP5991383B2 (ja) 半導体装置の製造方法
JP2010157636A (ja) 半導体装置およびその製造方法
CN105977251B (zh) 用于差分信号器件的静电放电保护器件
DE102012107756A1 (de) FinFET-basierte ESD-Einheiten und Verfahren zu deren Herstellung
TWI542005B (zh) 積體電路裝置及其製造方法
CN107135668A (zh) 半导体装置
JP3888912B2 (ja) 半導体集積回路装置
CN107068656A (zh) 扩散电阻器
US10249614B2 (en) Semiconductor device
TW201240085A (en) Ultra-high voltage n-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same
TWI536542B (zh) 包括高電壓二極體之半導體裝置
CN104821334B (zh) N型ldmos器件及工艺方法
CN106796937A (zh) 包括二极管的半导体装置以及静电放电保护装置
CN109599395A (zh) Esd保护电路及其制造方法
CN106206572A (zh) 包括电感器的射频集成电路及其制造方法
TWI680579B (zh) 電晶體元件
CN107017291A (zh) 半导体装置及其制造方法
CN108565259B (zh) 半导体器件及其制造方法
CN103811539B (zh) 用于双向高压esd防护的双载子晶体管
CN103367461B (zh) 三阱隔离二极管及其制造方法
CN105719951A (zh) 超高压电阻器、半导体器件及其制造方法
JP6707917B2 (ja) 半導体装置及びその製造方法
CN104425610A (zh) 半导体器件以及其制造方法
TWI557869B (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818

WD01 Invention patent application deemed withdrawn after publication