CN105977251B - 用于差分信号器件的静电放电保护器件 - Google Patents

用于差分信号器件的静电放电保护器件 Download PDF

Info

Publication number
CN105977251B
CN105977251B CN201510938252.3A CN201510938252A CN105977251B CN 105977251 B CN105977251 B CN 105977251B CN 201510938252 A CN201510938252 A CN 201510938252A CN 105977251 B CN105977251 B CN 105977251B
Authority
CN
China
Prior art keywords
high pressure
conduction type
node
pressure trap
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510938252.3A
Other languages
English (en)
Other versions
CN105977251A (zh
Inventor
李介文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105977251A publication Critical patent/CN105977251A/zh
Application granted granted Critical
Publication of CN105977251B publication Critical patent/CN105977251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具有鲁棒性的静电放电(ESD)保护器件。在一个实例中，ESD保护器件被配置为包括三个节点。当与差分信号器件一起使用时，第一节点和第二节点可以分别连接至差分信号器件的BP和BM信号线，并且第三节点可以连接至电源电压。这允许单个ESD保护器件用于保护差分信号器件的信号线，因此与使用三个双节点ESD保护器件来完成基本相同的保护机制的传统的方法相比显著节省了衬底面积。而且，如FlexRay标准所要求的，ESD保护器件可以在结构上设计为处理高压ESD事件。

Description

用于差分信号器件的静电放电保护器件
技术领域
本发明总体涉及电子电路，更具体地，涉及静电放电(ESD)保护器件。
背景技术
静电放电(ESD)是通过带电物体的接触、电短路、绝缘击穿和其他的因素而导致的突然的电流。如果不适当地控制，ESD可以损坏其流经的物体(例如，集成电路)和/或扰乱电子通信信号。
由于某些器件的设计和/或它们工作的环境，它们更容易受到ESD事件的影响。例如，交通工具上的组件没有电接地并且通常工作在高温和低湿度的条件下，因此为静电电荷的累积创造了良好的环境。交通工具很容易受到ESD事件的影响，再加上交通工具越来越复杂的集成电路并且越来越依赖于集成电路(例如，用于刹车、加速、转弯、稳定控制、巡航控制等)，使得ESD保护在交通工具设计中尤为重要。作为一个实例，由FlexRay联盟开发的用于汽车的FlexRay通信标准包括对于ESD保护的具体要求。例如，对于总线驱动器和通信控制器的输入/输出必须能承受高达+/－60V的电压并且通过6kV HMM(人体金属模型)的ESD应力测试。
例如，FlexRay标准下的无线电收发机使用两条差分信号线(正总线(BP)和负总线(BM))来通信。更加具体地，比特位是0还是1取决于BP－BM是负的还是正的。为了保护BP和BM免受ESD事件的影响，通常使用三个ESD来保护器件，每一个ESD保护器件都具有两个节点。典型的配置是，在BP与Vss(负电源电压)之间放置第一ESD保护器件，在BM与Vss之间放置第二ESD保护器件，以及在BP与BM之间放置第三ESD保护器件。三个双节点ESD保护器件占据了衬底上的大量的空间，而这并不是所期望的。
发明内容
根据本发明的一个方面，提供了一种用于差分信号器件的静电放电保护器件，包括：衬底，具有第一导电类型；掩埋层材料，具有第二导电类型，掩埋层材料形成在衬底的表面上方并且与衬底的表面接触；具有第一导电类型的第一、第二、第三和第四高压阱，具有第一导电类型的第一、第二、第三和第四高压阱形成在掩埋层材料的表面上方并且与掩埋层材料的表面接触；第一、第二、第三和第四浅阱区域，具有第一导电类型，第一、第二、第三和第四浅阱区域分别形成在具有第一导电类型的第一、第二、第三和第四高压阱上方并且分别与具有第一导电类型的第一、第二、第三和第四高压阱接触；第一、第二、第三和第四掺杂区域，具有第一导电类型，第一、第二、第三和第四掺杂区域分别形成在第一、第二、第三和第四浅阱区域上方并且与第一、第二、第三和第四浅阱区域接触；具有第二导电类型的第一、第二和第三高压阱，具有第二导电类型的第一、第二和第三高压阱形成在掩埋层材料的表面上方并且与掩埋层材料的表面接触，其中，具有第二导电类型的第一高压阱位于具有第一导电类型的第一高压阱与具有第一导电类型的第二高压阱之间并且与具有第一导电类型的第一高压阱和具有第一导电类型的第二高压阱接触，具有第二导电类型的第二高压阱位于具有第一导电类型的第二高压阱与具有第一导电类型的第三高压阱之间并且与具有第一导电类型的第二高压阱和具有第一导电类型的第三高压阱接触，以及具有第二导电类型的第三高压阱位于具有第一导电类型的第三高压阱与具有第一导电类型的第四高压阱之间并且与具有第一导电类型的第三高压阱和具有第一导电类型的第四高压阱接触；其中，具有第一导电类型的第一掺杂区域和第四掺杂区域连接至电源电压；其中，具有第一导电类型的第二掺杂区域连接至差分数据总线的第一信号线；以及其中，具有第一导电类型的第三掺杂区域连接至差分数据总线的第二信号线。
优选地，第二掺杂区域和第三掺杂区域位于第一掺杂区域与第四掺杂区域之间。
优选地，第一导电类型是P型，而第二导电类型是N型。
优选地，电源电压是Vss。
优选地，第一信号线和第二信号线传输极性相反的信号。
优选地，差分数据总线遵守FlexRay标准。
优选地，差分数据总线连接至无线电收发机。
根据本发明的另一方面，提供了一种用于差分信号器件的静电放电保护器件，包括：第一节点，连接至差分信号器件的第一信号线；第二节点，连接至差分信号器件的第二信号线；第三节点，连接至差分信号器件的电源电压；其中，第一节点、第二节点和第三节点电连接至衬底的区域；以及其中，衬底的区域被配置为允许电流从第一节点、第二节点和第三节点中的任何一个节点流至其他两个节点中的至少一个节点。
优选地，差分信号器件是FlexRay无线电收发机。
优选地，第一信号线是正总线，并且第二信号线是负总线，差分信号器件被配置为使用正总线上的第一信号和负总线上的第二信号来确定数字信号的值。
优选地，电源电压是Vss。
优选地，衬底的区域掺杂有具有第一导电类型的杂质。
优选地，该区域形成在具有第一导电类型的高压阱之上并且与具有第一导电类型的高压阱接触。
优选地，衬底包括：第一区域、第二区域、第三区域和第四区域，具有一导电类型的杂质且杂质的浓度基本相等，其中，第二区域和第三区域位于第一区域与第四区域之间，第三节点电连接至第一区域和第四区域，第一节点电连接至第二区域，并且第二节点电连接至第三区域。
根据本发明的又一方面，提供了一种静电放电保护器件，包括：第一、第二、第三和第四高压阱，形成在衬底上并且具有第一导电类型，其中，第二高压阱和第三高压阱位于第一高压阱与第四高压阱之间；第一节点，电连接至第一高压阱和第四高压阱；第二节点，电连接至第二高压阱；第三节点，电连接至第三高压阱；其中，第一、第二、第三和第四高压阱被配置为允许电流从第一节点、第二节点和第三节点中的任何一个节点流至其他两个节点中的至少一个节点。
优选地，通过具有第二导电类型的高压阱，将具有第一导电类型的第一、第二、第三和第四高压阱分隔。
优选地，第一导电类型是P型，而第二导电类型是N型。
优选地，第一节点连接至具有第一导电类型的掺杂区域，掺杂区域形成在具有第一导电类型的浅阱区域之上并且与具有第一导电类型的浅阱区域接触，浅阱区域形成在第一高压阱之上并且与第一高压阱接触。
优选地，第一节点连接至差分信号器件的电源电压，第二节点连接至差分信号器件的第一信号线，以及第三节点连接至差分信号器件的第二信号线。
优选地，差分信号器件被配置为使用第一信号线上的第一信号和第二信号线上的第二信号来确定数字信号的值。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是示出了根据一些实施例的保护差分信号无线电收发机的信号线的三节点ESD保护器件的结构。
图2是根据一些实施例的ESD保护器件的截面图。
图3A和图3B是根据一些实施例的示出了在多种施加的电压下的电流泄漏的实验结果图。
图4A和图4B是根据一些实施例的示出了在多种施加的电压下的传输线脉冲的实验结果图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
在一个实施例中，提供了具有足够的鲁棒性的三节点ESD保护器件来处理高ESD电流。图1是示出了用于保护差分信号无线电收发机的信号线的这种三节点ESD保护器件的示例性配置的框图。差分信号无线电收发机100(可以是接收机(RX)或发射机(TX))电连接至源极电压110(即，VSS)和漏极电压120(即，VDD)。无线电收发机100包括两条信号线，BP 130和BM 140(它们的差分值确定信号是0还是1)。如上所述，保护BP和BM免受ESD影响的传统方法使用三个双节点ESD保护器件：第一双节点ESD保护器件位于BP与BM之间；第二双节点ESD保护器件位于BP与VSS之间；以及第三双节点ESD保护器件位于BM与VSS之间。与该传统的配置相反，图1所示的实施例示出了使用单个三节点ESD保护器件150以实现对于BP 130和BM140的基本相同的ESD保护。具体地，ESD保护器件150的三个节点连接至BP 130、BM 140和VSS110。该配置允许单个ESD保护器件150保护BP 130和BM 140免受ESD事件的影响：提供BP130与BM 140之间的ESD事件的保护(通常通过上面提及的第一双节点ESD保护器件来提供该功能)；提供BP 130与VSS 110之间的ESD事件的保护(通常通过第二双节点ESD保护器件来提供该功能)；以及提供BM 140与VSS 110之间的ESD事件的保护(通常通过第三双节点ESD保护器件来提供该功能)。通过仅使用一个三节点ESD保护器件150来实现通常由三个双节点ESD保护器件所提供的相同的ESD保护，可以节省大量的衬底面积。可以观察到，三节点ESD保护器件150需要的面积比三个传统的双节点ESD保护器件总共需要的面积约少50％。
图2示出了根据一个实施例的三节点ESD保护器件150的截面图。示出的器件150可以是集成电路器件的一部分，而该集成电路器件的剩余部分未被示出。在该实施例中，ESD保护器件150形成在轻掺杂有P型杂质的衬底200(例如，诸如硅的半导体材料)上(即，衬底200具有P型的导电类型)。N型掩埋层(NBL)210形成在P型衬底200的顶面上方，使NBL 210的底面和两个侧面与P型衬底200接触。例如，可以通过将N型杂质注入P型衬底200来形成NBL210。P型衬底200和NBL 210有效地形成具有中间NBL 210区域的表面215，其中中间NBL 210区域的侧面与P型衬底200区域相接。
然后，高压阱区域形成在表面215上。图2示出了具有交替的导电类型的一行高压阱区域。高压P型阱(HVPW)220、230形成在表面215的由P型衬底200形成的部分之上并且与其接触。介于HVPW 220与HVPW 230之间的是具有交替的导电类型的高压阱区域，这些高压阱区域形成在表面215的由NBL 210形成的部分之上并且与其接触。具体地，图2示出了示例性实施例，其中，高压N型阱(HVNW)221、HVPW 222、HVNW 223、HVPW 224、HVNW 225、HVPW226、HVNW 227、HVPW 228、HVNW 229依次相邻。在一些实施方式中，可以通过下列步骤形成这些高压阱区域：在表面215之上生长外延层；以及利用期望的掺杂剂注入该外延层，以形成期望的P型和N型区域。
然后，浅阱区域(即，浅P型区域(SHP)或浅N型区域(SHN))形成在所选择的高压阱区域上。在图2所示的实例中，SHP区域240、242、243、245分别形成在NBL 210之上的四个HVPW区域222、224、226、228之上并且分别与HVPW区域222、224、226、228接触。SHN区域241和244分别形成在HVNW区域223和227之上并且分别与HVNW区域223和227接触。在一些实施方式中，浅阱区域的掺杂浓度大于下面的高压阱区域的掺杂浓度。在一些实施方式中，每一个浅阱区域的底面都延伸至相关的高压阱区域的顶面的下方。
然后，形成重掺杂区域(P型(P+)或N型(N+))。如图2所示，在一个实施例中，分离的P+区域(即，262、263、264、266、267和268)形成在每一个浅阱区域(即，240至245)之上并且与每一个浅阱区域(即，240至245)接触。另外，分离的P+区域(即，260和270)形成在直接位于P型衬底200之上并且与P型衬底200接触的HVPW区域(即，220和230)之上。N+区域(即，261、265和269)形成在不具有浅阱区域的HVNW区域(即，221、225和229)之上并且与这些HVNW区域接触。在一些实施方式中，可以通过将P型或N型杂质注入外延层或衬底来执行该工艺。
在图2所示的实施例中，例如，使用浅沟槽隔离(STI)来形成隔离区域250。可以通过蚀刻用于形成高压阱区域、浅阱区域和重掺杂区域的外延层或衬底并且利用介电材料来填充形成的凹槽，以形成STI区域250。STI区域隔离重掺杂区域(即，260至270)，使每一个重掺杂区域的侧面都与STI区域接触，并且每一个重掺杂区域的底面都与相关的浅阱区域或高压阱区域(重掺杂区域在这些区域的上方形成)接触。
如上所述，ESD保护器件150至少支持三节点。在图2所示的示例性实施例中，第一节点将VSS 110电连接至形成在SHP区域上方的两个外部P+区域262和268。介于该P+区域262与268之间的是形成在SHP区域上方的两个附加的P+区域264和266。在所示出的实施例中，第二节点将差分信号器件的BP信号线130连接至P+264，而第三节点将差分信号器件的BM信号线140连接至P+266。在另一个示例性实施例(未示出)中，BP 130连接至P+266，而BM 140连接至P+264。
应该注意，虽然图2示出了形成在P型衬底上的ESD保护器件150的实施例，但是本领域的技术人员会意识到，可以使用N型衬底来代替。在使用N型衬底的实施例中，本文中参考图2所述的掩埋层、高压阱区域、浅阱区域和重掺杂区域的导电类型都要变化(invert)。例如，使用N型衬底的实施例将具有P型掩埋层，而不是具有图2所示的N型掩埋层。
多节点ESD保护器件150(诸如图2所示的器件)的结构提供了足够的电流通道，以免受如FlexRay标准所规定(即，高达+/－60V的电压并且通过6kV HMM(人体金属模型)应力测试)的高电平ESD事件的影响。例如，当ESD事件使BP 130相对于VSS具有正电压时，电子将从最近的VSS(即，通过262)流至BP 130。电子还会从其他的VSS端(即，通过268)流至BP 130，但是由于相对较高的电阻(由于较长的距离)，所以有较小的电流流经该路径。类似地，如果ESD事件使BM 140相对于VSS具有正电压，则电流会从较近的VSS端(即，通过268)流至BM140，而电流从其他的VSS端(即，通过262)流至BM 140的程度较小。如果ESD事件使BP 130相对于BM 140具有正电压，则电流会从BM 140流至BP 130。如果BP 130与BM 140之间的相对电压颠倒，则相反地，电流会从BP 130流至BM 140。图2所示的结构使电流路径长度最小化，因此使信号线BP 130与BM 140之间的电阻以及信号线BP 130和BM 140各自与VSS 110(通过262和268)之间的电阻最小化。具体地，通过单个HVNW区域的宽度将HVPW 224(与BP 130相关)与HVPW 222(与VSS 110相关)和HVPW 226(与BM 140相关)中的每一个分离；类似地，通过单个HVNW区域的宽度将HVPW 226(与BM 140相关)与HVPW 228(与VSS 110相关)和HVPW 224(与BP 130相关)中的每一个分离。
图3A和图3B示出了使用ESD保护器件150的电流泄漏测试结果。图3A示出了由施加于BP或BM且范围为－60V至+60V(相对于VSS)的模拟ESD事件而得到的电流泄漏。如图3A所示，在+/－60V的范围内，泄漏电流基本保持在0A，这符合FlexRay标准的要求。图3B示出了将0V至接近于12V(相对于BP)的模拟ESD事件施加于BM而得到的电流泄漏。当施加的电压介于0V与约10V之间时，电流泄漏基本保持在0A，然后在较高的电压下泄漏电流显著增大。由于BM和BP上的ESD的强度(magnitude)(通常小于5V)通常比与VSS相关的ESD小得多，所以该结果符合FlexRay的性能要求。
图4A和图4B示出了使用ESD保护器件150的传输线脉冲(TLP)测试结果。图4A示出了将－60V至+60V(相对于VSS)范围内的模拟ESD事件施加于BP或BM时的TLP电流的测量。同样，在模拟ESD事件处于+/－60V的范围内时，TLP线电流基本保持在0A。图4B示出了在将从0V至大约60V(相对于BM)范围内的模拟ESD事件施加于BP时的TLP电流的测量。这时，可以观察到，直到施加的电压达到约15V之前，TLP线电流基本保持在0A。该结果又一次示出ESD保护器件150提供了足够的鲁棒保护，以免受预期的ESD行为的影响，在BP与BM之间，该ESD行为通常小于5V。
如图3A至图3B以及图4A至图4B所示，三节点ESD保护器件对差分信号器件(例如，无线电收发机)提供了足够的ESD保护，以符合FlexRay标准的严格要求。三节点ESD保护器件的结构允许单个ESD保护器件保护无线电收发机的BP和BM信号线。与使用三个双节点ESD保护器件来完成相同的任务的传统方法相比，本文描述的单个三节点ESD保护器件显著地节省了面积。可以观察到，在一些实施方式中，与三个双节点ESD保护器件所占的面积相比，单个三节点ESD保护器件节省了约50％的面积。此外，三节点ESD保护器件的结构使三个节点之间的距离最小化，因此相应地使节点之间的电阻最小化，以确保有效的电流。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语旨在包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作出相应地解释。
本文所描述的是用于差分信号器件的静电放电保护器件的实施例。ESD保护器件包括具有第一导电类型(例如，P型)的衬底。具有第二导电类型(例如，N型)的掩埋层材料形成在衬底的表面上方并且与衬底的表面接触。具有第一导电类型的第一、第二、第三和第四高压阱形成在掩埋层材料的表面上方并且与掩埋层材料的表面接触。具有第一导电类型的第一、第二、第三和第四浅阱区域分别形成在具有第一导电类型的第一、第二、第三和第四高压阱上方并且分别与具有第一导电类型的第一、第二、第三和第四高压阱接触。具有第一导电类型的第一、第二、第三和第四掺杂区域分别形成在第一、第二、第三和第四浅阱区域上方并且分别与第一、第二、第三和第四浅阱区域接触。具有第二导电类型的第一、第二和第三高压阱形成在掩埋层材料的表面上方并且与掩埋层材料的表面接触。具有第二导电类型的第一高压阱位于具有第一导电类型的第一高压阱与第二高压阱之间并且与具有第一导电类型的第一高压阱和第二高压阱接触，具有第二导电类型的第二高压阱位于具有第一导电类型的第二高压阱与第三高压阱之间并且与具有第一导电类型的第二高压阱和第三高压阱接触，以及具有第二导电类型的第三高压阱位于具有第一导电类型的第三高压阱与第四高压阱之间并且与具有第一导电类型的第三高压阱和第四高压阱接触。具有第一导电类型的第一掺杂区域和第四掺杂区域连接至电源电压，具有第一导电类型的第二掺杂区域连接至差分数据总线的第一信号线，以及具有第一导电类型的第三掺杂区域连接至差分数据总线的第二信号线。
在一个实施例中，提供一种用于差分信号器件的静电放电保护器件。静电放电保护器件具有：第一节点，连接至差分信号器件的第一信号线；第二节点，连接至差分信号器件的第二信号线；以及第三节点，连接至差分信号器件的电源电压。第一节点、第二节点和第三节点电连接至衬底的区域，该区域被配置为允许电流从第一节点、第二节点和第三节点中的任何一个节点流至其他两个节点中的至少一个节点。
在另一个实施例中，提供了一种静电放电保护器件。该器件包括形成在衬底上的具有第一导电类型的第一、第二、第三和第四高压阱，其中第二高压阱和第三高压阱位于第一高压阱与第四高压阱之间。该器件还具有：第一节点，电连接至第一高压阱和第四高压阱；第二节点，电连接至第二高压阱；以及第三节点，电连接至第三高压阱。第一、第二、第三和第四高压阱被配置为允许电流从第一节点、第二节点和第三节点中的任何一个节点流至其他两个节点中的至少一个节点。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (19)

1.一种用于差分信号器件的静电放电保护器件，包括：
衬底，具有第一导电类型；
掩埋层材料，具有第二导电类型，所述掩埋层材料形成在所述衬底的表面上方并且与所述衬底的表面接触；
具有所述第一导电类型的第一、第二、第三和第四高压阱，具有所述第一导电类型的所述第一、所述第二、所述第三和所述第四高压阱形成在所述掩埋层材料的表面上方并且与所述掩埋层材料的表面接触；
第一、第二、第三和第四浅阱区域，具有所述第一导电类型，所述第一、所述第二、所述第三和所述第四浅阱区域分别形成在具有所述第一导电类型的所述第一、所述第二、所述第三和所述第四高压阱上方并且分别与具有所述第一导电类型的所述第一、所述第二、所述第三和所述第四高压阱接触；
第一、第二、第三和第四掺杂区域，具有所述第一导电类型，所述第一、所述第二、所述第三和所述第四掺杂区域分别形成在所述第一、所述第二、所述第三和所述第四浅阱区域上方并且与所述第一、所述第二、所述第三和所述第四浅阱区域接触；
具有所述第二导电类型的第一、第二和第三高压阱，具有所述第二导电类型的所述第一、所述第二和所述第三高压阱形成在所述掩埋层材料的表面上方并且与所述掩埋层材料的表面接触，其中，具有所述第二导电类型的所述第一高压阱位于具有所述第一导电类型的所述第一高压阱与具有所述第一导电类型的所述第二高压阱之间并且与具有所述第一导电类型的所述第一高压阱和具有所述第一导电类型的所述第二高压阱接触，具有所述第二导电类型的所述第二高压阱位于具有所述第一导电类型的所述第二高压阱与具有所述第一导电类型的所述第三高压阱之间并且与具有所述第一导电类型的所述第二高压阱和具有所述第一导电类型的所述第三高压阱接触，以及具有所述第二导电类型的所述第三高压阱位于具有所述第一导电类型的所述第三高压阱与具有所述第一导电类型的所述第四高压阱之间并且与具有所述第一导电类型的所述第三高压阱和具有所述第一导电类型的所述第四高压阱接触；
其中，具有所述第一导电类型的所述第一掺杂区域和所述第四掺杂区域连接至电源电压；
其中，具有所述第一导电类型的所述第二掺杂区域连接至差分数据总线的第一信号线；以及
其中，具有所述第一导电类型的所述第三掺杂区域连接至所述差分数据总线的第二信号线。
2.根据权利要求1所述的静电放电保护器件，其中，所述第二掺杂区域和所述第三掺杂区域位于所述第一掺杂区域与所述第四掺杂区域之间。
3.根据权利要求1所述的静电放电保护器件，其中，所述第一导电类型是P型，而所述第二导电类型是N型。
4.根据权利要求1所述的静电放电保护器件，其中，所述电源电压是Vss。
5.根据权利要求1所述的静电放电保护器件，其中，所述第一信号线和所述第二信号线传输极性相反的信号。
6.根据权利要求1所述的静电放电保护器件，其中，所述差分数据总线遵守FlexRay标准。
7.根据权利要求1所述的静电放电保护器件，其中，所述差分数据总线连接至无线电收发机。
8.一种用于差分信号器件的静电放电保护器件，包括：
第一节点，连接至所述差分信号器件的第一信号线；
第二节点，连接至所述差分信号器件的第二信号线；
第三节点，连接至所述差分信号器件的电源电压；
其中，所述第一节点、所述第二节点和所述第三节点电连接至衬底的区域，其中，所述区域形成在具有第一导电类型的高压阱之上并且与所述具有第一导电类型的高压阱接触；以及
其中，所述衬底的所述区域被配置为允许电流从所述第一节点、所述第二节点和所述第三节点中的任何一个节点流至其他两个节点中的至少一个节点。
9.根据权利要求8所述的静电放电保护器件，其中，所述差分信号器件是FlexRay无线电收发机。
10.根据权利要求8所述的静电放电保护器件，其中，所述第一信号线是正总线，并且所述第二信号线是负总线，所述差分信号器件被配置为使用所述正总线上的第一信号和所述负总线上的第二信号来确定数字信号的值。
11.根据权利要求8所述的静电放电保护器件，其中，所述电源电压是Vss。
12.根据权利要求8所述的静电放电保护器件，其中，所述衬底的所述区域掺杂有具有第一导电类型的杂质。
13.根据权利要求8所述的静电放电保护器件，其中，所述衬底包括：第一区域、第二区域、第三区域和第四区域，具有一导电类型的杂质且所述杂质的浓度基本相等，其中，所述第二区域和所述第三区域位于所述第一区域与所述第四区域之间，所述第三节点电连接至所述第一区域和所述第四区域，所述第一节点电连接至所述第二区域，并且所述第二节点电连接至所述第三区域。
14.一种静电放电保护器件，包括：
第一、第二、第三和第四高压阱，形成在衬底上并且具有第一导电类型，其中，所述第二高压阱和所述第三高压阱位于所述第一高压阱与所述第四高压阱之间；
第一节点，电连接至所述第一高压阱和所述第四高压阱；
第二节点，电连接至所述第二高压阱；
第三节点，电连接至所述第三高压阱；
其中，所述第一、所述第二、所述第三和所述第四高压阱被配置为允许电流从所述第一节点、所述第二节点和所述第三节点中的任何一个节点流至其他两个节点中的至少一个节点。
15.根据权利要求14所述的静电放电保护器件，其中，通过具有第二导电类型的高压阱，将具有所述第一导电类型的所述第一、所述第二、所述第三和所述第四高压阱分隔。
16.根据权利要求15所述的静电放电保护器件，其中，所述第一导电类型是P型，而所述第二导电类型是N型。
17.根据权利要求14所述的静电放电保护器件，其中，所述第一节点连接至具有所述第一导电类型的掺杂区域，所述掺杂区域形成在具有所述第一导电类型的浅阱区域之上并且与所述具有第一导电类型的浅阱区域接触，所述浅阱区域形成在所述第一高压阱之上并且与所述第一高压阱接触。
18.根据权利要求14所述的静电放电保护器件，其中，所述第一节点连接至差分信号器件的电源电压，所述第二节点连接至所述差分信号器件的第一信号线，以及所述第三节点连接至所述差分信号器件的第二信号线。
19.根据权利要求18所述的静电放电保护器件，其中，所述差分信号器件被配置为使用所述第一信号线上的第一信号和所述第二信号线上的第二信号来确定数字信号的值。
CN201510938252.3A 2015-03-13 2015-12-16 用于差分信号器件的静电放电保护器件 Active CN105977251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/657,653 2015-03-13
US14/657,653 US9362266B1 (en) 2015-03-13 2015-03-13 Electrostatic discharge protection device for differential signal devices

Publications (2)

Publication Number Publication Date
CN105977251A CN105977251A (zh) 2016-09-28
CN105977251B true CN105977251B (zh) 2019-01-11

Family

ID=56083225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510938252.3A Active CN105977251B (zh) 2015-03-13 2015-12-16 用于差分信号器件的静电放电保护器件

Country Status (2)

Country Link
US (2) US9362266B1 (zh)
CN (1) CN105977251B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627809B (zh) * 2017-01-25 2018-06-21 瑞昱半導體股份有限公司 靜電放電防護電路
US10037988B1 (en) * 2017-08-24 2018-07-31 Globalfoundries Singapore Pte. Ltd. High voltage PNP using isolation for ESD and method for producing the same
TWI628792B (zh) * 2017-09-21 2018-07-01 新唐科技股份有限公司 半導體基底結構及半導體裝置
CN109494248A (zh) * 2018-12-17 2019-03-19 无锡麟力科技有限公司 低漏电高可靠性的夹层隔离阱
CN111354724A (zh) * 2020-04-27 2020-06-30 上海华力微电子有限公司 一种硅控整流器及其制造方法
US11855074B2 (en) * 2021-02-08 2023-12-26 Globalfoundries U.S. Inc. Electrostatic discharge devices
CN115706109A (zh) * 2021-08-06 2023-02-17 长鑫存储技术有限公司 静电保护器件及静电保护电路
US11862673B2 (en) * 2021-12-13 2024-01-02 Globalfoundries Singapore Pte. Ltd. Device for high voltage applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646722A (zh) * 2011-02-18 2012-08-22 台湾积体电路制造股份有限公司 低泄露二极管
CN103390617A (zh) * 2012-05-11 2013-11-13 台湾积体电路制造股份有限公司 用于esd器件的隔离结构
CN103489861A (zh) * 2012-06-08 2014-01-01 美国亚德诺半导体公司 用于保护低压通信接口端子并对其进行高压隔离的方法和设备
CN103839941A (zh) * 2012-11-20 2014-06-04 美国亚德诺半导体公司 具有集成保护结构的结隔离阻断电压装置及其形成方法
EP2768022A2 (en) * 2013-02-13 2014-08-20 Analog Devices, Inc. Apparatus for Transceiver Signal Isolation and Voltage Clamp and Methods of Forming the Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8396164B2 (en) * 2008-03-17 2013-03-12 Denso Corporation Receiving device including impedance control circuit and semiconductor device including impedance control circuit
DE102008057613A1 (de) * 2008-11-10 2010-06-24 Robert Bosch Gmbh Schaltungsanordnung mit einer Transceiverschaltung für ein Bussystem und Knoten für ein Bussystem
US8823129B2 (en) * 2009-06-12 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Latch-up prevention structure and method for ultra-small high voltage tolerant cell
US20120069479A1 (en) * 2010-09-17 2012-03-22 Richtek Technology Corporation Power transistor device with electrostatic discharge protection and low dropout regulator using same
US8466489B2 (en) * 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8680620B2 (en) * 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8587071B2 (en) * 2012-04-23 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (ESD) guard ring protective structure
US8610251B1 (en) * 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US9147677B2 (en) * 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9449959B2 (en) * 2013-06-19 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit cell
DE102014102714A1 (de) * 2014-02-28 2015-09-03 Infineon Technologies Ag Integrierte Schaltung mit ESD-Schutzstruktur und Photonenquelle
US9478608B2 (en) * 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) * 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) * 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646722A (zh) * 2011-02-18 2012-08-22 台湾积体电路制造股份有限公司 低泄露二极管
CN103390617A (zh) * 2012-05-11 2013-11-13 台湾积体电路制造股份有限公司 用于esd器件的隔离结构
CN103489861A (zh) * 2012-06-08 2014-01-01 美国亚德诺半导体公司 用于保护低压通信接口端子并对其进行高压隔离的方法和设备
CN103839941A (zh) * 2012-11-20 2014-06-04 美国亚德诺半导体公司 具有集成保护结构的结隔离阻断电压装置及其形成方法
EP2768022A2 (en) * 2013-02-13 2014-08-20 Analog Devices, Inc. Apparatus for Transceiver Signal Isolation and Voltage Clamp and Methods of Forming the Same

Also Published As

Publication number Publication date
US9362266B1 (en) 2016-06-07
US20170125400A1 (en) 2017-05-04
CN105977251A (zh) 2016-09-28
US10262990B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN105977251B (zh) 用于差分信号器件的静电放电保护器件
US9831233B2 (en) Apparatuses for communication systems transceiver interfaces
US10319714B2 (en) Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
CN101847663B (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
TW533591B (en) Low-substrate noise ESD protection circuits by using bi-directional polysilicon diodes
CN106449634A (zh) 瞬态电压抑制器及其制造方法
CN103579224B (zh) Esd保护
CN102593121B (zh) 半导体装置
US20150022921A1 (en) Semiconductor structure for enhanced esd protection
TW201342568A (zh) 靜電放電保護電路
TW201624664A (zh) 暫態電壓抑制器、其靜電防護元件及其陣列
CN107086216A (zh) 用于静电放电保护的栅耦合nmos器件
CN103855156A (zh) 与finfet工艺相兼容的二极管结构
US20130285196A1 (en) Esd protection circuit providing multiple protection levels
US9509136B2 (en) ESD protection system, apparatus, and method with adjustable trigger voltage decoupled from DC breakdown voltage
US10249614B2 (en) Semiconductor device
US9991253B2 (en) Protection element, protection circuit, and semiconductor integrated circuit
KR101848352B1 (ko) 반도체 장치
US20160260701A1 (en) Esd snapback based clamp for finfet
CN109983576A (zh) 静电放电保护装置
EP3024034B1 (en) Esd protection semiconductor device
CN105990319B (zh) 功率开关元件
EP2947691B1 (en) Semiconductor device
CN103227171B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant