CN105990319B - 功率开关元件 - Google Patents
功率开关元件 Download PDFInfo
- Publication number
- CN105990319B CN105990319B CN201510045148.1A CN201510045148A CN105990319B CN 105990319 B CN105990319 B CN 105990319B CN 201510045148 A CN201510045148 A CN 201510045148A CN 105990319 B CN105990319 B CN 105990319B
- Authority
- CN
- China
- Prior art keywords
- grid
- power switch
- switch component
- doped region
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004224 protection Effects 0.000 claims abstract description 41
- 230000003068 static effect Effects 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 23
- 230000001012 protector Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种功率开关元件，包括晶体管和静电放电保护电路；所述晶体管包括源极、漏极与栅极，其中源极与漏极之间具有井区；而静电放电保护电路的一端耦接至栅极，另一端耦接至井区，以在栅极与源极之间以及在栅极与漏极之间同时形成保护电路。
Description
技术领域
本发明是有关于一种功率半导体元件，且特别是有关于一种具有静电放电保护电路(ESD protective circuit)的功率开关元件。
背景技术
功率开关元件有沟槽式(Trench)功率元件与平面式功率元件，由于沟槽式功率元件能获得较大的通道(Channel)宽度，并能藉此大幅降低通道阻抗，所以目前沟槽式功率开关元件较受到瞩目。
请参照图1，图1是现有的一种功率开关元件的电路图，图左是N型金属氧化物半导体(N-Mental-Oxide-Semiconductor，简称NMOS)的等效电路、图右是P型金属氧化物半导体(P-Mental-Oxide-Semiconductor，简称PMOS)的等效电路。功率开关元件10包括栅极G、源极S与漏极D。其中，为避免静电放电(ESD)破坏栅氧化层，可在其中设置ESD保护电路。目前常见的功率开关元件是采用平面式或沟槽式晶体管的形式，其源极与漏极分别位于晶片的两面，由于搭配晶面的栅极。所以ESD保护电路一般是设置在源极所在的晶面之上，而ESD保护电路的线路在连接上是分别耦接至栅极与源极。
因此，在图1中的ESD保护电路仅能设置在栅极G与源极S之间。但是，对于位于晶背的漏极，若要连接ESD保护电路，则需将ESD保护元件以较为复杂的处理连接至晶背的漏极，且仅针对其中之一作ESD保护。
发明内容
本发明提供一种功率开关元件，具有能同时对栅极/源极以及栅极/漏极之间形成ESD保护电路。
本发明的功率开关元件，包括晶体管和静电放电保护电路；晶体管包括源极、漏极与栅极，其中源极与漏极之间具有井区；而静电放电保护电路的一端耦接至上述栅极，另一端耦接至上述井区，以在栅极与源极之间形成保护电路并且在栅极与漏极之间形成保护电路。
在本发明的一实施例中，上述静电放电保护电路包括电阻(resistor)、二极管(diode)、双载子元件(Bipolar)或硅控整流器元件(SCR)。
在本发明的一实施例中，上述功率开关元件还包括一边缘终端区(edge terminalarea)，围绕晶体管。
在本发明的一实施例中，上述静电放电保护电路是设置于晶体管与边缘终端区之间。
在本发明的一实施例中，上述源极可与井区耦接、或者源极与井区不耦接。
在本发明的一实施例中，上述晶体管包括平面式或沟槽式晶体管。
本发明另提供一种功率开关元件，无须通过复杂处理即可同时对栅极/源极以及栅极/漏极之间进行ESD保护。
本发明的另一功率开关元件，包括基体、栅极和静电放电保护元件；基体包括第一掺杂区、第二掺杂区与第三掺杂区，其中第一掺杂区构成漏极、第二掺杂区构成源极、位于第一掺杂区与第二掺杂区之间的第三掺杂区构成井区。而源极是位于栅极两侧，其中栅极包括栅极导体与介于栅极导体与基体之间的栅极绝缘层。静电放电保护元件则是位于基体上，其一端耦接至栅极、另一端耦接至井区，以在栅极与源极之间以及在栅极与漏极之间同时形成保护电路。
在本发明的另一实施例中，上述的静电放电保护元件包括电阻(resistor)、二极管(diode)、双载子元件(Bipolar)或硅控整流器元件(SCR)。
在本发明的另一实施例中，上述功率开关元件还包括边缘终端区围绕着上述井区。
在本发明的另一实施例中，上述静电放电保护元件设置于上述井区与边缘终端区之间。
在本发明的另一实施例中，上述功率开关元件还包括源极金属结构，电性连接上述源极。
在本发明的另一实施例中，上述源极金属结构还可贯穿源极并与井区电性连接。
在本发明的另一实施例中，栅极包括平面式栅极或沟槽式栅极。
在本发明的另一实施例中，上述沟槽式栅极是位于贯穿第二与第三掺杂区并与第一掺杂区接触的沟槽内，而上述栅极绝缘层是介于栅极导体与上述沟槽之间。
基于上述，本发明的静电放电保护电路因为是从栅极连接至源极与漏极之间的井区，因此在静电放电时，可通过此一静电放电保护电路到达井区，再向源极和/或漏极释放。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是现有的一种功率开关元件的电路图；
图2是依照本发明的第一实施例的一种功率开关元件的电路图；
图3是依照本发明的第二实施例的一种功率开关元件的结构示意图；
图4是图3的功率开关元件的又一变形例的结构示意图；
图5是图4的功率开关元件的电路图；
图6是图3的功率开关元件的再一变形例的结构示意图。
附图标记说明：
10、20、50：功率开关元件；
300、302、304：掺杂区；
306：静电放电保护元件；
308：井区导体结构；
310a、310b、600a：栅极导体；
312a：绝缘层；
312b、600b：栅极绝缘层；
314：源极金属结构；
316：栅极金属结构；
318：切断部位；
320：介电层；
400：导电插塞；
D：漏极；
G：栅极；
S：源极。
具体实施方式
图2是依照本发明的第一实施例的一种功率开关元件的电路图，图左是NMOS的等效电路、图右是PMOS的等效电路。
请参照图2，第一实施例的功率开关元件20包括晶体管和静电放电(ESD)保护电路。晶体管包括源极S、漏极D与栅极G，其中源极S与漏极D之间具有井区。而静电放电保护电路的一端耦接至栅极G，另一端耦接至井区，以在栅极G与源极S之间形成保护电路并且在栅极G与漏极D之间形成保护电路。此时源极S与井区不耦接。仔细一点来说，若栅极G与源极S之间发生静电放电时，静电可通过ESD保护电路到达井区，再向源极S释放；而若栅极G与漏极D发生静电放电时，静电同样可以通过ESD保护电路到达井区，再向漏极D释放。因此，本实施例的ESD保护电路能同时对栅极/源极和栅极/漏极的栅极绝缘层做ESD保护。在本实施例中，静电放电保护电路例如电阻(resistor)、二极管(diode)、双载子元件(Bipolar)、硅控整流器元件(SCR)或其他具有ESD保护功能的结构或元件。至于本实施例的晶体管可以是平面式晶体管或者沟槽式晶体管。此外，功率开关元件20一般还包括边缘终端区，围绕晶体管。而上述静电放电保护电路可设置于晶体管与边缘终端区之间。
图3是依照本发明的第二实施例的一种功率开关元件的结构示意图。
请参照图3，第二实施例的功率开关元件实际上反映了上一实施例的电路，其包括由第一掺杂区300、第二掺杂区302与第三掺杂区304所构成的基体、静电放电保护元件306和栅极。其中，第一掺杂区300作为漏极、第二掺杂区302作为源极、位于第一掺杂区300与第二掺杂区302之间的第三掺杂区304作为井区。而栅极例如是沟槽式栅极，其例如具有栅极导体310b与介于栅极导体310b与沟槽之间的栅极绝缘层312b，其中上述沟槽贯穿第二掺杂区302与第三掺杂区304并与第一掺杂区300接触。静电放电保护元件306则是位于基体上(即与第二掺杂区302位于同一表面)，且静电放电保护元件306的一端可通过井区导体结构308耦接至第三掺杂区304(井区)，静电放电保护元件306的另一端可通过栅极导体310a耦接至栅极导体310b，其中栅极导体310a与第一掺杂区300(漏极)之间有绝缘层312a隔离，而栅极导体310a与310b譬如是多晶硅或金属所构成的结构，当然本发明并不限于此。
通过图3的结构，可在沟槽式栅极与源极之间以及在沟槽式栅极与漏极之间同时形成保护电路。上述静电放电保护元件306例如p-n-p-n的硅控整流器元件(SCR)，但本发明并不限于此，本实施例的静电放电保护元件还可以是电阻(resistor)、二极管(diode)、双载子元件(Bipolar)等。另外，第二实施例的功率开关元件还可包括边缘终端区(未示出)，围绕着上述第三掺杂区304(井区)，而静电放电保护元件306可设置于第三掺杂区304(井区)与所述边缘终端区之间，即不影响元件主要设计，还能尽快释放静电放电。
在图3中，第二掺杂区302(源极)可利用源极金属结构314进行电性连接。而且源极金属结构314与井区导体结构308可以是通过同一道光罩处理所形成的线路，只要在其间形成切断部位318，就能使井区导体结构308只连接静电放电保护元件306与第三掺杂区304(井区)，而源极金属结构314只连接第二掺杂区302(源极)。另外，随着源极金属结构314与井区导体结构308的形成，也可同时在栅极导体310a上再形成栅极金属结构316，故不需要额外的处理。在本实施例中，第一掺杂区300例如第一导电型磊晶层(如N-磊晶)、第二掺杂区302例如第一导电型源极区(如N+掺杂区)、第三掺杂区304例如第二导电型井区(如P型井区)。
此外，上述源极金属结构314通常具有与基体垂直设置的导电插塞，贯穿介电层320而连接到第二掺杂区302，其中源极金属结构314与介电层320及第二掺杂区302之间还可设置一阻障层(未示出)，其材料如Ti/TiN。
图4是图3的功率开关元件的又一变形例的结构示意图。在图4中使用与图3相同的元件符号来代表相同的构件，其中源极金属结构314的导电插塞400是贯穿源极(即第二掺杂区302)并与井区(即第三掺杂区304)电性连接，而且当第三掺杂区304例如是第二导电型井区(如P型井区)时，还可在第三掺杂区304内的导电插塞400底部增加一个重掺杂区(如P+掺杂区)。
图5是图4的功率开关元件的电路图，图左是NMOS的等效电路、图右是PMOS的等效电路。在图5中，源极S与井区耦接，因此若发生静电放电时，静电仍会通过ESD保护电路到达井区，再向源极S与漏极D释放。
图6是图3的功率开关元件的再一变形例的结构示意图。在图6中使用与图3相同的元件符号来代表相同的构件，其中与图3的差异在于搭配平面式晶体管，所以是采用平面式栅极，其具有栅极绝缘层600b以及栅极导体600a。第二掺杂区302(源极)是位于栅极两侧，而第三掺杂区304(井区)依旧是位于第一掺杂区300(漏极)与第二掺杂区302(源极)之间。因此，静电放电保护元件306的一端同样通过井区导体结构308耦接至第三掺杂区304(井区)，静电放电保护元件306的另一端同样可通过栅极导体310a耦接至栅极导体600a，而达到同时对栅极/源极和栅极/漏极做ESD保护。另外，源极金属结构314的导电插塞400在本图是与源极(即第二掺杂区302)接触，但也可如图4所示，贯穿源极(即第二掺杂区302)并与井区(即第三掺杂区304)电性连接。
综上所述，本发明通过耦接至栅极与井区(或称base)的静电放电保护电路，能在静电放电时，通过此一静电放电保护电路到达井区，再向源极和/或漏极释放，达到在栅极与源极之间以及栅极与漏极之间都形成保护电路，还不需要额外且复杂的处理或线路设计。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (15)
1.一种功率开关元件，其特征在于，包括：
晶体管，包括源极、漏极与栅极，其中该源极与该漏极之间具有井区，该源极、该漏极与该井区构成基体；以及
静电放电保护电路，位于该基体上，其一端耦接至该栅极，另一端耦接至该井区，以在该栅极与该源极之间以及在该栅极与该漏极之间同时形成保护电路。
2.根据权利要求1所述的功率开关元件，其特征在于，该静电放电保护电路包括电阻、二极管、双载子元件或硅控整流器元件。
3.根据权利要求1所述的功率开关元件，其特征在于，还包括一边缘终端区，围绕该晶体管。
4.根据权利要求3所述的功率开关元件，其特征在于，该静电放电保护电路设置于该晶体管与该边缘终端区之间。
5.根据权利要求1所述的功率开关元件，其特征在于，该源极与该井区耦接。
6.根据权利要求1所述的功率开关元件，其特征在于，该源极与该井区不耦接。
7.根据权利要求1所述的功率开关元件，其特征在于，该晶体管包括平面式晶体管或沟槽式晶体管。
8.一种功率开关元件，其特征在于，包括：
基体，包括第一掺杂区、第二掺杂区与第三掺杂区，其中该第一掺杂区构成漏极、该第二掺杂区构成源极、以及位于该第一掺杂区与该第二掺杂区之间的该第三掺杂区构成井区；
栅极，包括栅极导体与介于该栅极导体与该基体之间的栅极绝缘层，且该源极位于该栅极两侧；以及
静电放电保护元件，位于该基体上，该静电放电保护元件的一端耦接至该栅极、另一端耦接至该井区，以在该栅极与该源极之间以及在该栅极与该漏极之间同时形成保护电路。
9.根据权利要求8所述的功率开关元件，其特征在于，该静电放电保护元件包括电阻、二极管、双载子元件或硅控整流器元件。
10.根据权利要求8所述的功率开关元件，其特征在于，还包括一边缘终端区，围绕该井区。
11.根据权利要求10所述的功率开关元件，其特征在于，该静电放电保护元件设置于该井区与该边缘终端区之间。
12.根据权利要求8所述的功率开关元件，其特征在于，还包括源极金属结构，电性连接该源极。
13.根据权利要求12所述的功率开关元件，其特征在于，该源极金属结构贯穿该源极并与该井区电性连接。
14.根据权利要求8所述的功率开关元件，其特征在于，该栅极包括平面式栅极或沟槽式栅极。
15.根据权利要求14所述的功率开关元件，其特征在于，该沟槽式栅极是位于贯穿该第二掺杂区与该第三掺杂区并与该第一掺杂区接触的沟槽内，而该栅极绝缘层是介于该栅极导体与该沟槽之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103146257 | 2014-12-30 | ||
| TW103146257A TWI567921B (zh) | 2014-12-30 | 2014-12-30 | 功率開關元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990319A CN105990319A (zh) | 2016-10-05 |
| CN105990319B true CN105990319B (zh) | 2018-10-19 |
Family
ID=56165114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510045148.1A Active CN105990319B (zh) | 2014-12-30 | 2015-01-29 | 功率开关元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9659921B2 (zh) |
| CN (1) | CN105990319B (zh) |
| TW (1) | TWI567921B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI778071B (zh) * | 2018-06-01 | 2022-09-21 | 聯華電子股份有限公司 | 半導體裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1354516A (zh) * | 2000-11-16 | 2002-06-19 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
| CN102237341A (zh) * | 2010-04-29 | 2011-11-09 | 普诚科技股份有限公司 | 静电放电保护元件及其制作方法 |
| CN102484073A (zh) * | 2009-07-31 | 2012-05-30 | 富士电机株式会社 | 半导体装置的制造方法以及半导体装置 |
| CN103219363A (zh) * | 2012-01-19 | 2013-07-24 | 新加坡商格罗方德半导体私人有限公司 | Esd保护电路 |
| CN104160509A (zh) * | 2012-03-09 | 2014-11-19 | ams有限公司 | Esd保护半导体器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829350A (en) * | 1988-05-05 | 1989-05-09 | National Semiconductor Corporation | Electrostatic discharge integrated circuit protection |
| US7585705B2 (en) * | 2007-11-29 | 2009-09-08 | Alpha & Omega Semiconductor, Inc. | Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop |
| KR101043238B1 (ko) * | 2009-11-25 | 2011-06-30 | 주식회사 바우압텍 | 고전압용 정전기 방전 보호 소자 |
| TWI430432B (zh) * | 2011-01-27 | 2014-03-11 | Sinopower Semiconductor Inc | 具有防靜電結構之功率半導體元件及其製作方法 |
| US9142545B2 (en) * | 2014-02-17 | 2015-09-22 | United Microelectronics Corp. | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise |
| US9620498B2 (en) * | 2014-07-26 | 2017-04-11 | Alpha And Omega Semiconductor Incorporated | Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection |
-
2014
- 2014-12-30 TW TW103146257A patent/TWI567921B/zh active
-
2015
- 2015-01-29 CN CN201510045148.1A patent/CN105990319B/zh active Active
- 2015-03-10 US US14/642,756 patent/US9659921B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1354516A (zh) * | 2000-11-16 | 2002-06-19 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
| CN102484073A (zh) * | 2009-07-31 | 2012-05-30 | 富士电机株式会社 | 半导体装置的制造方法以及半导体装置 |
| CN102237341A (zh) * | 2010-04-29 | 2011-11-09 | 普诚科技股份有限公司 | 静电放电保护元件及其制作方法 |
| CN103219363A (zh) * | 2012-01-19 | 2013-07-24 | 新加坡商格罗方德半导体私人有限公司 | Esd保护电路 |
| CN104160509A (zh) * | 2012-03-09 | 2014-11-19 | ams有限公司 | Esd保护半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990319A (zh) | 2016-10-05 |
| TWI567921B (zh) | 2017-01-21 |
| TW201624665A (zh) | 2016-07-01 |
| US9659921B2 (en) | 2017-05-23 |
| US20160190118A1 (en) | 2016-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5273394B2 (ja) | 垂直方向過渡電圧サプレッサ（ｔｖｓ）とｅｍｉフィルタのための回路構成と製造処理 | |
| US20170365597A1 (en) | Vertical Nanowire Transistor for Input/Output Structure | |
| TWI536535B (zh) | 靜電放電防護裝置及靜電放電防護方法 | |
| US9431389B2 (en) | ESD transistor for high voltage and ESD protection circuit thereof | |
| CN103872046B (zh) | 形成esd器件及其结构的方法 | |
| CN105977251B (zh) | 用于差分信号器件的静电放电保护器件 | |
| CN104766881A (zh) | 半导体装置 | |
| EP3404713B1 (en) | Electrostatic discharge (esd) protection device and method for operating an esd protection device | |
| US9443841B2 (en) | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise | |
| CN108063133A (zh) | 一种基于soi工艺的静电保护器件及其构成的静电保护电路 | |
| CN112151620B (zh) | 一种具有esd防护结构的结型场效应管 | |
| CN109923663A (zh) | 半导体装置 | |
| CN104867922B (zh) | 半导体集成电路装置以及使用该装置的电子设备 | |
| US10797044B2 (en) | Electrostatic discharge protection device and method | |
| CN108091647A (zh) | 自偏压双向esd保护电路 | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| KR101865492B1 (ko) | Esd 보호 구조를 갖는 반도체 디바이스 | |
| CN104347723A (zh) | 无结绝缘栅电流限制器装置 | |
| US9601486B2 (en) | ESD snapback based clamp for finFET | |
| CN105990319B (zh) | 功率开关元件 | |
| TWI524497B (zh) | 靜電放電保護結構與靜電放電保護電路 | |
| CN111403379B (zh) | 一种基于soi工艺的静电放电保护结构 | |
| TWI538160B (zh) | 靜電放電保護裝置及其應用 | |
| CN106206565B (zh) | 二极管与二极管串电路 | |
| CN110071106A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |