CN103390617A - 用于esd器件的隔离结构 - Google Patents

Abstract

提供了一种静电放电(ESD)器件。ESD器件包括形成在ESD器件的发射极和集电极之间的介电隔离结构。在ESD事件过程中，电流基本上在介电隔离结构的下方从发射极向集电极流动，以保护相关电路。介电隔离结构被形成为深度小于发射极、集电极和其掺杂区域中的至少一个的深度，从而减小了从发射极到集电极的电流路径的长度，所以介电隔离结构不会阻挡电流。因此，由于较短的电流路径的电阻小于较长路径的电阻，所以ESD器件甚至在ESD事件中也可以运载较高的电流，其中，如果介电隔离结构没有形成在较浅的深度处，则电流另外通过该较长路径。本发明还提供了用于ESD器件的隔离结构。

Description

用于ESD器件的隔离结构

优先权信息

本申请要求于2011年9月29日提交的序列号为61/540,887(代理人卷号为24061.1970)的美国临时专利申请的优先权，其全部内容结合于此作为参考。本申请要求于2012年5月11日提交的序列号为13/469,923(代理人卷号为2011-0777)的美国非临时专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件。

背景技术

半导体集成电路(IC)行业经历了快速成长。IC材料和设计方面的技术发展已经产生了数代IC，每一代都具有比前一代更小且更复杂的电路。但是，这些发展增加了处理和制造IC的复杂性，并且对于将要实现的发展，需要IC处理和制造方面的类似开发。在集成电路的演进过程中，功能密度(即，单位芯片面积上的互连器件的数量)通常都会增加，而几何尺寸(即，可以使用制作工艺创建的最小部件(或线路))会减小。这种按比例缩小的工艺通常通过增加生产效率并且降低相关成本来提供优势。这种按比例缩小还产生了相对较高的功耗值，这可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低功耗器件来解决。

静电放电(ESD)是IC的重要问题。如果ESD事件处理不当，则ESD事件会产生损坏IC上的部件的高电压。为了避免这种ESD损坏，很多现代IC都装配有ESD保护器件。ESD保护器件可用于在ESD事件期间将电流从IC上的其他器件转移走，从而保护这些部件防止被ESD事件的损坏。不幸地是，现有的ESD保护器件通常会具有诸如过大的芯片面积占用、由于具有噪声功率的应用而降低性能以及缺少可能会导致电路设计问题的可调节性的缺陷。

因此，尽管现有的ESD保护器件通常足以用于它们的期望目的，但是它们并不是在每个方面都完全令人满意的。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明一方面，提供了一种静电放电(ESD)器件，包括：第一掺杂区域，形成在衬底内，在所述衬底上形成有所述ESD器件；第二掺杂区域，形成在所述衬底内，使得在ESD事件期间，电流从所述第二掺杂区域流向所述第一掺杂区域；介电隔离结构，形成在所述第一掺杂区域和所述第二掺杂区域之间，所述介电隔离结构的深度小于所述第一掺杂区域的第一深度和所述第二掺杂区域的第二深度中的至少一个，在ESD事件期间，从所述第二掺杂区域流向所述第一掺杂区域的所述电流基本在所述介电隔离结构的下方流动。

在该器件中，所述介电隔离结构包括抗蚀剂保护氧化物(RPO)层。

在该器件中，所述介电隔离结构的底面基本上与所述衬底的表面齐平。

在该器件中，所述介电隔离结构不包括浅沟槽隔离件(STI)。

在该器件中，所述ESD器件包括双极结型晶体管(BJT)，所述第一掺杂区域包括集电极，以及所述第二掺杂区域包括发射极。

在该器件中，所述ESD器件包括二极管，所述第一掺杂区域包括阴极，以及所述第二掺杂区域包括阳极。

在该器件中，所述ESD器件包括可控硅整流器，所述第一掺杂区域包括阴极，以及所述第二掺杂区域包括阳极。

在该器件中，所述介电隔离结构形成在所述第一掺杂区域和所述第二掺杂区域之间，使得所述介电隔离结构的底面被形成为深度小于所述第一掺杂区域的底面的深度和所述第二掺杂区域的底面的深度中的至少一个。

在该器件中，根据第一掺杂极性掺杂所述第一掺杂区域，并且根据所述第一掺杂极性掺杂所述第二掺杂区域。

该ESD器件包括：第三掺杂区域，形成在所述衬底中并根据不同于所述第一掺杂极性的第二掺杂极性进行掺杂。

在该器件中，所述介电隔离结构被形成为深度小于浅沟槽隔离(STI)结构的深度。

根据本发明的另一方面，提供了一种包括静电放电(ESD)器件的装置，包括：集电极，形成在衬底内，在所述衬底上形成有所述ESD器件，所述集电极包括根据第一掺杂极性掺杂的第一掺杂区域；发射极，形成在所述衬底内，所述发射极包括根据所述第一掺杂极性掺杂的第二掺杂区域；以及介电隔离结构，形成在所述集电极和所述发射极之间，所述介电隔离结构包括抗蚀剂保护氧化物(RPO)层并被配置成在所述集电极和所述发射极之间提供隔离。

在该装置中，所述RPO层被形成为深度小于所述集电极的所述第一掺杂区域的第一深度和所述发射极的所述第二掺杂区域的第二深度中的至少一个。

在该装置中，所述RPO层形成在所述衬底的顶面上。

在该装置中，所述装置包括集成电路，所述ESD器件可操作地与所述集成电路耦合，所述ESD器件被配置成在与所述集成电路相关的ESD事件期间变得有效。

在该装置中，所述RPO层包括硅化物阻挡层。

在该装置中，所述RPO层被形成为深度小于浅沟槽隔离(STI)结构的深度。

根据本发明的又一方面，提供了一种包括静电放电(ESD)器件的装置，包括：集电极，形成在衬底内，在所述衬底上形成有所述ESD器件，所述集电极包括根据第一掺杂极性掺杂的第一掺杂区域；发射极，形成在所述衬底内，所述发射极包括根据所述第一掺杂极性掺杂的第二掺杂区域；以及介电隔离结构，形成在所述衬底的顶面上，所述介电隔离结构被配置成在所述集电极和所述发射极之间提供隔离。

在该装置中，所述介电隔离结构包括抗蚀剂保护氧化物(RPO)层。

在该装置中，所述介电隔离结构不包括浅沟槽隔离件(STI)。

在该装置中，所述装置包括集成电路，所述ESD器件可操作地与所述集成电路耦合，所述ESD器件被配置成在与所述集成电路相关的ESD事件期间变得有效。

在该装置中，所述ESD器件包括：基极，紧邻所述集电极形成在所述衬底中，所述基极包括根据不同于所述第一掺杂极性的第二掺杂极性掺杂的第三掺杂区域。

在该装置中，所述介电隔离结构被形成为深度小于浅沟槽隔离(STI)结构的深度。

附图说明

当阅读附图时，根据下面的详细描述更好地理解本发明的多个方面。需要强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，各种部件的尺寸可以被随意增大或减小。

图1是IC芯片的简化结构图。

图2至图11是根据本发明的各个方面的半导体器件的不同实施例的简化截面图。

图12至图17是根据本发明的各个方面的半导体器件的不同实施例的简化俯视图。

图18至图19是示出各种类型的ESD保护器件的I-V关系的曲线图。

具体实施方式

应该理解，下面的公开内容提供了用于实现本发明的不同特征的多个不同实施例或实例。下面描述了部件和布置的特定实例，以简化本发明。当然，这些仅是实例，而不用于限制。而且，下面的描述中的在第二部件上方或上形成第一部件可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且可以包括其中另外的部件可以形成介于第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。为了简要和清楚，可以以不同的比例任意绘制各种部件。

静电放电(ESD)事件的原因很多。例如，可以仅由通常通过两种材料接触然后分离生成的静电引起ESD事件。诸如梳理头发或在地毯上行走的日常事务可以是静电的来源。作为另一个实例，静电感应也可以引起ESD事件。当彼此接近地放置电浮置导电物体和带电物体时，会产生静电感应。

当引起ESD事件时，ESD事件可以导致过量电流流经IC芯片，这会潜在地损坏IC芯片上的内部电路。为了保护IC芯片上的内部电路，将各种类型的ESD保护器件用于在ESD事件期间将电流从内部电路转移走。一种类型的ESD保护器件包括动态触发的金属氧化物半导体(MOS)器件(也称为RC-MOS ESD器件)。然而，这些被触发的MOS ESD保护器件通常会占用很大的宝贵的芯片面积，并且没有最好地装配以处理高压技术节点或噪声应用。另一种类型的ESD保护器件包括击穿模式器件。这些器件可以基于NMOS晶体管、双极结型晶体管(BJT)或者可控硅整流器(SCR)。与RC-MOS ESD器件相比较，击穿模式器件通常具有较小的芯片面积占用以及降低的泄露性能。然而，现有的击穿模式ESD保护器件缺乏可调节性，并且不能满足设计窗口规范限制。

根据本发明的多个方面，提供了改进后的ESD保护器件，从而提供较小的芯片面积占用、可通过布局调节器件特性、较宽的调整范围以及无锁定性能。在实施例中，ESD器件包括将ESD器件的发射极与ESD器件的集电极隔隔离开介电隔离结构。因为在ESD事件过程中，电流从基本位于介电隔离结构下方的一端部流向另一端部而基本不会被介电隔离结构阻碍，所以具有较浅深度的介电隔离结构提高了ESD器件的效率。应该理解，在实施例中，端部可以包括发射极、集电极、掺杂区域或任何类型的端部。在介电隔离结构的实施例中，介电隔离结构在衬底(其上形成有ESD器件)中形成的深度要比诸如浅沟槽隔离件(STI)或深沟槽隔离件的其他介电隔离结构相对较浅。这样，电流基本沿着相对较短的路径在介电隔离结构下方流动，该相对较短路径的电阻小于介电隔离结构在衬底中形成较深深度时另外穿过的较长路径的电阻。由于电流沿着电阻较低的较短路径流动，因此，在故障之前，诸如，由于高功耗所导致的过热事件而引起的故障，ESD器件可以处理较大的电流。

根据本发明的一些实施例，ESD器件包括在其上形成有ESD器件的衬底中所形成的第一掺杂区域。例如，第一掺杂区域包括根据第一掺杂极性进行掺杂的集电极。ESD器件包括形成在衬底中的第二掺杂区域。例如，第二掺杂区域包括根据第一掺杂极性进行掺杂的发射极。形成第一掺杂区域和第二掺杂区域使得在ESD事件期间电流从第二掺杂区域流向第一掺杂区域。在实施例中，第一掺杂区域对应于ESD器件的发射极。在实施例中，第二掺杂区域对应于ESD器件的集电极。介电隔离结构形成在第一掺杂区域和第二掺杂区域之间且其深度小于第一掺杂区域的第一深度和第二掺杂区域的第二深度中的至少一个。在实施例中，介电隔离结构形成在第一掺杂区域和第二掺杂区域之间，使得介电隔离结构的底面被形成为深度小于第一掺杂区域底面的深度和第二掺杂区域底面的深度中的至少一个。在实施例中，介电隔离结构的底面形成为与衬底的表面(例如，诸如，硅表面)基本齐平。在实施例中，ESD器件包括位于衬底中的第三掺杂区域。例如，第三掺杂区域包括用于ESD器件的基极。第三掺杂区域根据第二掺杂极性进行掺杂，其中，第二掺杂极性不同于第一掺杂极性。

在实施例中，介电隔离结构包括抗蚀剂保护氧化物(resist protectiveoxide，RPO)层。在实施例中，介电隔离结构不包括浅沟槽隔离件(STI)。可以理解的是，各种类型的隔离结构可以用于介电隔离结构。以这种方式，在ESD事件期间从一个掺杂区域流向另一个掺杂区域的电流基本在介电隔离结构的下方流动。由于介电隔离结构形成在相对较浅的深度处(诸如，与第一掺杂区域或第二掺杂区域相比)，所以电流沿着从一个掺杂区域至另一掺杂区域的相对较短的路径流动。

在ESD器件的实施例中，ESD器件包括双极结型晶体管(BJT)。BJT的第一掺杂区域包括在正常工作期间连接至较低电压电平(诸如，VSS)的集电极。BJT的第二掺杂区域包括在正常工作期间连接较高电压电平(诸如，VDD)的发射极。在ESD事件期间，电流基本在介电隔离结构的下方从一端部流向另一端部。在ESD器件的实施例中，ESD器件包括二极管。二极管的第一掺杂区域包括在正常工作期间连接至较低电压电平(诸如，VSS)的阳极。二极管的第二掺杂区域包括在正常工作期间连接至较高电压电平(诸如，VDD)的阴极。在ESD事件期间，电流基本在介电隔离结构下方从一端部流向另一端部。在ESD器件的实施例中，ESD器件包括可控硅整流器。可控硅整流器的第一掺杂区域包括在正常工作期间连接至较低电压电平(诸如VSS)的阴极。可控硅整理器的第二掺杂区域包括在正常工作期间连接至较高电压电平(诸如VDD)的阳极。在ESD事件期间，电流基本在介电隔离结构下方从一个端部流向另一端部。可以认识到，图2A和2B中示出了ESD器件的一些实施例。

根据本发明的一些实施例，装置包括ESD器件。ESD器件包括在其上形成有ESD器件的衬底中所形成的集电极。集电极包括根据第一掺杂极性掺杂的第一掺杂区域。ESD器件包括形成在衬底中的发射极。发射极包括根据第一掺杂极性掺杂的第二掺杂区域。ESD器件包括形成在集电极和发射极之间的介电隔离区。介电隔离结构包括抗蚀剂保护氧化物(RPO)层。RPO层被设置成提供在集电极和发射极之间的隔离。在实施例中，形成的RPO层的深度小于集电极的第一掺杂区域的第一深度和发射极的第二掺杂区域的第二深度中的至少一个。在实施例中，RPO层形成在衬底的顶面上。在实施例中，RPO层包括硅化物阻挡层。

在实施例中，装置包括集成电路。ESD器件可操作地耦合至集成电路，使得ESD器件保护集成电路防止在ESD事件期间相对较大的电流损害集成电路。尤其，ESD器件被配置成在ESD事件期间变得有效。在有效时，电流基本在介电隔离区域的下方从一个端部流向另一端部，以将电流从集成电路中转移走。可以理解的是，图2A和图2B示出了ESD器件的一些实施例。

根据本发明的一些实施例，装置包括ESD器件。ESD器件包括在其上形成有ESD器件衬底中所形成的集电极。集电极包括根据第一掺杂极性掺杂的第一掺杂区域。ESD器件包括形成在衬底中的发射极。发射极包括根据第一掺杂极性掺杂的第二掺杂区域。ESD器件包括形成在集电极和发射极之间的介电隔离区域。ESD器件包括介电隔离结构。介电隔离结构形成在衬底的顶面上。介电隔离结构被配置成提供集电极和发射极之间的隔离。在实施例中，介电隔离结构包括抗蚀剂保护氧化物(RPO)层。在实施例中，介电隔离结构不包括浅沟槽隔离件(STI)。ESD器件包括基极。基极包括根据不同于第一掺杂极性的第二掺杂极性而掺杂的第三掺杂区域。

在实施例中，装置包括集成电路。ESD器件可操作地耦合至集成电路，使得ESD器件保护集成电路防止在ESD事件期间相对较大的电流损害集成电路。尤其，ESD器件被配置成在ESD事件期间变得有效。在有效时，电流基本在介电隔离区域下方从一个端部流向另一端部，以将电流从集成电路中转移走。应该理解的是，图2A和2B示出了ESD器件的一些实施例。

图1示出了IC芯片100的简化结构图。IC芯片包括内部电路110。该内部电路可以包括存储电路、逻辑电路、模拟电路、高频电路、主电路和其他适当的电子电路。可以使用诸如晶体管、电容器以及电感器的多个无源部件以及诸如P沟道场效应晶体管(pFET)、N沟道FET(nFET)、金属氧化物半导体场效应晶体管(MOSFET)或者互补金属氧化物半导体(CMOS)晶体管的有源部件来实现这些电路。

IC芯片还包括一个或多个ESD保护器件120。在本文所示的实施例中，每个ESD保护器件120都是击穿模式器件，并且可以包括BJT器件。在可选实施例中，ESD保护器件120还可以包括其他类型的适当器件。一个或多个ESD保护器件120的输入电耦合至内部电路110，使得这些ESD保护器件120可以被内部电路110利用来旁路电流。内部电路110和ESD保护器件120中的一个或多个都可以电耦合至电源线(例如，VDD)以及地线(例如，VSS)。一些ESD保护器件120还可以与一个或多个输入/输出(I/O)器件130并联电耦合。如图1所示，一些I/O器件130和一些ESD保护器件120还可以电耦合至I/O焊盘140。

在IC芯片的正常工作期间(即，无ESD环境)，ESD保护器件120可以截止，所以其存在可以有效地被内部电路忽略。但是，当发生ESD事件时，ESD保护器件120导通，并且将输入电流从内部电路110中转移走。

图2至图11是根据本发明的各个方面的ESD保护器件120的不同实施例的示意性部分截面侧视图。出于清楚和一致性的原因，在图2至图7的所有附图中，将这些实施例中的相似部件标记为相同。还应该理解，为了简化，本文中的截面图仅示出了ESD保护器件的一部分，并且ESD保护器件可以包括这里没有示出的附加部件。

参考图2，ESD保护器件120A包括衬底200。衬底200可以具有取决于本领域已知的设计要求的各种掺杂结构。在所示的实施例中，衬底200包括晶体硅材料。可选地，衬底200还可以包括诸如锗和金刚石的其他元素半导体。此外，在一些实施例中，衬底200可以包括化合物半导体和/或合金半导体。

ESD保护器件120A包括在衬底200中形成的隐埋层210。隐埋层210还可以被称为深阱。可以通过本领域已知的一种或多种离子注入工艺形成隐埋层210，其中，多个掺杂剂离子注入衬底200中。在所示的实施例中，利用诸如砷、磷或者锑的n型掺杂剂掺杂隐埋层210。因此，隐埋层210也可以被称为n型隐埋层(NBL)或者深n阱(DNW)。在一些实施例中，隐埋层210的掺杂浓度在大约1.0×10¹⁷离子/立方厘米(iohs/em³)至大约1.0×10²¹离子/立方厘米的范围内。然而，应该理解，本文中所引用的值仅仅是实例，并且在不同实施例中可以改变。

ESD保护器件120A包括在隐埋层210上方形成的高压阱220。高压阱220可以由本领域已知的一种或多种离子注入工艺形成，其中，多个掺杂剂离子注入到衬底200位于隐埋层210上方的区域。高压阱220掺杂有与隐埋层210相同类型的掺杂剂，并且具有与隐埋层210相同的掺杂极性。因此，在所示的实施例中，高压阱220是n型高压阱，从而也可以称为高压n阱(HVNW)。在一些实施例中，高压阱220的掺杂浓度等级在大约1.0×10¹⁵离子/立方厘米至大约1.0×10¹⁸离子/立方厘米的范围内。但是，应该理解，本文中所引用的值仅是实例，并且在不同实施例中可以改变。

ESD保护器件120A包括在隐埋层210上方形成的高压阱230和231。高压阱230和231形成在高压阱220的相对侧。高压阱230与231可以由本领域已知的一种或多种离子注入工艺形成，其中，多个掺杂剂离子注入衬底200位于隐埋层210上方的区域。高压阱230与231掺杂有与隐埋层210(或者高压阱220)不同类型的掺杂剂，并且具有与隐埋层210(或者高压阱220)相反的掺杂极性。因此，在所示的实施例中，高压阱230与231是p-型高压阱，从而也可以称为高压p阱(HVPW)。在一些实施例中，高压阱230与231的掺杂浓度等级在大约1.0×10¹⁵离子/立方厘米至大约1.0×10¹⁸离子/立方厘米的范围内。

ESD保护器件120A包括在HVNW220上方形成的掺杂区240。可以由本领域已知的一种或多种离子注入工艺形成掺杂区240。掺杂区240掺杂有与HVNW220相同类型的掺杂剂。因此，在所示的实施例中，掺杂区240是n-型区。掺杂区240的掺杂浓度等级明显高于HVNW220的掺杂浓度等级，例如，大约为HVNW220的掺杂浓度等级的5至100倍。在一些实施例中，掺杂区240的掺杂浓度等级在大约5.0×10¹⁵离子/立方厘米至大约1.0×10²⁰离子/立方厘米的范围内。然而，应该理解，本文中所引用的值仅是实例，并且在不同实施例中可以改变。

ESD保护器件120A包括分别在HVPW230与231上方形成的掺杂区250与251。掺杂区250与251可以由本领域已知的一种或多种离子注入工艺形成。掺杂区250与251掺杂有与HVPW230与231相同(或者与HVNW220相反)类型的掺杂剂。因此，在所示的实施例中，掺杂区250与251是p-型区。掺杂区250与251的掺杂浓度等级明显高于HVPW230与231(或者HVNW220)的掺杂浓度等级，例如，大约为HVPW230与231(或者HVNW220)的掺杂浓度等级的5至100倍。在一些实施例中，掺杂区250与251的掺杂浓度等级在大约5.0×10¹⁵离子/立方厘米至大约1.0×10²⁰离子/立方厘米的范围内。然而，应该理解，本文中所引用的值仅仅是实例，并且在不同实施例中可以改变。

尽管图2仅示出了一个HVNW220和两个HVPW230与231，但是应该理解，ESD保护器件120A可以包括本文中没有示出的附加的HVNW或者HVPW。例如，ESD保护器件120A可以包括邻近HVPW230或者邻近HVPW231的附加的HVNW。换言之，HVNW和HVPW可以以交替或者交叉方式进行配置。对于掺杂区240和250与251来说也是一样的。

ESD保护器件120A还包括分别在掺杂区240和250与251上方形成的重掺杂区260和270与271。重掺杂区260和270与271可以由本领域已知的一种或多种离子注入工艺形成。重掺杂区260和270与271可以掺杂有与HVPW230与231相同(或者与HVNW220相反)类型的掺杂剂。因此，在所示的实施例中，重掺杂区260和270与271是p-型区。重掺杂区260和270与271的掺杂浓度等级高于掺杂区240和250与251的掺杂浓度等级。在一些实施例中，重掺杂区260和270与271的掺杂浓度等级在大约1×10²⁰离子/立方厘米至大约1×10²³离子/立方厘米的范围内。然而，应该理解，本文中所述的值仅为实例，并且在不同实施例中可以改变。重掺杂区260与其下方的掺杂区240形成了pn结。

还应该理解，在其他实施例中，各种阱和区可以具有改变的掺杂极性。换言之，p型区可以被形成为n型区，相反，n型区可以被形成为p型区。作为实例，在这些其他实施例中，HVPW将变为HVNW，并且HVNW将变为HVPW。

重掺杂区260可以被认为是BJT器件的发射极部件。掺杂阱230以及掺杂区250和270可以被统一认为是BJT器件的集电极部件。类似地，掺杂阱231以及掺杂区251和271可以被统一视为不同BJT器件的另一个集电极部件。在一些实施例中，集电极部件可以“共享”发射极部件。

掺杂阱220和掺杂区240是BJT器件的基极部件的多个部分。基极部件还包括具有与区域260以及270与271相反的掺杂极性的重掺杂区。因此，在图2所示的实施例中，基极部件包括n型重掺杂区(在图2未示出)。图2中所示的BJT器件是pnp型BJT器件，因为其集电极和发射极部件是p型器件，并且其基极部件是n型器件。在可选实施例中，可以通过改变以上论述的各个元件的掺杂极性来形成npn型BJT器件。应该理解，可以使用CMOS兼容的制作工艺来形成BJT器件的不同元件。

ESD保护器件120A还包括将掺杂区240和250与251以及重掺杂区260和270与271相互分离的隔离结构280至282。在一些实施例中，隔离结构280至282均包括浅沟槽隔离(STI)器件，该器件可以通过在衬底200中蚀刻凹槽然后利用介电材料填充这些凹槽形成。介电材料可以包括氧化硅、氮化硅、氧氮化硅、掺氟化物的硅酸盐(FSG)和/或本领域已知的低k介电材料。在其他实施例中，隔离结构280至282可以包括不同类型的隔离器件，诸如，深沟槽隔离(DTI)器件或者其他适当的器件。应该理解，隔离结构280至282可以包括由本领域当前已知的或者随后开发的任何方法形成的任何类型的隔离结构。可以认识到，图2A和2B中示出了隔离结构280至282的一些实施例。

应该理解，以上描述ESD保护器件120A的各种元件的次序并不表示制造这些元件的次序。例如，掺杂区250不需要在形成掺杂区240之后才被形成。或者作为另一个实例，在形成掺杂区240和250与251之前，可以形成隔离结构280至282。在任何情况下，可以调整或者改变形成这些元件的特定次序，以适合设计要求和制造需要。

界面290形成在掺杂区220和掺杂区230之间的p/n结处，并且界面291形成在掺杂区220和掺杂区231之间的p/n结处。界面290与291中的每一个界面也可以被认为是相关BJT器件的基极部件和集电极部件之间的p/n结界面。掺杂区240分别与界面290和291间隔距离300和301。在本文所论述的实施例中，距离300和301可以基本相同。在其他实施例中，距离300与301可以相互不同。掺杂区250与界面290间隔距离310，并且掺杂区251与界面291间隔距离311。在本文中所讨论的实施例中，距离310和311可以基本相同。在其他实施例中，距离310与311可以相互不同。另外，在一些实施例中，距离300与301以及310与311都可以基本相等。

距离300与301以及310与311的长度可以通过相关的光刻参数来调节，例如，用于形成掺杂区220、230与231、240以及250与251的注入掩模的尺寸。在一些实施例中，距离300与301以及310与311在大约0至大约7微米的范围内。

距离300与301以及310与311可以分别独立进行调节，以达到用于相关联的BJT器件的导通电压的期望值(也称为阈值电压)、BJT器件的击穿电压的期望值以及BJT器件的保持电压的期望值。随后将参考图18更具体地论述这些电压。在一些实施例中，可以调节距离300与301(或者距离310与311)，从而使得由横向雪崩击穿生成的电流来自触发相关联的BJT器件。在这种情况下，导通电压、击穿电压以及保持电压的值基本相互相等。换言之，导通电压基本上等于击穿电压，而击穿电压基本等于保持电压。在一些实施例中，导通电压、击穿电压以及保持电压相互差异在数毫伏或者数十毫伏的范围内。因此，本文中所公开的实施例允许通过调节布局参数来改变器件特性。

图2A是ESD器件201实施例的示意性部分截面侧视图。ESD器件201在许多方面都与ESD保护器件102A相似。例如，ESD器件201包括衬底200和位于衬底200之上的埋层210。ESD器件201包括掺杂阱220、230和231。ESD器件201包括掺杂区域240、250和251。ESD器件201包括重掺杂区域260、270和271。在实施例中，ESD器件201包括发射极207。发射极207包括重掺杂区域260。ESD器件201包括第一集电极206和第二集电极208。第一集电极206包括重掺杂区域270、掺杂区域250和掺杂阱230中的至少一个。第二集电极208包括重掺杂区域271、掺杂区域251和掺杂阱231中的至少一个。在实施例中，ESD器件201包括基极，其中，基极209中的至少一些包括掺杂区域240和掺杂阱220中的至少一个的至少一些。

ESD器件201包括第一隔离结构281和第二隔离结构282。第一隔离结构281提供在发射极207和第一集电极206之间的隔离。第二隔离结构282提供在发射极207和第二集电极208之间的隔离。在实施例中，隔离结构281和282包括抗蚀剂保护氧化物(RPO)层。在实施例中，隔离结构281和282不包括浅沟槽隔离件(STI)。在实施例中，隔离结构281和282被形成为深度小于发射极207的深度、第一集电极206的深度和第二集电极208的深度中的至少一个。例如，隔离结构281和282形成在衬底200的顶面上。

在ESD事件期间，电流沿着第一路径202从发射极207向第一集电极206流动，并且电流沿着第二路径203从发射极207向第二集电极208流动。与第一较长路径204和第二较长路径205相比，第一路径202和第二路径203相对较短，其中，如果隔离结构281和282较深地形成在衬底200中，诸如，在重掺杂区域260、270和271的下方，则电流将会另外沿着第一较长路径204和第二较长路径205流动。因为第一路径202和第二路径203的电阻相对小于第一较长路径204和第二较长路径205的电阻，所以与必须通过第一较长路径204和第二较长路径205的较长距离的电流相比，第一路径202和第二路径203的相对较短距离允许ESD器件201处理相对较高的归一化电流(normalized current)(被标准化为ESD器件201的尺寸)。例如，在失效之前的ESD事件期间，ESD器件201可以处理的电流高于使用较深隔离结构(诸如，STI)的ESD器件，例如，其使电流沿着诸如第一较长路径204和第二较长路径205的较长路径流动。

图2B是ESD器件211的实施例的示意性的部分截面侧视图。ESD器件211在许多方面与ESD保护器件102A相似。例如，ESD器件211包括衬底200和位于衬底200之上的隐埋层210。ESD器件211包括掺杂阱220、230和231。ESD器件211包括掺杂区域240、250、和251。ESD器件211包括重掺杂区域260、270和271。在实施例中，ESD器件211包括发射极207。发射极207包括重掺杂区域260。ESD器件211包括第一集电极206和第二集电极208。第一集电极206包括重掺杂区域270、掺杂区域250或掺杂阱230中的至少一个。第二集电极208包括重掺杂区域271、掺杂区域251或掺杂阱231中的至少一个。在实施例中，ESD器件211包括基极，其中，基极209的至少一些包括掺杂区域240和掺杂阱220中的至少一个的至少一些。

ESD器件211包括第一隔离结构281和第二隔离结构282。第一隔离结构281提供在发射极207和第一集电极206之间的隔离。第二隔离结构282提供在发射极207和第二集电极208之间的隔离。在一个实施例中，隔离结构281和282包括抗蚀剂保护氧化物(RPO)层。在实施例中，隔离结构281和282不包括浅沟槽隔离件(STI)。在实施例中，隔离结构281和282被形成为深度小于发射极207的深度、第一集电极206的深度和第二集电极208的深度中的至少一个。例如，第一隔离结构281形成在第一深度214处，而第二隔离结构282形成在第二深度215处。第一隔离结构281的第一深度214小于第一集电极206的重掺杂区域270的第三深度212、第二集电极208的重掺杂区域271的第四深度213和发射极207的重掺杂区域260的第五深度218中的至少一个。第二隔离结构282的第二深度215小于第一集电极206的重掺杂区域270的第三深度212、第二集电极208的重掺杂区域271的第四深度213和发射极207的重掺杂区域260的第五深度218中的至少一个。在实施例中，第一隔离结构281的第一深度214被形成为深度小于浅沟槽隔离结构(诸如，用于图2的ESD器件120A的隔离结构280至282)的深度。在实施例中，第二隔离结构282的第二深度215被形成为深度小于浅沟槽隔离结构(诸如，用于图2的ESD器件120A的隔离结构280至282)的深度。

在ESD事件期间，电流沿着第一路径216从发射极207在第一隔离结构281的下方流向第一集电极206，并且，电流沿着第二路径217从发射极207在第二隔离结构282的下方流向第二集电极208。与第一较长路径204和第二较长路径205相比，第一路径216和第二路径217相对较短，其中，如果隔离结构281和282较深地形成在衬底200中，诸如，在重掺杂区域260、270和271下方，那么电流将以别的方式沿着第一较长路径和第二较长路径行进。因为第一路径216和第二路径217的电阻相对小于第一较长路径204和第二较长路径205的电阻，所以与必须通过第一较长路径204和第二较长路径205的较长距离的电流相比，第一路径216和第二路径227的相对较短距离允许ESD器件211处理相对较高的归一化电流(被标准化为ESD器件211的尺寸)。例如，在失效之前的在ESD事件期间，ESD器件201可以处理的电流高于使用较深隔离结构(诸如，STI)的ESD器件，例如，其使电流沿着诸如第一较长路径204和第二较长路径205的较长路径流动。在一些实施例中，例如，如图3至图10所示，图2A和图2B中的至少之一所示出的至少一些掺杂区域是任选的。

图3是ESD保护器件120B的可选实施例的示意性部分截面侧视图。ESD保护器件120B在很多方面类似于ESD保护器件120A。例如，ESD保护器件120B包括隐埋层210、掺杂阱220和230与231、掺杂区240、重掺杂区260和270与271、以及隔离结构280至282。但是与ESD保护器件120A不同，ESD保护器件120B不具有掺杂区250与251。因此，尽管发射极和基极部件对于ESD保护器件120B来说保持基本相同，但是现在，每个集电极部件包括阱230和重掺杂区270(或者阱231和重掺杂区271)，但不包括掺杂区250与251。

用于ESD保护器件120B的基极部件和集电极部件之间的界面290与291可以保持基本不变，因此距离300与301可以保持相同。然而，现在测量分别从界面290与291进入掺杂阱230与231内部的区域的距离310与311。换言之，距离310与311可以大于距离300与301。较短距离300与301是对于相关联的BJT器件的导通电压、击穿电压以及保持电压的值的更多的决定因素(与较长的距离310与311相比)。因此，基本上可以基于距离300或301的长度来选择导通电压、击穿电压以及保持电压的期望值。

图4是ESD保护器件120C的可选实施例的示意性部分截面侧视图。ESD保护器件120C在很多方面类似于ESD保护器件120A。例如，ESD保护器件120C包括隐埋层210、掺杂阱220和230与231、掺杂区250与251、重掺杂区260和270与271、以及隔离结构280至282。但是，不同于ESD保护器件120A，ESD保护器件120C不具有掺杂区240。因此，尽管用于ESD保护器件120C的集电极和发射极部件保持基本相同，但是现在，基极部件包括阱220而不包括掺杂区240。

用于ESD保护器件120C的基极部件和集电极部件之间的界面290与291可以保持基本相同，因此距离310和311可以保持相同。然而，现在测量从界面290与291进入掺杂阱220内部的区域的距离300与301。换言之，距离300与301可以大于距离310与311。较短距离310与311是用于相关联的BJT器件的导通电压、击穿电压以及保持电压的值的更多决定因素(与较长的距离300与301相比较)。因此，可以大致基于距离310或311的长度来选择用于导通电压、击穿电压以及保持电压的期望值。

图5是ESD保护器件120D的可选实施例的示意性部分截面侧视图。ESD保护器件120D在很多方面类似于ESD保护器件120A。例如，ESD保护器件120D包括掺杂阱220和230与231、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是不同于ESD保护器件120A，ESD保护器件120D不具有隐埋层210。ESD保护器件120D的基极部件、发射极部件以及集电极部件可以保持分别与ESD保护器件120A的相应部件基本相同。

图6是ESD保护器件120E的可选实施例的概略局部截面图。ESD保护器件120E在很多方面类似于ESD保护器件120B。例如，ESD保护器件120E包括掺杂阱220和230与231、掺杂区240、重掺杂区260和270与271、以及隔离结构280至282。但是不同于ESD保护器件120B，ESD保护器件120E不具有隐埋层210。ESD保护器件120E的基极部件、发射极部件、以及集电极部件可以保持分别与ESD保护器件120B的相应部件基本相同。

图7是ESD保护器件120F的可选实施例的示意性部分截面侧视图。ESD保护器件120F在很多方面类似于ESD保护器件120C。例如，ESD保护器件120F包括掺杂阱220和230与231、掺杂区250与251、重掺杂区260和270与271、以及隔离结构280至282。但是不同于ESD保护器件120C，ESD保护器件120F不具有隐埋层210。ESD保护器件120F的基极部件、发射极部件、以及集电极部件可以保持分别与ESD保护器件120C的相应部件基本相同。

图8是ESD保护器件120G的可选实施例的示意性部分截面侧视图。ESD保护器件120G在很多方面类似于ESD保护器件120A。例如，ESD保护器件120G包括隐埋层210、掺杂阱220、掺杂区240和250与251、重掺杂区260和270与271、以及隔离结构280至282。但是不同于ESD保护器件120A，ESD保护器件120G不具有掺杂阱230与231。ESD保护器件120G的基极部件包括掺杂阱220和掺杂区240。ESD保护器件120G的发射极部件包括重掺杂区260。ESD保护器件120G的集电极部件包括掺杂区250和270(或者掺杂区251和271)。

图9是ESD保护器件120H的可选实施例的示意性部分截面侧视图。ESD保护器件120H在很多方面类似于ESD保护器件120G。例如，ESD保护器件120H包括掺杂阱220、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是不同于ESD保护器件120G，ESD保护器件120H不具有隐埋层210。ESD保护器件120H的基极部件包括掺杂阱220和掺杂区240。ESD保护器件120H的发射极部件包括重掺杂区260。ESD保护器件120H的集电极部件包括掺杂区250和270(或者掺杂区251和271)。

图10是ESD保护器件120I的可选实施例的示意性部分截面侧视图。ESD保护器件120I在很多方面类似于ESD保护器件120A。例如，ESD保护器件120I包括隐埋层210、掺杂阱230与231、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是不同于ESD保护器件120A，ESD保护器件120I不具有掺杂阱220。ESD保护器件120I的基极部件包括掺杂区240。ESD保护器件120I的发射极部件包括重掺杂区260。ESD保护器件120I的集电极部件包括掺杂阱230和掺杂区250和270(或者掺杂阱231以及掺杂区251和271)。

图11是ESD保护器件120J的可选实施例的示意性部分截面侧视图。ESD保护器件120J在很多方面类似于ESD保护器件120D。例如，ESD保护器件120J包括掺杂阱230与231、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是，不同于ESD保护器件120D，ESD保护器件120J不具有掺杂阱220。ESD保护器件120J的基极部件包括掺杂阱240。ESD保护器件120I的发射极部件包括重掺杂区260。ESD保护器件120J的集电极部件包括掺杂阱230和掺杂区250和270(或者掺杂阱231以及掺杂区251和271)。掺杂阱240形成在衬底200的多个部分上方来代替形成在掺杂阱220上。

应该理解，提供图2至11所示的ESD保护器件120的各种实施例仅作为实例，而不用于限制。根据设计要求和制造需要，在可选实施例中，ESD保护器件可以具有与本发明的主旨一致的不同结构。

图12是根据本发明的实施例的ESD保护器件400A的一部分的示意性部分俯视图。ESD保护器件400A基本类似于ESD保护器件120，并且可以根据图2至11的截面图所示的ESD保护器件120的任意实施例来实现。为了提供实例，图12所示的ESD保护器件400A通过图2所示的ESD保护器件120A来实现。出于清楚和一致性的原因，ESD保护器件120A和400A的相似部件在图2和图12中标记为相同。

ESD保护器件400A包括在衬底200上方形成的发射极部件410、集电极部件420以及基极部件430。如以上参考图2所论述的，发射极部件410和集电极部件420相互交叉或者以交替的方式设置。每个发射极部件410都包括重掺杂区260。基极部件430包括掺杂阱220、掺杂区240以及重掺杂区450。重掺杂区260具有比掺杂区220和掺杂区240更高的掺杂浓度等级，并且掺杂区240具有比掺杂阱220更高的掺杂浓度等级。如图12所示，在俯视图中，掺杂区240(基极部件430的部分)围绕重掺杂区260(即，发射极部件410)，并且掺杂区220(即，基极部件430的部分)围绕掺杂区240。

每个集电极部件420都包括掺杂阱230、掺杂区250以及重掺杂区270。在集电极部件420的这些元件中，重掺杂区270具有最高的掺杂浓度等级，掺杂阱230具有最低的掺杂浓度等级，并且掺杂区250具有中等的掺杂浓度等级(大于掺杂阱230并且小于重掺杂区270)。如图12所示，在俯视图中，掺杂区250围绕重掺杂区270，并且掺杂阱230围绕掺杂区250。

掺杂阱220和230具有相反的掺杂极性，并且掺杂区240和260具有相反的掺杂极性。掺杂阱220和掺杂区240具有相同的掺杂极性，并且掺杂阱230和掺杂区250具有相同的掺杂极性。重掺杂区260和270具有与掺杂阱230和掺杂区250相同的掺杂极性、但是与掺杂阱220和掺杂区240相反的掺杂极性。在所示的实施例中，掺杂阱220和掺杂区240是n-型掺杂极性的，而掺杂阱230、掺杂区250、以及重掺杂区260和270全都是p-型掺杂极性的。

发射极部件410、集电极部件420以及基极部件430的多个部分形成在隐埋层210上方(因此，在俯视图中，由隐埋层210围绕)。隐埋层210具有与掺杂阱220和掺杂区240相同的掺杂极性。因此，在图12所示的实施例中，隐埋层210是n-型掺杂极性的。

基极部件430的重掺杂区450具有与掺杂阱220和掺杂区240相同的掺杂极性，但是具有比掺杂阱220和掺杂区240更高的掺杂浓度等级。在图12的俯视图中，重掺杂区450被成形为围绕发射极部件410和集电极部件420的近似矩形的环。可以通过环状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图12所示的实施例可以被称为具有“环型”基极拾取器(base pickup)的ESD保护器件。

图13是根据本发明的另一实施例的ESD保护器件400B的一部分的示意性部分俯视图。除了基极部件的重掺杂区450被成形为位于发射极部件410和集电极部件420旁边的“条带”而不是位于它们周围的“环”之外，ESD保护器件400B类似于ESD保护器件400A。可以通过带状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图13所示的实施例可以被称为具有“带型”基极拾取器的ESD保护器件。

图14是根据本发明的另一实施例的ESD保护器件400C的一部分的示意性部分俯视图。除了基极部件的重掺杂区450在发射极部件410和集电极部件420之间形成单个“条带”之外，ESD保护器件400C类似于ESD保护器件400B。可以通过条带状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图14所示的实施例可以被称为具有可选“条带型”基极拾取器的ESD保护器件。

图15是根据本发明的又一个实施例的ESD保护器件400D的一部分的示意性部分俯视图。除了基极部件的重掺杂区450在发射极部件410和集电极部件420的不同侧形成两个“条带”之外，ESD保护器件400D类似于ESD保护器件400B。图15中的条带(即，掺杂区450)相对于图13中的条带被旋转了90度。可以通过带状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图15所示的实施例可以被称为具有又一可选“条带型”基极拾取器的ESD保护器件。

图16是根据本发明的又一实施例的ESD保护器件400E的一部分的示意性部分俯视图。除了基极部件的重掺杂区450被成形为位于重掺杂区260(即，发射极部件410)中的“圆点”(或小正方形或矩形)之外，ESD保护器件400E类似于ESD保护器件400A。可以通过点状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图16所示的实施例可以被称为具有“点型”基极拾取器的ESD保护器件。

图17是根据本发明的另一实施例的ESD保护器件400F的一部分的示意性部分俯视图。除了不存在重掺杂区450以外，ESD保护器件400F类似于ESD保护器件400A。因此，在图17所示的实施例中，基极部件430是电浮置的。因此，图17所示的实施例可以被称为具有“浮置”基极的ESD保护器件。

图18是示出一些传统的击穿模式ESD保护器件的I-V特性的曲线图500。但是，应该理解，并不是所有传统的击穿模式ESD保护器件都会呈现图18所示的特性，并且图18仅是一些传统的击穿模式ESD保护器件的特性的简化实例。

参考图18，曲线图500包括X轴(代表电压)和Y轴(代表电流)。两条竖直线510和511分别代表内部IC电路的老化电压(burn-in voltage)和击穿电压。这两个电压可以被认为是不能超过的规范限值。传统的ESD保护器件的I-V特性绘制在该曲线图上作为绘制曲线520。绘制曲线520包括保持电压Vh、导通电压Vt(也称为阈值电压)以及击穿电压(用于ESD保护器件)BV。如曲线图500所示，ESD保护器件保持截止，直到超过导通电压Vt为止。因此，当电压增大时，电流也增大。当超过击穿电压BV时，ESD保护器件进入击穿模式，然后ESD器件导通。在保持电压处，由于I-V曲线具有正斜率，所以当电压增大时，电流再次迅速增大直到其达到It2处的电流限值为止。

传统的ESD保护器件的一个问题是电压Vh、Vt以及BV之间的差异。由于这些电压之间的值偏差较大，所以存在以下可能：它们中的一个下降到内部电路的老化电压以下或者超过内部电路的击穿电压。换言之，ESD保护器件的保持电压、导通电压以及击穿电压之间的较大差异意味着，ESD保护器件可能会违反一个或多个规范限值或者落在一个或多个规范限值以外，这是不期望的，并且可能会导致IC芯片的故障或者损坏。另外，各个器件的老化电压、击穿电压以及保持电压也可能不同。因此，即使一个器件通过了规范(在规范限值以内)，其他器件也可以落在规范限值以外。另外，如果VDD偶然大于保持电压Vh，则可能会产生不期望的锁定效应。

参考图19，提供了曲线图550，该曲线图示出了根据本发明的各个方面制造的示例性ESD保护器件的I-V特性。曲线图550还示出了作为规范限值的内部IC电路511的老化电压510和击穿电压。ESD保护器件的I-V特性被示出为绘制曲线560。如图所示，通过调节布局参数(例如，图2所示的距离300和310)，保持电压Vh、击穿电压BV以及导通电压Vt之间的偏差基本上最小化。换言之，电压Vh、BV、以及Vt可以基本上相互相等。因此，更容易控制ESD保护器件的特性，以确保所有这些电压Vh、Vt以及BV都落入了规范限值(由于如果它们落入了规范限值，则其它的电压也更可能在规范限值内)。以这种方式，ESD保护器件的调节范围大幅增大。电压Vh、Vt以及BV的调节范围现在几乎与规范限值510与511之间的偏差一样宽。由于增大的调节范围，所以不同类型的器件之间的不期望的变化不会导致故障。另外，如果Vh被调节为大于VDD，则将基本上消除锁定问题。

根据本发明的一方面，提供了一种静电放电(ESD)器件。ESD器件包括在其上形成有ESD器件的衬底内所形成的第一掺杂区域。ESD器件包括衬底内的第二掺杂区域，使得在ESD事件期间，电流从第二掺杂区域向第一掺杂区域流动。ESD器件包括形成在第一掺杂区域和第二掺杂区域之间的介电隔离结构。介电隔离结构被形成为深度小于第一掺杂区域的第一深度和第二掺杂区域的第二深度中的至少一个。在ESD事件期间，电流基本在介电隔离结构的下方从第二掺杂区域向第一掺杂区域流动。由于介电隔离结构形成在比第一掺杂区域或第二掺杂区域相对较浅深度处，所以电流沿着具有较低电阻的相对较短路径流动，其中，在失效前的ESD事件期间，该相对较短路径能使ESD器件运载较高电流。

根据本发明的方面，提供了包括静电放电(ESD)器件的装置。ESD器件包括在其上形成有ESD器件的衬底内所形成的集电极。集电极包括根据第一掺杂极性掺杂的第一掺杂区域。ESD器件包括形成在衬底中的发射极。发射极包括根据第一掺杂极性进行掺杂的第二掺杂区域。ESD器件包括形成在集电极和发射极之间的介电隔离结构。介电隔离结构包括抗蚀剂保护氧化物(RPO)层，该抗蚀剂保护氧化物层被配置成在集电极和发射极之间提供隔离。在实施例中，该RPO层被形成为深度小于集电极的第一掺杂区域的第一深度和发射极的第二掺杂区域的第二深度中的至少一个。在ESD事件期间，电流基本在RPO层的下方从发射极向集电极流动。在实施例中，由于RPO层形成在比发射极和集电极中的至少一个相对较浅的深度处，所以电流沿着具有较低电阻的相对较短的路径流动，其中，在失效前的ESD事件期间，该相对较短的路径能使ESD器件运载较高电流。

根据本发明的方面，提供了包括静电放电(ESD)器件的装置。ESD器件包括在其上形成有ESD器件的衬底内形成的集电极。集电极包括根据第一掺杂极性掺杂的第一掺杂区域。ESD器件包括形成在衬底内的发射极。发射极包括根据第一掺杂极性掺杂的第二掺杂区域。ESD器件包括形成在衬底顶面上的介电隔离结构。介电隔离层被配置成在集电极和发射极之间提供隔离。在ESD事件期间，电流基本在介电隔离层的下方从一个端部向另一端部流动。由于介电隔离结构形成在比发射极和集电极中的至少一个相对较浅的深度处，所以电流沿着具有较低电阻的相对较短的路径流动，其中，在失效前的ESD事件期间，该相对较短的路径能使ESD器件运载较高电流。

本发明的一种宽泛形式涉及一种装置。该装置包括BJT器件。该BJT器件包括：集电极，设置在衬底中，该集电极包括第一掺杂元件和在第一掺杂元件上设置的第二掺杂元件，其中第一掺杂元件和第二掺杂元件分别具有第一掺杂极性，并且第二掺杂元件的掺杂浓度等级大于第一掺杂元件更高的掺杂浓度等级；基极，设置在衬底上并且邻近集电极，该基极包括：具有不同于第一掺杂极性的第二掺杂极性的第三掺杂元件，其中在第一掺杂元件和第二掺杂元件中的一个与第三掺杂元件之间形成pn结；以及发射极，设置在基极上方，该发射极包括具有第一掺杂极性的第四掺杂元件，其中第四掺杂元件的掺杂浓度等级大于第三掺杂元件的掺杂浓度等级。

本发明的另一种宽泛形式涉及ESD保护器件。该ESD保护器件包括：衬底；双极结型晶体管(BJT)的集电极部件，形成在衬底中，其中逐渐掺杂集电极部件，从而使得集电极部件的较接近衬底表面的部分比集电极部件的距离衬底表面较远的部分被更重地掺杂；的BJT器件的基极部件，形成在衬底中，该基极部件与集电极部件形成第一pn结；以及BJT器件的发射极部件，形成在基极部件上，该发射极部件与基极部件形成第二p-n结；其中，与集电极部件和发射极部件相反地掺杂基极部件。

本发明的又一种宽泛形式涉及ESD保护器件。该ESD保护器件包括BJT器件。该BJT器件包括双极结型晶体管(BJT)器件，该BJT器件包括：由BJT器件的集电极和BJT器件的基极形成的第一pn界面，该集电极包括多个掺杂部件，该多个掺杂部件均具有相同的掺杂极性但是不同的掺杂浓度等级，基极相对于集电极横向设置并且包括一个或多个掺杂部件；以及由BJT器件的发射极和基极形成的第二pn界面，该发射极相对于基极竖向设置并且包括在基极上方形成的掺杂部件，该发射极具有比其下方的基极更高的掺杂浓度等级；其中：基极的掺杂部件是与集电极和发射极的掺杂部件相反的掺杂极性的；并且BJT器件的导通电压、击穿电压以及保持电压均与BJT器件的布局参数相关联。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解以下详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种静电放电(ESD)器件，包括：

第一掺杂区域，形成在衬底内，在所述衬底上形成有所述ESD器件；

第二掺杂区域，形成在所述衬底内，使得在ESD事件期间，电流从所述第二掺杂区域流向所述第一掺杂区域；

介电隔离结构，形成在所述第一掺杂区域和所述第二掺杂区域之间，所述介电隔离结构的深度小于所述第一掺杂区域的第一深度和所述第二掺杂区域的第二深度中的至少一个，在ESD事件期间，从所述第二掺杂区域流向所述第一掺杂区域的所述电流基本在所述介电隔离结构的下方流动。

2.根据权利要求1所述的ESD器件，所述介电隔离结构包括抗蚀剂保护氧化物(RPO)层。

3.根据权利要求1所述的ESD器件，所述介电隔离结构的底面基本上与所述衬底的表面齐平。

4.根据权利要求1所述的ESD器件，所述介电隔离结构不包括浅沟槽隔离件(STI)。

5.根据权利要求1所述的ESD器件，所述ESD器件包括双极结型晶体管(BJT)，所述第一掺杂区域包括集电极，以及所述第二掺杂区域包括发射极。

6.根据权利要求1所述的ESD器件，所述ESD器件包括二极管，所述第一掺杂区域包括阴极，以及所述第二掺杂区域包括阳极。

7.根据权利要求1所述的ESD器件，所述ESD器件包括可控硅整流器，所述第一掺杂区域包括阴极，以及所述第二掺杂区域包括阳极。

8.根据权利要求1所述的ESD器件，所述介电隔离结构形成在所述第一掺杂区域和所述第二掺杂区域之间，使得所述介电隔离结构的底面被形成为深度小于所述第一掺杂区域的底面的深度和所述第二掺杂区域的底面的深度中的至少一个。

9.一种包括静电放电(ESD)器件的装置，包括：

集电极，形成在衬底内，在所述衬底上形成有所述ESD器件，所述集电极包括根据第一掺杂极性掺杂的第一掺杂区域；

发射极，形成在所述衬底内，所述发射极包括根据所述第一掺杂极性掺杂的第二掺杂区域；以及

介电隔离结构，形成在所述集电极和所述发射极之间，所述介电隔离结构包括抗蚀剂保护氧化物(RPO)层并被配置成在所述集电极和所述发射极之间提供隔离。

10.一种包括静电放电(ESD)器件的装置，包括：

集电极，形成在衬底内，在所述衬底上形成有所述ESD器件，所述集电极包括根据第一掺杂极性掺杂的第一掺杂区域；

发射极，形成在所述衬底内，所述发射极包括根据所述第一掺杂极性掺杂的第二掺杂区域；以及

介电隔离结构，形成在所述衬底的顶面上，所述介电隔离结构被配置成在所述集电极和所述发射极之间提供隔离。

Images