CN107068543B - 用于制备iii-n模板及其继续加工的方法和iii-n模板 - Google Patents

用于制备iii-n模板及其继续加工的方法和iii-n模板 Download PDF

Info

Publication number
CN107068543B
CN107068543B CN201611230901.5A CN201611230901A CN107068543B CN 107068543 B CN107068543 B CN 107068543B CN 201611230901 A CN201611230901 A CN 201611230901A CN 107068543 B CN107068543 B CN 107068543B
Authority
CN
China
Prior art keywords
iii
template
layer
growth
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611230901.5A
Other languages
English (en)
Other versions
CN107068543A (zh
Inventor
F·利普斯基
F·肖尔茨
M·克莱恩
F·哈贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Original Assignee
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE201210204551 external-priority patent/DE102012204551A1/de
Priority claimed from DE102012204553.8A external-priority patent/DE102012204553B4/de
Application filed by Freiberger Compound Materials GmbH filed Critical Freiberger Compound Materials GmbH
Publication of CN107068543A publication Critical patent/CN107068543A/zh
Application granted granted Critical
Publication of CN107068543B publication Critical patent/CN107068543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/10Heating of the reaction chamber or the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851Intermediate layer is discontinuous or differential

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及制备III‑N‑模板和制备III‑N‑单晶,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素。通过在晶体生长过程中调节确定的参数可以获得III‑N‑模板,所述模板赋予在异质衬底上生长的晶体层特性,所述特性使得能够获得模板形式的或甚至具有大的III‑N‑层厚的无裂纹的III‑N单晶。

Description

用于制备III-N模板及其继续加工的方法和III-N模板
相关申请
本申请是申请日为2013年3月21日、申请号为201380015538.3、发明名称为“用于制备III-N模板及其继续加工的方法和III-N模板”的发明专利申请的分案申请。
发明领域
本发明涉及用于制备复合衬底(以下称为“模板”)和用于制备III-N单晶的制备方法。根据本发明的方法能够制备无裂纹的III-N单晶,所述单晶尤其适合用作晶片。III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素。
背景技术
III-N单晶具有重要的技术意义。大量的半导体元器件和光电元器件,如功率元器件、高频元器件、发光二极管和激光器都是以这些材料为基础。在制备这样的装置时通常在起始衬底上进行外延晶体生长,或在起始衬底上首先形成模板,然后通过另外的外延生长可以在所述模板上沉积III-N层或III-N单晶体。作为起始衬底,可以使用III-N-衬底或尤其是异质衬底。在使用异质衬底的情况下,在生长过程中由于起始衬底的和已经生长的层的热膨胀系数的差异可能导致在III-N层内部出现应变或裂纹。较厚的层也可以借助于部分结构化的,通过外部方法施加的由WSiN、TiN或SiO2形成的中间层生长并且然后作为独立的层剥离,所述层通常具有塑性的,凹曲率的c-晶格平面和表面。在起始衬底与已经生长的III-N层之间的界面处和所述界面上可以产生成垂直的或水平的微裂纹,所述微裂纹随着时间推移而延伸并且可能导致在冷却过程中或之后GaN-层破裂。
从Hearne等,Applied Physics Letters 74,356-358(1999)的研究已知的是,在蓝宝石衬底上沉积GaN期间形成随着生长而逐渐增强的内在拉伸应力(Stress)。原位应力监控表明,由生长产生的拉伸应力能够不可测量地通过退火或热循环松弛。此外这还意味着,在GaN-层生长结束时获得的应力在冷却和重新加热到相同的(生长-)温度之后再次达到相同的值。在Hearne等的情况下也找到遵循背景、关联性和对外在的(即由于在蓝宝石衬底与GaN-层之间产生的不同的热膨胀系数)和内在的(即通过生长产生的)应力的可能性的解释。
为了在异质衬底上的III-N层的多层结构中抵抗随着III-N层结构的生长产生的应力,即拉伸应力,在US 2008/0217645 A1中采取以下措施:首先在成核层上施加AlGaN-梯度层,和其次在氮化物层之间置入松弛的GaAl(In)N-中间层。此外,在US 2008/0217645 A1中,当在多个外延层之后在外延的层结构中位错密度过度上升时,使用具有例如SiN-、MgN-和/或BN-掩膜材料的掩膜层,以便降低位错密度。在其它实例和其它关联中也对掩膜层对位错密度的变化的影响进行了描述,例如在Tanaka等,Jpn.J.Appl.Phys.,Vol.39,L831-L834(2000)(尤其涉及使用SiC-异质衬底)中,在WO2012035135A1(尤其涉及使用Si-异质衬底)中以及在以下详细讨论的Hertkorn等的出版物(2008)中。
在Journal of Crystal Growth 289,445-449(2006)中Napierala等描述了用于制备GaN/蓝宝石模板的方法,由于可以通过调节氮化镓-雏晶的密度来控制氮化镓中的内在应力,使得薄层中的应力能够通过弯曲而释放,从而在衬底上生长无裂纹的薄GaN-层。但是在该方法中厚层不能补偿生长过程中的压力并且尽管弯曲仍然易于断裂。Richter等(E.Richter,U.Zeimer,S.Hagedorn,M.Wagner,F.Brunner,M.Weyers,G.Traenkle,Journalof Crystal Growth 312,[2010]2537)描述一种通过氢化物气相外延(HVPE)制备GaN-晶体的方法,在所述方法中通过调节氯化镓分压而可以无裂纹地生长2.6mm的GaN-层,其中获得的GaN-层在表面上具有大量的V-凹点。采用这种工艺生长的晶体具有5.8mm的厚度,然而其具有较长的裂纹。Brunner等在Journal of Crystal Growth 298,202-206(2007)中指出层厚对生长中的III-N层的曲率的影响。任选采用InGaN-顺从-层对在GaN-蓝宝石-模板上GaN和AlGaN的生长进行研究。在此表明,对于Al-摩尔份额为2.8%和7.6%的AlGaN和GaN而言,凹曲率在生长过程中增大。此外当铝含量提高时凹曲率也增加。此外还显示了硅掺杂的铟-锗-氮化物层对GaN-缓冲层上的Al-摩尔份额为7.6%的AlGaN-层的生长的影响。为此一方面将Al-摩尔份额为7.6%的AlGaN-层直接生长在GaN-缓冲层上和另一方面将硅掺杂的铟-镓-氮化物层作为中间层生长在GaN-缓冲层上,其中随后将Al-摩尔份额为7.6%的AlGaN-层生长在该中间层上生长。由此表明,在GaN-缓冲层上施加硅掺杂的铟-镓-氮化物层导致在晶体内的压缩应力。在所述方法过程中GaN-缓冲层的最初的凹曲率在降温过程中转变成轻微的凸曲率,和通过在相同的方法内生长In0.06Ga0.94N-层,所述凸曲率在另外的生长期间增强。在随后进行的在该In0.06Ga0.94N-层上施加Al0.076Ga0.924N-层时最终达到凹曲率,与在没有In0.06Ga0.94N-中间层的情况下所产生的曲率相比,所述凹曲率较小。
E.Richter,M.Gründer,B.Schineller,F.Brunner,U.Zeimer,C.Netzel,M.Weyers,和G.Traenkle(Phys.Status Solidi C8,No.5(2011)1450)描述了通过HVPE制备GaN-晶体的方法,其中可以实现最大至6.3mm的厚度。所述晶体显示表面上的V-凹点和倾斜的侧壁。此外,在晶格中还显示大约5.4m的凹曲率和6x105cm-2的位错密度。
Hertkorn等在J.Cryst.Growth 310,(2008),4867-4870描述了在使用原位沉积的SiNx-掩膜的情况下通过金属有机气相外延法(MOVPE,Metal Organic Vapor PhaseEpitaxy)来形成2-3μm的薄GaN-层的工艺条件。关于SiNx-掩膜的不同的位置或位点,具体而言在0(即直接地在AlN-成核层上)或在生长15、50、100、350和1000nm之后,研究与缺陷可能的影响或位错密度变化过程的相关性。作为结果显示,如果在生长100nm GaN之后对SiNx定位,终结缺陷或降低位错密度是最有效的。但是另一方面要强调为负面或有问题的是,SiNx-沉积直接地在AlN-成核层上或在其附近则产生强烈压缩张紧的GaN-层并且导致形成有缺陷的层-所谓的层错(stacking faults),所述层错在透射电镜中是可见的并且此外随着D0X-线宽的变宽和X射线峰值而产生,并且因此为了避免所述问题,在1.5μm之后沉积第二SiNx-掩膜以屏蔽缺陷。除了降低被描述为与不利效果相关联的位错密度,作者们没有认识到,何种对于继续加工模板重要的参数可能受到SiNx-沉积的何种的影响,和首先是否和如何能够在其它的III-N层和-块状晶体的生长过程中对后来的形成裂纹的倾向进行抑制。
DE 102006008929 A1描述了基于硅衬底的氮化物半导体元器件和通过在硅衬底上沉积含铝的氮化物成核层制备所述氮化物半导体元器件。在这里描述的是专门以使用硅衬底为基础的方法,其中发现,半导体层在蓝宝石衬底上的生长经受与在硅衬底上的生长完全不同的边缘条件。实际上结果是,根据DE 102006008929 A1的体系生长的III-N层在冷却到室温之后没有压缩地,甚至没有近似压缩地张紧,而是仅比常规的在硅衬底上生长的III-N层略低地拉伸张紧。
US 2009/0092815 A1描述了厚度为1-2mm的氮化铝晶体以及厚度为5mm的氮化铝层的制备。所述的层被描述为是无裂纹的并且可以用来切割无色的和可光学透视的晶片,其具有大于90%的应用于元器件制备的可利用面积。
上述背景技术的方法共同点在于,在生长和冷却之后获得III-N晶体,所述晶体经受强大的外来应力和内在应力,由此可能产生裂纹或其它材料缺陷,这限制了材料质量和到III-N衬底的可加工性。
发明内容
因此本发明的任务在于,提供模板和III-N晶体的制备方法,所述方法使得III-N晶体能够在将材料缺陷的影响降至最低和改善晶体质量以及可加工性的条件下生长。
该任务通过根据权利要求1和4的方法解决。改进方案在相应的从属权利要求中给出。此外本发明还提供了根据权利要求13的方法以及根据权利要求14的新模板。有益的用途限定在权利要求17-19中。
根据本发明,在模板(即,具有包括蓝宝石的异质衬底和相对薄的III-N晶体层的单元,其中所述模板-单元本身充当初始产品,用于之后制备III-N-梨形晶/晶锭或III-N-元器件)内正确地影响临界参数-模板的曲率和应力-被认为分别可替选地对于模板的有利性质及其继续加工特别重要。令人惊讶地发现,通过仔细选择的因素(所述因素尤其包括在模板内设定和分别根据位置或层的位置逐层地施加掩膜材料)能够特别有利地影响这些参数,借此在使用根据本发明的模板的情况下首先能够有效地抵抗在以后的裂纹形成。根据替代的技术方案,为了设置根据本发明重要的和对于模板的继续加工有利的曲率,要保证的是,i)在模板制备过程中在至少一个生长阶段中,稍后还要详细说明的曲率差(Ka-Ke)应保持在≥0,尤其是>0的范围,或(ii)制备的模板在生长温度状态下基本上不弯曲或负(凸出)弯曲。根据本发明可以制备在外延晶体生长条件下不弯曲或几乎不弯曲或发生负弯曲的和因此仅具有小的内在应力的模板,已经证明这作为初始情况有利于继续加工。如实验所示,根据本发明能够有利地在模板的III-N层中不引入掺杂物的情况下,即除了掩膜材料-中间层的成分之外在模板中不提供异质组分(“异质”指的是不同于III-N层的III-和N-组分),实现上述技术方案(i)和(ii)。因为根据本发明可以注意到,模板的III-N层的形成原位地采用形成掩膜材料-中间层进行,此外可以独立于所提供的蓝宝石衬底的表面结构化实现上述技术方案(i)和(ii);即后者仅涉及常规的异位进行的图案化,例如打开窗口,形成条或点和其它掩膜结构,例如借助光刻技术等常规情况,在所述情况下不能像根据本发明那样设定期望的曲率特性。
即使在这种可选地准备的、必要时可能具有掩膜图案的蓝宝石衬底的表面结构的情况下,根据本发明还注意到,尽管在蓝宝石衬底上可选地准备所述表面结构化,额外地将作为中间层的掩膜材料至少部分地直接沉积在蓝宝石衬底或任选存在于其上的(即直接相邻的)III-N-成核层上,或在与蓝宝石衬底的主表面或任选存在于其上的III-N-成核层处于适当距离的模板的结晶III-N-材料中(即一定程度地与衬底或III-N-成核层发生接触)。此外尺寸是不同的:非原位地进行的表面掩蔽和表面图案典型地具有μm-范围的厚度尺寸,与此相反,根据本发明重要的原位掩膜材料-中间层典型地具有亚μm-范围的厚度尺寸。
根据本发明能够有针对性地和按期望地将应力定量设定到确定的、对于继续加工有利的应力值;根据本发明尤其可以将模板转为无应力的,任选甚至压缩应力范围。在一个优选的实施方式中这可以单独通过本文所述的适当设置掩膜材料-中间层解决。
根据本发明的方法,和更大程度上根据本发明方法的优选特征的观察,因而允许在室温条件下(作为选择或补充也可以在生长温度下)εxx值为εxx≤0和尤其εxx<0并且此外还包括特别适合的εxx-值为负数的模板的III-N晶体层内有利地设定应变,这对根据本发明的模板的继续加工产生特别有利的影响并且是根据本发明的模板的一个可替选的重要的产品特征。
常规的和通常进行的有关方法到目前为止已表现出不同的特性或没有认识到在此所认识到的有利的关联。在使用标准-衬底例如蓝宝石的常规方法中,由于在生长温度下异质衬底和III-N层的不同的热膨胀系数以及其它因素典型地形成生长表面的凹曲率,所述凹曲率在晶体的继续生长过程中随着III-N层的厚度的增加而提高。令人惊讶的是根据本发明的方法可以如此设计,使得尽管III-N材料层继续生长,在模板的III-N材料层的某一生长阶段中已有的曲率也明显减少。
此外在常规的方法中由于持续增加的曲率,在晶体的内部形成相应地上升的内在的(典型为拉伸)应力,所述应力任选在继续生长期间和尤其在继续使用或继续加工模板时,最迟在外延生长温度的冷却时就已经可以易于导致微裂纹直至断裂。与此相对地,在本发明的方法中在外延生长过程中对受控设定的内在的(典型为拉伸)应力进行有目的地控制或将曲率调节到零或接近为零,以便在随后的III-N晶体的生长过程中(例如用于形成III-N块状晶体)可选地在没有生长中断的继续生长期间,或在具有中断的单独的生长过程范围内,和甚至在最终的冷却过程中可以避免产生裂纹。
此外在所述III-N晶体中避免产生限制材料质量和/或到III-N-衬底的可加工性的裂纹。根据本发明,“无裂纹的III-N晶体”表示其在15cm2的面积上在分别采用光学显微镜拍摄的30mm2的图像片段中没有裂纹。
此外根据本发明,可以影响晶格常数a的形变εxx的显微特性。在机械领域中,变形ε通常也被称作应变张量(strain tensor),其中εxx代表其第一组分。在晶格中,形变εxx在此如下定义:
Figure BDA0001194401300000071
其中a是晶体中实际的晶格常数和a0是理论上理想的晶格常数,其中对于a0通常采用文献值
Figure BDA0001194401300000072
(按照V.Darakchieva,B.Monemar,A.Usui,M.Saenger,M.Schubert,Journal of Crystal Growth 310(2008)959-965)。
据此通过晶体层在外部应力下的生长可以影响实际存在的晶格常数。例如可以通过外部应力将压缩应力传递给生长中的晶体,由此相对无应力的生长晶格常数得以缩小。借此在晶体内部可控地和针对性地形成内在应力,所述内在应力有利地影响前述的形变特性和应变。
根据本发明优选地,本发明的模板的III-N晶体具有≤0和更优选<0的εxx-值。所述模板极好地适合作为III-N-系统的其它外延层的生长的起始产品,尤其用于制备厚的III-N层或III-N-梨形晶(块状晶体)。
下面将通过要点的汇总描述本发明的主题,改进方式和特别的特征,但是并不限制本发明:
1.用于制备模板的方法,所述模板包括衬底和至少一个III-N-晶体层,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中该方法包括准备衬底和在衬底上生长晶体III-N-材料的步骤,其中掩膜材料作为中间层沉积在衬底上,所述衬底任选具有III-N成核层,掩膜材料离衬底或任选准备的III-N成核层一定距离沉积在晶体III-N-材料中;和然后进行或继续晶体III-N-材料的生长,其中掩膜材料的中间层相对衬底或任选在其上形成的III-N成核层的可能距离为最大300nm,和其中当在晶体生长期间III-N-晶体的生长表面的曲率在第一相对较早的时间点用Ka和在第二相对较迟的时间点用Ke标记时,得出曲率差(Ka-Ke)≥0。优选在Ka-Ke>0的范围。
衬底形成为异质衬底,即为与模板的III-N-材料不同的材料,尤其包括蓝宝石或由蓝宝石组成的异质衬底。掩膜材料适当地定义为与衬底材料和III-N不同的材料,在其上抑制、干扰或阻止III-N-生长。下面将对掩膜材料的实例进行详细描述。
表述“相对早”和“相对晚”意味着在晶体生长期间的第一或第二时间点,所述时间点各自可以是III-N晶体层的整体晶体生长的开始和结束,但也可以仅定义III-N晶体层的整体晶体生长的特定阶段并且在后一种情形与在第一时间点之前或在第二时间点之后什么样的曲率特性无关。例如,但是并不限于此,相对早的第一时间点通过施加掩膜材料的中间层得出,和例如相对晚的第二时间点通过模板的制备步骤的结束得出,再一次地不限于此。各时间点的可能的变型的共同之处在于,分别有利地影响在生长温度下和/或在室温下在所形成的III-N晶体中的应力/应变和/或模板的曲率特性和状态,分别与未遵循上述的Ka-Ke关系相比较。
表述“中间层”从广义上通常被理解为材料层,所述材料层包括掩膜材料,任选除了掩膜材料之外还包括其它材料如III-N-材料或具有不含材料的空隙。“中间层”的厚度是可变的,但是通常是薄的至非常薄的,较为适宜地在纳米-范围(例如最大至50nm,优选5nm)或在亚纳米-范围(例如低于1nm,尤其直到低于单层,即0.2-0.3nm或更低)。
将中间层的掩膜材料沉积“在衬底上”意味着与蓝宝石的或蓝宝石上的可选III-N-成核层的表面直接相邻,和“离……一定距离”表示掩膜材料中间层的位置/位点与上述表面之间的距离。
2.根据要点1所述的方法,其特征在于,曲率差(Ka-Ke)为至少5km-1,优选至少10km-1,还优选至少20km-1,和尤其至少50km-1
3.根据要点1或2所述的方法,其中将模板继续用于施加一个或多个其它的III-N晶体层,任选用于制备III-N块状晶体。
因为根据本发明通过遵循曲率差Ka-Ke有利地影响所制备的模板,在任选的随后施加或生长其它半导体材料期间不确定III-N晶体的生长表面的其它曲率特性。
4.用于制备III-N单晶的方法,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中该方法包括以下步骤:
aa)准备模板,所述模板包括包含蓝宝石的异质衬底和III-N晶体层,其中所述模板在生长温度范围内不弯曲或基本上不弯曲或者负弯曲,其中在所准备的模板中在异质衬底上的区域内或在模板的III-N晶体层中如此沉积掩膜材料作为中间层,使得不设定距离或掩膜材料的中间层相对衬底或任选在其上形成的III-N-成核层的距离最大为300nm;
bb)进行外延晶体生长以便在根据aa)的模板上形成其它III-N-晶体,任选用于制备III-N块状晶体,
cc)任选分离III-N单晶或III-N块状晶体与异质衬底。
根据本发明优选的是,所述模板的期望的有利的不弯曲或(压缩或凸出的)负弯曲在其在初始状态加热时,即在根据bb)进行继续生长之前,通过将掩膜材料的中间层针对性地定位在异质衬底上的确定的和限定的高度位置来设定。对此和关于表述“中间层”参见上述要点1和2。
如果该措施不足以或单独地不足以满足所述条件,可以另外遵循和设定其它参数,例如通过在模板的III-N层的生长的有限阶段期间发生的生长温度变化(基于选择蓝宝石作为异质衬底的下降)并由此为Ka-Ke≥0关系准备补充性的和/或可选的部分。
表述“生长温度”与能够使得期望的III-N晶体沉积,尤其是外延生长的温度有关。
5.根据前述要点中任一点所述的方法,其特征在于,在对于模板使用或设定厚度(d蓝宝石)为大约430μm(即±20μm)的异质衬底蓝宝石和厚度(dGaN)为大约7μm(即±0.5μm)的GaN的III-N晶体层的情况下,
在III-N晶体的情况下,在生长表面上的模板的曲率(KT)
(i)在生长温度时固定在0至-150km-1的范围,优选在-25至-75km-1的范围,和/或
(ii)在室温条件时固定在<-200km-1的范围,优选在-200至-400km-1的范围,更优选在-300至-350km-1的范围;
其中在使用或设定其它层厚(d蓝宝石/dGaN)的情况下,曲率值取决于各层厚依照Stoney-方程式处于以下范围:
KT(dGaN;d蓝宝石)=KT(7μm;430μm)×(430μm/d蓝宝石)2×(dGaN/7μm)。
6.根据前述要点中任一点所述的方法,其特征在于,模板的III-N单晶在室温下具有-2至-6m范围的曲率半径。
7.根据前述要点中任一点所述的方法,其特征在于,在晶体III-N-材料内产生压缩应力。
压缩应力首先由此产生:在没有距离或在与蓝宝石衬底或成核层有目的的固定距离的情况下沉积掩膜材料的中间层。
8.根据前述要点中任一点所述的方法,其特征在于,模板的III-N单晶在室温下具有σxx<-0.70GPa的压缩应力。
9.根据前述要点中任一点所述的方法,其特征在于,掩膜材料的中间层在与异质衬底的最大距离低于300nm,优选低于250nm,更优选低于100nm,更优选最大50nm的情况下沉积。
10.根据前述要点中任一点所述的方法,其特征在于,将掩膜材料的中间层沉积在异质衬底上的III-N-成核层上并且随后进行III-N晶体的生长。
在这种实施方式的情况下优选的是,在结束聚结之前直接和立即在异质衬底的III-N-成核层上沉积掩膜材料的中间层,和然后开始模板的III-N单晶的真正的生长。
11.根据前述要点中任一点所述的方法,其特征在于,在制备模板过程中在异质衬底上或在模板的III-N层内部原位地在相同的反应器内沉积掩膜材料和/或在沉积掩膜材料之后立即继续III-N-生长过程。
12.根据前述要点中任一点所述的方法,其特征在于,掩膜材料在模板内均匀地分布在平面内,但是优选不连续地沉积。
尽管根据该可能的实施方式,掩膜材料在模板内基本上处于平面内,但是沉积的形式可以是不同的。掩膜材料的层可以形成连续的层,然而可选地或优选地,其具有中断并且不连续地分布在层内;其尤其可以以网络结构的形式和/或掩膜材料的纳米小片或纳米岛的形式存在(具有掩膜材料的纳米掩膜),其中从不连续的掩膜层内的显微或纳米级的空隙中可以跟随着III-N层的后续生长。掩膜材料的层的厚度是可变的。在生长温度和/或室温下分别有利地影响所形成的III-N晶体内的应力/应变和/或模板的曲率特性或弯曲状态是这些不同的可能的实施方式的共性。通过适当的参数可合适地调节期望的形状,例如通过相应的原始材料的流动率,通过反应器的压力,通过沉积温度,或通过掩膜材料的沉积时间。
13.根据前述要点中任一点所述的方法,其特征在于,没有在1.5μm的距离沉积第二SiNx-掩膜,或根本不沉积第二SiNx-掩膜。
14.根据前述要点中任一点所述的方法,其特征在于,在模板内仅沉积掩膜材料的单个层。
15.根据前述要点中任一点所述的方法,其特征在于,掩膜材料是在其上抑制或阻止III-N-沉积的材料。
16.根据前述要点所述的方法,其中掩膜材料选自SixNy(其中x和y各自彼此独立地表示正数,它们导致化学计量的或非化学计量的SiN-化合物;尤其是Si3N4)、TiN、AlXOY(其中x和y各自彼此独立地表示正数,它们导致化学计量的或非化学计量的AlO-化合物;尤其是Al2O3)、SiXOY(其中x和y各自彼此独立地表示正数,它们导致化学计量的或非化学计量的SiO-化合物;尤其是SiO2)、WSi和WSiN。在沉积掩膜材料时优选将掩膜材料直接在反应器内原位地由各元素的相应的反应物质由气相沉积,和优选直接在这之后开始或继续沉积模板的真正的III-N晶体。
17.根据前述要点中任一点所述的方法,其特征在于,所述异质衬底由蓝宝石组成。
18.根据前述要点中任一点所述的方法,其特征在于,模板的III-N晶体的曲率在至少一个生长阶段中另外通过生长温度的变化而改变。
19.根据前述要点中任一点所述的方法,其特征在于,在模板的III-N晶体的至少一个沉积阶段中,在相对先前的III-N沉积相比下降的生长温度进行生长。
20.根据要点19所述的方法,其特征在于,温度降低为至少10℃,优选至少20℃,优选在20-50℃的范围,更优选在25-40℃的范围和特别优选为30℃。
21.根据前述要点中任一点所述的方法,其特征在于,所准备的衬底具有抛光的表面。
22.根据前述要点中任一点所述的方法,其特征在于,所准备的衬底具有通过光刻技术或湿化学蚀刻或干化学蚀刻(例如ICP)结构化的表面。
23.根据前述要点中任一点所述的方法,其特征在于,在模板上或在位于其上的外延生长的III-N晶体上施加至少一个和任选其它的GaN-层、AlN-层、AlGaN-层、InN-层、InGaN-层、AlInN-层或AlInGaN-层,从而制备相应的其它III-N层或III-N晶体。
24.根据前述要点中任一点所述的方法,其特征在于,模板的III-N晶体层以及其上的外延生长的III-N晶体由相同的III-N-材料组成。
25.根据前述要点中任一点所述的方法,其特征在于,异质衬底上的III-N晶体层以及其上的外延生长的III-N晶体分别形成二元体系。
26.根据前述要点中任一点所述的方法,其中在沉积掩膜材料的中间层之后,原位进行另外的晶体生长,以形成总厚度为0.1-10μm范围,优选厚度为3-10μm范围的III-N晶体,由此获得模板,其中模板的III-N层的总厚度将掩膜材料的中间层计算在内。
27.根据前述要点中任一点所述的方法,其特征在于,使用MOVPE作为生长方法。
28.根据前述要点中任一点所述的方法,其特征在于,在模板上以至少1mm,优选至少5mm,更优选至少7mm和最优选至少1cm的层厚生长III-N-单晶。
29.根据前述要点中任一点所述的方法,其特征在于,至少在模板形成结束后的步骤中,任选从头开始并且在所有晶体生长步骤中,借助HVPE进行晶体生长。
30.根据前述要点中任一点所述的用于制备III-N单晶的方法,其特征在于,在晶体生长结束后,生长的III-N单晶和包含蓝宝石的异质衬底通过自然剥离彼此分离,优选在晶体生长温度冷却过程中。
31.根据前述要点中任一点所述的用于制备III-N单晶的方法,其特征在于,在晶体生长结束后,生长的III-N单晶和包含蓝宝石的异质衬底通过磨蚀,锯切或剥离工艺彼此分离。
32.用于制备III-N晶片的方法,在其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中所述方法包括以下步骤:
a)进行根据要点3-31中任一点所述的方法,从而形成III-N块状晶体和
b)分解所述块状晶体从而形成晶片。
33.具有包含蓝宝石的衬底和至少一个III-N晶体层的模板,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中在异质衬底上的区域内或在模板的III-N晶体层内设置掩膜材料作为中间层,其中在模板的III-N晶体层内将在室温下的εxx值设定为εxx<0。
34.具有包含蓝宝石的衬底和至少一个III-N晶体层的模板,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中在异质衬底上的区域内或在模板的III-N晶体层内设置掩膜材料作为中间层,其中在模板的III-N晶体层内将在生长温度下的εxx值设定为εxx≤0。
35.根据要点33或34所述的模板,其中在模板的III-N晶体层内将在室温下的εxx值设定为0>εxx≥-0.003的范围和尤其是-0.0015>εxx≥-0.0025的范围和尤其是-0.0020≥εxx≥-0.0025的范围。
36.根据要点33-35中任一点所述的模板,其中在模板的III-N晶体层内在生长温度下的εxx值处于0>εxx>-0.0006范围,优选-0.0003>εxx>-0.0006的范围。
37.根据要点33-36中任一点所述的模板,其呈III-N单晶层厚为0.1-10μm,优选2-5μm范围的模板的形式,包括掩膜材料的中间层计算在内。
38.根据要点33-37中任一点所述的模板,其特征在于,III-N单晶在室温下具有σxx<-0.70GPa的压缩应力。
39.根据要点33-38中任一点所述的模板,其特征在于,在对于模板使用或设定厚度(d蓝宝石)为大约430μm(即±20μm)的异质衬底蓝宝石和厚度(dGaN)为大约7μm(即±0.5μm)的GaN的III-N晶体层的情况下,
在III-N晶体中,模板的曲率(KT)
(i)在生长温度时固定在0至-150km-1的范围,优选在-25至-75km-1的范围,和/或
(ii)在室温条件时固定在-200至-400km-1的范围,优选在-300至-400km-1的范围,更优选在-300至-350km-1的范围;
其中在使用或设定其它层厚(d蓝宝石/dGaN)的情况下,曲率值取决于各层厚依照Stoney-方程式处于以下范围:
KT(dGaN;d蓝宝石)=KT(7μm;430μm)×(430μm/d蓝宝石)2×(dGaN/7μm)。
40.根据要点33-39中任一点所述的模板,其特征在于,III=Ga和晶体在生长方向具有0.31829nm<a<0.318926nm的晶格常数。
41.根据要点33-40中任一点所述的模板,其特征在于,除去包含蓝宝石的衬底。
42.根据要点33-41中任一点所述的模板,其根据要点1-32中任一点所述的方法制备或用于根据要点1-32中任一点所述的方法。
43.根据要点32制备的III-N-晶片的用途,或根据要点33-42中任一点所述的模板的用途,用于制备较厚的III-N层或III-N-梨形晶或III-N-块状晶体,任选之后将它们分解成III-N-晶片。
44.根据要点32制备的III-N-晶片的用途,或根据要点33-42中任一点所述的模板的用途,各自用于制备半导体元器件、电子元器件或光电元器件。
45.根据要点44所述的用途,用于制备功率元器件、高频元器件、发光二极管或激光器。
46.掩膜材料作为中间层在模板中的用途,用于控制模板的曲率值和/或应变,以便在设定以特定的曲率值和/或特定的应变之后在衬底上施加至少一个另外的III-N-晶体层,其中所述模板具有包含蓝宝石的衬底和III-N晶体层,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素。
47.根据要点46所述的用途,其中特定的曲率值和/或特定的应变避免了在额外的III-N层随后的继续生长中的裂纹形成。
如果没有另行说明,在本申请中所述的温度涉及在加热装置上相应设定的温度,即为各个步骤设定的额定温度(工艺温度)。模板或晶片上的温度典型地较低,这根据反应器类型可以是不同的;例如最多低75K。因此,在实施例中所使用的反应器类型的情况下,模板/晶片上的温度(采用德国柏林Laytec公司的原位测量设备EpiTT测量)大约低于工艺温度30-50K。
附图说明
图1A和1B示意性显示了用于形成具有蓝宝石衬底和具有根据本发明的各个不同实施形式的III-N-模板的生长过程的阶段;
图2阐明了在GaN在蓝宝石上示例性生长的情况下,随时间推移的温度曲线、反射曲线和曲率曲线(距离15nm);
图3阐明了在GaN在蓝宝石上生长的情况下,随时间推移的温度曲线、反射曲线和曲率曲线(距离300nm);
图4显示了根据另一原理的生长表面的曲率变化,在所述原理中任选在模板的III-N层的生长过程中将具有掩膜材料的中间层的沉积与III-N-生长温度的改变相结合;
图5A和5B显示了根据本发明的不同的可能实施方式的主要取决于具有掩膜材料的中间层的设置和位置/定位的生长表面的曲率变化;
图5C显示了当按照图5A和5B定义的模板经受其它的III-N(GaN)-层生长以制备更厚的层时,关于生长表面曲率的结果;和
图6阐明了GaN在蓝宝石上以常规生长时,随时间推移的温度曲线、反射曲线和曲率曲线。
具体实施方式
附图、主题、改进方案和特别特征的以下详细描述应当阐释本发明并且详细描述的特别的实施方式,但是本发明并不局限于此。
在用于制备III-N-起始衬底的方法中令人惊讶地发现,基本上通过参照重要的参数即模板上的生长表面的曲率和/或模板内合适的应变适当地定位掩膜材料的中间层可以如此有利地影响模板,使得具有出色的特性的III-N晶体能够继续生长并且尤其显著地降低在模板上生长的III-N单晶内裂纹形成的以下倾向。
为了制备模板首先准备衬底,所述衬底选自包含蓝宝石的或由绿宝石组成的起始衬底以及具有在其上形成的结构的那些原始衬底,例如确定的外部(异位)形成的掩膜结构。准备合适的起始衬底的另一种可能性可以包括形成中间层或中间结构用以支持以后的从起始衬底脱离,和/或形成所谓的GaN-“纳米草坪”,其中从具有在其上形成的纳米柱结构的GaN-顺从层的衬底出发,如在WO2006035212A1、WO2008096168A1、WO2008087452A1、EP2136390A2和WO2007107757A2中所述。
任选异位进行的图案化,例如开窗口和其它掩膜结构因此充其量属于准备起始衬底步骤,但是不属于真正的置入掩膜-中间层的步骤,如下文结合根据本发明的方法所描述。
为了准备起始衬底使用具有蓝宝石,优选由蓝宝石组成的异质衬底。此外优选使用具有c-定向的,向(1-100)或(11-20)倾斜约0.1-0.5°并且单侧外延抛光和抛光的和/或优选磨平的背面的蓝宝石衬底。另一个实施方式规定,起始衬底具有通过光刻技术或通过湿化学或干化学蚀刻方法(例如ICP-蚀刻)结构化的表面。
现在借助示意图1A和1B描述示例性的、非限制性的、但是可变的实施方式。在这点要说明的是,起始衬底的厚度(例如,100A或100B)远远大于在其上形成的III-N-材料或III-N-层的厚度,以及此外模板的已生长的III-N-层的主要部分(例如,105A或105B)远远地大于具有掩膜材料的中间层(例如,102A或102B)下面的III-N-材料的厚度(例如,103A或103B),这通过分别在层100A/100B和105A/105B的左边缘上的中断表示。
在图1A和1B中首先显示在相同步骤(1)中准备各衬底100A或100B。可以可选地如上述对各个衬底进行预处理,尤其可以使其经受各脱附步骤或成核步骤。在所述可选的脱附步骤中例如可以将碳氢化合物残留,但是也可以将其它挥发性杂质从起始衬底或结构化的衬底以及以其他方式预处理的衬底除去。在脱附步骤期间,将起始衬底在方法中加热至提高的温度,优选至1100℃至1300℃的温度,更优选至1150℃至1250℃的温度,例如大约1200℃。典型地基于起始衬底内的温度梯度使衬底经受弯曲(挠曲/扭曲),通常相对后来在其上施加III-N-材料的表面凹曲率。此外任选在所述脱附步骤之后用氨进行氮化。另一个可选的步骤在于,在进行脱附之后降温,例如下降到400℃和600℃之间的温度,优选下降到450℃和550℃之间的温度。在冷却过程中,(典型地内凹的)弯曲再次下降,例如下降到脱附步骤时开始加热的水平。
在本发明的用于制备模板的方法中,衬底的准备和预处理优选可以还包括成核步骤,其中使晶体III-N-材料,特别是细小的III-N-雏晶在起始衬底上生长。该步骤在图1A和1B的相同步骤(2)中示出。晶体III-N-材料101A或101B,特别是III-N-雏晶在以后继续的III-N晶体生长中充当晶核。III-N-雏晶具有例如1-40nm的尺寸的不规则的形状,通常无序地存在于起始衬底上并且适当地首先形成无关联的成核层。所述成核步骤在低温-GaN-成核的情况下典型地在400至600℃,优选450至550℃和更优选在500至540℃温度进行。
AlN-成核典型地在850至1050℃,优选900至1000℃和更优选950至960℃的温度进行。
在低温成核步骤中,任选还在随后加热到生长温度时,可以可选地进行再结晶。
在任选采用上述可选措施准备衬底之后,各个根据本发明的实施方式的其它步骤可以变化,这涉及时间点和掩膜材料的层的位点/位置和从中得出的结果,如各自分开在图1A和图1B中所阐明。在图1A所示的实施方式中还在雏晶开始聚结之前直接在成核层101A上施加由掩膜材料形成的中间层102A。在其它(在这里没有具体示出)变型中不是直接地在成核层上进行中间层的沉积,而是在III-N-生长的一个特别短的阶段之后才进行,但是以nm计的范围特别靠近成核层,例如在与最大至30nm距离的范围。在所述特别靠近成核层的所选择的距离范围内后面的步骤实际上类似于在图1A中所示的形式进行。在图1B所示的实施方式中,在成核层101B上首先在一定的、通常仍然相对短的时间内进行III-N-生长,例如直到形成30nm或以上和适当地最大约300nm,优选最大约100nm,更优选最大约50nm的低厚度的晶体III-N层103B,和然后才按相应的与衬底的成核层之间的距离施加由掩膜材料组成的中间层102B。
所述的中间层102A和102B的沉积适宜地和优选原位地在相同的反应器内采用与用于III-N层的生长的技术相容的工艺进行。为此使合适的起始材料或掩膜材料的反应性衍生产物或衍生物质在反应器中在适当的温度和其它适用于沉积掩膜材料的参数条件下彼此发生反应。最简单地进行氮化物-掩膜材料如氮化硅的沉积,因为其沉积与III-N-沉积技术能够良好相容。通常在反应器压力或反应器温度方面除了使适当的气体成分和气流速率相匹配以外,为这种沉积选择与在III-N-分离时相同的或相似的或至少相容的条件,使得该工艺变型易于控制。因此例如使硅烷气体和氨流入反应器并且在适当的压力和适当的温度,例如800℃至1200℃,优选大约1050℃至1150℃彼此反应和以Si3N4形式和任选的其它化学计量的或超化学计量的或欠化学计量的SixNy组合物的形式在预备的衬底上(100A;101A)沉积。沉积不是SiN的掩膜材料,如TiN、Al2O3、SiO2、WSi和WSiN的步骤可以容易地和相应地匹配。
由此在成核层(参见图1A;101A)上或可选地在正在生长的,但是特别靠近成核层的III-N层(参见图1B;101B)上形成掩膜层(102A或102B)。掩膜层可以具有不同的形状。它通常均匀地分布在表面上和在此可以形成连续的层,但是它可选地具有显微/纳米结构化的空隙;这些可能性在图中以虚线层102A或102B形式示出。
各自包含掩膜材料的“中间层”102A或102B的厚度非常小,这可以通过相应的气流速率或短的过程时间设定;该厚度适当地处于纳米或亚纳米范围,例如低于5纳米,更优选低于1纳米,尤其是低于单层(即0.2-0.3纳米或更小)。
中间层102A或102B与衬底的距离小,其适宜地处于最大至300纳米范围,例如1-200纳米和特别是几十纳米,优选30-90纳米,更优选40-60纳米。
在沉积具有掩膜材料的中间层之后立即在其上进行III-N层104A,104B的(继续)生长(在图1A/1B中(阶段4)),直到在生长结束时(在图1A/1B中(阶段5))模板具有期望的厚度为0.1-10μm范围,优选为3-10μm范围的III-N层105A,105B(模板的III-N层的总厚度包括掩膜材料的中间层和任选的成核层)。根据本发明由此保证有利地影响模板的III-N层的曲率(在生长表面上测量)和/或应变特性并用于后续过程。与常规的方法相反,在所述常规的方法中典型地形成生长表面的凹曲率,然后所述凹曲率在晶体继续生长过程中,即随着III-N层的厚度的增加继续提高,根据本发明导致模板的曲率在生长的III-N层104A或104B的随后继续生长期间下降,如在图1A/1B的各步骤(4)中所示。在图1A的特殊情况下保证,紧接着掩膜材料的中间层101A沉积,该生长的III-N层通过III-N层的聚结发生-非典型地-负/凸曲率并且其中在模板内生成期望的压缩应力。在图1B的特殊情况下虽然首先在步骤(3)中通过拉伸应力在III-N晶体103B内存在轻微的凹曲率,但是在这种情况下保证,与没有沉积掩膜层102B的情况相比在适当的位置/位点处,曲率至少明显较低地提高,任选甚至达到曲率下降和由此观察到曲率差Ka-Ke≥0。
如果通过具有掩膜材料的中间层相对异质衬底的表面或成核层适当的距离的位点/位置达不到或本身达不到所追求的曲率特性,则可以通过额外地或有针对性地设定其它过程参数为此目的对所述特性进行控制:向Ka-Ke≥0关系提供补充部分,或模板在生长温度下基本上不弯曲或负弯曲。特别适合此目的的新的其它工艺参数在于调节或任选改变III-N-生长温度。对于使用热膨胀系数高于待生长的III-N晶体的蓝宝石作为异质衬底的情况,在对于之前的生长下降的生长温度下进行生长/沉积。该温度变化最有效地在限定的、优选模板的III-N层的生长的相对早的阶段进行并且在该降低的温度继续生长。例如实质性的曲率下降Ka-Ke>0补充地通过以下实现:在模板的III-N-晶体的至少一个生长阶段中在相对先前的生长下降约至少10℃的生长温度下进行。生长温度的下降优选为至少20℃和更优选处于20-50℃范围和尤其在25-40℃范围。
在GaN的情况下通常的生长温度处于例如900℃-1200℃,优选大约1020-1150℃,更优选约1,100℃±20℃的范围。在具有30%至90%的Al份额的AlGaN的情况下,通常的生长温度处于例如1,070-1,250℃的范围,优选在1,090-1,270℃,和更优选载1,170℃。基于普通知识相应地调节对于沉积其它III-N-材料的温度。
如果任选使用或任选期望地,可以像在上述特殊的实施方式中所述首选将系统加热到相应预选的(第一)温度,其中在所述第一温度下任选仅发生再结晶,和然后使所述第一温度变化,但是仅达到改变的(第二)温度,在所述(第二)温度下可以再进行晶体生长和优选外延晶体生长,以便最后可选择地额外影响曲率特性。如果任选使用,这优选在生长的III-N-雏晶聚结开始时或期间或在模板的III-N层的早期阶段进行。由于选择蓝宝石作为异质衬底发生生长温度下降。当(优选外延的)晶体生长在相应地改变的第二生长温度范围内(即低于第一温度)继续进行时,生长表面的曲率分别继续持续地或断续地下降。一旦通过该温度变化的任选的步骤实现足够的补充的曲率下降,就可以重新自由地选择用于III-N层的继续生长的温度,例如在通常的上述生长温度范围内,如对于GaN和AlGaN的那些。
III-组分,以前面的步骤出发-大约在如上文所述形成在衬底上形成成核层或初始的III-N-雏晶时-在变换到真正的外延III-N层的生长步骤时保持不变,或它们可以可选地改变。例如成核层(参见图1A/B中的102A或102B)由GaN或AlN组成,和模板的外延的III-N层(参见图1A/B中的104A-105A或104B-105B)可以与上述无关地由GaN或AlGaN(优选由GaN)组成。在一个特定的实施方式中III-组分不改变。
再次参考在本文具体描述的根据图1A和1B的实施方式,根据本发明保证了,通过在模板的整个III-N层105A或105B的继续生长过程中在微米范围(通常最大至10微米)适当地沉积唯一的掩膜材料的中间层102A或102B使曲率继续持续下降,在图1A的情况下具有向继续负的曲率值的趋势,在图1B的情况下则相反-因为从在阶段(3)略微正的/凸曲率开始-具有向基本上缺乏弯曲的状态的趋势(参见图1A/1B中的阶段(5))。
用“Ka”或“KA”(K初始)标记在III-N层的晶体生长的开始时的或紧接沉积掩膜材料的中间层之后的曲率值(例如在图1中大约在阶段(3))和用“Ke”或“KE”(K结束)标记在较晚的时间点(例如在图1中大约在阶段(4))和尤其在模板的III-N层生长结束时(例如在图1中大约在阶段(5))的曲率值,由此模板的曲率差(Ka-Ke)在生长温度下测量时分别具有正号。优选Ka-Ke至少为5km-1,更优选至少为10km-1。另一方面优选该曲率差(Ka-Ke)不要选择得过大;其优选应当不大于50km-1,更优选不大于20km-1
通过识别和有效地影响该特性和相关方面,通过本发明的方法能够制备包括第一III-N层的模板,所述模板在外延生长温度下不弯曲,在任何情况下基本上不弯曲(如在图1B阶段(5)所示),或负弯曲(如在图1A阶段(5)所示)。通过虚线隔开阶段(5)和(6),代表制得的模板当时的最终状态,即分别在生长温度下(阶段(5))或在室温下冷却之后(阶段(6))的状态。
在本发明的一个优选的实施方式中,全部在上述第一实施方式中描述的晶体生长步骤,包括任选进行的成核步骤通过金属有机气相外延方法(MOVPE,Metal-Organic VaporPhase Epitaxy)进行。但是可选或组合地也可以通过HVPE进行前述晶体生长步骤。
当在衬底上施加层厚适宜地至少为0.1μm,例如0.1-10μm范围,优选2-7.5μm范围的上述制得的III-N层时,根据本发明准备模板,所述模板为了继续使用或加工作为初始模板优异地适合于其它层且尤其是其它III-N层的外延生长并且然后可能遭遇形成裂纹的趋势的问题,尤其是在随后发生明显较厚的III-N层,如III-N-块状晶体(晶锭,梨形晶)生长或沉积时。适合于较厚的III-N层,如III-N-块状晶体的生长或沉积的技术例如可以选自气相外延法(Vapor phase Epitaxy,VPE)-其中尤其是氢化物气相外延法(HVPE),氨热法,提纯法等。
图2根据一个可能的实施方式阐明了本发明的方法的示例性过程。
其中在时间推移曲线中标示了以下参数:生长表面的变化(在反射率的下降的振幅的曲线上可以识别,在任意的单元中,根据惯例在图像的下部)以及温度的变化(纵坐标-左侧,上侧线对应过程温度,下侧线对应晶片温度)和生长表面曲率的变化(纵坐标,右侧)。生长表面曲率的测量可采用LayTec公司(柏林,德国)的EpicurveTT-曲率测量设备原位进行,所述曲率测量设备允许同时获得有关生长表面的温度,反射率和曲率的数据。
在图2中对方法步骤或阶段进行了说明。它们与图1中的视图类似。在图2中用“脱附”和“GaN-成核”命名的阶段与图1A/1B中称作阶段(1)和(2)的阶段对应并且用于准备蓝宝石衬底。没有距离或时间延迟地和由此直接在成核时(GaN-成核或AlN-成核;参见图1A阶段(3)),或在成核后立即或在短的(任选相当短的)生长时间之后(参见图1B阶段(3)),沉积具有掩膜材料的中间层,如在图2中所示。用表述“GaN-成核”命名的阶段对应根据图1的阶段(4)-(5)的外延III-N-“晶体生长”。在紧跟中间层-沉积的外延III-N-晶体生长的过程中可以识别技术实现,曲率从KA开始随着时间推移而下降,直到模板的III-N(GaN)-层的生长结束时达到(相对KA)低大约20-30km-1的曲率KE。然后可以冷却至室温(参见图1A/B阶段(6))。通过所述方法能够实现,模板的III-N(GaN)-层在结束时在生长温度下,即在厚度为几μm范围时基本上不弯曲;例如曲率值(KE)在外延生长温度下在最大±30km-1,尤其是±20km-1范围内可以为零。如果期望的话,可以如此改变该方法,使得在结束时KE在生长温度下是负的和模板由此具有凸曲率。在冷却到室温之后模板显示出明显加强的凸曲率并且由此具有显著的压缩应力。如果该模板在期望的时间点重新被加热到生长温度-例如为了生长厚的III-N块状晶体,则再次实现基本上没有弯曲或可选地具有负的曲率的状态,这根据令人惊讶的根据本发明的认识为具有减弱的裂纹形成的趋势的继续外延III-N-生长奠定了极好的基础。
在图3中借助作为起始衬底的蓝宝石样品显示了相应的变化过程(视图和文字说明如图2),但是与图2不同的是在这里明显较迟地沉积由掩膜材料组成的中间层(即300nm)。虽然与图2的情况不同,在所述情况中掩膜材料-中间层以15nm的特别小的距离沉积,在图3的情况中凹曲率加强(即KA-KE<0)。然而按照图3的实施方式也显示,采用距离的预定限定可以有针对性地按照期望调节获得的模板内的曲率。图3的模板相应地在冷却到室温之后显示比图2的模板明显小的凸曲率。关于在继续的外延III-N-生长时,尤其是在具有较厚III-N-层时避免裂纹形成,以非常小的距离(大约0nm-大约50nm,参见图2,例如以15nm的距离)沉积掩膜材料-中间层是特别有利的,在这里对比根据图3的采用大约300nm的距离的结果)。
图4以一个可能的变型图示了在本发明的另一个可能的实施方式中期待的生长表面的曲率的改变(右纵坐标)和分别所使用的温度的改变(左纵坐标,上侧线对应过程温度,下侧线对应晶片温度),在所述实施方式中任选将沉积具有掩膜材料的中间层与在模板的III-N-层的生长过程中III-N生长温度的降低相组合。在这种可能的或任选的实施方式中,在准备蓝宝石-异质衬底之后,所述准备过程也包括施加非常薄的GaN-或AlN成核层(这在图表中在开始的高温阶段与随后的低温阶段的阶段中可识别),首先重新加热至生长温度,然后任选连接(在此未示出的)再结晶阶段,以便然后如上所述沉积具有掩膜材料的中间层分离,这可以如所述例如在已经生长超过50nm,或超过100nm或例如300nm厚的III-N-层的时间点进行。但是现在额外地和与在图1和图2中所示的基本实施方式不同地或者与该中间层沉积同时地或者在此之前或之后的某个优选短时间内应用温度降低(参见在图4中显示的在提高到生长温度之后大约30℃温度斜坡)和然后模板的III-N-层的生长在该降低的温度继续,以便为曲率降低获得额外的贡献。在该组合的总结果中期望的是,在生长表面上模板的曲率在继续生长过程中下降,即KA-KE明显大于零,如在图4的原理图中所示。
对于模板的III-N-层的继续生长的温度降低可选地可以使用其他参数,以便保证遵循关系KA-KE>0。
在图5A、5B和5C中可以看出,用于控制模板的III-N-层内的曲率和/或应变,以便在这个基础上在模板上施加至少一个另外的III-N-层和任选的裂纹形成的趋势减弱的厚的块状晶体的其它可能性和不同的实施方式,其中图5B和5C还包含在没有中间层的情况下的比较结果(分别是线(B)和(E))。在图5A-C中模板的III-N-层的曲率特性在生长温度下与其厚度成反比。在此,图5A和5B显示了相应模板的制备阶段,其中在此示例性地使用MOVPE作为生长技术,与此相反在图5C中显示了在使用这些相应的模板的情况下稍迟的较厚的III-N(在这里GaN)-层的制备阶段,其中在此使用HVPE生长技术,所述HVPE生长技术特别适用于制备较厚的层直到块状晶体。
所述结果表明一种持久的趋势,即如何调节唯一的掩膜材料中间层相对蓝宝石-起始衬底或其上的任选的成核层的距离而显著影响曲率变化。可看出,在所使用的蓝宝石/GaN系统内在所使用试验状况时,对于没有距离(即,线“0nm”)的情况和对于距离为“15nm”和“30nm”的情况和更加明显地对于距离为直到约50nm等情况,条件Ka-Ke>0得以满足。在高于50nm的更大距离的情况下,像所示的在60nm、90nm和300nm的情况下,该条件起初未得到满足,但是令人惊讶的是曲率的增加得到相对较强的抑制,这导致所述增加相比于其中没有施加掩膜材料中间层(参见图5B和5C,对比线(B)和(E))的情况下可以保持得更小,并且尤其是当在低温沉积的成核层上(LT-GaN-成核)生长的时候(参见图5B和5C,对比线(E))。根据本发明的方法显示明显更好的有利的模板特性的可控性以及根据期望精确调节模板曲率的可能性,这可用于继续的III-N-外延生长。
图5A因此证明,相对于蓝宝石起始衬底(任选具有在其上形成的任选成核层)按控制地调节的距离设置仅一个掩膜材料的中间层能够非常精确地调节和控制期望的曲率值。此外可看出,在遵循重要因素的情况下,如掩膜材料的中间层的距离和生长的III-N-层的厚度以及由此的生长时间,可以在相应制得的与衬底相连的III-N-模板内调节这样一种状态,在所述状态下模板按照可选的用于避免裂纹形成的解决原则在生长温度下不弯曲或基本上不弯曲或负弯曲,即曲率可限制在最高30km-1,更佳地限制在最高20km-1,或还更佳地限制在最高10km-1或优选甚至调节到负值。此外如上所述也可以在模板的III-N-层的生长过程补充性地影响与其它工艺参数的差异例如温度变化,和在期望的情况下保证严格遵循特定关系KA-KE>0。
根据本发明获得的模板具有有利的性质和特征,下文将对此继续描述。所述模板是令人感兴趣的商业制品,但是可以直接随后或可选间接地在准备,贮存或发送之后作为模板在下文所述的其它步骤中继续加工。
根据本发明用于制备其它III-N单晶的模板在外延晶体生长的温度范围内不弯曲或基本上不弯曲或负弯曲。在例如对于模板使用或设定厚度(d蓝宝石)为430μm(大约,即±20μm)的蓝宝石作为衬底和厚度(dGaN)为7μm(大约,即±0.5μm)的GaN作为III-N晶体层的情况下,表述“基本上不弯曲”优选如此定义,即曲率值(Ke)在外延生长温度下处于零的最大±30km-1的范围,优选±10km-1的范围;表述“不弯曲”意味着Ke-值大约为零,例如0±5km-1和尤其是0±2km-1;表述“负弯曲”则是通过曲率在生长温度下处于低于0km-1的范围,例如直到-150km-1的范围,更优选-25至-75km-1的范围来定义。
需要注意的是,在将不是GaN的材料用于III-N时,准确的曲率值可以变化;但是根据本发明保持有意设定(基本上)不弯曲或负弯曲。此外在设定其它层厚的情况下曲率值可以取决于各层厚类似以下简化的Stoney-方程式而变化,据此(如果膜(dIII-N)比衬底(d衬底)薄得多)该关系适用(其中R=曲率半径和εxx=形变(Strain)):
1/R=6*(dIII-N/d2 衬底)*εxx
如果假设特别薄的层的εxx是恒定的,即当层厚变化时,系统通过改变R进行反应(由曲率的变化导致的εxx的变化忽略不计)。由此在使用示例性材料蓝宝石和GaN,但是设定与上述不同的层厚(d蓝宝石/dGaN)的情况下,曲率值根据各层厚类似Stoney-方程式处于以下范围:
KT(dGaN;d蓝宝石)=KT(7μm;430μm)×(430μm/d蓝宝石)2×(dGaN/7μm)
其中在选择其它材料的情况下,采用相应的值d衬底/dIII-N计算该方程式。
此外,例如对于根据本发明的模板这意味着,在430μm厚的蓝宝石和3.5-4μm厚的GaN情况下曲率为250km-1,在330μm厚的蓝宝石-晶片的情况下在相同的过程中曲率为425km-1
此外需要注意,在室温下的曲率与在生长温度下的曲率相比较已经改变,在有些情况下可能明显地改变。例如在使用蓝宝石作为异质衬底的情况下-由于在从生长温度冷却到室温的过程中,主要是基于不同结晶材料的不同的热膨胀系数导致的塑性变形-向模板额外地加载(仅通过固有压缩产生的)应力。这在图1A和1B中通过在室温下根据本发明制备的模板的最后阶段(6)的状态直观地图示,其中相对于在生长温度下最后阶段(5)各自存在明显较强的负弯曲。相应地,要可选或补充地注意,例如对于蓝宝石和GaN材料在室温下确定模板的曲率KT(7μm;430μm)在<-200km-1的范围,优选在-200至-400km-1的范围,更优选在-300至-350km-1的范围;其中对于其它层厚的情况重新参考简化的Stoney-方程式,
KT(dGaN;d蓝宝石)=KT(7μm;430μm)×(430μm/d蓝宝石)2×(dGaN/7μm)。
在另一个优选的实施方式中,在室温下对于d蓝宝石=430μm和dGaN=3.5μm的情况,模板的曲率半径在-4至-6m的范围。
从特征上描述根据本发明获得的模板的可能性、产品特性或结构特性可通过晶格常数或应变的形变数据来进行。
在此形变εxx如下定义:
Figure BDA0001194401300000271
其中a是晶体中实际的晶格常数和a0是理论上理想的晶格常数。
用于测定绝对晶格常数的X射线-方法详细描述于M.A.Moram和M.E.Vickers,Rep.Prog.Phys.72,036502(2009)中。
在此通过布拉格方程式
nλ=2dhklsinθ
首先从通过三轴几何图形在对称反射内(例如004)的2θ-扫描中确定晶格常数c。按照V.Darakchieva,B.Monemar,A.Usui,M.Saenger,M.Schubert,Journal of CrystalGrowth 310(2008)959-965)为
Figure BDA0001194401300000272
Figure BDA0001194401300000273
然后同样按照例如在M.A.Moram和M.E.Vickers,Rep.Prog.Phys.72,(2009)036502中说明的方程式
Figure BDA0001194401300000281
在2θ-扫描中从不对称反射hkl例如-105进行晶格常数a的确定。按照V.Darakchieva,B.Monemar,A.Usui,M.Saenger,M.Schubert,Journal of Crystal Growth310(2008)959-965)可以将
Figure BDA0001194401300000282
作为非受压的GaN的理想晶格常数a0。关于尤其考虑晶格常数的内在的或外部的应力现象的背景技术,参见Hearne等,Appl.Physics Letters 74,356-358(2007)。
此外也可以通过应变σxx描述特性,其中
σxx=Mf·εxx(霍克方程式)
其中Mf表示双轴弹性模量。可简单地通过拉曼光谱法确定应变σxx,如在I.Ahmad,M.Holtz,N.N.Faleev和H.Temkin,J.Appl.Phys.95,1692(2004)中所述;在其中由文献导出362GPa作为双轴弹性模量的值,其中从J.Shen,S.Johnston,S.Shang,T.Anderson,J.Cryst.Growth 6(2002)240选取与359GPa非常相似的值;由此大约360GPa的双轴弹性模量值Mf是适当的和恒定的。
根据本发明的模板在外延晶体生长温度范围内具有εxx≤0(即包括εxx=0)和尤其εxx<0的值。可以直接从曲率的原位测量中确定该值。
除了存在具有掩膜材料的中间层之外,根据本发明的模板此外在室温下具有σxx<-0.70的压缩应力,和/或模板的应力εxx在室温下可以调节到εxx<0的范围,优选0>εxx≥-0.003的范围,更优选-0.0015≥εxx>-0.0025(或-0.0015>εxx≥-0.0025)的范围和尤其-0.0020≥εxx≥-0.0025的范围的值。
可与气相外延法设备组合使用的合适的曲率测量设备例如为德国柏林Seesener大街Laytec公司制造的曲率测量设备(例如参见DE102005023302A1和EP000002299236A1)。所述曲率测量设备能够与可使用的用于气相外延法例如MOVPE,HVPE或MBE(分子束外延法)的设备良好地组合并且此外使得测量晶片表面上的温度成为可能。
因此在外延晶体生长之后获得模板,所述模板由于上述特性适合于在其它外延生长步骤中制备具有特殊品质和特别特征的晶体。根据本发明的模板因此优异地适合于继续使用,可以原样地作为模板准备,中间存储或发送以便继续使用,或可以直接地在整个过程中继续使用。
本发明的另一个主题涉及用于制备III-N单晶的方法,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中该方法包括以下步骤:
aa)提供模板,所述模板包括包含蓝宝石的起始衬底和至少一个III-N晶体层,其中如此形成所述起始衬底和所述至少一个III-N晶体层:模板在外延晶体生长温度范围内没有弯曲或接近没有弯曲或具有负弯曲,和
bb)进行外延晶体生长以便在按照aa)的模板上以形成其它的III-N-晶体,可选地用于制备III-N块状晶体,
cc)任选将III-N单晶或III-N块状晶体与异质衬底分解。
本发明的主题由可选的解决原则出发,以便通过在步骤aa)和bb)中确定的前体条件使裂纹形成的风险降至最低或完全地抑制。
在一个优选的实施方式中,在步骤aa)中准备的模板包括上述的具有掩膜材料的中间层,其中在该方面可以基于上述描述形成所述具有中间层的模板。在本发明的该主题中,但是按照可替选的解决原则,这样的中间层不是必然存在,这是因为在步骤aa)中定义的弯曲状态可选地也可以通过其它条件设定,特别是通过在模板的III-N-生长过程中适当的温度控制和温度变化,如在其他地方所述。
根据本发明由于晶格形变和压缩应力的挤压,在步骤aa)中准备的模板的状态也可以如此定义:模板的III-N晶体在生长温度下具有εxx≤0的值(即包括εxx=0),尤其εxx-值<0,其中优选该值处于0>εxx>-0.0006的范围和更优选-0.0003>εxx>-0.0006的范围。在室温下可以存在σxx<-0.70GPa的压缩应力。根据本发明的模板在室温下的形变εxx优选具有0>εxx≥-0.003的范围,更优选在-0.0015≥εxx≥-0.0025(或-0.0015>εxx≥-0.0025)的范围和尤其在-0.0020≥εxx≥-0.0025范围内的值。
因此可以在本发明的另一个实施方式中制备III-N单晶,所述III-N单晶由此获得:在步骤aa)和bb)之间没有或存在中断的情况下,在根据本发明获得的模板上进行额外的外延晶体生长以形成其它的III-N晶体。其它的外延III-N晶体生长可以在生长温度下进行,所述生长温度可以独立于上述晶体生长温度进行选择。
在模板上的其它晶体生长的其它条件是现在可以自由选择的。因此可以生长III-N-材料,所述材料的III-成分可以按照期望选择和变化。相应地可以施加至少一个(任选另外的)GaN-层、AlN-层、AlGaN-层、InN-层、InGaN-层、AlInN-层或AlInGaN-层以制备相应较厚的III-N层或III-N单晶。优选无论是模板的III-N-晶体层还是在其上外延生长的III-N晶体都形成纯二元体系,例如GaN、AlN或InN,或模板的III-N-晶体层为二元体系,尤其是GaN(至少主要是,因为可以选择成核层由其它材料形成,例如AlN),和在其上外延生长的III-N晶体是可自由选择的二元或三元III-N-材料,尤其是二元GaN的。
步骤bb)可以紧接步骤aa),可选地方法也可以在它们之间中断。可以在步骤之间更换反应器,这又能够在步骤bb)中通过与根据步骤aa)制备准备的模板时不同的生长方法使III-N晶体的生长成为可能,以便为各步骤选择最佳的条件。因此在根据本发明制备的模板上的额外的外延晶体生长优选通过HVPE进行。在HVPE条件下有利地选择步骤bb)使得高的生长率和相应地达到较厚的层成为可能。但是也可以在单个具有确定的生长技术的设备中,例如只借助HVPE进行方法的所有步骤,所述步骤涉及整体生长,包括模板形成和随后的沉积其它外延III-N-层,以便在相同的反应器中进行步骤aa)和bb)。
根据本发明在用于制备III-N单晶的方法中可以根据上述的实施方式在所准备的模板上进行外延晶体生长,从而在外延生长结束后以明显降低的裂纹形成的风险获得,层厚为至少1mm,优选至少5mm,更优选至少7mm和最优选1cm的具有非常好的晶体品质的厚III-N单晶。基于没有裂纹可以有利地使用块状晶体的总厚度。
在用于制备III-N单晶的外延晶体生长结束后,可以任选将无裂纹的III-N单晶与衬底分解(任选步骤cc)。在一个优选的实施方式中,这通过自然剥离进行,例如在晶体生长温度的冷却过程中。在一个优选的实施方式中,通过磨蚀,锯切或剥离工艺将III-N单晶与衬底分解。
如果外延生长的III-N单晶具有足够大的厚度,其中获得所谓的III-N-梨形晶或III-N-晶锭,则可以通过适当的方法将所述单晶拆分以便形成大量的单个薄片(晶片)。拆分单晶包括惯用的III-N单晶的切割和锯割方法。因此获得的晶片出色地适合作为制备半导体装置和元器件,例如光电元器件后电子元器件的基础。由此根据本发明制备的晶片适合用作功率元器件,高频元器件,发光二极管和激光器。
在全部的方法步骤中,尤其在III-N-梨形或III-N-晶锭的真正的外延生长的III-N-层中和相应地在所获得的晶片的III-N单晶中可以影响掺杂。合适的掺杂剂包括n-掺杂剂以及p-掺杂剂和可以包括选自Be、Mg、Si、Ge、Sn、Pb、Se和Te的元素。对于半绝缘材料而言,合适的掺杂元素可以包括选自C、Fe、Mn和Cr的元素。
在另一优选的实施方式中,无裂纹的III-N单晶由氮化镓组成,并且所述晶体在生长方向具有在<a0范围,尤其在0.31829nm<a≤0.318926nm范围的晶格常数a。在此可以采用值a0=0.318926nm作为GaN的晶格常数a0的参考值(参见V.Darakchieva,B.Monemar,A.Usui,M.Saenger,M.Schubert,Journal of Crystal Growth 310(2008)959-965)。这与0≤εzz<+0.0001范围中的晶格常数c大致对应。
实施例
实施例1
采用以下的细节在预处理的蓝宝石(所述绿宝石经过脱附和成核)上使用MOVPE作为生长技术。在此所述的温度涉及加热器的标称设置的温度;模板或晶体上的温度较低,部分低大约70K(参见图2和3:在此以上侧线表示加热器温度和以下侧线表示晶片基底的测量温度)。
反应器:
MOVPE-反应器Aixtron 200/4RF-S,单-晶片,水平
异质衬底:
c-平面蓝宝石衬底,在m-方向切割0.2°
430μm厚
未结构化
脱附步骤(图1(1);100)
反应器压力:100mbar
加热:在7分钟内从400℃到1200℃
反应器温度:1200℃
过程温度时间:在H2-气氛下10分钟
冷却到960℃
成核层(图1(2);101)
气流:25sccm三甲基铝(TMAl),发泡剂:5℃,250sccm NH3
冷却到960℃
打开阀门
成核:10分钟
将氨流量提高到1.6slm
T-斜坡;任选晶体生长(图1(2)至(3)前;103)
在40秒内从960℃加热到1100℃
反应器压力:150mbar,H2-气氛
气流:任选16-26sccm三甲基镓(TMGa),2475sccm NH3
晶体生长时间:0-10分钟(对应0-300nm)
SiN-沉积(图1(3);102)
气流:0.113μmol/分钟硅烷,1475sccm NH3
无TMGa
压力:150mbar
温度:1100℃
时间:3分钟
继续晶体生长(图1(4);104)
1100℃
反应器压力:150mbar,H2-气氛
气流:26sccm TMGa,2000sccm NH3
晶体生长时间:90-240分钟(对应3-10μm GaN-厚度)
生长结束和冷却(图1(5)-(6))
切断加热和TMGa-气流
降低NH3:在40秒内从2000sccm到500sccm
切断:在700℃温度下NH3-气流
切换:从NH3-气流到N2-气流
图5A显示了在生长温度下(1350°K)的曲率变化,与生长的GaN-层的厚度相反并且随着时间推移而改变,根据SiN(SixOy)相对AlN成核层的距离而不同。零点在此涉及III-N-层104A,104B的继续生长的开始(即在图1A/1B中阶段(3)之后和在阶段(4)之前或之中)。可以有目的地和精确地控制曲率特性。下表1给出了原位、即在生长温度下测量的εxx-值和在室温下测量的曲率值C(km-1)和在厚度为大约7μm的模板制成物完成时在室温下通过C计算的εxx-值。
表1
Figure BDA0001194401300000331
实施例2和对比实施例
在经选择的、根据实施例1制备的模板上,其中具有SiN-中间层的GaN-层直接沉积在成核层上(样品A)或按照很小的(15-30nm;样品D)或较大的(300nm;样品C)距离上沉积,或根据对比实施例,其中生长没有SiN的GaN(样品B)或在低温-GaN-成核层上(样品E)生长,与实施例1类似地跟踪曲率,即在最大至大约7μm的MOVPE-生长范围内(如图5B所示),或在进行最大至大约25μm的继续的HVPE-生长时(如图5C所示)。与没有SiN-中间层的对比模板(B)和(E)相比,图5B和5C的结果再一次显示根据本发明的模板(A),(C)和(D)的曲率的调节和特性方面明显更佳的结果。
其它对比实施例
在其它对比实施例中,除了不沉积掩膜材料的中间层之外,也可以使用类似的试验条件。
图6显示了在另一个对比实施例中在蓝宝石上GaN的MOVPE-生长的典型的原位数据,其中在下部的图表中显示了在三个不同的蓝宝石衬底的处理过程中曲率的发展(参见Brunner等,J.Crystal Growth 298,202-206(2007))。箭头指向读取的曲率值KA和KE。通过50km-1的曲率值KA和70km-1的曲率值KE在这里适用KA-KE<0,即GaN-层在生长温度下内在拉伸张紧。通过冷却,所述GaN-层的应变与外部的压缩应变叠加。

Claims (10)

1.具有包含蓝宝石的衬底和至少一个III-N晶体层的模板,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素,其中在异质衬底上的区域内或在模板的III-N晶体层内设置掩膜材料作为中间层,其中在模板的III-N晶体层内通过一个或两个的以下形变εxx值(i)/(ii)定义:
(i)在室温下εxx值处于<0的范围,(ii)在生长温度下εxx值处于εxx≤0的范围;
其中所述εxx值为通过晶体中实际的晶格常数与理论上理想的晶格常数之差除以理论上理想的晶格常数计算的形变值,和
其中所述掩膜材料的中间层相对所述异质衬底的距离为最大300nm。
2.根据权利要求1所述的模板,其中在模板的III-N晶体层内,εxx
(i)在室温下处于0>εxx≥-0.003的范围;
(ii)在生长温度下处于0>εxx>-0.0006的范围。
3.根据权利要求1或2所述的模板,其特征在于,在对于模板使用或设定厚度(d蓝宝石)为430±20μm的蓝宝石衬底和厚度(dGaN)为7μm±0.5μm的GaN的III-N晶体层的情况下,
在III-N晶体的情况下,模板的曲率(KT)
(i)在生长温度时固定在0至-150km-1的范围,和/或
(ii)在室温时固定在-200至-400km-1的范围;
其中在使用或设定其它层厚(d蓝宝石/dGaN)的情况下,曲率值取决于各层厚依照Stoney方程式处于以下范围:
KT(dGaN;d蓝宝石)=KT(7μm;430μm)×(430μm/d蓝宝石)2×(dGaN/7μm)。
4.根据权利要求1或2所述的模板,其特征在于,除去包含蓝宝石的衬底。
5.根据权利要求1所述的模板,其中在模板的III-N晶体层内,εxx
(i)在室温下处于-0.0015>εxx≥-0.0025的范围;
(ii)在生长温度下处于-0.0003>εxx>-0.0006的范围。
6.根据权利要求1或2所述的模板,其特征在于,在对于模板使用或设定厚度(d蓝宝石)为430±20μm的蓝宝石衬底和厚度(dGaN)为7μm±0.5μm的GaN的III-N晶体层的情况下,
在III-N晶体的情况下,模板的曲率(KT)
(i)在生长温度时固定在-25至-75km-1的范围,和/或
(ii)在室温时固定在-200至-400km-1的范围;
其中在使用或设定其它层厚(d蓝宝石/dGaN)的情况下,曲率值取决于各层厚依照Stoney方程式处于以下范围:
KT(dGaN;d蓝宝石)=KT(7μm;430μm)×(430μm/d蓝宝石)2×(dGaN/7μm)。
7.根据权利要求1或2所述的模板的用途,用于制备III-N-梨形晶,任选在这之后将它们分解成单个III-N-晶片。
8.根据权利要求1或2所述的模板的用途,用于制备III-N-块状晶体,任选在这之后将它们分解成单个III-N-晶片。
9.根据权利要求1或2所述的模板的用途,用于制备半导体元器件。
10.掩膜材料作为中间层在模板中的用途,用于控制模板的曲率值和/或应变,以便在设定确定的曲率值和/或确定的应变之后在衬底上施加至少一个其它的III-N-晶体层,其中所述模板具有包含蓝宝石的衬底和III-N晶体层,其中III表示元素周期表第三主族中选自Al、Ga和In的至少一种元素。
CN201611230901.5A 2012-03-21 2013-03-21 用于制备iii-n模板及其继续加工的方法和iii-n模板 Active CN107068543B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
DE201210204551 DE102012204551A1 (de) 2012-03-21 2012-03-21 Verfahren zur Herstellung von III-N-Einkristallen, und III-N-Einkristall
DE102012204553.8A DE102012204553B4 (de) 2012-03-21 2012-03-21 Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
DE102012204553.8 2012-03-21
DE102012204551.1 2012-03-21
US201261614190P 2012-03-22 2012-03-22
US201261614161P 2012-03-22 2012-03-22
US61/614,190 2012-03-22
US61/614,161 2012-03-22
CN201380015538.3A CN104364879B (zh) 2012-03-21 2013-03-21 用于制备iii‑n模板及其继续加工的方法和iii‑n模板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380015538.3A Division CN104364879B (zh) 2012-03-21 2013-03-21 用于制备iii‑n模板及其继续加工的方法和iii‑n模板

Publications (2)

Publication Number Publication Date
CN107068543A CN107068543A (zh) 2017-08-18
CN107068543B true CN107068543B (zh) 2020-06-23

Family

ID=49221876

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201611230901.5A Active CN107068543B (zh) 2012-03-21 2013-03-21 用于制备iii-n模板及其继续加工的方法和iii-n模板
CN201380015538.3A Active CN104364879B (zh) 2012-03-21 2013-03-21 用于制备iii‑n模板及其继续加工的方法和iii‑n模板
CN201380015539.8A Active CN104364429B (zh) 2012-03-21 2013-03-21 用于制备iii‑n单晶的方法以及iii‑n单晶
CN201710194546.9A Active CN106968014B (zh) 2012-03-21 2013-03-21 用于制备iii-n单晶的方法以及iii-n单晶

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201380015538.3A Active CN104364879B (zh) 2012-03-21 2013-03-21 用于制备iii‑n模板及其继续加工的方法和iii‑n模板
CN201380015539.8A Active CN104364429B (zh) 2012-03-21 2013-03-21 用于制备iii‑n单晶的方法以及iii‑n单晶
CN201710194546.9A Active CN106968014B (zh) 2012-03-21 2013-03-21 用于制备iii-n单晶的方法以及iii-n单晶

Country Status (7)

Country Link
US (4) US9896779B2 (zh)
EP (2) EP2815004B1 (zh)
JP (3) JP6655389B2 (zh)
KR (3) KR102090347B1 (zh)
CN (4) CN107068543B (zh)
PL (2) PL2815421T3 (zh)
WO (2) WO2013139888A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408483B2 (ja) 2013-11-07 2018-10-17 日本碍子株式会社 GaNテンプレート基板およびデバイス基板
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
FR3031833B1 (fr) * 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
DE102015205104A1 (de) 2015-03-20 2016-09-22 Freiberger Compound Materials Gmbh Züchtung von A-B Kristallen ohne Kristallgitter-Krümmung
US9583187B2 (en) * 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
JP6830098B2 (ja) * 2016-04-08 2021-02-17 スタンレー電気株式会社 半導体ウェハ
KR20180070781A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
JP6888794B2 (ja) * 2017-03-22 2021-06-16 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
CN107093665B (zh) * 2017-05-15 2019-07-09 中国电子科技集团公司第二十六研究所 一种压电薄膜换能器用WSiAlN薄膜及其制备方法
FR3068994B1 (fr) * 2017-07-11 2021-12-10 Commissariat Energie Atomique Procede de realisation d'une couche cristalline en un compose iii-n par epitaxie van der waals a partir de graphene
WO2019066787A1 (en) * 2017-09-26 2019-04-04 Sixpoint Materials, Inc. CRYSTALLINE GERM FOR THE GROWTH OF A SOLID GALLIUM NITRIDE CRYSTAL IN SUPERCRITICAL AMMONIA AND METHOD OF MANUFACTURE
JP7245501B2 (ja) * 2018-03-02 2023-03-24 国立大学法人東海国立大学機構 Iii族窒化物半導体素子の製造方法および基板の洗浄方法
CN110752171B (zh) * 2019-11-01 2022-07-29 长江存储科技有限责任公司 晶圆弯曲度调整装置及方法
CN111223926B (zh) * 2020-04-22 2020-07-24 浙江集迈科微电子有限公司 卷式GaN基半导体器件及其制备方法
CN113410352B (zh) * 2021-07-30 2023-07-28 山西中科潞安紫外光电科技有限公司 一种复合AlN模板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064091A (zh) * 2006-02-23 2011-05-18 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺
CN102208338A (zh) * 2010-03-30 2011-10-05 杭州海鲸光电科技有限公司 蓝宝石基复合衬底及其制造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
JP3361285B2 (ja) * 1996-01-19 2003-01-07 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 GaN単結晶基板
JP2002043785A (ja) * 2000-07-28 2002-02-08 Murata Mfg Co Ltd シールドケース及びそれを用いた電子機器及びそれを用いた電子装置及びシールドケースの製造方法
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
DE10159988B4 (de) * 2001-12-06 2016-01-07 Kautex Textron Gmbh & Co. Kg Behälter zur Bevorratung und zum Ausgießen von Flüssigkeiten
TW561526B (en) * 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP3569807B2 (ja) 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
GB0203058D0 (en) * 2002-02-09 2002-03-27 Bp Chem Int Ltd Production of olefins
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
US7461728B2 (en) * 2004-03-01 2008-12-09 University Of Vermont And State Agricultural College Active vibration damping system
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 GaN単結晶基板の製造方法
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
DE102005021099A1 (de) * 2005-05-06 2006-12-07 Universität Ulm GaN-Schichten
DE102005023302B4 (de) 2005-05-13 2010-09-16 Laytec Gesellschaft Für In-Situ und Nano-Sensorik mbH Vorrichtung und Verfahren zur Messung der Krümmung einer Oberfläche
JP5023318B2 (ja) 2005-05-19 2012-09-12 国立大学法人三重大学 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
US20070007232A1 (en) * 2005-07-07 2007-01-11 Manera David A Moisture-tight safety closure and container
DE102005041643A1 (de) 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵(GaN)之生長方法
CN1988109B (zh) * 2005-12-21 2012-03-21 弗赖贝格化合物原料有限公司 生产自支撑iii-n层和自支撑iii-n基底的方法
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
GB2436398B (en) 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2009170895A (ja) * 2007-12-18 2009-07-30 Rohm Co Ltd 窒化物半導体装置及び半導体レーザ
EP2285736A2 (en) * 2008-05-06 2011-02-23 Kyma Technologies, INC. Group iii nitride templates and related heterostructures, devices, and methods for making them
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
WO2010022064A1 (en) * 2008-08-21 2010-02-25 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
JP2010132473A (ja) 2008-12-02 2010-06-17 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法
EP2299236B1 (en) 2009-09-17 2013-04-10 LayTec Aktiengesellschaft Method and apparatus for real-time determination of curvature and azimuthal asymmetry of a surface
CN102268767A (zh) 2010-06-02 2011-12-07 蒋迎辉 一种吸湿排汗纬弹纱卡面料
WO2012035135A1 (de) 2010-09-19 2012-03-22 Osram Opto Semiconductors Gmbh Halbleiterchip und verfahren zu dessen herstellung
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
DE102010056409A1 (de) 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
GB2488587B (en) 2011-03-03 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
JP5491465B2 (ja) * 2011-07-26 2014-05-14 株式会社アドバンテスト スイッチ装置、スイッチ装置の製造方法、伝送路切替装置、および試験装置
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064091A (zh) * 2006-02-23 2011-05-18 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺
CN102208338A (zh) * 2010-03-30 2011-10-05 杭州海鲸光电科技有限公司 蓝宝石基复合衬底及其制造方法

Also Published As

Publication number Publication date
PL2815004T3 (pl) 2018-05-30
US20180237944A1 (en) 2018-08-23
JP6576966B2 (ja) 2019-09-18
JP2015516355A (ja) 2015-06-11
US9896779B2 (en) 2018-02-20
US20190276950A1 (en) 2019-09-12
KR20150003723A (ko) 2015-01-09
US20150292111A1 (en) 2015-10-15
WO2013139887A1 (de) 2013-09-26
WO2013139888A1 (de) 2013-09-26
CN106968014A (zh) 2017-07-21
CN106968014B (zh) 2019-06-04
KR102083043B1 (ko) 2020-02-28
US20150050471A1 (en) 2015-02-19
EP2815004A1 (de) 2014-12-24
EP2815421B1 (de) 2018-01-31
US10309037B2 (en) 2019-06-04
US10883191B2 (en) 2021-01-05
CN107068543A (zh) 2017-08-18
CN104364429B (zh) 2017-09-22
KR20190133274A (ko) 2019-12-02
JP2017124968A (ja) 2017-07-20
CN104364879B (zh) 2017-06-06
CN104364429A (zh) 2015-02-18
KR20140146082A (ko) 2014-12-24
CN104364879A (zh) 2015-02-18
JP6349298B2 (ja) 2018-06-27
PL2815421T3 (pl) 2018-06-29
KR102090347B1 (ko) 2020-03-17
US10584427B2 (en) 2020-03-10
EP2815421A1 (de) 2014-12-24
JP6655389B2 (ja) 2020-02-26
KR102192130B1 (ko) 2020-12-17
JP2015512856A (ja) 2015-04-30
EP2815004B1 (de) 2018-01-10

Similar Documents

Publication Publication Date Title
CN107068543B (zh) 用于制备iii-n模板及其继续加工的方法和iii-n模板
EP2104754B1 (en) Production of single-crystal semiconductor material using a nanostructure template
EP2641267B1 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
EP2064730B1 (en) Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
US20080150086A1 (en) Nitride based semiconductor device and process for preparing the same
TWI404122B (zh) 增進半-極性(Al,In,Ga,B)N藉由金屬有機化學氣相沈積生長之方法
JP2003536257A (ja) 窒化ガリウムのコーティングの製造方法
US8119499B2 (en) Semiconductor substrate fabrication by etching of a peeling layer
KR20110018890A (ko) 제iii족 질화물 주형 및 관련된 헤테로구조체, 장치, 및 그들의 제조 방법
US20050211988A1 (en) Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate
Hennig et al. Freestanding 2-in GaN layers using lateral overgrowth with HVPE
JP5230522B2 (ja) 積層体の製造方法、および該積層体を有する半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant