CN107017237B - 具有扇形轮廓的深沟槽电容器 - Google Patents

具有扇形轮廓的深沟槽电容器 Download PDF

Info

Publication number
CN107017237B
CN107017237B CN201611237535.6A CN201611237535A CN107017237B CN 107017237 B CN107017237 B CN 107017237B CN 201611237535 A CN201611237535 A CN 201611237535A CN 107017237 B CN107017237 B CN 107017237B
Authority
CN
China
Prior art keywords
substrate
layer
trench
sidewall
serrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611237535.6A
Other languages
English (en)
Other versions
CN107017237A (zh
Inventor
颜翠玲
倪其聪
张瑞鸿
罗耀聘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107017237A publication Critical patent/CN107017237A/zh
Application granted granted Critical
Publication of CN107017237B publication Critical patent/CN107017237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Abstract

本发明实施例涉及一种具有深沟槽电容器的集成芯片及形成方法，该深沟槽电容器具有限定弯曲凹陷的锯齿状侧壁。在一些实施例中，集成芯片包括具有沟槽的衬底，该沟槽具有限定多个弯曲凹陷的锯齿状侧壁。介电材料层共形地内衬于锯齿状侧壁，并且导电材料层布置在沟槽内并且通过介电材料层与衬底分离。介电材料层配置为位于包括导电材料层的第一电极和布置在衬底内的第二电极之间的电容器电介质。导电材料层的锯齿状侧壁增加了导电材料层的外表面的表面积，从而增加每单位深度的电容器的电容。本发明实施例涉及具有扇形轮廓的深沟槽电容器。

Description

具有扇形轮廓的深沟槽电容器
技术领域
本发明实施例涉及具有扇形轮廓的深沟槽电容器。
背景技术
半导体产业不断地尝试减小半导体器件的表面积以在相同的衬底尺寸上安装更多的器件。垂直器件结构可以大大减小半导体器件所需要的表面积。通常在集成芯片中实现的垂直器件的一种类型的是深沟槽电容器。深沟槽电容器包括延伸到半导体衬底内的沟槽中的一个或多个电容器电极。它们可以用于无数目的，诸如配置为将诸如互连件的电路的一部分与电路的另一部分去耦的去耦电容器。
发明内容
根据本发明的一些实施例，提供了一种集成芯片，包括：衬底，具有沟槽，所述沟槽具有限定多个弯曲凹陷的锯齿状侧壁；介电材料层，共形地内衬于所述锯齿状侧壁；以及导电材料层，通过所述介电材料层与所述衬底分离并且具有包括多个弯曲突起的侧壁，其中，所述介电材料层配置为位于第一电极和第二电极之间的电容器电介质，所述第一电极包括所述导电材料层，所述第二电极布置在所述衬底内。
根据本发明的另一些实施例，还提供了一种集成芯片，包括：衬底，具有沟槽，所述沟槽包括从所述衬底的上表面延伸至所述衬底内的下面位置的锯齿状内表面，其中，所述沟槽限定沿着所述衬底的上表面的开口和下面的腔体，所述腔体具有比所述开口更大的宽度；导电掺杂区，围绕所述沟槽；介电材料层，共形地内衬于所述锯齿状内表面；以及导电材料层，布置在所述沟槽内并且通过所述介电材料层与所述衬底分离。
根据本发明的又一些实施例，还提供了一种形成深沟槽电容器的方法，包括：选择性地蚀刻衬底以形成具有限定多个弯曲凹陷的锯齿状内表面的沟槽；在所述沟槽内形成介电材料层，其中，所述介电材料层共形地内衬于所述锯齿状内表面；以及在所述沟槽内形成导电材料层并且所述导电材料层通过所述介电材料层与所述衬底分离，其中，所述介电材料层配置为用作第一电极和第二电极之间的电容器电介质，所述第一电极包括所述导电材料层，所述第二电极布置在所述衬底内。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1示出位于沟槽内的具有深沟槽电容器的集成芯片的一些实施例的截面图，该沟槽包括限定多个弯曲凹陷的锯齿状侧壁。
图2示出位于具有锯齿状侧壁的沟槽内的具有深沟槽电容器的集成芯片的一些额外实施例的截面图。
图3示出位于具有锯齿状侧壁的沟槽内的具有深沟槽电容器的集成芯片的一些额外实施例的截面图。
图4A-图4C示出位于具有锯齿状内表面的沟槽内的具有深沟槽电容器的集成芯片的一些额外实施例的截面图。
图5-图7示出位于具有锯齿状内表面的沟槽内的具有深沟槽电容器的集成芯片的一些额外实施例的截面图。
图8-图13示出在具有锯齿状侧壁的沟槽内形成深沟槽电容器的方法的一些额外实施例的截面图。
图14示出在具有锯齿状侧壁的沟槽内形成深沟槽电容器的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
深沟槽电容器是形成在延伸到半导体衬底中的沟槽内的电容器。通常，通过蚀刻衬底以形成沟槽，在沟槽中后续形成导电材料和介电材料来形成深沟槽电容器。随着集成芯片组件的尺寸减小，深沟槽的深度可导致许多问题。例如，在多层三维集成芯片(3DIC)中，衬底在接合之前通常减薄。然而，深沟槽可以抑制衬底变薄，从而增加堆叠的衬底之间的层间互连件的长度。此外，尽管深沟槽电容器的垂直侧壁允许电容器良好地缩放，但随着电容器之间的距离减小，由于硅密度降低，导致沿着边缘的衬底的弱结构完整性。降低的结构完整性可导致集成芯片故障，这对集成芯片制造商是昂贵的。
本发明涉及一种具有布置在沟槽内的深沟槽电容器的集成芯片及形成方法，该沟槽具有限定多个弯曲凹陷的锯齿状侧壁。弯曲凹陷增加了沟槽内的深沟槽电容器的电容电极的表面积，从而允许电容器在每单位深度上具有更大的电容。在一些实施例中，集成芯片包括具有沟槽的衬底，该沟槽具有限定多个弯曲凹陷的锯齿状侧壁。介电材料层共形地内衬于锯齿状侧壁，并且导电材料层布置在沟槽内并且通过介电材料层与衬底分离。介电材料层配置为位于包括导电材料层的第一电极和布置在衬底内的第二电极之间的电容器电介质。
图1示出具有布置在沟槽内的深沟槽电容器101的集成芯片100的一些实施例的截面图，该沟槽包括限定多个弯曲凹陷的锯齿状侧壁。
集成芯片100包括具有导电掺杂区104的衬底102。在一些实施例中，衬底102包括具有第一掺杂类型(例如，n型)的半导体材料(例如，硅)。导电掺杂区104可以具有不同于第一掺杂类型的第二掺杂类型(例如，p型)。在从衬底102的上表面102u延伸至导电掺杂区104内的下面位置的沟槽106中设置电容器组件。沟槽106具有分别限定多个弯曲凹陷108的锯齿状侧壁。
电容器组件可以包括布置在沟槽106内的介电材料层110。在一些实施例中，介电材料层110可以共形地内衬于沟槽106的锯齿状侧壁。还在沟槽106内布置导电材料112。导电材料112具有包括多个弯曲突起114的侧壁，该突起面向沟槽106的锯齿状侧壁。在一些实施例中，导电材料112通过介电材料层110与衬底102垂直地和横向地分离。
在一些实施例中，导电掺杂区104配置为用作深沟槽电容器101的第一电容器电极(E1)。导电材料112配置为用作第二电容器电极(E2)，其通过介电材料层110与第一电极(E1)分离，以给予深沟槽电容器101电容C。由于电容C基于第一电容器电极(E1)和第二电容器电极(E2)上的电荷，因此电容C与沟槽106的内表面的表面积和导电材料112的外表面的表面积成正比。沟槽106和导电材料112的锯齿状侧壁增加了沟槽106的内表面和导电材料112的外表面的表面积，从而增加了深沟槽电容器101每单位深度的电容。换言之，锯齿状侧壁允许深沟槽电容器101在较小深度处具有与具有平滑侧壁的电容器相同的电容。通过减小沟槽106的深度，可以在更短的时间内形成深沟槽电容器101，并且深沟槽电容器101可以容易地集成到多层3DIC结构中。
图2示出具有包括锯齿状侧壁的沟槽的集成芯片200的一些额外的实施例的截面图。
集成芯片200包括从衬底102的上表面102u延伸至衬底102内的下面位置的沟槽106。沟槽106包括限定多个弯曲凹陷108的锯齿状侧壁。在一些实施例中，多个弯曲凹陷108可包括位于沟槽106的侧壁内的具有大致为弧形截面的弧形凹陷。弧形凹陷具有与弧形凹陷的长度成正比的表面积，从而使得具有跨越角度Ф的弧长的内表面的弧形凹陷将具有等于Ф/360°*h*3.14的长度204。例如，具有高度h和跨越180°的弧长(即，半圆)的半圆形弧形凹陷将具有等于180°/360°*h*3.14＝1.57*h的长度204(在点A和B之间沿着沟槽106的一侧延伸)。
相对于直侧壁，锯齿状侧壁内的弯曲凹陷108增加了沿着衬底102的截面的侧壁长度。例如，对于包括半圆弧形凹陷的弧形凹陷，沟槽106的侧壁将具有等于沟槽106(例如，允许所公开的具有约19μm的深度208的沟槽106的深沟槽电容器可提供与具有约30μm深度的直沟槽侧壁的深沟槽电容器相同的电容)的深度208的1.57倍的长度206(在点C和D之间)。增加的长度206增加了形成在沟槽106内的深沟槽电容器的电容，因为电容定义为：C＝εrε0·A/d，其中A是电容器电极的重叠面积，εr是电容器电极之间的介电材料的相对静态电容率，ε0是自由间隔的电容率(ε0≈8.854×10-12Fm-1)，以及d是分离电容器电极的距离。因此，锯齿状侧壁允许形成在沟槽106内的所公开的深沟槽电容器在较小沟槽深度处具有的电容等于位于具有直侧壁的沟槽内的电容器的电容。
图3示出位于具有锯齿状侧壁的沟槽内的具有深沟槽电容器的集成芯片300的一些额外实施例的截面图。
集成芯片300包括分别从衬底102的上表面102u延伸至衬底102内的下面位置的多个沟槽302。在一些实施例中，可以在导电掺杂区104内布置多个沟槽302。在这种实施例中，介电材料层304布置在多个沟槽302内，并且导电材料层306在通过介电材料层304与衬底102分离的位置处布置在多个沟槽302内。
一个或多个沟槽302包括限定多个弯曲凹陷的侧壁302s。在一些实施例中，一个或多个沟槽302还具有包括弯曲轮廓的底面308。一个或多个沟槽302分别限定沿着衬底102的上表面102u布置的开口303和与开口303连通的下面的腔体。腔体具有延伸在相对侧壁302s之间的宽度，其通常随着离衬底102的上表面102u的距离减小而增加(例如，从w2到w2’)。在一些实施例中，一个或多个沟槽302沿着其顶部部分向内弯曲(例如，朝向开口303)，从而使得开口303具有第一宽度w1，而下面的腔体具有大于第一宽度w1的第二宽度w2或w2’。沟槽的曲面使得沟槽从开口303横向向外突出，从而使得衬底102沿着相对侧悬置于沟槽之上。
在一些实施例中，开口303的第一宽度w1小于下面的腔体的最小宽度(即，w1<w2<w2’)。在一些实施例中，宽度w2’可以在一个或多个沟槽302的深度d的约第1/6和约第1/7之间的范围内(例如，对于具有19μm的深度d的沟槽，w2’可以在约2.5μm和约3.5μm之间的范围内)。在一些实施例中，宽度w2可以在一个或多个沟槽302的深度d的约第1/8和约第1/9之间的范围内(例如，对于具有19μm的深度d的沟槽，w2可以在约2.0和约3.0μm之间的范围内)。在一些实施例中，宽度w1可以在一个或多个沟槽302的深度d的约第1/11和约第1/12之间的范围内(例如，对于具有19μm的深度d的沟槽，w1可以在约1.5μm和约2.5μm之间的范围内)。
在一些实施例中，一个或多个沟槽302的侧壁302s相对于垂直衬底102的上表面102u的法线310成角度。在一些实施例中，侧壁302s的侧壁角度沿着沟槽的深度d改变。在一些实施例中，侧壁302s的侧壁角度(相对于法线310)随着一个或多个沟槽302的深度增加而减小。例如，在一些实施例中，侧壁302s的上部相对于法线310成第一角度θ1的角度，并且侧壁302s的下部相对于法线310成第二角度θ2的角度，其中第二角度θ2小于第一角度θ1。
尽管集成芯片300示出为具有带有包括导电掺杂区104的电极的电容器，但是应当理解，在可选实施例中，可以省略导电掺杂区104。例如，在一些可选实施例中，可以不在导电掺杂区内布置多个沟槽302。在这种实施例中，可以在多个沟槽302中的相应沟槽内布置两个或多个导电材料层。两个或多个导电材料层可以通过一个或多个介电材料层分离，并且配置为用作电容器电极。
图4A-图4C示出在包括锯齿状内表面的沟槽内具有深沟槽电容器的集成芯片400的一些额外实施例的截面图。
集成芯片400包括延伸到衬底102中的多个沟槽402。多个沟槽402包括限定多个弯曲凹陷的锯齿状内表面。在一些实施例中，锯齿状内表面可包括锯齿状侧壁。在一些实施例中，锯齿状内表面还可以包括具有延伸在沟槽的相对侧壁之间的弯曲轮廓的底面408，该沟槽限定多个弯曲凹陷(例如，弧形凹陷)。沿着多个沟槽402的底面408的弯曲凹陷进一步增加了沟槽的内表面的表面积和沟槽内的导电材料306的外表面的表面积。
在一些实施例中，多个弯曲凹陷可以具有沿着沟槽的深度的非均匀的深度。例如，在一些实施例中，位于衬底102内的多个弯曲凹陷的深度可以随着离衬底102的上表面102u的距离增加而减小。例如，在图4A所示的第一部分404和图4B的截面图410中，弯曲凹陷可以具有第一深度d1。如图4A和图4C的截面图所示，在第一部分404下方(即，比第一部分404进一步远离上表面102u)的第二部分406中，弯曲凹陷可以具有第二深度d2。第二深度d2小于第一深度d1。例如，在一些实施例中，第一深度d1可以在约100nm和约500nm之间的范围内，而第二深度d2可以在约0nm和约200nm之间的范围内。
在一些实施例中，随着衬底102内的弯曲凹陷的深度减小，多个沟槽402的锯齿状侧壁的斜率增加(即，随着凹陷的深度减小，锯齿状侧壁的相对于垂直于上表面102u的法线的侧壁角度减小)。
图5示出在包括锯齿状内表面的沟槽内具有一个或多个深沟槽电容器的集成芯片500的一些额外实施例的截面图。
集成芯片500包括布置在衬底102内并具有限定多个弯曲凹陷的锯齿状侧壁的多个沟槽502。沿着多个沟槽502的锯齿状侧壁共形地布置第一介电材料层504a。沿着第一介电材料层504a的内侧壁共形地布置第一导电材料层506a，从而使得第一介电材料层504a将第一导电材料层506a与衬底102分离。沿着第一导电材料层506a的内表面共形地布置第二介电材料层504b。沿着第二介电材料层504b的内侧壁共形地布置第二导电材料层506b，从而使得第二介电材料层504b将第一导电材料层506a与第二导电材料层506b分离。
在一些实施例中，集成芯片500包括第一深沟槽电容器501a和第二深沟槽电容器501b。深沟槽电容器501a和501b分别具有包括第一导电材料层506a的第一电极E1，包括第二导电材料层506b的第二电极E2，以及包括第二介电材料层504b的中间电容器电介质。在一些实施例中，可以省略第一介电材料层504a。
图6示出具有位于包括锯齿状内表面的沟槽内的深沟槽电容器的集成芯片600的一些额外实施例的截面图。
集成芯片600包括多个沟槽502，该沟槽502具有限定延伸到导电掺杂区104中的多个弯曲凹陷的锯齿状侧壁。沿着多个沟槽502的锯齿状侧壁共形地布置第一介电材料层602a，并且第一介电材料层602a从多个沟槽502向外延伸至衬底102上方的位置。沿着第一介电材料层602a的内侧壁共形地布置第一导电材料层604a，从而使得第一介电材料层602a将第一导电材料层604a与衬底102分离。第一导电材料层604a还从多个沟槽502向外延伸至衬底102和第一介电材料层602a上方的位置。
在一些实施例中，沿着第一导电材料层604a的内侧壁共形地布置第二介电材料层602b，并且第二介电材料层602b从多个沟槽502向外延伸至衬底102上方的位置。沿着第二介电材料层602b的内侧壁共形地布置第二导电材料层604b，从而使得第二介电材料层602b将第二导电材料层604b与第一导电材料层604a分离。第二导电材料层604b还从多个沟槽502向外延伸至衬底102上方的位置。
在衬底102上方布置后端制程(BEOL)金属化堆叠件。BEOL金属化堆叠件包括布置在具有一个或多个层间介电(ILD)层606a-606b的介电结构606内的多个金属互连层。在各个实施例中，一个或多个ILD层606a-606b可以包括氧化物、超低k介电材料和/或低k介电材料(例如，SiCO)。在一些实施例中，多个金属互连层可以包括布置在第一ILD层606a内的第一导电接触件608a和第二导电接触件608b。第一导电接触件608a电连接至导电掺杂区104，并且第二导电接触件608b电连接至第二导电材料层604b，从而形成以串联连接布置的两个深沟槽电容器。多个金属互连层还包括布置在第二ILD层606b内并且电连接至一个或多个导电接触件608a-608c的金属互连引线610。在其他实施例中，可以在第一ILD层606a内布置额外的接触件以形成可选的连接类型(例如，并联连接、去耦电容器等)。
图7示出具有位于包括锯齿状内表面的沟槽内的深沟槽电容器的集成芯片700的一些额外实施例的截面图。
集成芯片700包括位于衬底102内并具有限定多个弯曲凹陷的锯齿状侧壁的多个沟槽402。沿着锯齿状侧壁共形地布置介电材料层702。介电材料层702从多个沟槽402向外延伸至衬底102上方的位置。沿着介电材料层702的内侧壁共形地布置导电材料层704，从而使得介电材料层702将导电材料层704与衬底102分离。导电材料层704还从多个沟槽402向外延伸至衬底102和介电材料层702上方的位置。
在衬底102上方的介电结构706内布置多个金属互连层。多个金属互连层包括布置在第一ILD层706a内的导电接触件708a-708c和布置在第一ILD层706a上方的第二ILD层706b内的金属互连引线710。在一些实施例中，通过介电结构706横向分离衬底102上方的导电材料层704以形成导电材料704a的第一部分和导电材料704b的第二部分。在一些这种实施例中，第一导电接触件708a电连接至导电掺杂区104，第二导电接触件708b电连接至导电材料704a的第一部分，并且第三导电接触件708c电连接至导电材料704b的第二部分，从而形成以并联连接布置的两个深沟槽电容器。在其他实施例中，可以在第一ILD层706a内布置额外的接触件以形成可选的连接类型(例如，串联连接、去耦电容器等)。
图8-图13示出在包括锯齿状侧壁的沟槽内形成深沟槽电容器的方法的一些实施例的截面图。应当理解，为了便于理解，在前面的实施例中已经描述的图8-13的元件已经用相同的参考标号表示。虽然图8-图13所示的截面图是参考形成深沟槽电容器的方法描述的，但应当理解，图中所示的结构不限于形成方法，而是可以独立于该方法。
如图8的截面图800所示，可以在衬底802内形成导电掺杂区808。在各个实施例中，衬底802可以是诸如半导体晶圆和/或晶圆上的一个或多个管芯的任何类型的半导体主体(例如，硅、SiGe、SOI)，以及任何其他类型的半导体和/与其相关的外延层。在一些实施例中，可以通过用掺杂物质804(例如，硼、磷、砷等)选择性地注入衬底802的注入工艺形成导电掺杂区808。在一些实施例中，可以根据第一掩模层806(例如，光刻胶层、硬掩模层等)选择性地注入衬底802。在一些实施例中，在完成注入工艺之后，可以通过高温热退火将掺杂物质804驱入到衬底802中。
如图9的截面图900所示，在衬底802上方形成第二掩模层902。第二掩模层902可以具有对应于后续形成在衬底802中的沟槽的一个或多个开口904。在一些实施例中，一个或多个开口904可以位于导电掺杂区808上方。在其他实施例中，一个或多个开口904可以不位于导电掺杂区808上方。在一些实施例中，第二掩模层902可以包括硬掩模层。在一些实施例中，例如，硬掩模层可包括氮化物、氧化物，钛、铝、钽、锆、铪或它们的组合。
如图10的截面图1000所示，在衬底102的上表面102u内形成一个或多个沟槽302。可以通过利用多步蚀刻工艺选择性地蚀刻衬底102来形成一个或多个沟槽302。一个或多个沟槽302各自限定沿着衬底102的上表面102u布置的开口和下面的腔体。腔体具有在相对的侧壁302s之间延伸的宽度，并且其通常随着离衬底102的上表面102u的距离减小而增加(例如，从w2到w2’)。在一些实施例中，一个或多个沟槽302沿着一个或多个沟槽302的顶部向内弯曲，从而使得开口具有第一宽度w1，而下面的腔体具有大于第一宽度w1的第二宽度w2或w2’。
第二掩模层902包括限定多个弯曲凹陷的锯齿状侧壁902s。第二掩模层902内的开口具有在相对的锯齿状侧壁902s之间延伸的宽度。开口的宽度通常随着离第二掩模层902的上表面902u的距离减小而增加。例如，虽然第二掩模层902中的开口的宽度可以由于多个弯曲凹陷而变化，但是宽度通常在上面的位置处从宽度w1增加至宽度w1’。在一些实施例中，一个或多个沟槽302的宽度大于沿着衬底102和第二掩模层902之间的界面的第二掩模层902内的开口的宽度。
在一些实施例中，锯齿状侧壁902s可以相对于垂直于衬底102的上表面102u的法线310以非零角度θh定向。一个或多个沟槽302包括相对于法线310以非零角度θ1定向的锯齿状侧壁。在一些实施例中，非零角度θh大于第二非零度角度θ1。在一些实施例中，随着离衬底的上表面102u的距离增加，一个或多个沟槽302的相对侧壁的斜率可以增加(相对于法线310减小角度θ1)。
在一些实施例中，用于形成多个沟槽302的多步蚀刻工艺可以包括多步骤干蚀刻工艺。多步骤干蚀刻工艺包括分别实施将衬底暴露于蚀刻剂以在衬底内形成弯曲凹陷，并且然后在衬底上形成保护层的步骤的多个循环。多个循环中的每个在衬底102的侧壁内形成弯曲凹陷。例如，第一循环在侧壁内形成第一弯曲凹陷，第二循环在第一弯曲凹陷下面的侧壁内形成第二弯曲凹陷等。在一些实施例中，例如，蚀刻剂可包括使用包括四氟甲烷(CF4)、六氟化硫(SF6)和/或三氟化氮(NF3)的蚀刻化学品的干蚀刻剂。在一些实施例中，可通过将衬底暴露于聚合物气体(例如，C4F8)形成保护层。在一些实施例中，在循环内，可以将第一气体引入到处理室中以在第一时间段期间实施蚀刻，可以净化处理室，并且然后第二气体物质可以原位(即，没有破坏真空)引入到处理室中，以在后续的时间段期间形成保护层。
在一些实施例中，可以在完成多步蚀刻工艺之后去除第二掩模层902。在其他实施例(未示出)中，在完成多步蚀刻工艺之后，可以在合适的位置留下第二掩模层902。在这种实施例中，可以在第二掩模层902上方后续形成额外层(例如，导电材料层、介电材料层、ILD层等)。
如图11的截面图1100所示，沿着一个或多个沟槽302的锯齿状侧壁共形地形成介电材料层1102。因为沿着锯齿状侧壁共形地形成介电材料层1102，所以介电材料层1102也具有锯齿状侧壁。在各个实施例中，例如，介电材料层304可包括氧化物或氮化物。在一些实施例中，可以使用诸如物理汽相沉积(PVD)工艺、化学汽相沉积(CVD)工艺、等离子体增强化学汽相沉积(PE-CVD)工艺、原子层沉积(ALD)工艺等的沉积工艺形成介电材料层1102。在其他实施例中，可使用热工艺形成介电材料层1102。
在一些实施例中，还可以沿着衬底102的上表面102u形成介电材料层1102。在一些这种实施例中，可以使用蚀刻工艺来图案化位于衬底102上方的介电材料层1102。这种蚀刻工艺可以包括形成掩模层(例如，使用光刻工艺形成的图案化的光刻胶层)，并且然后使用掩模层蚀刻介电材料层1102。在一些额外的实施例中，可以在完成沉积之后对介电材料层1102实施平坦化工艺。在一些实施例中，平坦化工艺可包括化学机械抛光(CMP)工艺。
如图12的截面图1200所示，沿着介电材料层1102的锯齿状侧壁共形地形成导电材料层1202。因为沿着介电材料层1102的锯齿状侧壁共形地形成导电材料层1202，所以导电材料层1202还具有锯齿状侧壁。在各个实施例中，导电材料层1202可包括诸如铜、铝、钨等的金属。在其他实施例中，导电材料层1202可包括掺杂的多晶硅。在一些实施例中，可使用沉积工艺(例如，PE-CVD、CVD、PVD、ALD等)和/或镀工艺(例如，电镀、化学镀等)形成导电材料层1202。
在一些实施例中，还可以在衬底102的上表面和介电材料层1102上方形成导电材料层1202。在一些这种实施例中，可以使用蚀刻工艺来图案化导电材料层1202。在一些额外的实施例中，可以在完成沉积之后在导电材料层1202上实施平坦化工艺(例如，CMP工艺)。
如图13的截面图1300所示，在衬底102上面的介电结构1302内形成多个导电接触件1304a-1304b。在一些实施例中，可以通过在衬底102上方沉积第一层间介电(ILD)层1302a来形成多个导电接触件1304a-1304b。选择性地蚀刻第一ILD层1302a以形成接触孔。然后用导电材料(例如，钨)填充接触孔以形成多个导电接触件1304a-1304b。可以后续在第一ILD层1302a上方的第二ILD层1302b中形成多个金属互连引线1306。在一些实施例中，可以通过物理汽相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)沉积第一ILD层1302a。在一些实施例中，可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)形成多个导电接触件1304a-1304b。
图14示出形成具有带有多个弯曲表面的锯齿状侧壁的深沟槽电容器的方法1400的一些实施例的流程图。
虽然方法1400在下文中示出和描述为一系列的步骤或事件，但是将理解，这些步骤或事件的示出的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文描述和示出之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个分离的步骤和/或阶段中进行本文所述步骤的一个或多个。
在1402处，在一些实施例中，可以在衬底中形成导电掺杂区。图8示出对应于步骤1402的截面图800的一些实施例。
在1404处，选择性地蚀刻衬底以形成具有锯齿状内表面的沟槽，该锯齿状内表面具有限定多个弯曲凹陷的扇形轮廓。在一些实施例中，锯齿状内表面可包括限定多个连续连接的第一弯曲凹陷的侧壁。在其他实施例中，锯齿状内表面可包括限定多个离散(即，非连续)连接的第一弯曲凹陷的侧壁。在一些实施例中，锯齿状内表面可包括连接在相对侧壁之间并限定多个第二弯曲凹陷的底面。图9-图10示出对应于步骤1404的截面图900和1000的一些实施例。
在1406处，在沟槽内形成介电材料层。图11示出对应于步骤1406的截面图1100的一些实施例。
在1408处，在沟槽内在通过介电材料层与衬底分离的位置处形成导电材料层。导电材料层通过介电材料层的方式与导电掺杂区分离，以在沟槽内形成深沟槽电容器。图12示出对应于步骤1408的截面图1200的一些实施例。
在一些实施例中，可以反复地实施步骤1406和1408以形成多个交替的介电材料层和导电材料层。在一些实施例中，多个介电材料层和/或导电材料层可以是相同的介电材料和/或导电材料，而在其他实施例中，多个介电材料层和/或导电材料层可以是不同的介电材料和/或导电材料。
在1410处，在衬底上方的介电结构中形成金属互连层。金属互连层电连接至一层或多层导电材料和/或导电掺杂区。图13示出对应于步骤1410的截面图1300的一些实施例。
因此，本发明涉及一种具有布置在沟槽内的深沟槽电容器的集成芯片，该沟槽包括具有多个弯曲表面的相对的锯齿状侧壁。
在一些实施例中，本发明涉及一种集成芯片。集成芯片包括具有沟槽的衬底，该沟槽具有限定多个弯曲凹陷的锯齿状侧壁。介电材料层共形地内衬于锯齿状侧壁。导电材料层通过介电材料层与衬底分离，并且具有包括多个弯曲突起的侧壁。介电材料层配置为位于包括导电材料层的第一电极和布置在衬底内的第二电极之间的电容器电介质。
在其他实施例中，本发明涉及一种集成芯片。集成芯片包括具有沟槽的衬底，该沟槽包括从衬底的上表面延伸至衬底内的下面位置的锯齿状内表面。沟槽限定沿着衬底的上表面的开口并且下面的腔体，下面的腔体具有比开口更大的宽度。导电掺杂区围绕沟槽。介电材料层共形地内衬于锯齿状内表面，并且导电材料层布置在沟槽内并且通过介电材料层与衬底分离。
在又一其他实施例中，本发明涉及一种形成深沟槽电容器的方法。该方法包括选择性地蚀刻衬底以形成具有限定多个弯曲凹陷的锯齿状内表面的沟槽。在沟槽内形成介电材料层。介电材料层共形地内衬于锯齿状内表面。导电材料层形成在沟槽内并且通过介电材料层与衬底分离。介电材料层配置为用作位于包括导电材料层的第一电极和布置在衬底内的第二电极之间的电容器电介质。
根据本发明的一些实施例，提供了一种集成芯片，包括：衬底，具有沟槽，所述沟槽具有限定多个弯曲凹陷的锯齿状侧壁；介电材料层，共形地内衬于所述锯齿状侧壁；以及导电材料层，通过所述介电材料层与所述衬底分离并且具有包括多个弯曲突起的侧壁，其中，所述介电材料层配置为位于第一电极和第二电极之间的电容器电介质，所述第一电极包括所述导电材料层，所述第二电极布置在所述衬底内。
在上述集成芯片中，所述沟槽的底面包括在所述锯齿状侧壁之间延伸的弯曲轮廓。
在上述集成芯片中，所述底面包括一个或多个弯曲凹陷。
在上述集成芯片中，所述多个弯曲凹陷在所述衬底内的深度随着离所述衬底的上表面的距离的增加而减小。
在上述集成芯片中，其中，所述沟槽包括沿着所述衬底的上表面布置的开口和与所述开口连通的下面的腔体；以及其中，所述开口具有比所述下面的腔体更小的宽度。
在上述集成芯片中，所述下面的腔体的宽度随着离所述衬底的所述上表面的距离的减小而增加。
在上述集成芯片中，所述锯齿状侧壁相对于垂直于所述衬底的上表面的法线以非零角度定向。
在上述集成芯片中，所述锯齿状侧壁的侧壁角度根据所述沟槽的深度而变化。
在上述集成芯片中，所述多个弯曲凹陷具有沿着所述沟槽的深度的不均匀的深度。
在上述集成芯片中，所述弯曲凹陷在所述衬底内的深度随着离所述衬底的上表面的距离的增加而减小。
在上述集成芯片中，所述锯齿状侧壁的斜率随着所述弯曲凹陷的深度的减小而增加。
在上述集成芯片中，还包括：导电掺杂区，布置在所述衬底内并围绕所述沟槽，其中，所述第二电极包括所述导电掺杂区。
在上述集成芯片中，还包括：第二介电材料层，共形地内衬于所述导电材料层；以及第二导电材料层，共形地内衬于所述第二介电材料层，其中，所述第二电极包括所述第二导电材料层。
在上述集成芯片中，还包括：第一导电接触件，布置在层间介电(ILD)层内并且电连接至所述第一电极；以及第二导电接触件，布置在所述层间介电(ILD)层内并且电连接至所述第二电极。
根据本发明的另一些实施例，还提供了一种集成芯片，包括：衬底，具有沟槽，所述沟槽包括从所述衬底的上表面延伸至所述衬底内的下面位置的锯齿状内表面，其中，所述沟槽限定沿着所述衬底的上表面的开口和下面的腔体，所述腔体具有比所述开口更大的宽度；导电掺杂区，围绕所述沟槽；介电材料层，共形地内衬于所述锯齿状内表面；以及导电材料层，布置在所述沟槽内并且通过所述介电材料层与所述衬底分离。
在上述集成芯片中，所述沟槽的底面包括在所述沟槽的锯齿状侧壁之间延伸的弯曲表面，并且具有一个或多个弯曲凹陷。
在上述集成芯片中，其中，所述沟槽包括第一锯齿状侧壁和第二锯齿状侧壁；以及其中，所述第一锯齿状侧壁和所述第二锯齿状侧壁的侧壁角度根据所述沟槽的深度而变化。
在上述集成芯片中，所述沟槽沿着所述沟槽的顶部向内弯曲，从而使得所述衬底沿着相对两侧悬置于所述沟槽之上。
根据本发明的又一些实施例，还提供了一种形成深沟槽电容器的方法，包括：选择性地蚀刻衬底以形成具有限定多个弯曲凹陷的锯齿状内表面的沟槽；在所述沟槽内形成介电材料层，其中，所述介电材料层共形地内衬于所述锯齿状内表面；以及在所述沟槽内形成导电材料层并且所述导电材料层通过所述介电材料层与所述衬底分离，其中，所述介电材料层配置为用作第一电极和第二电极之间的电容器电介质，所述第一电极包括所述导电材料层，所述第二电极布置在所述衬底内。
在上述方法中，所述锯齿状内表面包括具有多个第一弯曲凹陷的侧壁，和连接所述侧壁并且具有多个第二弯曲凹陷的底面。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (18)

1.一种形成深沟槽电容器的方法，包括：
将掺杂剂注入衬底的上表面以限定从所述衬底的上表面延伸至所述衬底内的导电掺杂区，
在衬底上方形成具有限定开口的侧壁的掩模层；
根据所述掩模层选择性地蚀刻所述衬底的位于所述导电掺杂区正上面的上表面以形成具有限定第一多个弯曲凹陷的锯齿状内表面的沟槽，其中，随着所述沟槽的深度增加，所述锯齿状内表面的相对于垂直于所述衬底的上表面的法线的侧壁角度减小，其中，根据所述掩模层选择性地蚀刻所述衬底使得所述掩模层的限定所述开口的侧壁变成限定第二多个弯曲凹陷的锯齿状侧壁，并且所述掩模层的在相对的锯齿状侧壁之间延伸的宽度由于所述第二多个弯曲凹陷而变化，其中，所述衬底的上表面与所述第一多个弯曲凹陷的面向靠近所述沟槽的底部的所述衬底的下表面的弯曲凹陷相交，并且其中，面向所述衬底的下表面的弯曲凹陷的一部分由所述掩模层限定；
在所述沟槽内形成介电材料层，其中，所述介电材料层共形地内衬于所述锯齿状内表面；以及
在所述沟槽内形成导电材料层并且所述导电材料层通过所述介电材料层与所述衬底分离，其中，所述介电材料层配置为用作第一电极和第二电极之间的电容器电介质，所述第一电极包括所述导电材料层，所述第二电极布置在所述衬底内，
其中，所述第一多个弯曲凹陷为连续相接的多个半圆弧形凹陷。
2.根据权利要求1所述的方法，其中，所述锯齿状内表面包括具有多个第一弯曲凹陷的侧壁，以及连接所述具有多个第一弯曲凹陷的侧壁并且具有多个第二弯曲凹陷的底面。
3.一种根据权利要求1-2中任一项所述的方法制备的集成芯片，包括：
衬底，具有导电掺杂区，其中，所述导电掺杂区从所述衬底的上表面延伸至所述衬底内，并且所述导电掺杂区中具有多个沟槽，所述沟槽的每个具有限定多个弯曲凹陷的锯齿状侧壁，其中，随着所述沟槽的深度增加，所述锯齿状侧壁的相对于垂直于所述衬底的上表面的法线的侧壁角度减小；
介电材料层，共形地内衬于所述锯齿状侧壁；以及
导电材料层，通过所述介电材料层与所述衬底分离并且具有包括第一多个弯曲突起的第一侧壁，其中，所述介电材料层配置为位于第一电极和第二电极之间的电容器电介质，所述第一电极包括所述导电材料层，所述第二电极布置在所述衬底内，
其中，所述多个沟槽具有最靠近所述导电掺杂区的一侧的第一侧壁和最靠近所述导电掺杂区的另一侧的第二侧壁，并且其中，所述导电材料层延伸至所述沟槽的外部并且从所述多个沟槽的最靠近所述导电掺杂区的一侧的第一侧壁与所述导电掺杂区的所述一侧之间的位置连续延伸至所述多个沟槽的最靠近所述导电掺杂区的另一侧的第二侧壁与所述导电掺杂区的所述另一侧之间的位置，
其中，所述多个弯曲凹陷为连续相接的多个半圆弧形凹陷。
4.根据权利要求3所述的集成芯片，其中，所述沟槽的底面包括在所述锯齿状侧壁之间延伸的弯曲轮廓。
5.根据权利要求4所述的集成芯片，其中，所述沟槽的底面包括多个弯曲凹陷，所述沟槽的底面的多个弯曲凹陷的分别的最低点的深度随着离所述锯齿状侧壁的距离的增大而增大，所述沟槽的底面的多个弯曲凹陷的所述分别的最低点呈向下凹陷状分布。
6.根据权利要求3所述的集成芯片，
其中，所述沟槽包括沿着所述衬底的上表面布置的开口和与所述开口连通的下面的腔体；以及
其中，所述开口具有比所述下面的腔体更小的宽度。
7.根据权利要求6所述的集成芯片，其中，所述下面的腔体的宽度随着离所述衬底的所述上表面的距离的减小而增加。
8.根据权利要求3所述的集成芯片，其中，所述锯齿状侧壁相对于垂直于所述衬底的上表面的法线以非零角度定向。
9.根据权利要求3所述的集成芯片，其中，所述锯齿状侧壁的侧壁角度根据所述沟槽的深度而变化。
10.根据权利要求3所述的集成芯片，其中，所述多个弯曲凹陷具有沿着所述沟槽的深度的不均匀的深度。
11.根据权利要求10所述的集成芯片，其中，所述弯曲凹陷在所述衬底内的深度随着离所述衬底的上表面的距离的增加而减小。
12.根据权利要求11所述的集成芯片，其中，所述锯齿状侧壁的斜率随着所述弯曲凹陷的深度的减小而增加。
13.根据权利要求3所述的集成芯片，
其中，所述第二电极包括所述导电掺杂区。
14.根据权利要求3所述的集成芯片，其中，所述导电掺杂区围绕所述多个沟槽。
15.根据权利要求3所述的集成芯片，还包括：
第一导电接触件，布置在层间介电(ILD)层内并且电连接至所述第一电极；以及
第二导电接触件，布置在所述层间介电(ILD)层内并且电连接至所述第二电极。
16.一种根据权利要求1-2中任一项所述的方法制备的集成芯片，包括：
衬底，具有导电掺杂区，其中，所述导电掺杂区从所述衬底的上表面延伸至所述衬底内，并且所述导电掺杂区中具有多个沟槽，所述多个沟槽的每个包括从所述衬底的上表面延伸至所述衬底内的下面位置的锯齿状内表面，其中，所述沟槽限定沿着所述衬底的上表面的开口和下面的腔体，所述腔体具有比所述开口更大的宽度，随着所述沟槽的深度增加，所述锯齿状内表面的相对于垂直于所述衬底的上表面的法线的侧壁角度减小；
导电掺杂区，围绕所述沟槽；
介电材料层，共形地内衬于所述锯齿状内表面；
导电材料层，布置在所述沟槽内并且通过所述介电材料层与所述衬底分离，其中，所述导电材料层具有包括第一多个弯曲突起的第一侧壁，
其中，所述多个沟槽具有最靠近所述导电掺杂区的一侧的第一侧壁和最靠近所述导电掺杂区的另一侧的第二侧壁，并且其中，所述导电材料层延伸至所述沟槽的外部并且从所述多个沟槽的最靠近所述导电掺杂区的一侧的第一侧壁与所述导电掺杂区的所述一侧之间的位置连续延伸至所述多个沟槽的最靠近所述导电掺杂区的另一侧的第二侧壁与所述导电掺杂区的所述另一侧之间的位置，
其中，所述锯齿状内表面包括连续相接的多个半圆弧形凹陷。
17.根据权利要求16所述的集成芯片，
其中，所述沟槽包括第一锯齿状侧壁和第二锯齿状侧壁；以及
其中，所述第一锯齿状侧壁和所述第二锯齿状侧壁的侧壁角度根据所述沟槽的深度而变化。
18.根据权利要求16所述的集成芯片，其中，所述沟槽沿着所述沟槽的顶部向内弯曲，从而使得所述衬底沿着相对两侧悬置于所述沟槽之上。
CN201611237535.6A 2015-12-29 2016-12-28 具有扇形轮廓的深沟槽电容器 Active CN107017237B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272220P 2015-12-29 2015-12-29
US62/272,220 2015-12-29
US15/356,859 US20170186837A1 (en) 2015-12-29 2016-11-21 Deep trench capacitor with scallop profile
US15/356,859 2016-11-21

Publications (2)

Publication Number Publication Date
CN107017237A CN107017237A (zh) 2017-08-04
CN107017237B true CN107017237B (zh) 2022-06-17

Family

ID=59086594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611237535.6A Active CN107017237B (zh) 2015-12-29 2016-12-28 具有扇形轮廓的深沟槽电容器

Country Status (4)

Country Link
US (2) US20170186837A1 (zh)
KR (2) KR20170078535A (zh)
CN (1) CN107017237B (zh)
TW (1) TWI625862B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331655B (zh) * 2017-07-04 2018-06-26 睿力集成电路有限公司 半导体存储器及其电容轮廓形成方法
KR102402798B1 (ko) * 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
KR102212747B1 (ko) 2017-12-11 2021-02-04 주식회사 키 파운드리 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
FR3087027A1 (fr) 2018-10-08 2020-04-10 Stmicroelectronics (Rousset) Sas Element capacitif de puce electronique
CN111952286B (zh) * 2019-05-16 2022-11-22 芯恩（青岛）集成电路有限公司 一种电容器的制造方法及结构
CN112018089B (zh) * 2019-05-31 2023-05-26 芯恩（青岛）集成电路有限公司 半导体电容器及其制作方法
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques
CN110379764B (zh) * 2019-08-15 2024-05-03 福建省晋华集成电路有限公司 浅沟槽隔离结构及半导体器件
US20210118734A1 (en) * 2019-10-22 2021-04-22 Semiconductor Components Industries, Llc Plasma-singulated, contaminant-reduced semiconductor die
US10867101B1 (en) 2020-02-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
KR102318995B1 (ko) * 2020-03-03 2021-11-03 (주)피코셈 트렌치 커패시터
US11374000B2 (en) * 2020-03-10 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor with lateral protrusion structure
US11211362B2 (en) * 2020-03-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D trench capacitor for integrated passive devices
JP7396947B2 (ja) * 2020-03-27 2023-12-12 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
KR102382148B1 (ko) 2020-10-30 2022-04-04 서울과학기술대학교 산학협력단 3차원 구조물 상 증착 박막을 기반한 실리콘 커패시터 및 그의 제조방법
US11735624B2 (en) 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-lateral recessed MIM structure
KR20230009025A (ko) 2021-07-08 2023-01-17 주식회사 키파운드리 스캘롭 프로파일을 갖는 깊은 트렌치 식각 방법
US11817510B2 (en) * 2021-08-30 2023-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor trench capacitor structure and manufacturing method thereof
US20230092429A1 (en) * 2021-09-23 2023-03-23 Qualcomm Incorporated High density silicon based capacitor
CN116056555A (zh) * 2021-10-27 2023-05-02 长鑫存储技术有限公司 半导体结构及其制造方法
KR20230153111A (ko) * 2022-04-28 2023-11-06 한양대학교 산학협력단 컨택 저항 감소를 위한 다층 배선 연결 구조 및 이의 제조방법
US20240105688A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Package comprising an integrated device, a chiplet and a metallization portion
CN116018060B (zh) * 2023-03-27 2023-06-13 长鑫存储技术有限公司 半导体结构及其制备方法、封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052088A1 (en) * 2001-09-19 2003-03-20 Anisul Khan Method for increasing capacitance in stacked and trench capacitors
CN1518113A (zh) * 2003-01-08 2004-08-04 ��ʽ���綫֥ 包括沟槽电容器的半导体器件及其制造方法
US20100258904A1 (en) * 2009-04-14 2010-10-14 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance
US20120199949A1 (en) * 2011-02-04 2012-08-09 Qualcomm Incorporated High Density Metal-Insulator-Metal Trench Capacitor
US20140159197A1 (en) * 2012-12-11 2014-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned deep trench capacitor, and method for making the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135151A (ja) * 1984-12-05 1986-06-23 Mitsubishi Electric Corp 半導体記憶装置
JPH01282855A (ja) * 1988-05-09 1989-11-14 Mitsubishi Electric Corp 半導体基板上にキャパシタを形成する方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5696014A (en) * 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
JP2827958B2 (ja) * 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5592412A (en) * 1995-10-05 1997-01-07 Siemens Aktiengesellschaft Enhanced deep trench storage node capacitance for DRAM
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
TW364162B (en) * 1997-12-05 1999-07-11 United Microelectronics Corp Process for charge storage electrode structure
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
JP3981205B2 (ja) 1998-06-09 2007-09-26 世界先進積體電路股▲ふん▼有限公司 高密度ｄｒａｍキャパシター構造の製造方法
US6177696B1 (en) * 1998-08-13 2001-01-23 International Business Machines Corporation Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
TW420871B (en) * 1999-01-08 2001-02-01 Taiwan Semiconductor Mfg Process for improving the characteristics of stack capacitors
TW463286B (en) * 1999-05-07 2001-11-11 Mosel Vitelic Inc Manufacturing method of trench-type capacitor
DE19930188A1 (de) * 1999-06-30 2001-01-04 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für Speicherkondensatoren von DRAM-Halbleiterspeichern
KR20010081778A (ko) 2000-02-18 2001-08-29 윤종용 커패시터 제조 방법
US6495411B1 (en) * 2000-07-13 2002-12-17 Promos Technology Inc. Technique to improve deep trench capacitance by increasing surface thereof
DE10055712B4 (de) * 2000-11-10 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
US6448131B1 (en) * 2001-08-14 2002-09-10 International Business Machines Corporation Method for increasing the capacitance of a trench capacitor
DE10143283C1 (de) * 2001-09-04 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
DE10146888C1 (de) * 2001-09-24 2003-04-10 Infineon Technologies Ag Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
US6620675B2 (en) * 2001-09-26 2003-09-16 International Business Machines Corporation Increased capacitance trench capacitor
US6867089B2 (en) * 2002-01-28 2005-03-15 Nanya Technology Corporation Method of forming a bottle-shaped trench in a semiconductor substrate
US6696344B1 (en) * 2003-03-10 2004-02-24 Nanya Technology Corporation Method for forming a bottle-shaped trench
US6806138B1 (en) * 2004-01-21 2004-10-19 International Business Machines Corporation Integration scheme for enhancing capacitance of trench capacitors
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US8049327B2 (en) * 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
US8354675B2 (en) * 2010-05-07 2013-01-15 International Business Machines Corporation Enhanced capacitance deep trench capacitor for EDRAM
TW201222778A (en) * 2010-11-18 2012-06-01 Ind Tech Res Inst Trench capacitor structures and method of manufacturing the same
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
US9159723B2 (en) * 2013-09-16 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US10120134B2 (en) * 2015-02-20 2018-11-06 Si-Ware Systems Micro-optical bench device with highly/selectively-controlled optical surfaces

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052088A1 (en) * 2001-09-19 2003-03-20 Anisul Khan Method for increasing capacitance in stacked and trench capacitors
CN1518113A (zh) * 2003-01-08 2004-08-04 ��ʽ���綫֥ 包括沟槽电容器的半导体器件及其制造方法
US20100258904A1 (en) * 2009-04-14 2010-10-14 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance
US20120199949A1 (en) * 2011-02-04 2012-08-09 Qualcomm Incorporated High Density Metal-Insulator-Metal Trench Capacitor
US20140159197A1 (en) * 2012-12-11 2014-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned deep trench capacitor, and method for making the same

Also Published As

Publication number Publication date
TW201724532A (zh) 2017-07-01
CN107017237A (zh) 2017-08-04
KR20170078535A (ko) 2017-07-07
US20190019860A1 (en) 2019-01-17
US20170186837A1 (en) 2017-06-29
US10692966B2 (en) 2020-06-23
TWI625862B (zh) 2018-06-01
KR102245976B1 (ko) 2021-04-30
KR20190008399A (ko) 2019-01-23

Similar Documents

Publication Publication Date Title
CN107017237B (zh) 具有扇形轮廓的深沟槽电容器
EP3123510B1 (en) Capacitor structure
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
TWI719052B (zh) 半導體元件及其製造方法
US10916468B2 (en) Semiconductor device with buried local interconnects
US10062603B2 (en) Air-gap scheme for BEOL process
KR101791730B1 (ko) 반도체 구조 및 그 제조 방법
CN109473486B (zh) 一种电容器结构及其制作方法
US9337188B2 (en) Metal-insulator-metal capacitor structure
KR102302524B1 (ko) 기판 휨을 감소시키기 위한 트렌치 캐패시터 프로파일
US10056448B2 (en) Coplanar metal-insulator-metal capacitive structure
US20230009279A1 (en) Semiconductor device with capacitor and method for forming the same
TW202404108A (zh) 積體晶片及形成溝渠電容器的方法
CN117678066A (zh) 包括具有圆形角区的杯形结构的金属-绝缘体-金属(mim)电容器模块
CN113345896A (zh) 动态随机存取存储器装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant