CN106711124A - 具有电磁干扰遮蔽的半导体装置 - Google Patents

具有电磁干扰遮蔽的半导体装置 Download PDF

Info

Publication number
CN106711124A
CN106711124A CN201610498014.XA CN201610498014A CN106711124A CN 106711124 A CN106711124 A CN 106711124A CN 201610498014 A CN201610498014 A CN 201610498014A CN 106711124 A CN106711124 A CN 106711124A
Authority
CN
China
Prior art keywords
substrate
semiconductor
electromagnetic interference
encapsulated
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610498014.XA
Other languages
English (en)
Inventor
郑金硕
山坤书
金凯领
权样义
辛基东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imark Technology Co
Amkor Technology Inc
Original Assignee
Imark Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imark Technology Co filed Critical Imark Technology Co
Publication of CN106711124A publication Critical patent/CN106711124A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

具有电磁干扰遮蔽的半导体装置。一种用于形成一具有一电磁干扰遮蔽的半导体装置的方法被揭示，并且其可包含耦合一半导体晶粒至一基板的一第一表面；利用一囊封材料以囊封所述半导体晶粒以及所述基板的部分；将所述经囊封的基板以及半导体晶粒设置在一黏着带上以及在所述囊封材料上、在所述基板的侧表面上、以及在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上形成一电磁干扰(EMI)遮蔽层。所述黏着带可以从所述经囊封的基板以及半导体晶粒加以剥离，藉此在所述囊封材料上以及在所述基板的侧表面上留下所述EMI遮蔽层的部分，其中所述EMI遮蔽层的其它部分是保持在所述黏着带的部分上。接点可被形成在与所述基板的所述第一表面相对的所述基板的一第二表面上。

Description

具有电磁干扰遮蔽的半导体装置
技术领域
本揭露内容的某些范例实施例是有关于半导体芯片封装。更明确地说，本揭露内容的某些范例实施例是有关于一种具有一电磁干扰(EMI)遮蔽的半导体装置。
相关的申请案的交互参照
本申请案是参考到2015年11月18日申请的韩国专利申请案号10-2015-0162075、主张其优先权并且主张其益处，所述韩国专利申请案的内容是藉此以其整体被纳入在此作为参考。
背景技术
当半导体封装持续倾向小型化时，被纳入到产品中的半导体装置亦需要具有增进的功能以及缩小的尺寸。此外，为了缩减半导体装置的尺寸，所述半导体装置的面积与厚度是需要加以缩减的。
习知及传统的方式的进一步限制及缺点对于具有此项技术的技能者而言，通过此种系统与如同在本申请案的其余部分中参考图式所阐述的本揭露内容的比较将会变成是明显的。
发明内容
一种具有一电磁干扰(EMI)遮蔽的半导体装置，其实质如同在图式中的至少一图中所示且/或相关所述图叙述的，即如同更完整地在所述权利要求中阐述的。
本揭露内容的各种优点、特点以及新颖的特征、以及各种支持实施例的所描绘的例子的细节从以下的说明及图式将会更完整地了解。
附图说明
图1A及1B是描绘根据本揭露内容的实施例的半导体装置的横截面图。
图2A至2E是依序地描绘根据本揭露内容的一实施例的一种制造一半导体装置的方法的横截面图。
图3A至3D是依序地描绘根据本揭露内容的另一实施例的一种制造一半导体装置的方法的横截面图。
具体实施方式
本揭露内容的某些特点可见于一种具有一电磁干扰(EMI)遮蔽的半导体装置中。本揭露内容的范例特点可包括耦合一半导体晶粒至一基板的一第一表面；利用一囊封材料来囊封所述半导体晶粒以及所述基板的所述第一表面的部分；将所述经囊封的基板以及半导体晶粒设置在一黏着带上；以及在所述囊封材料上、在所述基板的侧表面上、以及在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上形成一电磁干扰(EMI)遮蔽层。所述黏着带可以从所述经囊封的基板以及半导体晶粒加以剥离，藉此在所述囊封材料上以及在所述基板的侧表面上留下所述EMI遮蔽层的部分，其中所述EMI遮蔽层的其它部分是保持在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上。接点可被形成在与所述基板的所述第一表面相对的所述基板的一第二表面上。所述接点可包括导电的凸块或是导电的焊盘(lands)。一黏着层可被设置在所述接点以及所述基板的所述第二表面上，使得所述接点是通过所述黏着层而被囊封。所述黏着层可以在所述黏着带的所述剥离中被移除。所述EMI遮蔽层可包括银、铜、铝、镍、钯、以及铬中的一或多种。所述EMI遮蔽层可以耦合至所述基板的一接地电路图案。
此揭露内容是提供支持的范例实施例。本揭露内容的范畴并不限于这些范例实施例。例如是在结构、尺寸、材料的类型、以及制程上的变化的许多变化，不论是明确由所述说明书提供的、或是由所述说明书所意涵的，都可以由熟习此项技术者鉴于此揭露内容下加以实施。
参照图1A及1B，描绘根据本揭露内容的实施例的半导体装置101及102的横截面图。
如同在图1A及1B中所绘，根据本揭露内容的实施例的半导体装置101及102的每一个是包括一基板110、一半导体晶粒120、一模制部分130、以及一电磁干扰(EMI)遮蔽层140。此外，根据本揭露内容的实施例的半导体装置101及102分别可包括导电的凸块150及151。
所述基板110可以具有一实质平面的顶表面111、一与所述顶表面111相对的实质平面的底表面112、以及四个被形成在所述顶表面111与所述底表面112之间的侧表面113及114。所述基板110可包括复数个被形成在一绝缘主体115内及/或在所述绝缘主体115的一表面上的电路图案116。所述基板110可以在所述半导体晶粒120与一外部的装置之间提供一电性信号路径，同时提供机械式支撑给所述半导体晶粒120。
所述基板110可包括一刚性印刷电路板、一挠性印刷电路板、一陶瓷电路板、一中介体、以及类似的结构中的一种。一刚性印刷电路板可被配置成使得复数个电路图案可被形成在其表面上及/或内部，其利用一苯酚树脂或是一环氧树脂作为一主要的材料。一挠性印刷电路板可被配置成使得复数个电路图案可被形成在其表面上及/或内部，其利用一聚酰亚胺树脂作为一主要的材料。一陶瓷电路板可被配置成使得复数个电路图案被形成在其表面上及/或内部，其利用一陶瓷材料作为一主要的材料。一中介体可包括一硅基的中介体或是一介电材料基的中介体。此外，各种类型的基板都可以在无限制下被利用于本揭露内容中。
所述半导体晶粒120可以电连接至所述基板110的电路图案116。所述半导体晶粒120可以例如是通过微凸块121来电连接至所述基板110的电路图案116、或是可以通过导线(未显示)来电连接至所述基板110的电路图案116。所述半导体晶粒120例如可以是通过一质量回焊制程、一热压缩制程或是一雷射接合制程来电连接至所述基板110的电路图案116。所述半导体晶粒120可包括在一水平的方向及/或一垂直的方向上的复数个半导体晶粒。
再者，所述半导体晶粒120可包括从一半导体晶圆分开的集成电路芯片。此外，所述半导体晶粒120例如可包括像是中央处理单元(CPU)、数字信号处理器(DSP)、网络处理器、电源管理单元、音频处理器、RF电路、无线基频系统单芯片(SoC)处理器、传感器以及特殊应用集成电路的电路。
所述半导体晶粒120的微凸块121可被用来电耦合至例如是焊料球的导电球、例如是铜柱的导电柱、及/或分别具有一被形成在一铜柱上的焊料盖的导电柱。
所述模制部分130可以囊封在所述基板110上的半导体晶粒120，藉此保护所述半导体晶粒120以对抗外部的机械/电性/化学的污染或冲击。所述模制部分130可包括一平的顶表面131、以及四个从所述顶表面131在一实质垂直的方向上延伸至所述基板110的侧表面132及133。在一范例情节中，被形成在所述模制部分130上的四个侧表面132及133可以是与所述基板110的四个侧表面113及114共平面的。
若所述模制部分130的各种成分中的一填充物在尺寸上是小于在所述半导体晶粒120与基板110之间的一间隙，则所述填充物可以填入在所述半导体晶粒120与基板110之间的空间内，其被称为一种模制的底胶填充(underfill)。在某些情形中，一底胶填充(未显示)可以先被填入在所述半导体晶粒120与基板110之间的间隙中。
此外，所述模制部分130例如可包括一囊封材料，例如是一环氧模制化合物、或是一环氧树脂模制化合物。所述模制部分130可以通过例如是转移模制、压缩模制或是注入模制来加以形成。然而，本揭露内容并未将所述模制部分130的材料、以及用于形成所述模制部分130的方法限制到在此揭露者。
此外，当一相对刚性的半导体装置被利用时，一种具有一相对高的模数的材料可被使用作为所述模制部分130的材料。当一相对挠性的半导体装置被利用时，一种具有一相对低的模数的材料可被使用作为所述模制部分130的材料。
所述电磁干扰(EMI)遮蔽层140可以覆盖或围绕所述基板110以及模制部分130，藉此防止EMI冲击到所述半导体装置。所述EMI遮蔽层140可包括一覆盖所述模制部分130的顶表面131的第一区域141、一覆盖所述模制部分130以及基板110的侧表面132及113的第二区域142、以及一覆盖所述模制部分130以及基板110的另一侧表面133及114的第三区域143。
所述EMI遮蔽层140的第二及第三区域142及143可以完全地覆盖所述模制部分130的四个侧表面132及133以及所述基板110的四个侧表面113及114。换言之，由于只有所述模制部分130的相对的侧表面132及133以及所述基板110的相对的侧表面113及114被描绘在图1A中，因此只有所述EMI遮蔽层140的第二及第三区域142及143被描绘。所述EMI遮蔽层140可以进一步包括覆盖所述模制部分130以及基板110的其余的相对的侧表面的第四及第五区域。
如上所述，所述EMI遮蔽层140的第一区域141可以实质垂直于所述第二及第三区域142及143，并且所述EMI遮蔽层140的第二及第三区域142及143可以是彼此平行的。
此外，在某些情形中，所述EMI遮蔽层140可以电连接至被形成在所述基板110上的电路图案116中的接地电路图案。因此，所述半导体装置的一接地信号可以进一步通过所述EMI遮蔽层140来加以稳定化。
所述EMI遮蔽层140可包括以下的一或多种：银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钯(Pd)、铬(Cr)以及类似的材料，但是本揭露内容的特点并不限于此。此外，所述EMI遮蔽层140可被形成为一约0.1μm到约20μm的厚度，但是本揭露内容的特点并不限于此。换言之，所述EMI遮蔽层140的厚度可以根据半导体装置的特征或类型，尤其是半导体装置的材料及/或层的数目而变化。
接点可被形成在所述基板110的底表面112上。在图1A的例子中，所述接点可包括所述导电凸块150，而在图1B的例子中，所述接点可包括导电的焊盘151。所述导电凸块150可以电连接至被形成在所述基板110的底表面112上的电路图案116。如同在图1A中所绘的，所述导电凸块150可以用一球体类型或是一半圆类型来加以形成。在此例中，所述半导体装置101可被定义为一球格数组封装。此外，如同在图1B中所绘，所述接点151可包括一导电的焊盘、或是一矩形类型。在此例中，所述半导体装置102可被定义为一焊盘栅格数组封装。所述焊盘栅格数组封装可以具有一比所述球格数组封装小的厚度或高度。
所述导电凸块150可包括以下的一或多种：一共晶焊料(Sn37Pb)、一高铅的焊料(Sn95Pb)、一无铅的焊料(SnAg、SnAu、SnCu、SnZn、SnZnBi、SnAgCu、或是SnAgBi)、以及类似的材料，但是本揭露内容的特点并不限于此。
如上所述，在根据本揭露内容的各种实施例的半导体装置101及102中，EMI可以有效率地避免影响到所述半导体装置101及102，因为所述EMI遮蔽层140完全地围绕所述模制部分130的顶表面131以及四个侧表面132及133、以及所述基板110的四个侧表面113及114。
参照图2A至2E，依序地描绘根据本揭露内容的一实施例的一种制造一半导体装置101的方法的横截面图。
根据本揭露内容的一实施例的制造所述半导体装置101的方法是包含将一半导体装置群组200附接到一第一黏着带201之上；锯切、附接个别的半导体装置101到一第二黏着带203之上；形成一EMI遮蔽层140；以及从所述第二黏着带203分开个别的半导体装置101。
如同在图2A中所绘，所述半导体装置群组200可以被附接到所述第一黏着带201之上，其中所述装置群组200包括一基板110、三个半导体晶粒120、以及一模制部分130。
所述半导体装置群组200的模制部分130可以被附接到所述第一黏着带201之上。在图2A中，包括三个半导体装置单元的半导体装置群组200被描绘，但是本揭露内容并未限制半导体装置单元的数目为三个。例如，所述半导体装置群组200可以根据例如是芯片尺寸及/或系统复杂度，而为任意数目的半导体装置单元。
所述半导体装置群组200可包括被形成在所述基板110上的导电凸块150，其可以被一临时的黏着层202所覆盖。因此，由于所述临时的黏着层202完全地覆盖并且围绕所述导电凸块150，因此所述导电凸块150并未被露出。所述临时的黏着层202可以通过从叠层、涂覆、网版印刷以及类似的制程中选择的一种来加以形成，但是本揭露内容的特点并不限于此。再者，所述导电凸块150可被用来接触球或是焊盘。
所述临时的黏着层202可包含一高耐热性基膜，其例如是由聚酰亚胺(PI)或是聚萘二甲酸乙二醇酯(PEN)、一丙烯酸或聚硅氧烷基的黏着层所做成的，其被黏着至所述基板110。所述临时的黏着层可以具有通过紫外线及/或热而降低的黏着性，且/或其是可通过紫外线及/或热固化的，以强化耐热性。一中间层可以围绕所述导电凸块150、或是填入在所述导电凸块150之间的间隙。所述中间层亦可以是一丙烯酸或聚硅氧烷基的中间层，其具有通过紫外线及/或热而降低的黏着性，且/或其是可通过紫外线及/或热固化的，以避免变形或是强化耐热性。
所述黏着层以及中间层可以一体地加以形成、或是可包括多个层。所述临时的黏着层202是在图2A中被描绘为包括单一层，但是本揭露内容的特点并不限于此。在另一范例情节中，所述临时的黏着层202包括一种三层的结构，其包括在一顶端至底部方向上堆栈的一基膜、一黏着层以及一中间层。在此范例情节中，所述临时的黏着层202的一顶表面是对应于所述非黏着的基膜。
所述临时的黏着层202可包括以下的物理及化学的特点。首先，由于一溅镀制程可能在一真空状况下，在一约100℃到约180℃的温度加以执行，因此所述临时的黏着层202可以呈现耐热性，以便于在无冒烟、变形、分离、或是燃烧下承受高温。于是，如上所述，一由PI或PEN所做成的高耐热性膜可以合适地被使用作为所述基膜。此外，一丙烯酸或聚硅氧烷基的高耐热性黏着剂可被使用作为所述黏着层。然而，若一遮蔽层是利用一低温制程而被形成，则耐热可以不是一所需的特点。
其次，所述临时的黏着层202应该是轻易地黏着或释放的，其在于所述临时的黏着层202甚至是在锯切或溅镀期间，都应该维持其相关所述基板110的后表面112、150及151的黏着性。若所述EMI遮蔽层140是通过溅镀而被形成时，则所述临时的黏着层202应该在无残留下完全地被释放。第三，所述临时的黏着层202应该足够良好地围绕所述导电凸块150，以避免所述导电凸块150变形。
所述EMI遮蔽层140可包括以下的一或多种：银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钯(Pd)、铬(Cr)以及类似的材料，但是本揭露内容的特点并不限于此。此外，所述EMI遮蔽层140可被形成为一约0.1μm到约20μm的厚度，但是本揭露内容的特点并不限于此。于是，所述EMI遮蔽层140的厚度可以根据半导体装置的特征或类型，尤其是半导体装置的材料及/或层的数目而变化。
为了拥有这些特点，所述临时的黏着层202可包含多个层。例如，如上所述，所述临时的黏着层202可包括一黏着至所述基板的黏着层、一围绕所述导电凸块的中间层、以及一基膜。第四，所述临时的黏着层202可以具有耐化学性，因而不与所述EMI遮蔽层140反应。因此，当所述EMI遮蔽层140是通过电镀或喷涂来加以形成，而不是通过溅镀时，所述临时的黏着层202不应该因为被溶解在内含于一电镀溶液或是一喷涂溶液内的一溶剂中、或是与所述溶剂反应而变形。如上所述，具有前述特点的临时的黏着层202可包括一丙烯酸或聚硅氧烷基的材料、或是其它类似的材料。
选配的是，为了在一锯切制程中轻易地识别一基准标记，所述临时的黏着层202可以是透明的。于是，所述临时的黏着层202可以具有一相关可见光或紫外(UV)光的例如是约60％到90％的透射率。如上所述，由于被形成在一基板、中介体、或是电路板上的基准标记可以在所述锯切制程期间轻易地被锯切设备所识别，因此所述锯切制程可以更准确地被执行，以分开成为个别的半导体装置。
如同在图2B中所绘的，锯切可以在构成所述半导体装置群组200的基板110以及模制部分130上加以执行。在此步骤中，所述临时的黏着层202亦遭受到锯切。在所述锯切制程中，所述半导体装置群组200可以被分开成为多个半导体装置。所述锯切例如可以通过一般的钻石刀片204或是雷射射束来加以实施，但是本揭露内容的特点并不限于此。由于所述锯切，所述基板110、模制部分130以及临时的黏着层202的侧表面可以变成是共面的。
如同在图2C中所绘，所述个别的半导体装置可以被附接成使得所述临时的黏着层202被附接到所述第二黏着带203之上。由于所述个别的半导体装置可以彼此间隔开一预设的距离，并且所述临时的黏着层202可以被附接至下面的第二黏着带203，因此所述模制部分130可以是面向上的。
如同在图2D中所绘，所述EMI遮蔽层140可被形成在被附接到所述第二黏着带203之上的个别的半导体装置101上。所述EMI遮蔽层140可以通过从溅镀、喷涂、涂覆、无电的电镀、电镀以及类似的制程、或是其之一组合所选的一制程来加以形成，但是本揭露内容的特点并不限于此。
所述EMI遮蔽层140可被形成在所述模制部分130的顶表面131、所述模制部分130的彼此面对的相对的侧表面132及133，亦即四个表面、所述基板110的彼此面对的相对的侧表面113及114，亦即四个表面、以及所述临时的黏着层202的彼此面对的相对的侧表面，亦即四个表面上。
所述EMI遮蔽层140可被形成在被设置于所述基板110之下的临时的黏着层202的面对的侧表面上。所述EMI遮蔽层140亦可被形成在对应于在所述和彼此间隔开的个别的半导体装置101之间的一间隙160的第二黏着带203上。
如同在图2E中所绘，在从所述第二黏着带203分开所述个别的半导体装置101中(或是在从所述个别的半导体装置101分开所述第二黏着带203中)，所述第二黏着带203以及临时的黏着层202可以利用一例如是钳子(未显示)的用于拉动所述带的工具，以从所述个别的半导体装置101加以剥离。以此种方式，所述基板110与覆盖被形成在所述基板110上的导电凸块150的临时的黏着层202及第二黏着带203可以利用所述钳子而被强制地剥开，藉此将所述基板110的导电凸块150露出至外部，并且切割被一体地形成在所述基板110的侧表面113及114上以及在所述临时的黏着层202的侧表面上的EMI遮蔽层140，而留下所述EMI遮蔽层140的一部分210在所述第二黏着带203上。由于在所述EMI遮蔽层140与所述基板110之间的一黏着力是大于在所述临时的黏着层202与所述基板110之间的一黏着力，因此被附接至所述基板110的侧表面113及114的EMI遮蔽层140并未和所述基板110的侧表面113及114分开。
如上所述，根据本揭露内容，在半导体装置之间的EMI可以通过完全地覆盖所述模制部分130的顶表面131以及四个侧表面132及133、以及所述基板110的四个侧表面113及114的EMI遮蔽层140来加以避免。在一范例情节中，所述临时的黏着层202可被形成在所述基板110的底表面112上，所述EMI遮蔽层140可被形成以从所述模制部分130以及所述基板110的侧表面113及114延伸至所述临时的黏着层202的表面，并且所述临时的黏着层202接着可被移除，藉此提供具有所述基板110的侧表面113及114完全被所述EMI遮蔽层140覆盖的半导体装置。
参照图3A至3D，依序地描绘根据本揭露内容的另一实施例的一种制造一半导体装置的方法的横截面图。
根据本揭露内容的实施例的制造所述半导体装置101的方法是包含将一半导体装置群组200附接到一临时的黏着层202之上；锯切、形成一EMI遮蔽层140；以及从所述临时的黏着层202分开个别的半导体装置101。
如同在图3A中所绘，包括一基板110、三个半导体晶粒120以及一模制部分130的半导体装置群组200可以被附接至所述临时的黏着层202。所述半导体装置群组200的导电凸块150可以被附接到所述临时的黏着层202之上，并且可以被所述临时的黏着层202所覆盖。所述基板110的一底表面可以直接被附接至所述临时的黏着层202。于是，由于所述临时的黏着层202完全地覆盖所述导电凸块150，因此所述导电凸块150并未被露出至外部。
所述临时的黏着层202可以预先被附接至一环形框架230，并且压缩所述半导体装置群组200在一其中所述半导体装置群组200的导电凸块150是被设置以面对所述临时的黏着层202的状态中，藉此将所述基板110以及导电凸块150附接至所述临时的黏着层202。
此外，由于所述临时的黏着层202的物理及化学的特点可以是类似于上述者，因此将不会给予其详细说明。
如同在图3B中所绘，构成所述半导体装置群组200的基板110、晶粒120、以及模制部分130可以在一锯切制程中被单粒化。在此步骤中，所述临时的黏着层202亦可以是受到锯切。在所述锯切制程中，所述半导体装置群组200可以被分开成为多个半导体装置。所述锯切可以通过一般的钻石刀片204或雷射射束来加以实施，但是本揭露内容的特点并不限于此。
如同在图3C中所绘，所述EMI遮蔽层140可被形成在被附接至所述临时的黏着层202的个别的半导体装置101上。所述EMI遮蔽层140可被形成在所述模制部分130的一顶表面131、所述模制部分130的彼此面对的相对的侧表面132及133，亦即四个表面、所述基板110的彼此面对的相对的侧表面113及114，亦即四个表面、以及所述临时的黏着层202的彼此面对的相对的侧表面，亦即四个表面上。
所述EMI遮蔽层140可被形成在被设置于所述基板110之下的临时的黏着层202的表面上、以及在对应于在所述和彼此间隔开的个别的半导体装置101之间的一间隙160的临时的黏着层202的表面上。
如同在图3D中所绘，所述个别的半导体装置101可以通过从所述临时的黏着层202，例如利用是拾放设备206以拾取所述个别的半导体装置101来加以分开。于是，在所述临时的黏着层202利用一针205而被稍微向上推之后，所述半导体装置101可以利用所述拾放设备206而被向上拉起或是拾取，藉此将所述基板110以及导电凸块150与所述临时的黏着层202分开。
由于在所述EMI遮蔽层140与所述基板110之间的黏着力是大于在所述临时的黏着层202与所述基板110之间的黏着力，因此所述EMI遮蔽层140并未和所述基板110的侧表面113及114分开。因此，所述EMI遮蔽层140的一部分维持被附接至所述基板110的侧表面113及114，并且所述EMI遮蔽层140的一部分维持被附接至所述临时的黏着层202。
由于所述临时的黏着层202的底表面可包括一不具有黏着性的基膜，因此所述针205并不会附接至所述临时的黏着层202的基膜，也不会变成受到其污染。
尽管未被展示，所述个别的半导体装置101及102的分开可以通过将所述临时的黏着层202溶解在一用于移除的化学溶液中来加以执行，而所述化学溶液并不与所述EMI遮蔽层140起反应。
如上所述，根据本揭露内容，在半导体装置之间的EMI可以通过完全地覆盖所述模制部分130的顶表面131以及四个侧表面132及133、以及所述基板110的四个侧表面113及114的EMI遮蔽层140来加以避免。尤其，根据本揭露内容，所述临时的黏着层202可被形成在所述基板110的底表面112上。所述EMI遮蔽层140可被形成以从所述模制部分130以及所述基板110的侧表面113及114延伸至所述临时的黏着层202的侧表面。所述半导体装置接着可以从所述临时的黏着层202被移除，藉此提供具有所述基板110的侧表面113及114完全被所述EMI遮蔽层140覆盖的半导体装置。
在本揭露内容的一范例实施例中，一种具有一电磁干扰(EMI)遮蔽的半导体装置是包括一基板，其包括一第一表面以及一与所述第一表面相对的第二表面；一半导体晶粒，其耦合至所述基板的所述第一表面；一囊封材料，其囊封所述半导体晶粒以及所述基板的所述第一表面的部分；以及一电磁干扰(EMI)遮蔽层，其是在所述囊封材料以及所述基板的在所述第一及第二表面之间的侧表面上。接点可以是在所述基板的所述第二表面上，其中所述接点可包括导电凸块或是导电的焊盘。所述EMI遮蔽层可包括银、铜、铝、镍、钯、以及铬中的一或多种。所述EMI遮蔽层可以耦合至所述基板的一接地电路图案。
在本揭露内容的另一范例实施例中，一种形成具有一电磁干扰(EMI)遮蔽的半导体装置的方法是包括耦合一半导体晶粒至一基板的一第一表面；利用一囊封材料以囊封所述半导体晶粒以及所述基板的所述第一表面的部分；将电性接点耦合至与所述基板的所述第一表面相对的所述基板的一第二表面；以及将一黏着层设置在所述基板的所述第二表面上，使得所述黏着层围绕所述电性接点。所述经囊封的基板以及半导体晶粒可被置放在一黏着带上。一电磁干扰(EMI)遮蔽层可被形成在所述囊封材料上、在所述基板的侧表面上、以及在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上。所述黏着带以及所述黏着层可以从所述经囊封的基板以及半导体晶粒加以剥离，藉此在所述囊封材料上以及在所述基板的侧表面上留下所述EMI遮蔽层的部分，其中所述EMI遮蔽层的其它部分是保持在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上。所述电性接点可包括导电凸块或是导电的焊盘。所述EMI遮蔽层可包括银、铜、铝、镍、钯、以及铬中的一或多种。所述EMI遮蔽层可以耦合至所述基板的一接地电路图案。所述黏着层可包括一耐热性基膜，其包括以下中的一种：聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、或是一聚硅氧烷基的黏着层。
尽管各种支持本揭露内容的特点已经参考某些范例实施例来加以叙述，但是熟习此项技术者将会理解到可以做成各种的改变，并且等同物可加以取代，而不脱离本揭露内容的范畴。此外，可以做成许多修改以将一特定的情况或材料调适至本揭露内容的教示，而不脱离其范畴。因此，所欲的是本揭露内容并不受限于所揭露之特定的范例实施例，而是本揭露内容将会包含所有落入所附的权利要求的范畴内的实施例。

Claims (20)

1.一种形成一半导体装置的方法，所述方法包括：
耦合一半导体晶粒至一基板的一第一表面；
利用一囊封材料以囊封所述半导体晶粒以及所述基板的所述第一表面的部分；
将所述经囊封的基板以及半导体晶粒设置在一黏着带上；
在所述囊封材料上、在所述基板的侧表面上以及在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上形成一电磁干扰遮蔽层；
从所述经囊封的基板以及半导体晶粒剥离所述黏着带，藉此在所述囊封材料上以及在所述基板的侧表面上留下所述电磁干扰遮蔽层的部分，其中所述电磁干扰遮蔽层的其它部分是保持在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上。
2.根据权利要求1所述的方法，其包括在与所述基板的所述第一表面相对的所述基板的一第二表面上形成接点。
3.根据权利要求2所述的方法，其中所述接点包括导电凸块。
4.根据权利要求2所述的方法，其中所述接点包括导电的焊盘。
5.根据权利要求2所述的方法，其包括在所述接点以及所述基板的所述第二表面上设置一黏着层，使得所述接点是通过所述黏着层而被囊封。
6.根据权利要求5所述的方法，其中所述黏着层是在所述黏着带的所述剥离中被移除。
7.根据权利要求1所述的方法，其中所述电磁干扰遮蔽层包括以下的一或多种：银、铜、铝、镍、钯、及/或铬。
8.根据权利要求1所述的方法，其中所述电磁干扰遮蔽层是耦合至所述基板的一接地电路图案。
9.一种半导体装置，其包括：
一基板，其包括一第一表面以及一与所述第一表面相对的第二表面；
一半导体晶粒，其是耦合至所述基板的所述第一表面；
一囊封材料，其囊封所述半导体晶粒以及所述基板的所述第一表面的部分；以及
一电磁干扰遮蔽层，其是在所述囊封材料以及所述基板的在所述第一及第二表面之间的侧表面上。
10.根据权利要求9所述的半导体装置，其包括在所述基板的所述第二表面上的接点。
11.根据权利要求10所述的半导体装置，其中所述接点包括导电凸块。
12.根据权利要求10所述的半导体装置，其中所述接点包括导电的焊盘。
13.根据权利要求9所述的半导体装置，其中所述电磁干扰遮蔽层包括以下的一或多种：银、铜、铝、镍、钯、及/或铬。
14.根据权利要求9所述的半导体装置，其中所述电磁干扰遮蔽层是耦合至所述基板的一接地电路图案。
15.一种制造一半导体装置的方法，所述方法包括：
耦合一半导体晶粒至一基板的一第一表面；
利用一囊封材料以囊封所述半导体晶粒以及所述基板的所述第一表面的部分；
将电性接点耦合至与所述基板的所述第一表面相对的所述基板的一第二表面；
将一黏着层设置在所述基板的所述第二表面上，使得所述黏着层围绕所述电性接点；
将所述经囊封的基板以及半导体晶粒设置在一黏着带上；
在所述囊封材料上、在所述基板的侧表面上、以及在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上形成一电磁干扰遮蔽层；以及
从所述经囊封的基板以及半导体晶粒剥离所述黏着带以及所述黏着层，藉此在所述囊封材料上以及在所述基板的侧表面上留下所述电磁干扰遮蔽层的部分，其中所述电磁干扰遮蔽层的其它部分是保持在所述黏着带的相邻所述经囊封的基板以及半导体晶粒的部分上。
16.根据权利要求15所述的方法，其中所述电性接点包括导电凸块。
17.根据权利要求15所述的方法，其中所述电性接点包括导电的焊盘。
18.根据权利要求15所述的方法，其中所述电磁干扰遮蔽层包括银、铜、铝、镍、钯、以及铬中的一或多种。
19.根据权利要求15所述的方法，其中所述电磁干扰遮蔽层是耦合至所述基板的一接地电路图案。
20.根据权利要求15所述的方法，其中所述黏着层包括一耐热性基膜，所述耐热性基膜包括以下的一或多种：聚酰亚胺、聚萘二甲酸乙二醇酯、及/或一聚硅氧烷基的黏着层。
CN201610498014.XA 2015-11-18 2016-06-29 具有电磁干扰遮蔽的半导体装置 Pending CN106711124A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150162075A KR101674322B1 (ko) 2015-11-18 2015-11-18 반도체 디바이스 및 그 제조 방법
KR10-2015-0162075 2015-11-18
US15/149,378 2016-05-09
US15/149,378 US20170141046A1 (en) 2015-11-18 2016-05-09 Semiconductor device with an electromagnetic interference (emi) shield

Publications (1)

Publication Number Publication Date
CN106711124A true CN106711124A (zh) 2017-05-24

Family

ID=57527978

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610498014.XA Pending CN106711124A (zh) 2015-11-18 2016-06-29 具有电磁干扰遮蔽的半导体装置
CN201620667925.6U Active CN206210789U (zh) 2015-11-18 2016-06-29 具有电磁干扰遮蔽的半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201620667925.6U Active CN206210789U (zh) 2015-11-18 2016-06-29 具有电磁干扰遮蔽的半导体装置

Country Status (4)

Country Link
US (2) US20170141046A1 (zh)
KR (1) KR101674322B1 (zh)
CN (2) CN106711124A (zh)
TW (2) TWI700805B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018224051A1 (zh) * 2017-06-08 2018-12-13 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
CN110914957A (zh) * 2017-07-20 2020-03-24 三井化学东赛璐株式会社 电子装置的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
JP6679162B2 (ja) * 2016-02-17 2020-04-15 株式会社ディスコ 半導体パッケージの製造方法
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
US10037949B1 (en) * 2017-03-02 2018-07-31 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
WO2018222187A1 (en) * 2017-05-31 2018-12-06 Intel Corporation Microelectronic package having electromagnetic interference shielding
US10714431B2 (en) 2017-08-08 2020-07-14 UTAC Headquarters Pte. Ltd. Semiconductor packages with electromagnetic interference shielding
US10504871B2 (en) 2017-12-11 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11043420B2 (en) * 2018-09-28 2021-06-22 Semiconductor Components Industries, Llc Fan-out wafer level packaging of semiconductor devices
KR102399748B1 (ko) * 2018-10-01 2022-05-19 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
US11694906B2 (en) * 2019-09-03 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
KR102335618B1 (ko) * 2020-01-20 2021-12-03 최재균 반도체 패키지 스퍼터링용 쉴딩필름 제조방법, 쉴딩필름 제조방법에 의해 제조된 쉴딩필름 및 이를 이용한 반도체 패키지 스퍼터링 방법
US11915949B2 (en) 2020-02-21 2024-02-27 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11605552B2 (en) 2020-02-21 2023-03-14 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
CN112289689B (zh) * 2020-10-29 2024-04-02 甬矽电子(宁波)股份有限公司 半导体封装结构制作方法和半导体封装结构
US11764127B2 (en) * 2021-02-26 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11682631B2 (en) * 2021-06-11 2023-06-20 Advanced Semiconductor Engineering, Inc. Manufacturing process steps of a semiconductor device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
US20100207259A1 (en) * 2008-02-05 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN103258770A (zh) * 2012-02-17 2013-08-21 富士通株式会社 制造半导体装置的方法和制造电子装置的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
US6546620B1 (en) * 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US8053279B2 (en) * 2007-06-19 2011-11-08 Micron Technology, Inc. Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI397964B (zh) * 2011-01-19 2013-06-01 Unisem Mauritius Holdings Ltd 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
TWI645773B (zh) * 2012-09-28 2018-12-21 西凱渥資訊處理科技公司 用於提供模組內射頻隔離之系統及方法
TWI553825B (zh) * 2013-01-11 2016-10-11 日月光半導體製造股份有限公司 堆疊式封裝模組與其製造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US20150303170A1 (en) * 2014-04-17 2015-10-22 Amkor Technology, Inc. Singulated unit substrate for a semicondcutor device
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
US9570406B2 (en) * 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207259A1 (en) * 2008-02-05 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
CN103258770A (zh) * 2012-02-17 2013-08-21 富士通株式会社 制造半导体装置的方法和制造电子装置的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018224051A1 (zh) * 2017-06-08 2018-12-13 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
US11264335B2 (en) 2017-06-08 2022-03-01 Vanchip (Tianjin) Technology Co., Ltd. Anti-electromagnetic interference radio frequency module and implementation method therefor
CN110914957A (zh) * 2017-07-20 2020-03-24 三井化学东赛璐株式会社 电子装置的制造方法

Also Published As

Publication number Publication date
CN206210789U (zh) 2017-05-31
KR101674322B1 (ko) 2016-11-08
US20200126929A1 (en) 2020-04-23
TW201719852A (zh) 2017-06-01
TWI700805B (zh) 2020-08-01
US20170141046A1 (en) 2017-05-18
TWI778381B (zh) 2022-09-21
TW202042370A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
CN206210789U (zh) 具有电磁干扰遮蔽的半导体装置
US7934313B1 (en) Package structure fabrication method
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US7342303B1 (en) Semiconductor device having RF shielding and method therefor
US7863757B2 (en) Methods and systems for packaging integrated circuits
TWI634821B (zh) 形成無核心基材之基材帶及方法
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
US20080315376A1 (en) Conformal EMI shielding with enhanced reliability
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US11908805B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
JP2009010073A5 (zh)
CN110648931A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
CN104051431A (zh) 具有射频屏蔽的系统、半导体器件及其制造方法
CN116631953A (zh) 半导体封装体及其制造方法
TW201611135A (zh) 嵌埋元件之封裝結構及其製法
US20060284292A1 (en) Package structure of chip and the package method thereof
US9112063B2 (en) Fabrication method of semiconductor package
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
CN106663672A (zh) 批量封装低引脚计数嵌入式半导体芯片的结构及方法
CN105206595B (zh) 封装基板、包含该封装基板的覆晶封装电路及其制作方法
JP2020088373A (ja) 半導体パッケージ及びその製造方法
KR101711710B1 (ko) 반도체 패키지 및 그 제작 방법
CN109698136B (zh) 一种射频soi芯片的封装方法及封装结构
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524