CN105206595B - 封装基板、包含该封装基板的覆晶封装电路及其制作方法 - Google Patents

封装基板、包含该封装基板的覆晶封装电路及其制作方法 Download PDF

Info

Publication number
CN105206595B
CN105206595B CN201410295624.0A CN201410295624A CN105206595B CN 105206595 B CN105206595 B CN 105206595B CN 201410295624 A CN201410295624 A CN 201410295624A CN 105206595 B CN105206595 B CN 105206595B
Authority
CN
China
Prior art keywords
layer
dielectric materials
metal
metal routing
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410295624.0A
Other languages
English (en)
Other versions
CN105206595A (zh
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of CN105206595A publication Critical patent/CN105206595A/zh
Application granted granted Critical
Publication of CN105206595B publication Critical patent/CN105206595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明揭示一种封装基板、包含该封装基板的覆晶封装电路及其制作方法。该封装基板包括：一第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层；一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及一保护层，形成于该第二导线层上。

Description

封装基板、包含该封装基板的覆晶封装电路及其制作方法
技术领域
本发明涉及一种封装基板、覆晶封装电路及其制作方法。
背景技术
新一代的电子产品不仅追求轻薄短小，更朝多功能与高性能的方向发展，因此，集成电路(Integrated Circuit，简称IC)技术不断地高密度化与微型化，以期在有限的晶片空间容纳更多的电子元件，而其后端的封装基板及其构装技术也随之进展，以符合此新一代的电子产品趋势。
由于目前应用于铸模互连基板(Molded Interconnection Substrate，简称MIS)技术的覆晶式晶片尺寸封装(Flip-Chip Chip Size Package，简称FCCSP)基板10，如图1所示，其采用底层涂料(Primer)感光型介电材料来制作铸模化合物层16上的介电材料层17，并以导电铜柱18来连接上层电路导线14与下层电路导线12。其中，该铸模化合物层16的下端面通常与该下层电路导线12的下端面切齐、或该铸模化合物层16的下端面凸出于该下层电路导线12的下端面的外。当电路晶片19焊接至该下层电路导线12时，常会发生因该下层电路导线12的下端面均匀性不佳的现象，而导致焊接点不良及影响其制成品合格率。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。
发明内容
本发明的目的，使封装基板的下层电路导线凸出于铸模化合物层，以进行电路晶片焊接至下层电路导线的制程，则可确保此焊接点的品质，进而避免因下层电路导线的凹陷或均匀性不佳所致的合格率损失。
为实现上述目的，本发明采用的技术方案包括：
一种封装基板，其特征在于，其包括：
一第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层；
一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及
一保护层，形成于该第二导线层上。
在一实施例中，该封装基板为覆晶式晶片尺寸封装(Flip-Chip Chip SizePackage)基板。
在一实施例中，该第一介电材料层具有一围绕该第一金属走线的凸出部。
在一实施例中，该凸出部是该第一介电材料层向下延伸的部分。
在一实施例中，该凸出部的宽度由上而下逐渐减小。
在一实施例中，该凸出部具有一凹斜的侧面。
在一实施例中，该第一金属走线的侧面完全被该第一介电材料层所包覆。
为实现上述目的，本发明采用的技术方案还包括：
一种覆晶封装电路，其特征在于，其包括：
一第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层；
一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；
一保护层，形成于该第二导线层上，并具有一露出该第二金属走线的开口；
一电路晶片，设置于该第一导线层的下，并电性连接该第一金属走线；以及
一电路板，设置于该保护层上，并通过该保护层的开口而电性连接该第二金属走线。
在一实施例中，该第一介电材料层具有一围绕该第一金属走线的凸出部。
在一实施例中，该凸出部是该第一介电材料层向下延伸的部分。
在一实施例中，该凸出部的宽度由上而下逐渐减小。
在一实施例中，该凸出部具有一凹斜的侧面。
在一实施例中，该第一金属走线的侧面完全被该第一介电材料层所包覆。
为实现上述目的，本发明采用的技术方案还包括：
一种封装基板的制作方法，其特征在于，包括下列步骤：
(A)提供一承载板；
(B)在该承载板上形成一第一导线层，该第一导线层包含一第一金属走线及一第一介电材料层，其中，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；
(C)在该第一导线层上形成一导电柱层，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
(D)在该导电柱层上形成一包含一第二金属走线的第二导线层，使得该第二金属走线连接该金属柱状物；
(E)在该第二导线层上形成一保护层，并移除该承载板；以及
(F)移除部分的该第一介电材料层，使得该第一金属走线凸出于该第一介电材料层。
在一实施例中，步骤(F)使得该第一金属走线凸出于该第一介电材料层的凸出部的宽度由上而下逐渐减小。
在一实施例中，步骤(F)使得该第一金属走线凸出于该第一介电材料层的凸出部一凹斜的侧面。
在一实施例中，步骤(F)使得该第一金属走线的侧面完全被该第一介电材料层所包覆。
与现有技术相比较，本发明具有的有益效果是：使封装基板的下层电路导线凸出于铸模化合物层，以进行电路晶片焊接至下层电路导线的制程，则可确保此焊接点的品质，进而避免因下层电路导线的凹陷或均匀性不佳所致的合格率损失。
附图说明
图1为现有的覆晶式晶片尺寸封装基板的结构剖面图；
图2为根据本发明实施例的封装基板的剖面示意图；
图3A为根据本发明另一实施例的封装基板的剖面示意图；
图3B为根据本发明另一实施例的封装基板的剖面示意图；
图4为本实施例的封装基板制作方法的流程示意图；
图5A～图5E为对应本实施例制作方法各步骤的封装基板结构剖面图；
图6为根据本发明另一实施例的覆晶封装电路的剖面示意图。
附图标记说明：10、100、200A、200B封装基板；12、14电路导线；18导电铜柱；110承载板；120第一导线层；121～123第一金属走线；126第一介电材料层；127凸出部；130导电柱层；131～133金属柱状物；16、136铸模化合物层；17、138第二介电材料层；140第二导线层；141～144第二金属走线；150保护层；19电路晶片；200制作方法；S310～S360步骤；600覆晶封装电路；660电路晶片；661～664导电接脚；670封装材料；680锡球；690电路板。
具体实施方式
为对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。
在各个实施例的说明中，当一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或间接地在该另一元素的上或的下的情况，其可能包含设置于其间的其他元素；所谓的「直接地」指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述以图式为基准进行说明，但也包含其他可能的方向转变。所谓的「第一」、「第二」、及「第三」用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸，以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。
图2为根据本发明实施例的封装基板100的剖面示意图。该封装基板100包含：一第一导线层120、一导电柱层130、一第二导线层140、以及一保护层150。如图2所示，该第一导线层120包含一第一介电材料层126及至少一第一金属走线121～123，其中该第一金属走线121～123是一经过图案化的金属层，而作为该封装基板100的下层电路布局，且该第一金属走线121～123可全部或部分凸出于该第一介电材料层126。由图看来，如同有一凹槽，其相当于是在具有等厚度的该第一介电材料层126与所述的这些金属走线121～123的该第一导线层120中，将该第一介电材料层126的下半部部分移除后所形成的空间。该第一金属走线121～123凸出于该第一介电材料层126所形成的结构，可用以避免当电路晶片焊接至该第一导线层120时可能产生的不良焊接点，其发生原因为当该第一金属走线121～123制作时，其下端面常会发生高低参差而不均匀的现象。
该导电柱层130形成于该第一导线层120上，并且包含至少一金属柱状物131～133、一铸模化合物层136、及一第二介电材料层138；其中，该金属柱状物131～133是一经过图案化的金属层，而形成用以连接该第一导线层120与该第二导线层140的金属柱状物。如图所示，该铸模化合物层136形成于该第一导线层120上，该第二介电材料层138直接形成于该铸模化合物层136上，该金属柱状物131连接该第一金属走线121与该第二金属走线141、该金属柱状物132连接该第一金属走线122与该第二金属走线142、该金属柱状物133连接该第一金属走线123与该第二金属走线144，且该第二介电材料层138与该铸模化合物层136并未于垂直或上下方向上与所述的这些金属柱状物131～133有所重迭。如图所示，该第二介电材料层138与该铸模化合物层136共同充填于该导电柱层130内所述的这些金属柱状物131～133以外的其余部分，且分别围绕各个金属柱状物131～133的上半部与下半部。该铸模化合物层136可由适合铸模(Molding)技术的绝缘材料所组成，例如，环氧基树脂(Epoxy-Based Resin)的环氧树脂铸模化合物(Epoxy molding compound，简称EMC)或是聚亚酰胺(Polyimide)，而该第二介电材料层138的组成材料也可以是环氧基树脂或聚亚酰胺。在另一实施例中，该第一介电材料层126可选用与该铸模化合物层136相同组成材质的材料，也就是图2所示该第一介电材料层126的占用区域可直接以该铸模化合物层136来充填。
该第二导线层140形成于该导电柱层130上，并包含至少一第二金属走线141～144，其是一经过图案化的金属层，而作为该封装基板100的上层电路布局；如图所示，所述的这些金属走线141、142、144分别连接所述的这些金属柱状物131、132、133。在本实施例中，所述的这些金属柱状物131～133可为导电铜柱，以作为上层电路的该第二导线层140与下层电路的该第一导线层120的电性连接。此外，该保护层150为绝缘材料层，其形成于该第二导线层140上，为该封装基板100的最外层或最底层，用以保护该封装基板100免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。在本实施例中，该封装基板100可作为应用于铸模互连基板(MIS)技术的覆晶式晶片尺寸封装(FCCSP)的基板。
图3A为根据本发明另一实施例的封装基板200A的剖面示意图。图3A的封装基板200A类似于图2的封装基板100，除了以下的差异：在图2中，该第一介电材料层126的占用区域可选用与该铸模化合物层136相同组成材质的材料，则在制程上，该第一介电材料层126的占用区域可直接以该铸模化合物层136来充填，而形成如图3A所示该铸模化合物层136的总占用区域。
此外，图3B为根据本发明另一实施例的封装基板200B的剖面示意图。图3B的封装基板200B类似于图3A的封装基板200A，除了以下的差异：该铸模化合物层136的下半部具有一围绕该第一金属走线121～123的凸出部127，该凸出部127可为该铸模化合物层136向下延伸的部分，其宽度由上而下逐渐减小；较佳者，该凸出部127具有一凹斜的侧面，例如，双曲线式或抛物线式的凹面。该第一金属走线121～123的侧面在横向上可完全被含有该凸出部127的该铸模化合物层136所环绕；但在纵向上，该第一金属走线121～123的侧面可完全该铸模化合物层136所包覆，或是该第一金属走线121～123较下侧的部分侧面可露出含有该凸出部127的该铸模化合物层136。请注意，此类该第一金属走线121～123凸出于该第一介电材料层126所形成的结构也可更加有效地避免当电路晶片焊接至该第一导线层120时可能产生的不良焊接点。
图4为本实施例的封装基板制作方法300的流程示意图，而图5A～图5E及图2或图3A为对应本实施例制作方法300各步骤S310～S360的该封装基板100或200A的结构剖面图。该制作方法300的步骤详述如下。
步骤S310，如图5A所示，提供一承载板110，其可以是金属基板或玻璃纤维基板，用以承载或支持其上的导电线路及电子元件；例如，如图2、图3A、图3B所示的该第一导线层120、该导电柱层130、该第二导线层140以及该保护层150。上述的金属基板包含铁(Fe)、铁/镍(Fe/Ni)、铜(Cu)、铝(Al)及其组合或合金，但本发明不以此为限。
步骤S320，如图5B所示，形成一第一导线层120于该承载板110上，并图案化成该封装基板100所预先设定的下层电路布局，例如，金属走线121～123。该第一导线层120可凭借金属的电镀(Electrolytic Plating)或蒸镀(Evaporation)技术来制作，例如，铜、铝、或镍，而其导电走线的图案化可凭借光微影蚀刻(Photolithography)技术来制作。例如，凭借现有的集成电路载板的增层技术或旋转涂布技术，沉积一第一光阻层(未图示)于该承载板110上，并以曝光显影的方式图案化该第一光阻层；形成一第一金属层(未图示)于该图案化后的第一光阻层上；凭借举离法(Lift-off)，在移除该图案化后的第一光阻层的同时，一并将位于该图案化后的第一光阻层上的该第一金属层移除，而非位于该图案化后的第一光阻层上的该第一金属层则被保留下来，以达成该第一金属层的图案化而形成所述的这些金属走线121～123。此外，步骤S320也可以利用雷射加工方式来达成，例如，形成一第一金属层(未图示)于该承载板110上；以雷射雕刻技术移除部份的该第一金属层，以使余留的该第一金属层的图案形成所述的这些金属走线121～123。
步骤S330，如图5C所示，形成复数个金属柱状物131～133于该第一导线层120上，例如，铜柱或铝柱，用以连接该封装基板100的该第一导线层120与后续制程将要制作的该第二导线层140。所述的这些金属柱状物131～133可凭借金属的电镀或蒸镀技术来制作，例如，铜或铝，而所述的这些金属柱状物131～133的图案化可凭借光微影蚀刻技术来制作。例如，以压合干膜光阻制程形成一第二光阻层(未图示)于该承载板110及该第一导线层120上，并以曝光显影的方式图案化该第二光阻层；形成一第二金属层(未图示)于该图案化后的第二光阻层上；凭借举离法，在移除该图案化后的第二光阻层的同时，一并将位于该图案化后的第二光阻层上的该第二金属层移除，而非位于该图案化后的第二光阻层上的该第二金属层则被保留下来，以达成该第二金属层的图案化而形成所述的这些金属柱状物131～133。
接着，形成一铸模化合物层136于该承载板110上，该铸模化合物层140完全覆盖该承载板110的全部表面，使得该铸模化合物层140包覆该承载板110上所有的所述的这些金属走线121～123与所述的这些金属柱状物131～133。该铸模化合物层136可由适合铸模技术(例如，压缩铸模、转换铸模、或注射铸模等)的绝缘胶体材料所组成，例如，环氧树脂铸模化合物(EMC)。例如，提供一铸模容器(未图示)，并放置一铸模化合物胶体(未图示)于该铸模容器中；再适当地对应该铸模容器与该承载板110，使得所述的这些金属走线121～123及所述的这些金属柱状物131～133位于该铸模容器与该承载板110之间。接着，上下压合该铸模容器与该承载板110，并同时进行该铸模化合物胶体的固化，以形成该铸模化合物层136，其完全包覆该承载板110上所有的所述的这些金属走线121～123及所述的这些金属柱状物131～133。接着，将该铸模容器移除，并移除该铸模化合物层136的上半部，使得该铸模化合物层136的上表面低于所述的这些金属柱状物131～133的上端面。该铸模化合物胶体可以是酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、或硅基树脂(Silicone-Based Resin)等绝缘材料所组成，但不以此为限。在本实施例中，该铸模化合物层136选用环氧基树脂的环氧树脂封装复合物(EMC)。
接着，形成一第二介电材料层138于该剩余的铸模化合物层136上，使得该第二介电材料层138的上表面高于所述的这些金属柱状物131～133的上端面；例如，凭借现有的集成电路载板的增层技术或旋转涂布技术来沉积该第二介电材料层138，使得该第二介电材料层138包覆该铸模化合物层136以及所有的所述的这些金属柱状物131～133。该第二介电材料层138的组成材料可以是环氧基树脂或聚亚酰胺。最后，移除部分的该第二介电材料层138，使得所述的这些金属柱状物131～133的上端面露出，即可形成如图5C的剖面图。该铸模化合物层136与该第二介电材料层138包覆该承载板110上所有的所述的这些金属走线121～123与所述的这些金属柱状物131～133，其除了作为该第一导线层120与该第二导线层150之间的绝缘层，另须使所述的这些金属柱状物131、132、133可分别连接所述的这些金属走线121、122、123与所述的这些金属走线141、142、144；因此，必须先将超出所述的这些金属柱状物131～133上端面的该第二介电材料层138移除，以露出所述的这些金属柱状物的上端面。本实施例凭借研磨(Polishing)、磨削(Grinding)、喷砂、电浆或化学蚀刻方式，自上而下去除该第二介电材料层138的上半部，直到所述的这些金属柱状物131～133的上端面露出。至此，所述的这些金属柱状物131～133、该铸模化合物层136及该第二介电材料层138共同组成了该导电柱层130。
步骤S340，如图5D所示，形成一第二导线层140于该第二介电材料层138与所述的这些金属柱状物131～133的露出端面上，并图案化成该封装基板100的上层电路布局，例如，金属走线141～144。该第二导线层140可凭借金属的电镀或蒸镀技术来制作，例如，铜、铝、或镍，而其导电走线的图案化可凭借光微影蚀刻技术来制作。例如，旋转涂布一第三光阻层(未图示)于该第二介电材料层138上，并以曝光显影的方式图案化该第三光阻层；形成一第三金属层(未图示)于该图案化后的第三光阻层上；凭借举离法(Lift-off)，在移除该图案化后的第三光阻层的同时，一并将位于该图案化后的第三光阻层上的该第三金属层移除，而非位于该图案化后的第三光阻层上的该第三金属层则被保留下来，以达成该第三金属层的图案化而形成该第二导线层140。如此，所述的这些金属走线141、142、144可分别连接所述的这些金属柱状物131、132、133。
步骤S350，如图5E所示，形成一保护层150于该第二导线层150及该第二介电材料层138上，其具有绝缘该第二导线层140的各走线之间电性的功效，并可用以保护该第二导线层140不受外部物或后续制程的伤害。至此，已完成本实施例的封装基板，而该承载板110也已达成其阶段性任务，因此可将的移除。
步骤S360，如图2所示，移除部分的该第一介电材料层126，或是如图3A所示，移除部分的该铸模化合物层136，使得该第一金属走线121～123可全部或部分凸出于该第一介电材料层126。在另一实施例中，该承载板110被移除之后，也可一并移除该第一介电材料层126(或该铸模化合物层136)的下半部或是该第一介电材料层126(或该铸模化合物层136)邻近该载板110的部分如图2或图3A所示。由图看来，如同有一凹槽，其相当于是在该第一导线层120中，将该第一介电材料层126(或该铸模化合物层136)的下半部部分移除后所形成的空间。该第一金属走线121～123凸出于该第一介电材料层126所形成的结构可用以避免当电路晶片焊接至该第一导线层120时可能产生的不良焊接点，其发生原因为当该第一金属走线121～123形成时，其下端面常高低参差而不均匀。
在另一实施例中，步骤S360在该铸模化合物层136下半部的移除时，可使位于该第一导线层120内的该剩余的铸模化合物层136包含如图3B所示的第一区域A及第二区域B，该第一区域A的下表面高于该第一金属走线121～123的下端面，且该第二区域B围绕该第一金属走线121～123的下半部。本步骤可以研磨、喷砂、电浆或化学蚀刻方式来进行。该第二区域B在高度上比该第一区域A多出了围绕各个第一金属走线121～123下半部的该凸出部127；也就是说，各个第一金属走线121～123的侧面完全被该剩余的铸模化合物层136的第二区域B所包覆。换言之，该剩余的铸模化合物层136具有一围绕该第一金属走线121～123的凸出部127，而该凸出部127可为该剩余的铸模化合物层136的向下延伸部分，其宽度由上而下逐渐减小。较佳者，该凸出部具有一凹斜的侧面，例如，双曲线式或抛物线式的凹面。该第一金属走线121～123的侧面在横向上可完全被含有该凸出部127的该铸模化合物层136所环绕；但在纵向上，该第一金属走线121～123的侧面可完全该铸模化合物层136所包覆，或是该第一金属走线121～123较下侧的部分侧面可露出含有该凸出部127的该铸模化合物层136。请注意，此类该第一金属走线121～123凸出于该第一介电材料层126所形成的结构可更加有效地避免当电路晶片焊接至该第一导线层120时可能产生的不良焊接点。
此外，也可以不将该承载板110完全移除，而针对仍承载于该承载板110上的该封装基板100进行所谓的「背端制程(Backend processing)」，也就是适当地凭借光微影蚀刻技术来移除该承载板110下半部的部分区域，以形成一可使该第一导线层120露出的窗口(未图示)，使得一外接电子元件(未图示)可设置于该窗口中，并电性连结所述的这些第一金属走线121～123。
我们可以图3A的封装基板200A为基础，将它进一步制作成封装电路元件。图6为根据本发明另一实施例的覆晶封装电路600的剖面示意图。该覆晶封装电路600除了包含图3A实施例的该封装基板200A之外，更进一步包含一电路晶片660以及一电路板690。该电路晶片660设置于该封装基板200A的下，其具有复数个导电接脚661～664，用以分别电性连接所述的这些金属走线121～123；也就是说，该电路晶片660以覆晶型式设置于该封装基板200A的该第一导线层120上，再以封装材料670将整个该电路晶片660以及该封装基板200A的下半部封装起来。此外，该封装基板200A的上半部可凭借光微影蚀刻技术而适当地图案化该保护层150，以形成可将该第二导线层140连接至外部电路的开口，则该电路板690可通过该保护层150的开口以及设置于开口上的电性连接物(例如，锡球680)，而连接所述的这些金属走线141、142、144。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的保护范围之内。

Claims (16)

1.一种封装基板，其特征在于，其包括：
一第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层，该第一介电材料层具有一围绕该第一金属走线的凸出部；
一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及
一保护层，形成于该第二导线层上。
2.根据权利要求1所述的封装基板，其特征在于，该封装基板为覆晶式晶片尺寸封装(Flip-Chip Chip Size Package)基板。
3.根据权利要求1所述的封装基板，其特征在于，该凸出部是该第一介电材料层向下延伸的部分。
4.根据权利要求1所述的封装基板，其特征在于，该凸出部的宽度由上而下逐渐减小。
5.根据权利要求1所述的封装基板，其特征在于，该凸出部具有一凹斜的侧面。
6.根据权利要求1所述的封装基板，其特征在于，该第一金属走线的侧面完全被该第一介电材料层所包覆。
7.一种覆晶封装电路，其特征在于，其包括：
一第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层；
一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；
一保护层，形成于该第二导线层上，并具有一露出该第二金属走线的开口；一电路晶片，设置于该第一导线层的下，并电性连接该第一金属走线；以及
一电路板，设置于该保护层上，并通过该保护层的开口而电性连接该第二金属走线。
8.根据权利要求7所述的覆晶封装电路，其特征在于，该第一介电材料层具有一围绕该第一金属走线的凸出部。
9.根据权利要求8所述的覆晶封装电路，其特征在于，该凸出部是该第一介电材料层向下延伸的部分。
10.根据权利要求8所述的覆晶封装电路，其特征在于，该凸出部的宽度由上而下逐渐减小。
11.根据权利要求8所述的覆晶封装电路，其特征在于，该凸出部具有一凹斜的侧面。
12.根据权利要求8所述的覆晶封装电路，其特征在于，该第一金属走线的侧面完全被该第一介电材料层所包覆。
13.一种封装基板的制作方法，其特征在于，包括下列步骤：
(A)提供一承载板；
(B)在该承载板上形成一第一导线层，该第一导线层包含一第一金属走线及一第一介电材料层，其中，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；
(C)在该第一导线层上形成一导电柱层，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
(D)在该导电柱层上形成一包含一第二金属走线的第二导线层，使得该第二金属走线连接该金属柱状物；
(E)在该第二导线层上形成一保护层，并移除该承载板；以及
(F)移除部分的该第一介电材料层，使得该第一金属走线凸出于该第一介电材料层。
14.根据权利要求13所述的封装基板的制作方法，其特征在于，步骤(F)使得该第一金属走线凸出于该第一介电材料层的凸出部的宽度由上而下逐渐减小。
15.根据权利要求13所述的封装基板的制作方法，其特征在于，步骤(F)使得该第一金属走线凸出于该第一介电材料层的凸出部一凹斜的侧面。
16.根据权利要求13所述的封装基板的制作方法，其特征在于，步骤(F)使得该第一金属走线的侧面完全被该第一介电材料层所包覆。
CN201410295624.0A 2014-06-17 2014-06-26 封装基板、包含该封装基板的覆晶封装电路及其制作方法 Active CN105206595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103120892 2014-06-17
TW103120892A TWI655727B (zh) 2014-06-17 2014-06-17 封裝基板及包含該封裝基板的覆晶封裝電路

Publications (2)

Publication Number Publication Date
CN105206595A CN105206595A (zh) 2015-12-30
CN105206595B true CN105206595B (zh) 2017-11-24

Family

ID=54836786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410295624.0A Active CN105206595B (zh) 2014-06-17 2014-06-26 封装基板、包含该封装基板的覆晶封装电路及其制作方法

Country Status (3)

Country Link
US (2) US9893003B2 (zh)
CN (1) CN105206595B (zh)
TW (1) TWI655727B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
TW201719824A (zh) * 2015-11-20 2017-06-01 恆勁科技股份有限公司 封裝基板
TWI573502B (zh) * 2016-01-20 2017-03-01 恆勁科技股份有限公司 基板結構及其製作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TWI254437B (en) * 2003-12-31 2006-05-01 Advanced Semiconductor Eng Leadless package
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
TWI294168B (en) * 2006-04-18 2008-03-01 Siliconware Precision Industries Co Ltd Semiconductor package and substrate with array arrangement thereof and method for fabricating the same
TW200824073A (en) * 2006-11-24 2008-06-01 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and fabrication method thereof
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
KR101332228B1 (ko) * 2008-12-26 2013-11-25 메키트 에퀴지션 코포레이션 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
KR20120078390A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US8927412B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package and method of formation

Also Published As

Publication number Publication date
CN105206595A (zh) 2015-12-30
US20180122734A1 (en) 2018-05-03
TWI655727B (zh) 2019-04-01
TW201601267A (zh) 2016-01-01
US9893003B2 (en) 2018-02-13
US11081435B2 (en) 2021-08-03
US20150364408A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
TWI517343B (zh) 覆晶堆疊封裝結構及其製作方法
US7934313B1 (en) Package structure fabrication method
CN206210789U (zh) 具有电磁干扰遮蔽的半导体装置
US11456226B2 (en) Semiconductor package and method of fabricating the same
CN100470742C (zh) 芯片尺寸封装的结构与其形成方法
KR101495959B1 (ko) 인터포저 프레임을 이용한 패키징
CN103779235A (zh) 扇出晶圆级封装结构
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN108022870A (zh) 封装基板及其制作方法
US20080308951A1 (en) Semiconductor package and fabrication method thereof
CN103021890A (zh) 一种qfn封装器件的制造方法
CN105206595B (zh) 封装基板、包含该封装基板的覆晶封装电路及其制作方法
US8872329B1 (en) Extended landing pad substrate package structure and method
CN107958844A (zh) 封装结构及其制作方法
CN105244340B (zh) 封装基板、覆晶封装电路及其制作方法
CN106611747A (zh) 模封互连基板及其制造方法
CN107301954A (zh) 封装基板的制作方法
US11817382B2 (en) Package substrate insulation opening design
JP2020088373A (ja) 半導体パッケージ及びその製造方法
TWI262587B (en) Leadframe and the manufacturing method thereof
CN106941101A (zh) 封装基板及其制作方法
CN105990307A (zh) 封装基板及包含该封装基板的封装结构及其制作方法
JP5587464B2 (ja) 半導体装置の製造方法
KR101128892B1 (ko) 반도체 장치 및 그 제조 방법
TWI594349B (zh) 半導體封裝載板及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant