CN106548931A - 制造半导体器件的方法和图案化方法 - Google Patents

制造半导体器件的方法和图案化方法 Download PDF

Info

Publication number
CN106548931A
CN106548931A CN201610831395.9A CN201610831395A CN106548931A CN 106548931 A CN106548931 A CN 106548931A CN 201610831395 A CN201610831395 A CN 201610831395A CN 106548931 A CN106548931 A CN 106548931A
Authority
CN
China
Prior art keywords
gate
region
pattern
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610831395.9A
Other languages
English (en)
Other versions
CN106548931B (zh
Inventor
韩东佑
梁光容
李珍旭
田炅烨
丁海建
金度亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106548931A publication Critical patent/CN106548931A/zh
Application granted granted Critical
Publication of CN106548931B publication Critical patent/CN106548931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Materials Engineering (AREA)

Abstract

提供了一种制造半导体器件的方法和图案化方法，所述制造半导体器件的方法包括：在基底的第一区域和第二区域上分别形成第一有源图案和第二有源图案；在第一有源图案和第二有源图案上分别形成第一栅极结构和第二栅极结构；形成包覆层以覆盖第一栅极结构和第二栅极结构以及第一有源图案和第二有源图案；在第一栅极结构之间的第一有源图案中形成第一凹进区，在第二栅极结构之间的第二有源图案中形成第二凹进区。

Description

制造半导体器件的方法和图案化方法
本申请要求于2015年9月23日提交到韩国知识产权局的第10-2015-0134699号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
发明构思涉及半导体器件，具体地说，涉及具有不同系列的图案的半导体器件和在设置了所述不同系列的图案的区域中形成凹进。例如，发明构思涉及具有金属氧化物半导体场效应晶体管(MOS-FET)的半导体器件和其中外延生长MOS-FET的源极/漏极的凹进的形成。
背景技术
半导体器件可以包括包含金属氧化物半导体场效应晶体管(MOS-FET)的集成电路(IC)。随着这样的半导体器件的尺寸和设计规则的减小，MOS-FET正日益缩小。MOS-FET的尺寸的减小会导致半导体器件的操作性能的劣化。正在进行各种研究以克服与半导体器件的缩小相关的技术局限，并实现高性能的半导体器件。
发明内容
根据发明构思，提供了一种制造半导体器件的方法，所述制造方法包括：提供具有第一区域和第二区域的基底；在基底的第一区域和第二区域处分别形成第一有源图案和第二有源图案；形成与第一有源图案交叉的多个第一栅极结构，多个第一栅极结构沿第一有源图案彼此分隔开第一距离，形成与第二有源图案交叉的多个第二栅极结构，多个第二栅极结构沿第二有源图案彼此分隔开第二距离；形成包覆层以覆盖第一栅极结构和第二栅极结构以及第一有源图案和第二有源图案；执行凹进工艺以形成在第一栅极结构之间的第一有源图案中的第一凹进和在第二栅极结构之间的第二有源图案中的第二凹进；以及在第一凹进和第二凹进中形成源极/漏极外延层。包覆层在第一有源图案的位于第一栅极结构之间的区域上形成为第一厚度，在第二有源图案的位于第二栅极结构之间的区域上形成为具有与第一厚度不同的第二厚度。
根据发明构思，还提供了一种半导体器件，所述半导体器件包括：基底，具有第一区域和第二区域；第一有源图案，设置在基底的第一区域上；第二有源图案，设置在基底的第二区域上；第一栅极结构，以第一距离彼此分隔开以与第一有源图案交叉；第二栅极结构，以第二距离彼此分隔开以与第二有源图案交叉；第一源极/漏极区，设置在第一栅极结构之间的第一有源图案上；以及第二源极/漏极区，设置在第二栅极结构之间的第二有源图案上。第一栅极结构中的每个可以包括第一栅极图案和在第一栅极图案的外侧表面上的第一栅极间隔件，第一栅极间隔件包括沿平行于第一有源图案的方向从第一栅极间隔件的下部突出第一长度的第一突起，第二栅极结构中的每个可以包括第二栅极图案和在第二栅极图案的外侧表面上的第二栅极间隔件，第二栅极间隔件包括沿平行于第二有源图案的方向从第二栅极间隔件的下部突出第二长度的第二突起，第一长度可以与第二长度不同。
根据发明构思，还提供了一种图案化的方法，其包括：在基底的第一区域上形成第一图案并在基底的第二区域上形成第二图案，其中，第一图案和第二图案具有彼此不同的第一高宽比和第二高宽比，通过在第一区域上将包覆层形成为第一厚度，在第二区域上将包覆层形成为第二厚度，并且在第一区域和第二区域中分别执行凹进工艺以将第一凹进和第二凹进形成为基本上相同的深度来形成第一图案和第二图案。
根据发明构思，还提供了一种半导体器件，所述半导体器件包括：在基底上的有源图案、设置为与有源图案交叉的栅电极、设置在栅电极的侧表面上的栅极间隔件和设置在栅电极两侧处在有源图案上的源极/漏极区。栅极间隔件可包括与栅电极的侧表面相接触的第一部和从第一部的下部沿平行于有源图案的方向突出的第二部。
根据发明构思，还提供了一种制造半导体器件的方法，所述半导体器件具有设置在彼此旁边以不叠置的第一区域和第二区域，所述方法包括：在基底的上表面处在所述器件的第一区域中形成一系列沿第一方向彼此分隔开的第一特征，以及在基底的上表面处在所述器件的第二区域中形成一系列沿第二方向彼此分隔开的第二特征，使得相邻的第一特征之间沿第一方向的间隔大于相邻的第二特征之间沿第二方向的间隔；随后，在基底的上表面上形成覆盖所述器件的第一区域和第二区域的包覆层，其中，在所述器件的第一区域中位于相邻的第一特征之间的位置处的包覆层的厚度大于在所述器件的第二区域中位于相邻的第二特征之间的位置处的包覆层的厚度；以及执行蚀刻工艺，所述蚀刻工艺蚀刻穿透在所述器件的第一区域和第二区域中位于各位置处的包覆层并形成在所述器件的第一区域中位于基底中的第一凹进和在所述器件的第二区域中位于基底中的第二凹进。
附图说明
通过下面结合附图的发明构思的示例的详细描述，将更清楚地理解发明构思。附图代表如在下文中描述的非限制性示例。
图1A是示出根据发明构思的一些示例的半导体器件的透视图。
图1B是示出沿着图1A的线A-A'、线B-B'和线C-C'截取的剖面的剖视图。
图1C是示出沿着图1A的线D-D'、线E-E'和线F-F'截取的剖面的剖视图。
图2A是图1B的‘H’部分的放大视图。
图2B是图1C的‘I’部分的放大视图。
图3A、图4A、图5A、图6A、图7A、图8A和图9A是示出根据发明构思的一些示例的半导体器件的制造方法的透视图。
图3B和图3C是示出沿着图3A的线I-I'、线II-II'、线III-III'和线IV-IV'截取的剖面的剖视图。
图4B、图5B、图6B、图7B、图8B和图9B是示出分别沿着图4A至图9A的线A-A'、线B-B'和线C-C'截取的剖面的剖视图。
图4C、图5C、图6C、图7C、图8C和图9C是示出分别沿着图4A至图9A的线D-D'、线E-E'和线F-F'截取的剖面的剖视图。
图10A和图10B是示出根据发明构思的一些示例的半导体器件的剖视图。
应该注意的是，这些附图是为了示出在某些示例中使用的方法、结构和/或材料的一般特性，以及对下面提供的书面描述进行补充。然而，这些附图不是按比例绘制的，可以不精确地反映任意给定示例的精确的结构或性能特性，并且不应被解释为限定或限制示例包括的值或性质的范围。例如，为了清楚起见，可以减小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在不同附图中使用相似或相同的附图标记是为了表示存在相似或相同的元件或特征。
具体实施方式
图1A是示出根据发明构思的一些示例的半导体器件的透视图。图1B是示出沿着图1A的线A-A'、线B-B'和线C-C'截取的剖面的剖视图，图1C是示出沿着图1A的线D-D'、线E-E'和线F-F'截取的剖面的剖视图。图2A是图1B的‘H’部分的放大视图，图2B是图1C的‘I’部分的放大视图。
参照图1A至图1C，有源图案和与有源图案交叉(或跨过有源图案)的栅极结构可以设置在基底100上。基底100可以是半导体基底。作为示例，基底100可以是体硅晶片或绝缘体上硅(SOI)晶片。
基底100(或总体上的器件)可以包括第一区域R1和第二区域R2。有源图案可以包括在第一区域R1上的第一有源图案AP1和在第二区域R2上的第二有源图案AP2。栅极结构可以包括与第一有源图案AP1交叉的第一栅极结构GS1和与第二有源图案AP2交叉的第二栅极结构GS2。
当在平面中观看，第一有源图案AP1和第二有源图案AP2中的每个可以是沿一方向延伸的线状结构。第一有源图案AP1和第二有源图案AP2的延伸方向可以彼此相同或不同。在下文中，为简便起见，下面的描述将涉及在其中第一有源图案AP1和第二有源图案AP2中的每个沿第一方向D1延伸的示例。
第一有源图案AP1和第二有源图案AP2中的每个可以设置为具有与第一方向D1平行的纵轴和平行于与第一方向D1交叉的第二方向D2的横轴。第一有源图案AP1和第二有源图案AP2中的每个可以设置为具有从基底100向上突出的结构。例如，第一有源图案AP1和第二有源图案AP2中的每个可以沿与第一方向D1和第二方向D2二者垂直的第三方向D3突出。
第一器件隔离图案102可以设置在第一有源图案AP1的两侧，第二器件隔离图案104可以设置在第二有源图案AP2的两侧。第一器件隔离图案102和第二器件隔离图案104可以由氧化物、氮化物和/或氮氧化物形成或者包括氧化物、氮化物和/或氮氧化物。第一器件隔离图案102和第二器件隔离图案104中的每个可以是沿第一方向D1延伸的线状结构。第一器件隔离图案102可以用置于其间的第一有源图案AP1在第二方向D2上彼此分隔开，第二器件隔离图案104可以用置于其间的第二有源图案AP2在第二方向D2上彼此分隔开。
每个第一器件隔离图案102可以设置为部分地覆盖第一有源图案AP1的侧表面。例如，第一器件隔离图案102可以设置为暴露第一有源图案AP1的上部。第一有源图案AP1的被第一器件隔离图案102暴露的上部将被称为第一有源鳍AF1。每个第二器件隔离图案104可以设置为部分地覆盖第二有源图案AP2的侧表面。例如，第二器件隔离图案104可以设置为暴露第二有源图案AP2的上部。第二有源图案AP2的被第二器件隔离图案104暴露的上部将被称为第二有源鳍AF2。
在一些示例中，多个第一栅极结构GS1可以设置为与第一有源图案AP1交叉。多个第二栅极结构GS2可以设置为与第二有源图案AP2交叉。第一栅极结构GS1中的每个可以沿第二方向D2延伸并且可以在第一方向D1上彼此分隔开。类似地，第二栅极结构GS2中的每个可以沿第二方向D2延伸并且可以在第一方向D1上彼此分隔开。相邻的第一栅极结构GS1之间的第一距离d1可以大于相邻的第二栅极结构GS2之间的第二距离d2。
第一栅极结构GS1可以与第一有源图案AP1交叉并且可以覆盖第一有源鳍AF1的顶表面和两个侧表面。第一有源鳍AF1可以局部地设置在第一栅极结构GS1的下面。第一有源鳍AF1可以包括第一沟道区CHR1。第二栅极结构GS2可以与第二有源图案AP2交叉并且可以覆盖第二有源鳍AF2的顶表面和两个侧表面。第二有源鳍AF2可以局部地设置在第二栅极结构GS2的下面。第二有源鳍AF2可以包括第二沟道区CHR2。
参照图1A、图1B和图2A，第一栅极结构GS1可以包括与第一有源图案AP1交叉的第一栅电极150、在第一栅电极150两侧表面上的第一栅极间隔件120、在第一栅电极150与第一栅极间隔件120之间的第一栅极介电图案140。
第一栅极间隔件120可以包括第一部120a和第一突起120b。第一栅极间隔件120的第一部120a可以与第一栅电极150的外侧表面相接触，并可平行于第一栅电极150延伸。第一突起120b可以布置在第一栅极间隔件120的下部，并可从第一部120a沿远离第一栅极结构GS1的方向延伸。例如，第一突起120b可以从第一栅电极150向外突出。作为示例，第一突起120b可以沿第一方向D1延伸。第一突起120b可以从第一部120a突出第一长度L1。在一些示例中，第一突起120b与第一部120a交汇处的第一栅极间隔件120的部分可以是凹的，即，第一突起120b与第一部120a交汇处的第一栅极间隔件120的外表面可以是圆的。在某些示例中，第一有源图案AP1的布置在第一突起120b下面的部分可以在朝向第一栅电极150的方向上凹进。在此示例中，第一有源图案AP1的布置在第一突起120b下面的部分可以是凹的，即，第一有源图案AP1的与第一突起120b交汇的部分的外表面可以是圆的。
第一栅极介电图案140可以包括置于第一栅电极150与第一有源鳍AF1之间的部分。此外，第一栅极介电图案140可以水平地延伸以部分地覆盖第一器件隔离图案102的顶表面。第一栅极介电图案140可以沿第一栅电极150的底表面延伸。
参照图1A、图1C和图2B，第二栅极结构GS2可以包括与第二有源图案AP2交叉的第二栅电极152、在第二栅电极152两侧表面上的第二栅极间隔件122、在第二栅电极152与第二栅极间隔件122之间的第二栅极介电图案142。
第二栅极间隔件122可以包括第二部122a和第二突起122b。第二栅极间隔件122的第二部122a可以与第二栅电极152的外侧表面相接触，并可平行于第二栅电极152延伸。第二突起122b可以布置在第二栅极间隔件122的下部，并可从第二部122a沿远离第二栅极结构GS2的方向延伸。第二突起122b可以从第二栅电极152向外突出。作为示例，第二突起122b可以沿第一方向D1延伸。第二突起122b可以从第二部122a突出第二长度L2。这里，第二长度L2可以比第一长度L1短。例如，第二长度L2可以比第一长度L1短约至约2nm。在一些示例中，第二突起122b与第二部122a交汇处的第二栅极间隔件122的部分可以是凹的，即，第二突起122b与第二部122a交汇处的第二栅极间隔件122的外表面可以是圆的。在某些示例中，第二有源图案AP2的布置在第二突起122b下面的部分可以沿朝向第二栅电极152的方向凹进。在此示例中，第二有源图案AP2与第二突起122b交汇处的第二突起122b下面布置的第二有源图案AP2的部分可以是凹的，即，第二有源图案AP2与第二突起122b交汇处的第二有源图案AP2的外表面可以是圆的。
第二栅极介电图案142可以包括置于第二栅电极152与第二有源鳍AF2之间的部分。此外，第二栅极介电图案142可以水平地延伸以部分地覆盖第二器件隔离图案104的顶表面。第二栅极介电图案142可以沿第二栅电极152的底表面延伸。
第一源极/漏极区SD1可以设置在第一有源图案AP1上并且分别在第一栅极结构GS1的两侧处。第一源极/漏极区SD1可以是从第一有源图案AP1外延生长的外延图案。第一源极/漏极区SD1可以由硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种来形成或者包括硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种。
第二源极/漏极区SD2可以设置在第二有源图案AP2上并且分别在第二栅极结构GS2的两侧处。第二源极/漏极区SD2可以是从第二有源图案AP2外延生长的外延图案。第二源极/漏极区SD2可以由硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种来形成或者包括硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种。
第一栅电极150和第二栅电极152可以由从导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，铝或钨)组成的组中选择的至少一种材料来形成或者包括从导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，铝或钨)组成的组中选择的至少一种材料。第一栅极间隔件120和第二栅极间隔件122可以由氮化物(例如，氮化硅)形成或包括氮化物(例如，氮化硅)。第一栅极介电图案140和第二栅极介电图案142可以包括高k介电材料。例如，第一栅极介电图案140和第二栅极介电图案142可以由氧化铪、硅酸铪、氧化锆和硅酸锆中的至少一种形成或者包括氧化铪、硅酸铪、氧化锆和硅酸锆中的至少一种，但是发明构思可不限于此。
下层间绝缘层130可以设置在基底100上以覆盖第一栅极结构GS1和第二栅极结构GS2以及第一源极/漏极区SD1和第二源极/漏极区SD2。下层间绝缘层130可以具有与第一栅极结构GS1和第二栅极结构GS2的顶表面共面的顶表面，并且可以由氧化硅、氮化硅、氮氧化硅和低k材料中的至少一种来形成或者包括氧化硅、氮化硅、氮氧化硅和低k材料中的至少一种。
尽管未示出，但是还可在设置有第一栅极结构GS1和第二栅极结构GS2的基底100上设置上层间绝缘层。例如，上层间绝缘层可以由氧化物、氮化物和氮氧化物中的至少一种形成或者包括氧化物、氮化物和氮氧化物中的至少一种。可以形成第一接触孔和第二接触孔，以穿透上层间绝缘层和下层间绝缘层130。第一接触孔可以设置为暴露第一源极/漏极区SD1，第二接触孔可以设置为暴露第二源极/漏极区SD2。接触塞可以分别设置在第一接触孔和第二接触孔中。互连线可以设置在上层间绝缘层上。互连线可以连接到至少一个接触塞。在一些示例中，第一源极/漏极区SD1和第二源极/漏极区SD2中的每个可以通过接触塞电连接到互连线中的对应的互连线。接触塞和互连线可以由导电材料形成或包括导电材料。
图3A至图9A是示出根据发明构思的一些示例的半导体器件的制造方法的透视图。图3B和图3C是示出沿着图3A的线I-I'、线II-II'、线III-III'和线IV-IV'截取的剖面的剖视图，图4B至图9B是示出分别沿着图4A至图9A的线A-A'、线B-B'和线C-C'截取的剖面的剖视图，图4C至图9C是示出分别沿着图4A至图9A的线D-D'、线E-E'和线F-F'截取的剖面的剖视图。
参照图3A至图3C，可以提供具有第一区域R1和第二区域R2的基底100。基底100可以是体硅晶片或绝缘体上硅(SOI)晶片。在第一区域R1中，可以图案化基底100以形成限定第一有源图案AP1的第一沟槽101。在第二区域R2中，可以图案化基底100以形成限定第二有源图案AP2的第二沟槽103。可以利用同一工艺同时地形成第一沟槽101和第二沟槽103。第一沟槽101可以沿第一方向D1延伸，并且可以在与第一方向D1交叉的第二方向D2上彼此分隔开。因此，第一有源图案AP1可以具有沿第一方向D1延伸的线形形状。此外，第二沟槽103可以沿第一方向D1延伸，并且可以在第二方向D2上彼此分隔开。因此，第二有源图案AP2可以具有沿第一方向D1延伸的线形形状。
第一沟槽101和第二沟槽103的形成可以包括在基底100上形成掩模图案且将掩模图案用作蚀刻掩模来各向异性地蚀刻基底100。虽然未示出，但是可以将第一沟槽101和第二沟槽103中的每个形成为具有向下减小的宽度，因此，可以将第一有源图案AP1和第二有源图案AP2中的每个形成为具有向上减小的宽度。
可以形成第一器件隔离图案102以填充第一沟槽101，可以形成第二器件隔离图案104以填充第二沟槽103。第一器件隔离图案102和第二器件隔离图案104的形成可以包括在基底100上形成器件隔离层以填充第一沟槽101和第二沟槽103并且平坦化器件隔离层以暴露掩模图案。
随后，可以使第一器件隔离图案102和第二器件隔离图案104竖直地凹进以暴露第一有源图案AP1和第二有源图案AP2的上部。例如，可以利用相对于第一有源图案AP1和第二有源图案AP2具有蚀刻选择性的湿法蚀刻工艺来执行第一器件隔离图案102和第二器件隔离图案104的竖直凹进。被第一器件隔离图案102暴露的第一有源图案AP1的上部将被用作第一有源鳍AF1，被第二器件隔离图案104暴露的第二有源图案AP2的上部将被用作第二有源鳍AF2。可以执行第一器件隔离图案102和第二器件隔离图案104的竖直凹进以去除掩模图案并从而暴露第一有源鳍AF1和第二有源鳍AF2的顶表面。
参照图4A至图4C，可以在基底100上顺序地形成蚀刻停止层和牺牲栅极层以覆盖第一有源鳍AF1和第二有源鳍AF2。例如，蚀刻停止层可以包括氧化硅层。牺牲栅极层可以包括相对于蚀刻停止层具有蚀刻选择性的材料。例如，牺牲栅极层可以是多晶硅层。
可以图案化牺牲栅极层以在基底100上形成第一牺牲栅极图案107a和第二牺牲栅极图案107b，可以将第一牺牲栅极图案107a和第二牺牲栅极图案107b形成为分别与第一有源鳍AF1和第二有源鳍AF2交叉。第一牺牲栅极图案107a和第二牺牲栅极图案107b的形成可以包括在第一区域R1的牺牲栅极层上形成第一栅极掩模图案109a，在第二区域R2的牺牲栅极层上形成第二栅极掩模图案109b，并将第一栅极掩模图案109a和第二栅极掩模图案109b用作蚀刻掩模来蚀刻牺牲栅极层。可以由例如氮化硅层构成第一栅极掩模图案109a和第二栅极掩模图案109b。牺牲栅极层的蚀刻可以利用相对于蚀刻停止层具有蚀刻选择性的蚀刻配方来执行。
在形成第一牺牲栅极图案107a和第二牺牲栅极图案107b之后，可以蚀刻蚀刻停止层以形成在第一牺牲栅极图案107a下面的第一蚀刻停止图案105a和在第二牺牲栅极图案107b下面的第二蚀刻停止图案105b。第一蚀刻停止图案105a可沿第一牺牲栅极图案107a的底表面延伸以部分地覆盖第一器件隔离图案102的顶表面。第二蚀刻停止图案105b可沿第二牺牲栅极图案107b的底表面延伸以部分地覆盖第二器件隔离图案104的顶表面。
由于第一牺牲栅极图案107a形成为与第一有源鳍AF1交叉，所以可以将第一沟道区CHR1和第一牺牲区SR1限定在每个第一有源鳍AF1中。第一沟道区CHR1可以是第一有源鳍AF1的位于第一牺牲栅极图案107a下面并被第一牺牲栅极图案107a叠置的部分。第一牺牲区SR1可以是第一有源鳍AF1的位于第一牺牲栅极图案107a的两侧处并且彼此被第一沟道区CHR1水平地分隔开的其它部分。
此外，由于第二牺牲栅极图案107b形成为与第二有源鳍AF2交叉，所以可以将第二沟道区CHR2和第二牺牲区SR2限定在每个第二有源鳍AF2中。第二沟道区CHR2可以是第二有源鳍AF2的位于第二牺牲栅极图案107b下面并被第二牺牲栅极图案107b叠置的部分。第二牺牲区SR2可以是第二有源鳍AF2的位于第二牺牲栅极图案107b的两侧处并且彼此被第二沟道区CHR2水平地分隔开的其它部分。
第一蚀刻停止图案105a、第一牺牲栅极图案107a和第一栅极掩模图案109a可以构成第一牺牲栅极结构SGS1，第二蚀刻停止图案105b、第二牺牲栅极图案107b和第二栅极掩模图案109b可以构成第二牺牲栅极结构SGS2。
在一些示例中，可以在基底100的第一区域R1上形成多个第一牺牲栅极结构SGS1以与第一有源图案AP1交叉，可以在基底100的第二区域R2上形成多个第二牺牲栅极结构SGS2以与第二有源图案AP2交叉。相邻的第一牺牲栅极结构SGS1之间的第三距离d3可以大于相邻的第二牺牲栅极结构SGS2之间的第四距离d4。因此，被相邻的第一牺牲栅极结构SGS1暴露的第一有源鳍AF1的长度可以大于被相邻的第二牺牲栅极结构SGS2暴露的第二有源鳍AF2的长度。这里，第一牺牲区SR1的长度表示其暴露部分在第一有源图案AP1的纵向(例如，第一方向D1)上的尺寸，第二牺牲区SR2中的每个的长度表示其暴露部分在第二有源图案AP2的纵向(例如，第一方向D1)上的尺寸。
参照图5A至图5C，可以在基底100上形成栅极间隔件层和间隔件牺牲层。可以将栅极间隔件层形成为共形地覆盖第一有源图案AP1和第二有源图案AP2以及第一牺牲栅极结构SGS1和第二牺牲栅极结构SGS2。随后，间隔件牺牲层可以共形地形成在栅极间隔件层上。栅极间隔件层可以包括氮化硅层，间隔件牺牲层可以包括氧化物层。例如，可以通过化学气相沉积工艺形成栅极间隔件层和间隔件牺牲层。
可以图案化栅极间隔件层和间隔件牺牲层以形成第一间隔件结构SP1和第二间隔件结构SP2。例如，可以执行各向异性蚀刻工艺以形成第一间隔件结构SP1和第二间隔件结构SP2。第一间隔件结构SP1可以包括第一栅极间隔件120和第一牺牲间隔件124。可以将第一栅极间隔件120和第一牺牲间隔件124形成在第一牺牲栅极图案107a的外侧表面上。第二间隔件结构SP2可以包括第二栅极间隔件122和第二牺牲间隔件126。可以将第二栅极间隔件122和第二牺牲间隔件126形成在第二牺牲栅极图案107b的外侧表面上。
参照图6A至图6C，可以在基底100上形成包覆层170。可以将包覆层170形成为共形地覆盖第一有源图案AP1和第二有源图案AP2、第一牺牲栅极结构SGS1和第二牺牲栅极结构SGS2以及第一间隔件结构SP1和第二间隔件结构SP2。包覆层170可以包括诸如氧化硅层的硅化合物层。例如，包覆层170可以是可通过四氯化硅(SiCl4)和氧(O2)之间的化学反应来沉积的氧化硅层。包覆层170可以是与第一牺牲间隔件124和第二牺牲间隔件126相同的材料。在这种情况下，第一牺牲间隔件124和第二牺牲间隔件126不必形成为厚的。
可以在低压条件下形成包覆层170。例如，可以在约1毫托至约100毫托的低压条件下形成包覆层170。此外，在使用PECVD方法形成包覆层170的情况下，可以在约100V或更小的偏压条件下形成包覆层170。可以将包覆层170形成为在第一有源图案AP1和第一牺牲区SR1上具有第一厚度w1，在第二有源图案AP2和第二牺牲区SR2上具有第二厚度w2。第二厚度w2可以不同于第一厚度w1。第二厚度w2可以小于第一厚度w1。换言之，在以低压和低电力的工艺条件执行沉积工艺的情况下，第一区域R1和第二区域R2的形貌之间的几何差异可以引起包覆层170的厚度的差异(即，w1≠w2)。例如，因为在第一区域R1上的第一牺牲栅极结构SGS1之间的距离大于在第二区域R2上的第二牺牲栅极结构SGS2之间的距离，所以与在第二区域R2上相比，沉积工艺在第一区域R1上更容易或更快速地进行。这可以引起包覆层170的厚度在第一区域R1与第二区域R2之间的差异(即，w1≠w2)。此外，可以在第一牺牲栅极结构SGS1和第二牺牲栅极结构SGS2上将包覆层170形成为具有相对大的厚度。作为示例，在第一牺牲栅极结构SGS1和第二牺牲栅极结构SGS2上的包覆层170的厚度可以大于第二厚度w2。
参照图7A至图7C，在形成包覆层170之后，可以执行凹进工艺以形成第一凹进区RR1和第二凹进区RR2。可以将第一凹进区RR1形成在第一牺牲栅极结构SGS1之间的第一有源图案AP1中。例如，可以执行凹进工艺以去除第一有源鳍AF1的第一牺牲区SR1。可以利用干法或湿法蚀刻工艺来执行第一牺牲区SR1的去除。第一凹进区RR1可以限定预定深度D的凹进。可以将第二凹进区RR2形成在第二牺牲栅极结构SGS2之间的第二有源图案AP2中。例如，可以执行凹进工艺以去除第二有源鳍AF2的第二牺牲区SR2。可以利用干法或湿法蚀刻工艺来执行第二牺牲区SR2的去除。第二凹进区RR2也可以限定预定深度D的凹进。在一些示例中，第一牺牲区SR1和第二牺牲区SR2的去除可以包括利用蚀刻工艺(其被配置为相对于栅极间隔件层具有相对高的蚀刻选择性)来蚀刻第一牺牲区SR1和第二牺牲区SR2。这里，可以使第一牺牲区SR1的与第一间隔件120相接触的上部沿第一间隔件120的底表面凹进，可以使第二牺牲区SR2的与第二间隔件122相接触的上部沿第二间隔件122的底表面凹进。作为示例，第一牺牲区SR1的与第一间隔件120相接触的上部可以在朝向第一沟道区CHR1的方向上为圆形，第二牺牲区SR2的与第二间隔件122相接触的上部可以在朝向第二沟道区CHR2的方向上为圆形。
在没有包覆层170而对第一牺牲区SR1和第二牺牲区SR2二者执行凹进工艺的假设情况下，因为第一牺牲区SR1的暴露的区域会相对地大，所以通过蚀刻第一牺牲区SR1形成的凹进的深度会大于通过蚀刻第二牺牲区SR2形成的凹进的深度。然而，根据发明构思的一些示例，在对第一牺牲区SR1和第二牺牲区SR2执行凹进工艺之前，将包覆层170形成为在第一区域R1和第二区域R2上的不同厚度(即，w1和w2)。这使得可以最小化或消除由蚀刻第一牺牲区SR1和第二牺牲区SR2形成的凹进的深度差异。在某些示例中，通过蚀刻第一牺牲区SR1形成的凹进可以比通过蚀刻第二牺牲区SR2形成的凹进浅。
形成第一凹进区RR1和第二凹进区RR2的工艺可以包括重复地执行包括包覆并蚀刻层的步骤的循环。例如，可以首先执行包括包覆并蚀刻层的步骤的第一循环，然后，可以再次执行包括包覆并蚀刻层的步骤的第二循环。可以以原位方式执行包括包覆并蚀刻层的步骤的循环，这可使得能够在工艺的整个过程期间改变工艺条件，而没有时间和空间的限制。
在凹进工艺期间，可以部分地蚀刻第一间隔件结构SP1和第二间隔件结构SP2。作为示例，在凹进工艺期间，可以蚀刻第一间隔件结构SP1和第二间隔件结构SP2的侧部。这里，由于与在第二区域R2上相比，包覆层170在第一区域R1上形成为更厚，所以通过蚀刻工艺去除的第一间隔件结构SP1的量可小于通过蚀刻工艺去除的第二间隔件结构SP2的量。因此，在凹进工艺之后通过清洗工艺来去除第一牺牲间隔件124和第二牺牲间隔件126的情况下，在清洗工艺之后留下的第一栅极间隔件120的量可以大于留下的第二栅极间隔件122的量。在一些示例中，可以利用氢氟酸(HF)来执行用于去除第一牺牲间隔件124和第二牺牲间隔件126的清洗工艺。
返回参照图2A和图2B，可以在第一栅极间隔件120的下部形成从第一牺牲栅极图案107a向外地突出的第一突起120b。例如，第一突起120b可以是第一栅极间隔件120的相对于第一部120a在第一方向D1上突出的下部。第一突起120b可以从第一部120a突出第一长度L1。可以在第二栅极间隔件122的下部形成从第二牺牲栅极图案107b向外地突出的第二突起122b。例如，第二突起122b可以是第二栅极间隔件122的相对于第二部122a在第一方向D1上突出的下部。第二突起122b可以从第二部122a突出第二长度L2。这里，第二长度L2可以小于第一长度L1。作为示例，第二长度L2可以比第一长度L1小约至约2nm。例如，通过控制第一栅极间隔件120和第二栅极间隔件122的蚀刻量，能够引起第一突起102b和第二突起122b之间的长度差异。在某些示例中，在凹进工艺期间，第一突起120b的下侧部可以朝向第一牺牲栅极图案107a凹进，第二突起122b的下侧部可以朝向第二牺牲栅极图案107b凹进。
此外，根据发明构思的一些示例，包覆层170可以保护第一栅极掩模图案109a和第二栅极掩模图案109b以及第一栅极间隔件120和第二栅极间隔件122免于被蚀刻。否则，在用于形成凹进区RR1和RR2的各向异性蚀刻工艺期间，会部分地去除第一栅极掩模图案109a和第二栅极掩模图案109b以及第一栅极间隔件120和第二栅极间隔件122。
参照图8A至图8C，可以在第一牺牲栅极结构SGS1的两侧处形成第一源极/漏极区SD1，可以在第二牺牲栅极结构SGS2的两侧处形成第二源极/漏极区SD2。可以利用同一工艺形成第一源极/漏极区SD1和第二源极/漏极区SD2。
第一源极/漏极区SD1和第二源极/漏极区SD2的形成可以包括对基底100执行选择性外延生长工艺。例如，可以将第一有源图案AP1用作种子层来外延图案生长每个第一源极/漏极区SD1，可以将第二有源图案AP2用作种子层来外延图案生长每个第二源极/漏极区SD2。第一源极/漏极区SD1和第二源极/漏极区SD2可以包括硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种。在半导体器件为CMOS型器件的情况下，可以形成第一外延层以用作NMOSFET的源电极/漏电极，可以形成第二外延层以用作PMOSFET的源电极/漏电极。第一外延层可以由能够将拉应力施加在NMOSFET的沟道区上的材料来形成，第二外延层可以由能够将压应力施加在PMOSFET的沟道区上的材料来形成。第一外延层和第二外延层可以分别由碳化硅(SiC)和锗硅(SiGe)形成，但是发明构思可不限于此。在外延工艺过程中或外延工艺之后，可以用杂质掺杂第一源极/漏极区SD1和第二源极/漏极区SD2。虽然未示出，但第一源极/漏极区SD1和第二源极/漏极区SD2中的每个可以包括多个外延层。作为示例，第一源极/漏极区SD1和第二源极/漏极区SD2中的每个可以包括：第一外延层(未示出)，用作与第一有源图案AP1和第二有源图案AP2相接触的缓冲层且由轻掺杂的半导体材料形成；第二外延层(未示出)，从第一外延层延伸且由高掺杂的半导体材料形成；以及第三外延层(未示出)，设置在第二外延层(未示出)上以用作覆盖层。
参照图9A至图9C，可以在设置有第一源极/漏极区SD1和第二源极/漏极区SD2的基底100上形成下层间绝缘层130。可以将下层间绝缘层130形成为覆盖第一源极/漏极区SD1和第二源极/漏极区SD2以及第一牺牲栅极结构SGS1和第二牺牲栅极结构SGS2。下层间绝缘层130可以由氧化硅层、氮化硅层、氮氧化硅层和低k介电层中的至少一种形成或者包括氧化硅层、氮化硅层、氮氧化硅层和低k介电层中的至少一种。
可以蚀刻下层间绝缘层130以暴露第一牺牲栅极图案107a和第二牺牲栅极图案107b中的每个的顶表面。可以对下层间绝缘层130执行蚀刻工艺以去除第一栅极掩模图案109a和第二栅极掩模图案109b。随后，可以去除第一牺牲栅极图案107a和第二牺牲栅极图案107b。因此，可以在第一栅极间隔件120之间形成第一间隙160以暴露第一有源鳍AF1的第一沟道区CHR1，可以在第二栅极间隔件122之间形成第二间隙162以暴露第二有源鳍AF2的第二沟道区CHR2。第一间隙160和第二间隙162的形成可以包括执行相对于第一栅极间隔件120和第二栅极间隔件122、下层间绝缘层130以及第一蚀刻停止图案105a和第二蚀刻停止图案105b具有蚀刻选择性的蚀刻工艺以蚀刻第一牺牲栅极图案107a和第二牺牲栅极图案107b。此外，第一间隙160的形成可以包括去除第一蚀刻停止图案105a以暴露第一有源鳍AF1的第一沟道区CHR1，第二间隙162的形成可以包括去除第二蚀刻停止图案105b以暴露第二有源鳍AF2的第二沟道区CHR2。
返回参照图1A至图1C，可以形成第一栅极介电图案140和第一栅电极150以填充第一间隙160。另外，可以形成第二栅极介电图案142和第二栅电极152以填充第二间隙162。
在一些示例中，可以在基底100上形成栅极介电层(未示出)以部分地填充第一间隙160和第二间隙162中的每个。可以形成栅极介电层以覆盖第一沟道区CHR1和第二沟道区CHR2。栅极介电层可以包括至少一个高k介电层。例如，栅极介电层可以由氧化铪、硅酸铪、氧化锆和硅酸锆中的至少一种形成或者包括氧化铪、硅酸铪、氧化锆和硅酸锆中的至少一种，但是发明构思可不限于此。此外，例如，可以通过原子层沉积工艺来形成栅极介电层。可以在栅极介电层上形成栅极层(未示出)以填充第一间隙160和第二间隙162中的每个的剩余空间。栅极层可以由从导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，铝或钨)组成的组中选择的至少一种材料来形成或者包括从由导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，铝或钨)组成的组中选择的至少一种材料。
可以对顺序地堆叠在基底100上的栅极介电层和栅极层执行平坦化工艺，因此，可以形成第一栅极介电图案140、第二栅极介电图案142、第一栅电极150和第二栅电极152。例如，可以执行平坦化工艺以暴露下层间绝缘层130的顶表面以及第一栅极间隔件120和第二栅极间隔件122中的每个的顶表面。第一栅极介电图案140可以沿第一栅电极150的底表面延伸，第二栅极介电图案142可以沿第二栅电极152的底表面延伸。可以将第一栅极介电图案140形成在第一栅电极150的两侧表面上并且可以置于第一栅电极150与第一栅极间隔件120之间。可以将第二栅极介电图案142形成在第二栅电极152的两侧表面上并且可以置于第二栅电极152与第二栅极间隔件122之间。
设置在第一栅电极150下面的第一有源鳍AF1的第一沟道区CHR1可以置于第一源极/漏极区SD1之间，设置在第二栅电极152下面的第二有源鳍AF2的第二沟道区CHR2可以置于第二源极/漏极区SD2之间。第一栅极介电图案140、第一栅电极150和第一栅极间隔件120可以构成第一栅极结构GS1，第二栅极介电图案142、第二栅电极152和第二栅极间隔件122可以构成第二栅极结构GS2。
尽管未示出，但是可在设置有第一栅极结构GS1和第二栅极结构GS2的基底100上形成上层间绝缘层。可形成第一接触孔和第二接触孔以穿透上层间绝缘层和下层间绝缘层130，从而分别暴露第一源极/漏极区SD1和第二源极/漏极区SD2，并且可以形成接触塞以填充第一接触孔和第二接触孔。互连线可以设置在上层间绝缘层上并且可以连接到至少一个接触塞。可以通过接触塞将互连线连接到第一源极/漏极区SD1和第二源极/漏极区SD2。
图10A和图10B是示出根据发明构思的一些示例的半导体器件的剖视图。例如，图10A示出沿着图1A的线A-A'、线B-B'和线C-C'截取的竖直剖面，图10B示出沿着图1A的线D-D'、线E-E'和线F-F'截取的竖直剖面。在下面的描述中，为简洁起见，此前参照图1A至图1C、图2A和图2B描述的元件可以由相似或相同的附图标记来标示，而不重复它们的重复描述。
参照图10A和图10B，第一有源图案AP1和第二有源图案AP2中的每个可以设置为具有从基底100向上地突出的结构。例如，第一有源图案AP1和第二有源图案AP2中的每个可以沿与第一方向D1和第二方向D2二者垂直的第三方向D3突出。这里，第一有源图案AP1和第二有源图案AP2中的每个可以具有在远离基底100的方向(第三方向D3)上减小的宽度。
第一器件隔离图案102中的每个可以覆盖第一有源图案AP1的侧表面的部分，并且第一有源图案AP1的被第一器件隔离图案102暴露的上部可被用作第一有源鳍AF1。这里，第一有源鳍AF1可以包括第一部P1和第二部P2。第一有源鳍AF1的第一部P1可以具有在远离第一有源图案AP1的方向上向内倾斜的侧表面。第一有源鳍AF1的第二部P2可以是从第一部P1的顶部向上地延伸的突起，该突起的侧表面也在远离第一有源图案AP1的方向上向内倾斜，但是倾斜程度与第一部P1的侧表面不同。即，在一些示例中，第一有源鳍AF1可以以如下方式设置：第一部P1和第二部P2的侧表面具有彼此不同的斜率。在示出的示例中，第一部P1的侧部的斜率大于第二部P2的侧表面的斜率。可以通过为了产生期望的特征而选择的工艺条件的实施来建立第一有源鳍AF1的第一部P1和第二部P2的侧表面的诸如宽度、高度和斜率的特征，以符合规格。
类似地，第二器件隔离图案104中的每个可以覆盖第二有源图案AP2的侧表面的部分，并且第二有源图案AP2的被第二器件隔离图案104暴露的上部可被用作第二有源鳍AF2。这里，第二有源鳍AF2可以包括第一部P1'和第二部P2'。第二有源鳍AF2的第一部P1'可以具有在远离第二有源图案AP2的方向上向内倾斜的侧表面。第二有源鳍AF2的第二部P2'可以是从第二有源鳍AF2的第一部P1'的顶部向上地延伸的突起，该突起的侧表面在远离第二有源图案AP2的方向上向内倾斜。在一些示例中，第二有源鳍AF2可以以如下方式设置：第一部P1'和第二部P2'的侧表面具有彼此不同的斜率。可以通过实施合适的工艺条件来设计第二有源鳍AF2的第一部P1'和第二部P2'的宽度、高度和角度，以符合规格。
根据发明构思的一些示例，第一栅极结构GS1可以以相对大的节距或间隔(例如，第一距离d1)形成在第一区域R1上，第二栅极结构GS2可以以相对小的节距或间隔(例如，第二距离d2)形成在第二区域R2上。包覆层170可以形成为在第一区域R1和第二区域R2上的不同的厚度(例如，w1和w2)，然后可以对设置有包覆层170的结构执行凹进工艺。这可使得能够控制通过凹进工艺形成的凹进的深度。例如，能够防止负载效应(loading effect)，并因此减轻若干技术问题(例如，外延生长速率的差异、接触件形成工艺的工艺余量的减小或者电阻的增大)，否则将在后续的工艺中因负载效应而产生这些技术问题。此外，能够控制凹进的材料的量。由于硬掩模图案被包覆层170保护，能够改善掩模选择性。包覆层170可以防止第一间隔件结构SP1和第二间隔件结构SP2被蚀刻或去除。沉积或蚀刻包覆层的工艺可以容易地以原位方式执行。
到目前为止，已经描述了第一栅极结构GS1和第二栅极结构GS2作为发明构思所应用到的分隔开的特征的示例，但是发明构思不限于此。即，发明构思可以应用于在基底上形成其它特征(例如，具有不同高宽比的一系列开口或者在其宽度和高度方面具有差异的一系列突起)的方法。另外，已经描述了第一栅极间隔件和第二栅极间隔件中的每个为单层结构，但是第一栅极间隔件和第二栅极间隔件可以是多层结构。已经描述了在第一区域上的栅极结构之间的距离比第二区域上的栅极结构之间的距离大。这里，第一区域可以包括输入/输出半导体器件，第二区域可以包括逻辑器件。此外，为减少附图中的复杂度，已经示出了第一栅极结构和第二栅极结构具有相同的宽度和相同的高度，但是第一栅极结构和第二栅极结构可以具有不同的宽度和高度。
最后，虽然已具体示出和描述了发明构思的示例，但本领域的普通技术人员将理解的是，在不脱离权利要求的精神和范围的情况下，可以对这些示例进行形式和细节上的改变。

Claims (23)

1.一种制造半导体器件的方法，包括：
提供具有第一区域和第二区域的基底；
在基底的第一区域和第二区域处分别形成第一有源图案和第二有源图案；
形成与第一有源图案交叉的多个第一栅极结构，多个第一栅极结构沿第一有源图案彼此分隔开第一距离，以及
形成与第二有源图案交叉的多个第二栅极结构，多个第二栅极结构沿第二有源图案彼此分隔开第二距离；
形成包覆层以覆盖第一栅极结构和第二栅极结构以及第一有源图案和第二有源图案；
执行凹进工艺以形成在第一栅极结构之间的第一有源图案中的第一凹进和在第二栅极结构之间的第二有源图案中的第二凹进；以及
在第一凹进和第二凹进中形成源极/漏极外延层，
其中，包覆层在第一有源图案的位于第一栅极结构之间的区域上形成为第一厚度，在第二有源图案的位于第二栅极结构之间的区域上形成为与第一厚度不同的第二厚度。
2.如权利要求1所述的方法，其中，第一距离大于第二距离，第一厚度比第二厚度厚。
3.如权利要求1所述的方法，其中，包覆层包括硅化合物。
4.如权利要求3所述的方法，其中，在范围为1毫托至100毫托的压力下执行包覆层的形成。
5.如权利要求1所述的方法，其中，交替地重复包覆层的形成和凹进工艺。
6.如权利要求1所述的方法，其中，将第一凹进和第二凹进形成为基本相同的深度。
7.如权利要求1所述的方法，其中，第一栅极结构和第二栅极结构的形成包括：
形成与第一有源图案交叉的第一牺牲栅极图案和与第二有源图案交叉的第二牺牲栅极图案；以及
在第一牺牲栅极图案的侧表面上形成第一间隔件结构，在第二牺牲栅极图案的侧表面上形成第二间隔件结构，
其中，第一间隔件结构和第二间隔件结构的形成包括：
在第一牺牲栅极图案和第二牺牲栅极图案的外侧表面上形成栅极间隔件层；以及
在栅极间隔件层上形成间隔件牺牲层。
8.如权利要求7所述的方法，其中，栅极间隔件层包括氮化物，间隔件牺牲层包括氧化物。
9.如权利要求7所述的方法，还包括在已经形成第一凹进和第二凹进之后去除间隔件牺牲层。
10.如权利要求7所述的方法，其中，第一栅极结构和第二栅极结构的形成还包括在形成间隔件结构之前在第一牺牲栅极图案和第二牺牲栅极图案上形成硬掩模层。
11.如权利要求1所述的方法，其中，源极/漏极外延层的形成包括执行外延工艺，在所述外延工艺中，使用被第一凹进和第二凹进暴露的第一有源图案和第二有源图案作为种子层来形成源极/漏极外延层。
12.如权利要求1所述的方法，其中，第一区域包括逻辑半导体器件，第二区域包括输入/输出半导体器件。
13.一种图案化方法，包括：
在基底的第一区域上形成第一图案，在基底的第二区域上形成第二图案，其中，第一图案和第二图案具有彼此不同的第一高宽比和第二高宽比，以及
第一图案和第二图案的形成包括：
在第一区域上将包覆层形成为第一厚度，在第二区域上将包覆层形成为第二厚度；以及
在第一区域和第二区域中分别执行凹进工艺，以形成具有基本相同的深度的第一凹进和第二凹进。
14.如权利要求13所述的方法，其中，第一高宽比大于第二高宽比，第一厚度比第二厚度厚。
15.如权利要求13所述的方法，其中，包覆层包括硅化合物。
16.如权利要求13所述的方法，其中，在范围为1毫托至100毫托的压力下执行包覆层的形成。
17.如权利要求13所述的方法，其中，交替地重复包覆层的形成和凹进工艺。
18.一种制造半导体器件的方法，所述半导体器件具有设置在彼此旁边以不叠置的第一区域和第二区域，所述方法包括：
在基底的上表面处在所述器件的第一区域中形成一系列沿第一方向彼此分隔开的第一特征，以及
在基底的上表面处在所述器件的第二区域中形成一系列沿第二方向彼此分隔开的第二特征，
其中，相邻的第一特征之间沿第一方向的间隔大于相邻的第二特征之间沿第二方向的间隔；
随后，在基底的上表面上形成覆盖所述器件的第一区域和第二区域的包覆层，其中，在所述器件的第一区域中位于相邻的第一特征之间的位置处的包覆层的厚度大于在所述器件的第二区域中位于相邻的第二特征之间的位置处的包覆层的厚度；以及
执行蚀刻工艺，所述蚀刻工艺蚀刻穿透在所述器件的第一区域和第二区域中位于各位置处的包覆层并形成在所述器件的第一区域中位于基底中的第一凹进和在所述器件的第二区域中位于基底中的第二凹进。
19.如权利要求18所述的方法，其中，第一方向和第二方向一致。
20.如权利要求18所述的方法，还包括在第一凹进和第二凹进中外延地生长层。
21.如权利要求18所述的方法，其中，将第一凹进和第二凹进形成为相对于基底的上表面的基本相同的深度。
22.如权利要求18所述的方法，其中，包覆层的形成和蚀刻工艺包括执行在基底的上表面上沉积材料随后进行蚀刻工艺的多个循环。
23.如权利要求18所述的方法，其中，所述特征包括从基底的上表面突出的栅极，包覆层形成在栅极的顶表面和侧表面上，使得在基底中形成凹进时包覆层保护栅极。
CN201610831395.9A 2015-09-23 2016-09-19 制造半导体器件的方法和图案化方法 Active CN106548931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150134699A KR102480002B1 (ko) 2015-09-23 2015-09-23 반도체 소자 및 그 제조방법, 그리고 패턴 형성 방법
KR10-2015-0134699 2015-09-23

Publications (2)

Publication Number Publication Date
CN106548931A true CN106548931A (zh) 2017-03-29
CN106548931B CN106548931B (zh) 2021-09-14

Family

ID=58283160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610831395.9A Active CN106548931B (zh) 2015-09-23 2016-09-19 制造半导体器件的方法和图案化方法

Country Status (3)

Country Link
US (2) US9984931B2 (zh)
KR (1) KR102480002B1 (zh)
CN (1) CN106548931B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725220A (zh) * 2021-08-26 2021-11-30 长江存储科技有限责任公司 三维存储器及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799649B2 (en) * 2015-12-17 2017-10-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and manufacturing method thereof
KR102443696B1 (ko) * 2016-05-31 2022-09-15 삼성전자주식회사 반도체 소자의 제조 방법
KR20180052171A (ko) * 2016-11-09 2018-05-18 삼성전자주식회사 반도체 집적회로 레이아웃의 설계 방법 및 이를 이용한 반도체 소자의 제조방법
US10269940B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10741667B2 (en) * 2018-02-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a protective stack on a semiconductor fin
US10515955B1 (en) * 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127348A1 (en) * 2003-12-10 2005-06-16 Horak David V. Integrated circuit with upstanding stylus
US20120149200A1 (en) * 2010-12-13 2012-06-14 International Business Machines Corporation Nitride etch for improved spacer uniformity
US8299564B1 (en) * 2009-09-14 2012-10-30 Xilinx, Inc. Diffusion regions having different depths
CN104124194A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
US9006110B1 (en) * 2013-11-08 2015-04-14 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127278A (en) 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US6426175B2 (en) 1999-02-22 2002-07-30 International Business Machines Corporation Fabrication of a high density long channel DRAM gate with or without a grooved gate
US6486070B1 (en) 2000-09-21 2002-11-26 Lam Research Corporation Ultra-high oxide to photoresist selective etch of high-aspect-ratio openings in a low-pressure, high-density plasma
JP2002110647A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6703170B1 (en) 2000-12-13 2004-03-09 Dupont Photomasks, Inc. Method and apparatus for reducing loading effects on a semiconductor manufacturing component during an etch process
US7303999B1 (en) 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
KR101002447B1 (ko) 2008-12-04 2010-12-17 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20120041558A (ko) 2010-10-21 2012-05-02 삼성전자주식회사 반도체 소자의 제조 방법
US8535549B2 (en) * 2010-12-14 2013-09-17 Lam Research Corporation Method for forming stair-step structures
US8580658B1 (en) 2012-12-21 2013-11-12 Solan, LLC Methods for fabricating graphene device topography and devices formed therefrom
US8900937B2 (en) 2013-03-11 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device structure and methods of making same
KR102065973B1 (ko) * 2013-07-12 2020-01-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127348A1 (en) * 2003-12-10 2005-06-16 Horak David V. Integrated circuit with upstanding stylus
US8299564B1 (en) * 2009-09-14 2012-10-30 Xilinx, Inc. Diffusion regions having different depths
US20120149200A1 (en) * 2010-12-13 2012-06-14 International Business Machines Corporation Nitride etch for improved spacer uniformity
CN104124194A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
US9006110B1 (en) * 2013-11-08 2015-04-14 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725220A (zh) * 2021-08-26 2021-11-30 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
US10593596B2 (en) 2020-03-17
CN106548931B (zh) 2021-09-14
US20170084493A1 (en) 2017-03-23
KR102480002B1 (ko) 2022-12-22
KR20170036183A (ko) 2017-04-03
US9984931B2 (en) 2018-05-29
US20180240710A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
CN109801913B (zh) 半导体器件
CN106548931B (zh) 制造半导体器件的方法和图案化方法
TWI722304B (zh) 半導體裝置及其形成方法
TWI682443B (zh) 半導體結構與其形成方法
TWI668872B (zh) 半導體結構與其形成方法
KR102413371B1 (ko) 반도체 소자
KR102549331B1 (ko) 반도체 장치 및 그 제조 방법
JP5230737B2 (ja) 異なる高さの隣接シリコンフィンを製造する方法
KR102328564B1 (ko) 반도체 장치 및 그 제조 방법
CN103811345B (zh) 半导体器件及其制造方法
CN103811320B (zh) 半导体器件及其制造方法
TW202015178A (zh) 積體電路的製作方法
CN112530861A (zh) 制造半导体器件的方法
CN111106176B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
TW201806156A (zh) 半導體結構及其製作方法
KR102509925B1 (ko) 반도체 소자의 제조 방법
CN112002758A (zh) 半导体器件
KR20230007587A (ko) 반도체 장치
CN107564859A (zh) 半导体装置及其制造方法
CN110729278A (zh) 对准标记的高度得以保持的半导体器件
CN113178449A (zh) 用于双重图案化工艺的临界尺寸控制
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
CN108630544B (zh) 半导体元件及其制作方法
TW202224026A (zh) 具波浪狀部分與非波浪狀部分之混合式磊晶區域的鰭式場效電晶體
CN101211917A (zh) 具有改良的槽沟道栅极的半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant