TWI668872B - 半導體結構與其形成方法 - Google Patents

半導體結構與其形成方法 Download PDF

Info

Publication number
TWI668872B
TWI668872B TW107108631A TW107108631A TWI668872B TW I668872 B TWI668872 B TW I668872B TW 107108631 A TW107108631 A TW 107108631A TW 107108631 A TW107108631 A TW 107108631A TW I668872 B TWI668872 B TW I668872B
Authority
TW
Taiwan
Prior art keywords
fin
gate structure
spacer
insulating
insulating filling
Prior art date
Application number
TW107108631A
Other languages
English (en)
Other versions
TW201917897A (zh
Inventor
陳嘉仁
殷立煒
潘姿文
陳宜群
張正忠
徐紹華
林育賢
張銘慶
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201917897A publication Critical patent/TW201917897A/zh
Application granted granted Critical
Publication of TWI668872B publication Critical patent/TWI668872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例說明切割閘極結構與鰭狀物的方法，以及其形成的結構。在一實施例中，基板包括第一鰭狀物、第二鰭狀物、與隔離區。第一鰭狀物與第二鰭狀物的縱向延伸方向平行。隔離區位於第一鰭狀物與第二鰭狀物之間。閘極結構包括順應性的閘極介電層位於第一鰭狀物上，以及閘極位於順應性的閘極介電層上。第一絕緣充填結構，鄰接閘極結構並自閘極結構的上表面之高度垂直延伸至隔離區的至少一表面。順應性的閘極介電層沒有任何部份垂直延伸於第一絕緣充填結構與閘極之間。第二絕緣充填結構，鄰接第一絕緣充填結構與第二鰭狀物的末端側壁。第一絕緣充填結構橫向地位於閘極結構與第二絕緣充填結構之間。

Description

半導體結構與其形成方法
本發明實施例關於半導體結構，更特別關於鰭狀場效電晶體與其形成方法。
當半導體產業朝向奈米技術的製程節點邁進，以達更高的裝置密度、更高的效能、與更低的成本時，在三維設計如鰭狀場效電晶體(FinFET)面臨製程與設計的問題。鰭狀場效電晶體裝置通常具有高深寬比的半導體鰭狀物，且通道與源極/汲極區形成其中。閘極形成於鰭狀結構上並沿著鰭狀結構的側壁(比如包覆鰭狀結構)，其優點為增加通道的表面積，以製作更快、更可信、及更佳控制的半導體電晶體裝置。在一些裝置中，鰭狀場效電晶體的源極/汲極區中的應力材料可為矽鍺、碳化矽、及/或磷化矽以增進載子移動率。
本發明一實施例提供之半導體結構，包括：基板，包括第一鰭狀物、第二鰭狀物、與第一隔離區，第一鰭狀物與第二鰭狀物的縱向延伸方向平行，且第一隔離區位於第一鰭狀物與第二鰭狀物之間；第一閘極結構，包括順應性的閘極介電層位於第一鰭狀物上，以及閘極位於順應性的閘極介電層上；第一絕緣充填結構，鄰接第一閘極結構並自第一閘極結構的上 表面之高度垂直延伸至第一隔離區的至少一表面，且順應性的閘極介電層未垂直延伸於第一絕緣充填結構與閘極之間；第二絕緣充填結構，鄰接第一絕緣充填結構與第二鰭狀物的末端側壁，且第一絕緣充填結構橫向地位於第一閘極結構與第二絕緣充填結構之間；以及介電層，位於第一閘極結構、第一絕緣充填結構、以及第二絕緣充填結構上。
本發明一實施例提供之半導體結構的形成方法，包括：形成虛置閘極結構，且虛置閘極結構延伸於基板上的鰭狀物上；將虛置閘極結構置換為置換閘極結構；以及在將虛置閘極結構置換為置換閘極結構之後，切割鰭狀物。
本發明一實施例提供之半導體結構的形成方法，包括：形成第一鰭狀物與第二鰭狀物於基板上；形成第一虛置閘極結構，且第一虛置閘極結構延伸於第一鰭狀物與第二鰭狀物上；形成介電層於第一鰭狀物與第二鰭狀物上；在形成介電層之後，將第一虛置閘極結構置換為第一置換閘極結構；在橫向地位於第一鰭狀物與第二鰭狀物之間的區域中切割第一置換閘極結構，第一置換閘極結構的第一部份位於第一鰭狀物上，且第一置換閘極結構的第二部份位於第二鰭狀物上；移除第一鰭狀物上的第一置換閘極結構的第一部份；以及在移除第一置換閘極結構的第一部份的位置，切割第一鰭狀物。
A-A、B-B‧‧‧剖線
D1‧‧‧失準尺寸
D2‧‧‧距離
20‧‧‧半導體基板
22‧‧‧應力半導體層
24‧‧‧鰭狀物
26‧‧‧隔離區
28‧‧‧界面介電物
30‧‧‧虛置閘極
32、52‧‧‧遮罩
34‧‧‧閘極間隔物
35‧‧‧源極/汲極區
36、72‧‧‧介電層
40、62‧‧‧凹陷
42‧‧‧閘極介電層
43‧‧‧阻障及/或功函數調整層
44‧‧‧閘極
50‧‧‧閘極切割-充填結構
54‧‧‧切割開口
60‧‧‧開口
66‧‧‧充填材料
70、74、76‧‧‧導電結構
第1、2、3A-3B、4A-4D、5A-5C、6A-6C、7A-7C、8A-8C、9A-9C、10A-10C、11A-11C、12A-12C、13A-13C、14A-14C、 與15A-15C圖係本發明一些實施例中，包含一或多個鰭狀場效電晶體的半導體裝置，在例示性的形成製程的中間階段的中間結構之多種圖式。
應理解下述內容提供的許多不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，單元尺寸並不限於本發明的範圍或數值，而可依製程條件及/或裝置所需的性質而定。此外，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多種實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例及/或設置中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「其上」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述內容為半導體裝置如鰭狀場效電晶體裝置中，切割閘極結構與鰭狀物的方法。一般而言，在形成並切割置換閘極結構之後，才進行鰭狀物的切割製程。除了其他優點之外，這種作法可增加一些製程的製程容忍度，且在一些應力工程的應用上可避免釋放或鬆弛鰭狀物中的應力。
此處所述的實施例以鰭狀場效電晶體說明。本發明的一些實施例方式可用於其他製程及/或其他裝置。下述內容將說明方法與結構的一些變化例。本技術領域中具有通常知識者應理解，其他調整亦屬其他實施例的範疇。雖然實施例中的方法步驟以特定順序說明，但多種其他實施例的方法步驟可由任何符合邏輯的順序進行，並可包含較少或較多的下述步驟。
在下述實施例中，製程中的結構可能損失多種參數(如高度)。這些損失不一定會直接圖示或說明，但本技術領域中具有通常知識者應理解這些損失如何發生。舉例來說，這些損失可能來自於平坦化製程如化學機械研磨、蝕刻製程(然而這些結構損失並非蝕刻的主要目的)、與其他製程。
第1、2、3A-3B、4A-4D、5A-5C、6A-6C、7A-7C、8A-8C、9A-9C、10A-10C、11A-11C、12A-12C、13A-13C、14A-14C、與15A-15C圖係本發明一些實施例中，包含一或多個鰭狀場效電晶體的半導體裝置，在例示性的形成製程的中間階段的中間結構之多種圖式。第1圖係具有應力半導體層22形成其上的半導體基板20的剖視圖。半導體基板20可為或包含基體半導體基板、絕緣層上半導體基板、或類似物，其可摻雜(比如摻雜p型或n型摻質)或未摻雜。一般而言，絕緣層上半導體基板包含半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。絕緣層可提供於基板上，而基板通常為矽基板或玻璃基板。此外，亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，半導體基板 的半導體材料可包含矽或鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、或磷化鎵銦；或上述之組合。
應力半導體層22可具有壓縮應力或拉伸應力。在一些例子中，應力半導體層22的應力來自於在半導體基板20上的異質磊晶成長。舉例來說，異質磊晶成長通常包括磊晶成長自然晶格常數不同於基板材料的晶格常數之材料，於基板表面上。假晶(pseudomorphically)地成長材料於基板材料上，將使成長的材料具有應力。若成長的材料其自然晶格常數大於基板材料的晶格常數，則成長的材料中的應力為壓縮應力。若成長的材料其自然晶格常數小於基板材料的晶格常數，則成長的材料中的應力為拉伸應力。舉例來說，假晶成長矽鍺於鬆弛的矽上，將使矽鍺具有壓縮應力。假晶成長碳化矽於鬆弛的矽上，將使碳化矽具有拉伸應力。
在其他例子中，應力半導體層22可為異質磊晶成長於犧牲基板上，並轉移至半導體基板20。應力半導體層22可假晶地成長於犧牲基板上如前述。接著採用合適技術，將應力半導體層22接合(比如晶圓接合)至半導體基板20上。接著可自應力半導體層22移除犧牲基板，且移除方法可採用佈植氧化物隔離技術或另一移除技術。接著可研磨接合至半導體基板20的應力半導體層22，且研磨方法可為化學機械研磨。藉由轉移應力半導體層22如上述，應力半導體層22的應力不再取決於成長其上的半導體基板，因此可增加材料選擇、應力、材料厚度的 彈性。
應力半導體層22可為(或包含)矽、矽鍺(SixGe1-x，其中x可介於近似0至1之間)、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，用於形成III-V族半導體化合物的材料包括砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。此外，應力半導體層22其磊晶成長於半導體基板20或虛置基板上的方法，可為有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
第2圖係形成鰭狀物24於應力半導體層22及/或半導體基板20中的剖視圖。在一些例子中，遮罩(如硬遮罩)用於形成鰭狀物24。舉例來說，沉積一或多個遮罩層於應力半導體層22上，接著圖案化一或多個遮罩層以成遮罩。在一些例子中，一或多個遮罩層可為(或包含)氮化矽、氮氧化矽、碳化矽、氮化碳矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。一或多個遮罩層的圖案化方法可採用光微影。舉例來說，可形成光阻於一或多個遮罩層上，其形成方法可為旋轉塗佈。接著可採用適當光罩與光線曝光光阻，以圖案化光阻。接著可移除光阻的曝光部份或未曝光部份，端視採用的光阻為正型或負型。接著可將光阻圖案轉移至一或多個遮罩層以形成遮罩，且轉移方法可採用合適的蝕刻製程。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、感應耦合電漿蝕刻、類似蝕刻、或上述之組合。 上述蝕刻可為非等向。舉例來說，接著可採用灰化或濕式剝除製程移除光阻。
可採用遮罩並蝕刻應力半導體層22及/或半導體基板20，以形成溝槽於相鄰的一對鰭狀物24之間，因此鰭狀物24自半導體基板20凸起。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、感應耦合電漿蝕刻、類似蝕刻、或上述之組合。上述蝕刻可為非等向。
此處所述的內容為用於鰭狀物24的應力工程，且鰭狀物24包含應力半導體層22的個別部份。然而其他例子不需實施這些應力工程。舉例來說，鰭狀物24可由基體半導體基板(如半導體基板20)而非應力半導體層所形成。此外，後續圖式可省略應力半導體層22以求圖式明確。在一些實施例中，即使未直接圖示，亦可實施這些應力半導體層以用於應力工程，而應力半導體層22可作為鰭狀物24的一部份。在一些實施例中，並未實施這些應力半導體層以用於應力工程，而鰭狀物24可由半導體基板20形成。
第3A與3B圖分別為剖視圖與上視圖。如第3A與3B圖所示，每一隔離區26形成於對應溝槽中。隔離區26可為(或包含)絕緣材料如氧化物(比如氧化矽)、氮化物、類似物、或上述之組合，且絕緣材料的形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積、類似沉積法、或上述之組合。可流動的化學氣相沉積係以遠端電漿系統沉積化學氣相沉積為主的材料，之後硬化材料使其轉變成另一材料如氧化物。可採用其他可接受的製程所形成的其他絕緣材料。在例示性的實施 例中，隔離區26包含可流動的化學氣相沉積形成的氧化物。平坦化製程如化學機械研磨，可移除多餘的絕緣材料與任何殘留的遮罩(用於蝕刻溝槽以形成鰭狀物24的製程)，並使絕緣材料的上表面與鰭狀物24的上表面共平面。接著可使絕緣材料凹陷，以形成隔離區26。絕緣材料凹陷後，鰭狀物24可自相鄰的隔離區26之間凸起，其可至少部份地定義鰭狀物24為半導體基板20上的通道區。可採用可接受的蝕刻製程使絕緣材料凹陷，比如對絕緣材料具有選擇性的蝕刻製程。舉例來說，可採用CERTAS®蝕刻劑的化學氧化物移除製程、Applied Materials的SICONI工具、或稀氫氟酸。此外，隔離區26的上表面具有平坦表面如圖示、凸起表面、凹陷表面(如碟狀)、或上述之組合，其可來自蝕刻製程。如第3B圖的上視圖所示，鰭狀物24縱向延伸越過半導體基板20。
本技術領域中具有通常知識者應清楚理解，第1至3A-3B圖所述的製程僅用以舉例說明鰭狀物24如何形成。在其他實施例中，可形成介電層於半導體基板20的上表面上；蝕刻形成穿過介電層的溝槽；磊晶成長同質磊晶結構於溝槽中(不含應力工程)；以及使介電層凹陷，讓同質磊晶結構自介電層凸起以形成鰭狀物。在其他實施例中，異質磊晶結構可用於鰭狀物。舉例來說，在平坦化隔離區26的絕緣材料之後並在使絕緣材料凹陷之前，可使鰭狀物24凹陷。接著將不同於鰭狀物的材料磊晶成長於凹陷處。在其他實施例中，可形成介電層於半導體基板20的上表面上；可蝕刻穿過介電層以形成溝槽；可磊晶成長不同於半導體基板20的材料，以形成異質磊晶結構於溝 槽中；以及使介電層凹陷，讓異質磊晶結構自介電層凸起以形成鰭狀物。在一些實施例中，可磊晶成長同質磊晶結構或異質磊晶結構，且成長材料時可臨場(in-situ)摻雜，以省略之前佈植鰭狀物的步驟。然而臨場摻雜與佈植摻雜可搭配使用。此外，用於n型裝置的磊晶成長材料，與用於p型裝置的磊晶成長材料不同可具有優點。
如第4A、4B、4C、與4D圖所示，形成虛置閘極堆疊於鰭狀物24上。第4A與4B圖為剖視圖，第4C圖為上視圖，且第4D圖為三維圖。第4D圖顯示剖線A-A與剖線B-B。第1、2、3A、與4A圖以及後續末尾為A的圖式，即製程的多種例子中對應剖線A-A的剖視圖。第4B圖以及後續末尾為B的圖式，即製程的多種例子中對應剖線B-B的剖視圖。在一些圖式中，將省略一些構件或結構的標號。這可避免混淆其他構件或結構的標號，以利描繪圖式。
虛置閘極堆疊位於鰭狀物24上，且其橫向延伸的方向垂直於鰭狀物24。每一虛置閘極堆疊包括一或多個界面介電物28、虛置閘極30、以及遮罩32。用於虛置閘極堆疊的一或多個界面介電物28、虛置閘極30、與遮罩32的形成方法，可為依序形成個別的層狀物，再圖案化層狀物以形成虛置閘極堆疊。舉例來說，用於一或多個界面介電物28的層狀物可為(或包括)氧化矽、氮化矽、類似物、或上述之多層結構，且其形成方法可為熱成長及/或化學成長於鰭狀物24上如圖示，或順應性的沉積如電漿增強化學氣相沉積、原子層沉積、或另一沉積技術。用於虛置閘極30的層狀物可為(或包括)矽如多晶矽或 另一材料，且其沉積方法可為化學氣相沉積、物理氣相沉積、或另一沉積技術。用於遮罩層32的層狀物可為(或包括)氮化矽、氮氧化矽、氮化碳矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。舉例來說，接著採用光微影與一或多道蝕刻製程如前述，可圖案化用於遮罩32、虛置閘極30、與一或多個界面介電物28的層狀物，以形成用於每一虛置閘極堆疊的遮罩32、虛置閘極30、以及一或多個界面介電物28。
剖線A-A沿著閘極堆疊，其穿過後續圖式與說明中進行切割處。剖線B-B沿著鰭狀物24(比如沿著鰭狀物24中的通道方向)，其穿過後續圖式與說明中進行切割處。剖線A-A與剖線B-B互相垂直。
如第5A、5B、與5C圖所示，形成閘極間隔物34。閘極間隔物34沿著虛置閘極堆疊的側壁(比如一或多個界面介電物28、虛置閘極30、與遮罩32的側壁)形成，並位於鰭狀物24上。此外如圖所示，其餘的閘極間隔物34可沿著鰭狀物24的露出側壁形成。舉例來說，閘極間隔物34的形成方法，可為順應性地沉積用於閘極間隔物34的一或多個層狀物，且非等向蝕刻一或多個層狀物。用於閘極間隔物34的一或多個層狀物可為(或包括)氮化矽、氮氧化矽、氮化碳矽、類似物、其多層結構、或上述之組合。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、或另一蝕刻製程。
源極/汲極區35形成於鰭狀物24中。在一些例子中，源極/汲極區35的形成方法採用虛置閘極堆疊與閘極間隔 物34作為遮罩，並將摻質佈植至鰭狀物24中。因此源極/汲極區35的形成方法，可為佈植每一虛置閘極堆疊的兩側。在其他例子中，使鰭狀物24凹陷的方法可採用虛置閘極堆疊與閘極間隔物34作為遮罩，且磊晶的源極/汲極區35可磊晶成長於凹陷中。磊晶的源極/汲極區35相對於鰭狀物24可為隆起結構，如第5B圖中的虛線所示。磊晶的源極/汲極區35可在磊晶成長時進行臨場摻雜，及/或在磊晶成長後進行佈植。因此源極/汲極區35的形成方法可為磊晶成長於每一虛置閘極堆疊的兩側，且可佈植摻質。舉例來說，用於源極/汲極區35的摻質可為(或包括)用於p型裝置的硼以及用於n型裝置的磷或砷，但亦可採用其他摻質。源極/汲極區35的摻質濃度可介於約1019cm-3至約1021cm-3之間。源極/汲極區35並未圖示於後續圖式中以避免混淆圖式中的其他結構與構件，然而本技術領域中具有通常知識者應理解源極/汲極區35存在於圖式的結構中。
如第6A、6B、與6C圖所示，形成一或多個介電層36。舉例來說，一或多個介電層36可包含蝕刻停止層與層間介電物。一般而言，蝕刻停止層的機制在形成接點或通孔時，可停止蝕刻製程。舉例來說，蝕刻停止層之組成可為介電材料，其蝕刻選擇性不同於與其相鄰的層狀物(比如層間介電物)。蝕刻停止層可順應性地沉積於鰭狀物24、虛置閘極堆疊、閘極間隔物34、與隔離區26上。蝕刻停止層可為(或包括)氮化矽、氮化碳矽、氧化碳矽、氮化碳、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、或另一沉積技術。層間介電物可為(或包括)氧化矽、低介 電常數的介電材料(即介電常數低於氧化矽的材料)如氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、有機矽酸鹽玻璃、氧化碳矽、旋轉塗佈玻璃、旋轉塗佈聚合物、矽碳材料、上述之化合物、上述之複合物、類似物、或上述之組合。層間介電物的沉積方法可為旋轉塗佈、化學氣相沉積、可流動的化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積、或另一沉積技術。
一或多個介電層36的上表面，可與虛置閘極30的上表面共平面。可進行平坦化製程如化學機械研磨，使一或多個介電層36及虛置閘極30的上表面齊平。化學機械研磨亦移除虛置閘極30上的遮罩32。在一些例子中，化學機械研磨亦移除閘極間隔物34的上側部份。綜上所述，一或多個介電層36可露出虛置閘極30的上表面。應注意的是，虛置閘極30在平坦化製程中，可能產生一些損失。
如第7A、7B、與7C圖所示，移除虛置閘極堆疊。移除虛置閘極30及一或多個界面介電物28，其移除方法可為一或多道蝕刻製程。虛置閘極30的移除方法可為對虛置閘極30具有選擇性的蝕刻製程，其中一或多個界面介電物28作為蝕刻停止層，其之後可由對一或多個界面介電物28具有選擇性的不同蝕刻製程移除。舉例來說，蝕刻製程可為反應性離子蝕刻、中性束蝕刻、濕蝕刻、或另一蝕刻製程。凹陷40可形成於閘極間隔物34之間，即虛置閘極堆疊被移除的位置。凹陷40可露出鰭狀物24的通道區。
如第8A、8B、與8C圖所示，形成置換閘極結構於 凹陷40中。每一置換閘極結構包含順應性的層狀物與閘極44。順應性的層狀物包含閘極介電層42，以及一或多個阻障及/或功函數調整層43。
閘極介電層42係順應性地沉積於凹陷40中(比如隔離區26的上表面上、鰭狀物24的側壁與上表面上如沿著通道區、以及閘極間隔物34的側壁與上表面上)，並沉積於一或多個介電層36的上表面上。閘極介電層42可為(或包括)氧化矽、氮化矽、高介電常數的介電材料、上述之多層結構、或其他介電材料。高介電常數的介電材料其介電常數可大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或金屬矽酸鹽。閘極介電層42的沉積方法可為原子層沉積、電漿增強化學氣相沉積、分子束磊晶、或另一沉積技術。
接著順應性地沉積阻障及/或功函數調整層43於閘極介電層42上。阻障及/或功函數調整層43可為(或包括)鉭、氮化鉭、鈦、氮化鈦、類似物、或上述之組合，且其沉積方法可為原子層沉積、電漿增強化學氣相沉積、分子束磊晶、或另一沉積技術。可依序沉積任何額外的阻障及/或功函數調整層，其材料與沉積方法可與前述的阻障及/或功函數調整層類似。
用於閘極44的層狀物，形成於一或多個阻障及/或功函數調整層43上。用於閘極44的層狀物，可填入虛置閘極堆疊被移除後的剩餘區域。用於閘極44的層狀物可為(或包括)含金屬材料，比如鈷、釕、鋁、鎢、銅、上述之多層結構、或上述之組合。用於閘極44的層狀物其沉積方法可為原子層沉積、電漿增強化學氣相沉積、分子束磊晶、物理氣相沉積、或另一 沉積技術。
可移除高於一或多個介電層36之上表面的部份閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42。舉例來說，上述移除高於一或多個介電層36之上表面的部份閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42的製程，可為平坦化製程如化學機械研磨。因此可形成第8A至8C圖所示的置換閘極結構，其包含閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42。值得注意的是，一或多個介電層36在平坦化製程中可能產生一些損失。
如第9A、9B、與9C圖所示，切割置換閘極結構。切割置換閘極結構可形成閘極切割-充填結構50，其橫向的延伸方向與置換閘極結構垂直，並切割置換閘極結構。在一些例子中，閘極切割-充填結構50為絕緣材料如下述，因此在切割置換閘極結構前的置換閘極結構完整，且置換閘極結構的部份可因閘極切割-充填結構50而彼此電性隔離。
在一些例子中，遮罩(如硬遮罩)用於切割置換閘極結構的製程。舉例來說，沉積一或多個遮罩層於置換閘極結構、閘極間隔物34、與一或多個介電層36上。接著圖案化一或多個遮罩層以成遮罩。在一些例子中，一或多個遮罩層可為(或包括)氮化矽、氮氧化矽、碳化矽、氮化碳矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。如前所述，可採用光微影與蝕刻製程圖案化一或多個遮罩層。遮罩可具有多個開口，其橫向的延伸方向與虛置閘極結構垂直及相交。
可採用遮罩並蝕刻置換閘極結構、閘極間隔物34、與一或多個介電層36，以形成切割置換閘極結構的溝槽。溝槽可延伸至對應的隔離區26及/或延伸至隔離區26中，比如穿過閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、感應耦合電漿蝕刻、類似蝕刻、或上述之組合。上述蝕刻可為非等向。用於閘極切割-充填結構50的絕緣材料，可沉積於切割置換閘極結構的溝槽中。在一些例子中，每一閘極切割-充填結構50可為單一的絕緣材料。在其他例子中，閘極切割-充填結構50可包含多種不同的絕緣材料，比如多層設置的結構。在一些例子中，絕緣材料可為(或包括)氧化矽、氮化矽、氮氧化矽、碳化矽、氮化碳矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。移除高於一或多個介電層36之上表面的遮罩以及用於閘極切割-充填結構50的部份絕緣材料。舉例來說，平坦化製程如化學機械研磨可移除高於一或多個介電層36之上表面的遮罩以及用於閘極切割-充填結構50的部份絕緣材料，且閘極切割-充填結構50的上表面可與一或多個介電層36的上表面共平面。值得注意的是，置換閘極結構與一或多個介電層36在平坦化製程中可能產生一些損失。如此一來，閘極切割-充填結構50可電性隔離置換閘極結構其因切割而彼此分開的部份。如第9A圖所示，由於在形成(如沉積)置換閘極結構之後才切割置換閘極結構，因此閘極介電層42及/或一或多個阻障及/或功函數調整層43不會沿著閘極切割-充填結構50的側壁垂直延伸。雖 然第9A圖所示的閘極切割-充填結構50具有正梯形的輪廓(比如與閘極切割-充填結構50鄰接之構件的側壁與下表面之間的角度小於90度)，閘極切割-充填結構50仍可具有垂直輪廓(比如上述角度為90度)或凹角輪廓(比如上述角度大於90度)。在形成具有閘極切割-充填結構50於其中之溝槽的蝕刻時，可產生所欲形成的輪廓。
如第10A、10B、與10C圖所示，形成具有切割開口54的遮罩52，且切割開口54用於切割鰭狀物24。舉例來說，沉積一或多個遮罩層於置換閘極結構、閘極間隔物34、一或多個介電層36、以及閘極切割-充填結構50上。接著圖案化一或多個遮罩層以成遮罩。在一些例子中，一或多個遮罩層可為(或包含)氮化矽、氮氧化矽、碳化矽、氮化碳矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。可圖案化一或多個遮罩層，以成具有切割開口54的遮罩52。如前所述，可採用光微影與蝕刻製程圖案化一或多個遮罩層。切割開口54露出一對閘極切割-充填結構50之間至少部份的重置閘極結構，且部份的重置閘極結構將移除於後續製程中。移除置換閘極結構的部份之製程通常為自對準，這在後續內容中將變得更明顯。此製程可容忍穿過遮罩52的切割開口54與部份的置換閘極結構其兩側的閘極切割-充填結構50之間的一些失準。如第10A圖所示，切割開口54懸在閘極切割-充填結構50上的尺寸為失準尺寸D1。此外如第10B圖所示的一些例子中，切割開口54可不對準之後將移除的置換閘極結構的部份。
如第11A、11B、與11C圖所示，移除置換閘極結構的部份之製程，其至少移除切割開口54所露出的置換閘極結構的部份。此移除製程可為一或多道蝕刻製程。蝕刻製程可為非等向，且對閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42的材料具有選擇性。舉例來說，一或多道蝕刻製程可為濕蝕刻製程如硫酸過氧化物混合物(比如硫酸與雙氧水的混合物)或高溫的標準清潔劑1(SC1，比如氨水、雙氧水、與水的混合物)，或另一蝕刻製程。非等向蝕刻對閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42的材料具有選擇性，其可移除切割開口54露出的置換閘極結構的至少部份，即使置換閘極結構的部份因失準而位於遮罩52下。此外如圖所示，由於蝕刻對閘極44、一或多個阻障及/或功函數調整層43、與閘極介電層42的材料具有選擇性，蝕刻不會移除任何露出的部份介電層36、閘極間隔物34、與閘極切割-充填結構50。移除置換閘極結構的部份後，可沿著被移除的置換閘極結構的部份形成開口60於閘極間隔物34之間與閘極切割-充填結構50之間。
如第12A、12B、與12C圖所示，遮罩52的切割開口54與開口60(即移除的置換閘極結構的部份)所露出的鰭狀物24被切割。切割鰭狀物24的製程，將移除切割開口54與開口60所露出的鰭狀物24的一部份。上述製程至少可移除鰭狀物24的一部份直到鰭狀物24與相鄰隔離區26的上表面齊平，且可進一步移除隔離區26之間的鰭狀物24與低於隔離區26的部份半導體基板20，以形成凹陷62於半導體基板20中。切割鰭狀物24的方 法可採用蝕刻製程。蝕刻製程對鰭狀物24與半導體基板20的材料可具有選擇性。蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、感應耦合電漿蝕刻、類似蝕刻、或上述之組合。上述蝕刻可為非等向。值得注意的是，切割開口54及/或開口60露出的閘極間隔物34、一或多個介電層36、及/或隔離區26在蝕刻製程中可能產生一些損失。
在一些例子中，閘極切割-充填結構50(如第12A圖所示)可小於其他製程形成的閘極切割-充填結構。這可讓閘極切割-充填結構50與最靠近的凹陷62(由切割鰭狀物24而成)之間具有較大的距離D2。在形成凹陷62時，較大的距離D2可減少底切或底蝕刻出現在閘極切割-充填結構50下的半導體基板20。
如第13A、13B、與13C圖所示，形成充填材料66於開口60(即移除的置換閘極結構的部份)與凹陷62中。充填材料66可為絕緣材料。在一些例子中，充填材料66可為單一的絕緣材料。在其他例子中，充填材料66可為多種不同的絕緣材料，比如多層設置的絕緣材料。充填材料66可為(或包括)氧化矽、氮化矽、氮氧化矽、碳化矽、氮化碳矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或另一沉積技術。高於一或多個介電層36之上表面的部份充填材料66，以及遮罩52將被移除。舉例來說，平坦化製程如化學機械研磨可移除高於一或多個介電層36之上表面的部份充填材料66並移除遮罩52。上述製程可使充填材料66的上表面，與一或多個介電層36、閘極切割-充填結構50的上表 面、及類似物的上表面共平面。因此充填材料66可電性隔離鰭狀物24的部份(經切割而彼此分開)。值得注意的是，置換閘極結構、閘極間隔物34、一或多個介電層36、與閘極切割-充填結構50在平坦化製程中，可能產生一些損失。
如第14A、14B、與14C圖所示，形成導電結構70如接點，其可穿過一或多個介電層36以達鰭狀物24的源極/汲極區35。舉例來說，可形成開口穿過一或多個介電層36以達源極/汲極區35，以各自露出至少部份的源極/汲極區35。舉例來說，開口的形成方法可為合適的光微影與蝕刻製程。舉例來說，金屬層可順應性地沉積於開口中，比如沉積於源極/汲極區35上。阻障層可順應性地沉積於金屬層上。舉例來說，金屬層可為(或包括)鈦、鈷、鎳、類似物、或上述之組合，且其沉積方法可為原子層沉積、化學氣相沉積、或另一沉積技術。阻障層可為(或包括)氮化鈦、氧化鈦、氮化鉭、氧化鉭、類似物、或上述之組合，且其沉積方法可為原子層沉積、化學氣相沉積、或另一沉積技術。藉由源極/汲極區35的上側部份與金屬層及/或阻障層之間的反應，可形成矽化物區於源極/汲極區35的上側部份上。可進行退火，以利源極/汲極區35與金屬層及/或阻障層之間的反應。
接著可形成填入開口的接點。接點可為(或包括)鎢、銅、鋁、金、銀、上述之合金、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、原子層沉積、物理氣相沉積、或另一沉積技術。舉例來說，在沉積接點的材料後，可採用平坦化製程如化學機械研磨移除多餘材料。平坦化製程可移 除高於一或多個介電層36之上表面的接點、阻障層、與金屬層之多餘材料。因此接點、阻障層、金屬層、與一或多個介電層36的上表面可共平面。綜上所述，導電結構70包含接點、阻障層、金屬層、及/或矽化物區，其可形成至源極/汲極區35。
如第15A、15B、與15C圖所示，形成一或多個介電層72，並形成導電結構74與76於一或多個介電層72中。舉例來說，一或多個介電層72可包含蝕刻停止層、層間介電物、或金屬間介電物。蝕刻停止層可沉積於一或多個介電層36、一或多個介電層36中的導電結構70、閘極切割-充填結構50、充填材料66、與類似物上。蝕刻停止層可包含氮化矽、氮碳化矽、氧化碳矽、氮化碳、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、或另一沉積技術。層間介電物或金屬間介電物可為(或包含)氧化矽、低介電常數介電材料如氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、有機矽酸鹽玻璃、氧化碳矽、旋轉塗佈玻璃、旋轉塗佈聚合物、矽碳材料、上述之化合物、上述之複合物、類似物、或上述之組合。層間介電物或金屬間介電物的沉積方法可為旋轉塗佈、化學氣相沉積、可流動的化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積、或另一沉積技術。
凹陷及/或開口可形成於一或多個介電層72中，及/或穿過一或多個介電層72，其位於之後形成導電結構74與76的位置。舉例來說，一或多個介電層72可圖案化以具有凹陷及/或開口，且圖案化方法可採用光微影與一或多道蝕刻製程。接 著可形成導電結構74與76於凹陷及/或開口中。舉例來說，導電結構74與76可包含阻障層，以及形成於阻障層上的導電材料。阻障層可順應性地沉積於凹陷及/或開口中，以及一或多個介電層72上。阻障層可為(或包含)氮化鈦、氧化鈦、氮化鉭、氧化鉭、類似物、或上述之組合，且其沉積方法可為原子層沉積、化學氣相沉積、或另一沉積技術。導電材料可為(或包含)鎢、銅、鋁、金、銀、上述之合金、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、原子層沉積、物理氣相沉積、或另一沉積技術。在沉積導電結構74與76的材料後，可採用平坦化製程如化學機械研磨移除多餘材料。平坦化製程可移除高於一或多個介電層72的上表面之導電結構74與76的多餘材料。因此導電結構74與76以及一或多個介電層72的上表面可共平面。導電結構74與76可為(或可稱作)接點、通孔、及/或接墊(如導電結構76)；導電線路(如導電結構74)；或類似物。如圖所示，形成導電結構74與76至一或多個介電層36中的導電結構70或置換閘極結構，以分別電性耦接源極/汲極區35或置換閘極結構。圖式中的導電結構佈局僅為舉例。本技術領域中具有通常知識者應理解，不同實施方式可具有不同的導電結構佈局。
一些實施例可具有一些優點。如前所述，移除置換閘極結構的部份之製程，可容忍遮罩52中切割開口54的一些失準。這將讓移除置換閘極結構的部份之製程，其製程容忍度中的關鍵尺寸控制更大。此外，在實施應力工程的例子中，在移除虛置閘極堆疊與形成置換閘極結構於鰭狀物上之後才切 割鰭狀物，可在製程中保留更多應力於鰭狀物中(比如鰭狀物的通道區中)，而非在製程中產生明顯的應力鬆弛。在一些例子中，以此順序進行製程有利於裝置中的應力工程，特別是在技術節點小於或等於5nm的裝置中。鰭狀物保留的應力越高，則含有鰭狀物的裝置可具有越高效能。
本發明一實施例提供之半導體結構，包括：基板，包括第一鰭狀物、第二鰭狀物、與第一隔離區，第一鰭狀物與第二鰭狀物的縱向延伸方向平行，且第一隔離區位於第一鰭狀物與第二鰭狀物之間；第一閘極結構，包括順應性的閘極介電層位於第一鰭狀物上，以及閘極位於順應性的閘極介電層上；第一絕緣充填結構，鄰接第一閘極結構並自第一閘極結構的上表面之高度垂直延伸至第一隔離區的至少一表面，且順應性的閘極介電層未垂直延伸於第一絕緣充填結構與閘極之間；第二絕緣充填結構，鄰接第一絕緣充填結構與第二鰭狀物的末端側壁，且第一絕緣充填結構橫向地位於第一閘極結構與第二絕緣充填結構之間；以及介電層，位於第一閘極結構、第一絕緣充填結構、以及第二絕緣充填結構上。
在一些實施例中，上述半導體結構的第一絕緣充填結構縱向延伸的方向平行於該第一鰭狀物與第二鰭狀物，且第一絕緣充填結構橫向地位於第一鰭狀物與第二鰭狀物之間。
在一些實施例中，上述半導體結構的第二絕緣充填結構垂直延伸至低於第一隔離區的上表面，且第一隔離區與第二鰭狀物的末端側壁相鄰。
在一些實施例中，上述半導體結構的基板更包括 第三鰭狀物，且第二鰭狀物與第三鰭狀物縱向對準；以及第二絕緣充填結構更鄰接第三鰭狀物的末端側壁，且第二絕緣充填結構橫向地位於第二鰭狀物與第三鰭狀物之間。
在一些實施例中，上述半導體結構的第一閘極結構下的至少部份的第一鰭狀物具有應力。
在一些實施例中，上述半導體結構的第一絕緣充填結構為單一或多種絕緣材料，且第二絕緣充填結構為單一或多種絕緣材料。
在一些實施例中，上述半導體結構，更包括：第一間隔物與第二間隔物，各自位於第一閘極結構的兩側側壁上；以及第三間隔物與第四間隔物，第一間隔物與第三間隔物縱向對準，第二間隔物與第四間隔物縱向對準，第一絕緣充填結構橫向地位於第一間隔物與第三間隔物之間以及第二間隔物與第四間隔物之間，且第二絕緣充填結構橫向地位於第三間隔物與第四間隔物之間。
在一些實施例中，上述半導體結構更包括：第二閘極結構與第三閘極結構；第一間隔物、第二間隔物、第三間隔物、與第四間隔物；以及第三絕緣充填結構，其中基板更包括第三鰭狀物與第二隔離區；第二鰭狀物與第三鰭狀物縱向對準；第一隔離區更橫向地位於第一鰭狀物與第三鰭狀物之間；第二鰭狀物與第三鰭狀物橫向地位於第一隔離區與第二隔離區之間；第一閘極結構與第二閘極結構的縱向延伸方向平行；第二閘極結構與第三閘極結構縱向對準；第二閘極結構位於第一鰭狀物上，且第三閘極結構位於第二鰭狀物上；第一間隔物 沿著第一閘極結構的第一側壁，且第二間隔物沿著第一閘極結構的第二側壁；第一間隔物與第三間隔物縱向對準，且第二間隔物與第四間隔物縱向對準；第三間隔物位於第二鰭狀物的末端側壁上，且第四間隔物位於第三鰭狀物的末端側壁上；第一絕緣充填結構與第三絕緣充填結構的縱向延伸方向與第一鰭狀物平行；第一絕緣充填結構橫向地位於(i)第一鰭狀物以及(ii)第二鰭狀物與第三鰭狀物之間；第二鰭狀物與第三鰭狀物橫向地位於第一絕緣充填結構與第三絕緣充填結構之間；第一絕緣充填結構橫向地位於第二閘極結構與第三閘極結構之間，並鄰接第二閘極結構與第三閘極結構；第三閘極結構橫向地位於第一絕緣充填結構與第三絕緣充填結構之間，且第三閘極結構亦鄰接第三絕緣充填結構；第二絕緣充填結構橫向地位於(i)第三間隔物與第二鰭狀物的末端側壁以及(ii)第四間隔物與第三鰭狀物的末端側壁之間，且鄰接(i)第三間隔物與第二鰭狀物的末端側壁以及(ii)第四間隔物與第三鰭狀物的末端側壁；第二絕緣充填結構更橫向地位於第一絕緣充填結構與第三絕緣充填結構之間，且第二絕緣充填結構亦鄰接第三絕緣充填結構；第一絕緣充填結構橫向地位於第一間隔物與第三間隔物之間，鄰接第一間隔物與第三間隔物，橫向地位於第二間隔物與第四間隔物之間，以及鄰接第二間隔物與第四間隔物；以及第二絕緣充填結構在橫向地位於第二鰭狀物之末端側壁與第三鰭狀物之末端側壁之間的區域中，延伸至第一隔離區或第二隔離區的上表面其下方的深度。
本發明一實施例提供之半導體結構的形成方法， 包括：形成虛置閘極結構，且虛置閘極結構延伸於基板上的鰭狀物上；將虛置閘極結構置換為置換閘極結構；以及在將虛置閘極結構置換為置換閘極結構之後，切割鰭狀物。
在一些實施例中，上述半導體結構的形成方法更包括在切割鰭狀物之前切割置換閘極結構。
在一些實施例中，上述半導體結構的形成方法切割置換閘極結構之步驟包括：移除置換閘極結構的一部份；以及在移除置換閘極結構的一部份之位置，形成充填絕緣材料於置換閘極結構其保留的部份之間。
在一些實施例中，上述半導體結構的形成方法切割置換閘極結構之步驟包括在置換閘極結構的第一部份與第二部份之間，移除置換閘極結構的一部份，其中置換閘極結構的第一部份位於鰭狀物上；以及切割鰭狀物之步驟包括：自鰭狀物上移除置換閘極結構的第一部份；以及移除置換閘極結構之第一部份下的鰭狀物的一部份。
在一些實施例中，上述半導體結構的形成方法切割鰭狀物之步驟包括：移除鰭狀物的一部份；以及在移除鰭狀物的一部份之位置，形成充填絕緣材料於鰭狀物其保留的部份之間。
在一些實施例中，上述半導體結構的形成方法的鰭狀物自基板上的隔離區凸起，且移除鰭狀物的一部份之步驟更包括將被移除的鰭狀物的一部份下的基板的一部份，移除至低於隔離區的深度。
在一些實施例中，上述半導體結構的形成方法的 鰭狀物包括應力材料。
本發明一實施例提供之半導體結構的形成方法，包括：形成第一鰭狀物與第二鰭狀物於基板上；形成第一虛置閘極結構，且第一虛置閘極結構延伸於第一鰭狀物與第二鰭狀物上；形成介電層於第一鰭狀物與第二鰭狀物上；在形成介電層之後，將第一虛置閘極結構置換為第一置換閘極結構；在橫向地位於第一鰭狀物與第二鰭狀物之間的區域中切割第一置換閘極結構，第一置換閘極結構的第一部份位於第一鰭狀物上，且第一置換閘極結構的第二部份位於第二鰭狀物上；移除第一鰭狀物上的第一置換閘極結構的第一部份；以及在移除第一置換閘極結構的第一部份的位置，切割第一鰭狀物。
在一些實施例中，上述半導體結構的形成方法切割第一置換閘極結構的步驟包括：蝕刻橫向地位於第一鰭狀物與第二鰭狀物之間的區域中的第一置換閘極結構，以形成凹陷；以及將絕緣材料填入凹陷，且在移除第一置換閘極結構的第一部份之前，絕緣材料位於第一置換閘極結構的第一部份與第二部份之間。
在一些實施例中，上述半導體結構的形成方法切割第一鰭狀物之步驟包括：在移除第一置換閘極結構之第一部份的位置蝕刻第一鰭狀物，以形成凹陷，凹陷延伸至低於基板上第一鰭狀物與第二鰭狀物之間的隔離區的深度；以及將絕緣材料填入凹陷，使絕緣材料位於第一鰭狀物的第一部份與第二部份之間。
在一些實施例中，上述半導體結構的形成方法的 每一第一鰭狀物與第二鰭狀物包括應力材料。
在一些實施例中，上述半導體結構的形成方法更包括：形成第二虛置閘極結構，且第二虛置閘極結構延伸於第一鰭狀物與第二鰭狀物上；將第二虛置閘極結構置換為第二置換閘極結構；以及在橫向地位於第一鰭狀物與第二鰭狀物之間的區域中切割第二置換閘極結構，第二置換閘極結構的第一部份位於第一鰭狀物上，且第二置換閘極結構的第二部份位於第二鰭狀物上，其中切割第一置換閘極結構與第二置換閘極結構之步驟包括：在橫向地位於第一鰭狀物與第二鰭狀物之間的區域中，同時蝕刻第一置換閘極結構與第二置換閘極結構，以形成第一連續凹陷於區域中；以及將第一絕緣材料填入第一連續凹陷中，在移除第一置換閘極結構的第一部份之前，第一絕緣材料位於第一置換閘極結構的第一部份與第二部份之間，且第一絕緣材料位於第二置換閘極結構的第一部份與第二部份之間：以及其中切割第一鰭狀物之步驟包括：在移除第一置換閘極結構的第一部份的位置，蝕刻第一鰭狀物以形成第二凹陷，第二凹陷延伸至低於基板上第一鰭狀物與第二鰭狀物之間的隔離區之深度；以及將第二絕緣材料填入第二凹陷，第二絕緣材料位於第一鰭狀物的第一部份與第二部份之間；以及其中切割第一鰭狀物之後，第二置換閘極結構的第一部份位於第一鰭狀物上，第一置換閘極結構的第二部份位於第二鰭狀物上，且第二置換閘極結構的第二部份位於第二鰭狀物上。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識 者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。

Claims (15)

  1. 一種半導體結構，包括：一基板，包括一第一鰭狀物、一第二鰭狀物、與一第一隔離區，該第一鰭狀物與該第二鰭狀物的縱向延伸方向平行，且該第一隔離區位於該第一鰭狀物與該第二鰭狀物之間；一第一閘極結構，包括一順應性的閘極介電層位於該第一鰭狀物上，以及一閘極位於該順應性的閘極介電層上；一第一絕緣充填結構，鄰接該第一閘極結構並自該第一閘極結構的上表面之高度垂直延伸至該第一隔離區的至少一表面，且該順應性的閘極介電層未垂直延伸於該第一絕緣充填結構與該閘極之間；一第二絕緣充填結構，鄰接該第一絕緣充填結構與該第二鰭狀物的末端側壁，且該第一絕緣充填結構橫向地位於該第一閘極結構與該第二絕緣充填結構之間；以及一介電層，位於該第一閘極結構、該第一絕緣充填結構、以及該第二絕緣充填結構上。
  2. 如申請專利範圍第1項所述之半導體結構，其中該第一絕緣充填結構縱向延伸的方向平行於該第一鰭狀物與該第二鰭狀物，且該第一絕緣充填結構橫向地位於該第一鰭狀物與該第二鰭狀物之間。
  3. 如申請專利範圍第1或2項所述之半導體結構，其中該第二絕緣充填結構垂直延伸至低於該第一隔離區的上表面，且該第一隔離區與該第二鰭狀物的末端側壁相鄰。
  4. 如申請專利範圍第1或2項所述之半導體結構，其中該第一閘極結構下的至少部份的該第一鰭狀物具有應力。
  5. 如申請專利範圍第1或2項所述之半導體結構，其中該第一絕緣充填結構為單一或多種絕緣材料，且該第二絕緣充填結構為單一或多種絕緣材料。
  6. 如申請專利範圍第1或2項所述之半導體結構，更包括：一第二閘極結構與一第三閘極結構；一第一間隔物、一第二間隔物、一第三間隔物、與一第四間隔物；以及一第三絕緣充填結構；其中該基板更包括一第三鰭狀物與一第二隔離區；該第二鰭狀物與該第三鰭狀物縱向對準；該第一隔離區更橫向地位於該第一鰭狀物與該第三鰭狀物之間；該第二鰭狀物與該第三鰭狀物橫向地位於該第一隔離區與該第二隔離區之間；該第一閘極結構與該第二閘極結構的縱向延伸方向平行；該第二閘極結構與該第三閘極結構縱向對準；該第二閘極結構位於該第一鰭狀物上，且該第三閘極結構位於該第二鰭狀物上；該第一間隔物沿著該第一閘極結構的第一側壁，且該第二間隔物沿著該第一閘極結構的第二側壁；該第一間隔物與該第三間隔物縱向對準，且該第二間隔物與該第四間隔物縱向對準；該第三間隔物位於該第二鰭狀物的末端側壁上，且該第四間隔物位於該第三鰭狀物的末端側壁上；該第一絕緣充填結構與該第三絕緣充填結構的縱向延伸方向與該第一鰭狀物平行；該第一絕緣充填結構橫向地位於(i)該第一鰭狀物以及(ii)該第二鰭狀物與該第三鰭狀物之間；該第二鰭狀物與該第三鰭狀物橫向地位於該第一絕緣充填結構與該第三絕緣充填結構之間；該第一絕緣充填結構橫向地位於該第二閘極結構與該第三閘極結構之間，並鄰接該第二閘極結構與該第三閘極結構；該第三閘極結構橫向地位於該第一絕緣充填結構與該第三絕緣充填結構之間，且該第三閘極結構亦鄰接該第三絕緣充填結構；該第二絕緣充填結構橫向地位於(i)該第三間隔物與該第二鰭狀物的末端側壁以及(ii)該第四間隔物與該第三鰭狀物的末端側壁之間，且鄰接(i)該第三間隔物與該第二鰭狀物的末端側壁以及(ii)該第四間隔物與該第三鰭狀物的末端側壁；該第二絕緣充填結構更橫向地位於該第一絕緣充填結構與該第三絕緣充填結構之間，且該第二絕緣充填結構亦鄰接該第三絕緣充填結構；該第一絕緣充填結構橫向地位於該第一間隔物與該第三間隔物之間，鄰接該第一間隔物與該第三間隔物，橫向地位於該第二間隔物與該第四間隔物之間，以及鄰接該第二間隔物與該第四間隔物；以及該第二絕緣充填結構在橫向地位於該第二鰭狀物之末端側壁與該第三鰭狀物之末端側壁之間的區域中，延伸至該第一隔離區或該第二隔離區的上表面其下方的深度。
  7. 一種半導體結構的形成方法，包括：形成一虛置閘極結構，且該虛置閘極結構延伸於一基板上的一鰭狀物上；將該虛置閘極結構置換為一置換閘極結構；以及在將該虛置閘極結構置換為該置換閘極結構之後，切割該鰭狀物。
  8. 如申請專利範圍第7項所述之半導體結構的形成方法，更包括在切割該鰭狀物之前切割該置換閘極結構。
  9. 如申請專利範圍第8項所述之半導體結構的形成方法，其中切割該置換閘極結構之步驟包括：移除該置換閘極結構的一部份；以及在移除該置換閘極結構的一部份之位置，形成一充填絕緣材料於該置換閘極結構其保留的部份之間。
  10. 如申請專利範圍第7或8項所述之半導體結構的形成方法，其中切割該鰭狀物之步驟包括：移除該鰭狀物的一部份；以及在移除該鰭狀物的一部份之位置，形成一充填絕緣材料於該鰭狀物其保留的部份之間。
  11. 如申請專利範圍第10項所述之半導體結構的形成方法，其中該鰭狀物自該基板上的一隔離區凸起，且其中移除該鰭狀物的一部份之步驟更包括將被移除的該鰭狀物的一部份下的該基板的一部份，移除至低於該隔離區的深度。
  12. 一種半導體結構的形成方法，包括：形成一第一鰭狀物與一第二鰭狀物於一基板上；形成一第一虛置閘極結構，且該第一虛置閘極結構延伸於該第一鰭狀物與該第二鰭狀物上；形成一介電層於該第一鰭狀物與該第二鰭狀物上；在形成該介電層之後，將該第一虛置閘極結構置換為一第一置換閘極結構；在橫向地位於該第一鰭狀物與該第二鰭狀物之間的一區域中切割該第一置換閘極結構，該第一置換閘極結構的第一部份位於該第一鰭狀物上，且該第一置換閘極結構的第二部份位於該第二鰭狀物上；移除該第一鰭狀物上的該第一置換閘極結構的第一部份；以及在移除該第一置換閘極結構的第一部份的位置，切割該第一鰭狀物。
  13. 如申請專利範圍第12項所述之半導體結構的形成方法，其中切割該第一置換閘極結構的步驟包括：蝕刻橫向地位於該第一鰭狀物與該第二鰭狀物之間的該區域中的該第一置換閘極結構，以形成一凹陷；以及將一絕緣材料填入該凹陷，且在移除該第一置換閘極結構的該第一部份之前，該絕緣材料位於該第一置換閘極結構的第一部份與第二部份之間。
  14. 如申請專利範圍第12或13項所述之半導體結構的形成方法，其中切割該第一鰭狀物之步驟包括：在移除該第一置換閘極結構之第一部份的位置蝕刻該第一鰭狀物，以形成一凹陷，該凹陷延伸至低於該基板上該第一鰭狀物與該第二鰭狀物之間的一隔離區的深度；以及將一絕緣材料填入該凹陷，使該絕緣材料位於該第一鰭狀物的第一部份與第二部份之間。
  15. 如申請專利範圍第12或13項所述之半導體結構的形成方法，更包括：形成一第二虛置閘極結構，且該第二虛置閘極結構延伸於該第一鰭狀物與該第二鰭狀物上；將該第二虛置閘極結構置換為一第二置換閘極結構；以及在橫向地位於該第一鰭狀物與該第二鰭狀物之間的該區域中切割該第二置換閘極結構，該第二置換閘極結構的第一部份位於該第一鰭狀物上，且該第二置換閘極結構的第二部份位於該第二鰭狀物上，其中切割該第一置換閘極結構與該第二置換閘極結構之步驟包括：在橫向地位於該第一鰭狀物與該第二鰭狀物之間的該區域中，同時蝕刻該第一置換閘極結構與該第二置換閘極結構，以形成一第一連續凹陷於該區域中；以及將一第一絕緣材料填入該第一連續凹陷中，在移除該第一置換閘極結構的第一部份之前，該第一絕緣材料位於該第一置換閘極結構的第一部份與第二部份之間，且該第一絕緣材料位於該第二置換閘極結構的第一部份與第二部份之間：其中切割該第一鰭狀物之步驟包括：在移除該第一置換閘極結構的第一部份的位置，蝕刻該第一鰭狀物以形成一第二凹陷，該第二凹陷延伸至低於該基板上該第一鰭狀物與該第二鰭狀物之間的一隔離區之深度；以及將一第二絕緣材料填入該第二凹陷，該第二絕緣材料位於該第一鰭狀物的第一部份與第二部份之間；其中切割該第一鰭狀物之後，該第二置換閘極結構的第一部份位於該第一鰭狀物上，該第一置換閘極結構的第二部份位於該第二鰭狀物上，且該第二置換閘極結構的第二部份位於該第二鰭狀物上。
TW107108631A 2017-10-30 2018-03-14 半導體結構與其形成方法 TWI668872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/797,626 2017-10-30
US15/797,626 US10325912B2 (en) 2017-10-30 2017-10-30 Semiconductor structure cutting process and structures formed thereby

Publications (2)

Publication Number Publication Date
TW201917897A TW201917897A (zh) 2019-05-01
TWI668872B true TWI668872B (zh) 2019-08-11

Family

ID=66137762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108631A TWI668872B (zh) 2017-10-30 2018-03-14 半導體結構與其形成方法

Country Status (5)

Country Link
US (4) US10325912B2 (zh)
KR (1) KR102086675B1 (zh)
CN (1) CN109727977B (zh)
DE (1) DE102017128585A1 (zh)
TW (1) TWI668872B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811320B2 (en) 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US10325912B2 (en) * 2017-10-30 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US11114549B2 (en) * 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
KR102568057B1 (ko) * 2018-06-14 2023-08-17 삼성전자주식회사 반도체 장치
US11450570B2 (en) * 2019-03-28 2022-09-20 Globalfoundries U.S. Inc. Single diffusion cut for gate structures
US11201084B2 (en) * 2019-08-23 2021-12-14 Taiwan Semicondutor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11322464B2 (en) * 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
CN113394092B (zh) * 2020-03-13 2022-08-09 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void
US11476268B2 (en) 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
KR20220043945A (ko) 2020-09-28 2022-04-06 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351411A1 (en) * 2015-06-01 2016-12-01 Globalfoundries Inc. Hybrid fin cutting processes for finfet semiconductor devices
US9559014B1 (en) * 2015-09-04 2017-01-31 International Business Machines Corporation Self-aligned punch through stopper liner for bulk FinFET
US9653583B1 (en) * 2016-08-02 2017-05-16 Globalfoundries Inc. Methods of forming diffusion breaks on integrated circuit products comprised of finFET devices
US9704752B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9741717B1 (en) * 2016-10-10 2017-08-22 International Business Machines Corporation FinFETs with controllable and adjustable channel doping
US20170243790A1 (en) * 2016-02-23 2017-08-24 Globalfoundries Inc. Methods of performing concurrent fin and gate cut etch processes for finfet semiconductor devices and the resulting devices

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) * 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8658536B1 (en) * 2012-09-05 2014-02-25 Globalfoundries Inc. Selective fin cut process
CN103839822B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8617996B1 (en) * 2013-01-10 2013-12-31 Globalfoundries Inc. Fin removal method
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9275890B2 (en) * 2013-03-15 2016-03-01 Globalfoundries Inc. Methods of forming alignment marks and overlay marks on integrated circuit products employing FinFET devices and the resulting alignment/overlay mark
CN107818943B (zh) 2013-11-28 2019-03-29 中国科学院微电子研究所 半导体装置及其制造方法
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9559191B2 (en) * 2014-04-16 2017-01-31 International Business Machines Corporation Punch through stopper in bulk finFET device
CN105097521B (zh) 2014-05-04 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9614088B2 (en) * 2014-08-20 2017-04-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI650833B (zh) * 2015-04-01 2019-02-11 聯華電子股份有限公司 具有金屬閘極之半導體元件及其製作方法
US10269802B2 (en) * 2015-05-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9570454B2 (en) * 2015-06-25 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with emedded EFS3 and FinFET device
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9659785B2 (en) * 2015-09-01 2017-05-23 International Business Machines Corporation Fin cut for taper device
US10177240B2 (en) * 2015-09-18 2019-01-08 International Business Machines Corporation FinFET device formed by a replacement metal-gate method including a gate cut-last step
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US9773879B2 (en) * 2015-11-30 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
CN106952874B (zh) * 2016-01-06 2019-11-01 中芯国际集成电路制造(上海)有限公司 多阈值电压鳍式晶体管的形成方法
CN107887272B (zh) * 2016-09-30 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10074571B1 (en) * 2017-03-07 2018-09-11 Globalfoundries Inc. Device with decreased pitch contact to active regions
US9818836B1 (en) * 2017-04-13 2017-11-14 Globalfoundries Inc. Gate cut method for replacement metal gate integration
US10269787B2 (en) * 2017-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
US20190067115A1 (en) * 2017-08-23 2019-02-28 Globalfoundries Inc. Gate cut method for replacement metal gate
US10325912B2 (en) * 2017-10-30 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351411A1 (en) * 2015-06-01 2016-12-01 Globalfoundries Inc. Hybrid fin cutting processes for finfet semiconductor devices
US9559014B1 (en) * 2015-09-04 2017-01-31 International Business Machines Corporation Self-aligned punch through stopper liner for bulk FinFET
US20170243790A1 (en) * 2016-02-23 2017-08-24 Globalfoundries Inc. Methods of performing concurrent fin and gate cut etch processes for finfet semiconductor devices and the resulting devices
US9704752B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9653583B1 (en) * 2016-08-02 2017-05-16 Globalfoundries Inc. Methods of forming diffusion breaks on integrated circuit products comprised of finFET devices
US9741717B1 (en) * 2016-10-10 2017-08-22 International Business Machines Corporation FinFETs with controllable and adjustable channel doping

Also Published As

Publication number Publication date
US11502076B2 (en) 2022-11-15
KR20190049339A (ko) 2019-05-09
US10325912B2 (en) 2019-06-18
KR102086675B1 (ko) 2020-03-09
US20240113112A1 (en) 2024-04-04
US20220384269A1 (en) 2022-12-01
CN109727977B (zh) 2020-12-22
US20190131297A1 (en) 2019-05-02
CN109727977A (zh) 2019-05-07
DE102017128585A1 (de) 2019-05-02
US11894370B2 (en) 2024-02-06
US20190131298A1 (en) 2019-05-02
TW201917897A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
TWI668872B (zh) 半導體結構與其形成方法
US11004688B2 (en) FinFET device and method of forming
TWI682443B (zh) 半導體結構與其形成方法
TWI623061B (zh) 半導體元件及其製造方法
TWI514580B (zh) 半導體元件與其形成方法
TW202117859A (zh) 半導體裝置
TW202008433A (zh) 半導體裝置的形成方法
TWI725557B (zh) 半導體裝置的製造方法
US11437287B2 (en) Transistor gates and methods of forming thereof
US20200258999A1 (en) Formation method of isolation feature of semiconductor device structure
US20240153827A1 (en) Transistor Gates and Methods of Forming Thereof
TW202230476A (zh) 半導體裝置的形成方法
TW202117858A (zh) 半導體裝置的形成方法
TW202305947A (zh) 半導體裝置
CN114823514A (zh) 半导体装置的形成方法
TW202131519A (zh) 半導體裝置
CN107706110B (zh) FinFET器件的制造方法
TWI762202B (zh) 半導體裝置與其製造方法
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
TW202327102A (zh) 半導體裝置