CN106536067A

CN106536067A - 微加工超声换能器以及相关装置和方法

Info

Publication number: CN106536067A
Application number: CN201580038431.XA
Authority: CN
Inventors: 乔纳森·M·罗思伯格; 苏珊·A·阿列; 基思·G·菲费; 内华达·J·桑切斯; 泰勒·S·拉尔斯顿
Original assignee: Butterfly Network Inc
Current assignee: Butterfly Network Inc
Priority date: 2014-07-14
Filing date: 2015-07-14
Publication date: 2017-03-22
Anticipated expiration: 2035-07-14
Also published as: CA2954916A1; US20170315099A1; TWI723955B; JP2020107893A; CA2954916C; EP3169450C0; KR102073317B1; WO2016011000A1; EP3169450B1; US9910017B2; CN109290160A; JP6664374B2; CN109290160B; AU2015289853B2; TW201607333A; US20160290969A1; KR102111245B1; US20160290970A1; US20180003678A1; JP2017529683A

Abstract

描述了与互补金属氧化物半导体(CMOS)衬底集成的微加工超声换能器，以及制造这种装置的方法。制造可以涉及两个单独的晶片接合步骤。晶片接合可以用于在衬底(302)中制造密封腔(306)。晶片接合也可用于将衬底(302)接合至另一衬底(304)，例如CMOS晶片。至少第二晶片接合可以在低温下进行。

Description

微加工超声换能器以及相关装置和方法

相关申请的交叉引用

本申请根据35U.S.C.§119(e)要求2014年7月14日提交的代理人案卷号为B1348.70013US00，题为“Microfabricated Ultrasonic Transducers and RelatedApparatus and Methods”的美国临时专利申请序列第62/024179号的权益，其通过引用整体并入本文中。

本申请也是部分继续申请，根据35U.S.C.§120要求2015年5月19日提交的题为“Microfabricated Ultrasonic Transducers and Related Apparatus and Methods”的代理人案卷号为B1348.70013US02的美国专利申请序列第14/716152号的权益，其通过引用整体并入本文。

美国专利申请序列第14/716152号是继续申请，其根据35U.S.C.§120要求2015年3月2日提交的代理人案号为B1348.70013US01，题为“Microfabricated UltrasonicTransducers and Related Apparatus and Methods”的美国专利申请序列第14/635,197号的权益，其通过引用整体并入本文中。

美国专利申请序列第14/635197号根据35U.S.C.§119(e)要求2014年7月14日提交的代理人案卷号为B1348.70013US00，题为“Microfabricated Ultrasonic Transducersand Related Apparatus and Methods”的美国临时专利申请序列第62/024179号的权益，其通过引用整体并入本文中。

技术领域

本文所描述的技术涉及互补金属氧化物半导体(CMOS)换能器及其形成方法。

背景技术

电容式微加工超声换能器(CMUT)是已知的在微加工腔上方包括膜片的装置。膜片可以用于将声学信号转换为电信号，或者将电信号转换为声学信号。因此，CMUT可以用作超声换能器。

可以使用两种类型的工艺来制造CMUT。牺牲层工艺在牺牲层上方的第一衬底上形成CMUT的膜片。去除牺牲层导致膜片悬在腔上方。晶片接合工艺将两个晶片接合在一起以形成具有膜片的腔。

发明内容

本申请的多个方面涉及CMUT与CMOS晶片的制造和集成，从而形成CMOS超声换能器(CUT)。根据本申请的一个方面，提出了涉及两个晶片接合步骤的晶片级工艺。第一晶片接合步骤可以通过将两个绝缘体上硅(SOI)晶片接合在一起而形成密封的腔，所得到的接合结构被认为是工程衬底。可以使用相对高的温度(例如在退火期间)，以便于实现强的接合。然后可以去除工程衬底的两个SOI晶片中之一的操作层，之后可以执行第二晶片接合步骤以将工程衬底与其上形成有集成电路(IC)的CMOS晶片接合。第二晶片接合步骤可以使用相对低的温度以避免损坏CMOS晶片上的IC。然后可以去除工程衬底的第二SOI晶片的操作层，在工程衬底的腔之上留下膜片。CMOS IC与工程衬底之间的电连接允许实现可控的超声换能器。

上述晶片级工艺可以产生具有集成的CMUT和CMOS IC的超声装置。CMUT的腔可以形成在代表用于形成工程衬底的两个SOI晶片的硅器件层的两个硅层之间。然而，在完成的装置中可以不存在两个SOI晶片的操作层，除了其他益处之外这有利于实现薄的装置尺寸，因此有利于实现小尺寸。因此，在一些方面，该工艺可以包括用于去除操作层同时允许工程衬底与CMOS晶片接合的合适的步骤。在最终装置中也可以不存在硅穿孔(TSV)的使用，其中合适的替选结构用于提供到达所得的超声换能器的电连接。

根据本申请的另一方面，可以使用体硅晶片来代替上述SOI晶片中的一个或两个。在这种情况下，不是去除晶片的操作层，而是可以例如使用由体硅晶片的掺杂层表示的蚀刻阻挡层或使用定时蚀刻将晶片减薄至期望的点。因此，使用SOI或体硅晶片或两者的组合可以实现基本上相同的结构。

因此，本申请的一个方面提供了一种晶片级工艺，其包括通过将SOI晶片和体硅晶片以他们之间存在腔的方式接合在一起来形成密封腔的第一晶片接合步骤，所得到的接合结构被认为是工程衬底。可以使用相对高的温度(例如在退火期间)，以便于实现强的接合。可以对体硅晶片进行减薄，之后可以执行第二晶片接合步骤以将工程衬底与其上形成有集成电路(IC)的CMOS晶片接合。第二晶片接合步骤可以使用相对低的温度以避免损坏CMOS晶片上的IC。然后可以去除工程衬底的SOI晶片的操作层，在工程衬底的腔之上留下膜片。

根据本申请的一个方面，提供了一种方法，其包括：在第一SOI晶片的第一硅器件层上的硅氧化物层中形成多个腔；将第一SOI晶片与第二SOI晶片接合然后对所述第一SOI晶片和所述第二SOI晶片进行退火；以及去除所述第一SOI晶片的操作层和埋氧层(buriedoxide layer)。该方法还包括将第一硅器件层接合至其上形成有至少一个金属层的第三晶片，以及在将第一硅器件层接合至第三晶片之后去除第二SOI晶片的操作层。

根据本申请的一个方面，提供了一种方法，其包括通过将其中形成有开放腔的第一晶片与第二晶片接合，然后将第一晶片减薄至小于约30微米的厚度来形成具有多个密封腔的工程衬底。该方法还包括在不超过450℃的温度下将工程衬底与第三晶片接合，以及在将工程衬底与第三晶片接合之后，将第二晶片减薄至小于约30微米的厚度。在一些实施方案中，第二晶片或其一部分被配置为用作超声换能器的膜片，因此其经减薄之后的厚度适于允许振动。相比之下，在这种情况下，可能希望第一晶片不振动，因此其经减薄之后的厚度可足够大以最小化或防止振动。在另一实施方案中，第一晶片和第二晶片均可以被配置成例如以不同的频率振动以产生多频换能器。例如，第一膜片可以被配置成在第二膜片的中心频率的一半处谐振。

根据本申请的一个方面，提供了一种方法，其包括在第一SOI晶片的第一硅器件层上形成硅氧化物层，所述第一SOI晶片包括操作层、埋氧(BOX)层以及具有靠近操作层的背面和远离操作层的前面的第一硅器件层。该方法还包括在硅氧化物层中形成多个腔，以及将第二SOI晶片与第一SOI晶片接合，使得第二SOI晶片的第二硅器件层接触硅氧化物层并密封硅氧化物的层中的多个腔。该方法还包括在将第一SOI晶片和第二SOI晶片接合在一起之后对第一SOI晶片和第二SOI晶片进行退火，退火利用高于500℃的温度。该方法还包括：去除第一SOI晶片的操作层；在第一硅器件层中蚀刻多个沟槽，该多个沟槽限定第一硅器件层的对应于多个腔的多个电极区域；以及用绝缘材料填充多个沟槽。该方法还包括在第一硅器件层的背面上形成金属接触件，至少一些金属接触件对应于多个电极区域。该方法还包括使用在第一硅器件层的背面上的金属接触件使第一硅器件层与其中形成有集成电路的CMOS晶片接合，以接触CMOS晶片上的接合点，其中使第一硅器件层与CMOS晶片接合在450℃以下执行。该方法还包括去除第二SOI晶片的操作层。

根据本申请的一个方面，提供了一种装置，其包括：其中形成有集成电路的CMOS晶片；以及与CMOS晶片单片集成并且包括少于三个硅层的衬底。衬底的第一硅层和衬底的第二硅层被布置成在其间具有多个腔。

根据本申请的一个方面，提供了一种装置，其包括：其中形成有集成电路的CMOS晶片；以及与CMOS晶片单片集成的衬底，所述衬底具有靠近所述CMOS晶片的第一侧和远离CMOS晶片的第二侧。衬底从第一侧到第二侧依次包括第一硅层、直接接触第一硅层并具有形成在其中的多个腔的硅氧化物层，以及直接接触硅氧化物并且形成用于所述多个腔的膜片的第二硅层。

根据本申请的一个方面，提供了一种接合具有接合在一起的第一晶片和第二晶片的工程衬底的方法。第一晶片具有隔离第一晶片的电极区域的隔离沟槽。该方法包括：在具有IC的集成电路(IC)晶片上形成再分布层；在再分布层上形成焊料凸块阵列；以及将工程衬底与IC晶片焊料凸块接合，使得工程衬底的第一晶片在IC晶片与工程衬底的第二晶片之间。焊料凸块阵列的第一焊料凸块电接触第一晶片的电极区域。

根据本申请的一个方面，提供了一种装置，其包括工程衬底，该工程衬底包括接合在一起的第一衬底和第二衬底。第一衬底具有限定电极区域的隔离沟槽。该装置还包括具有IC与工程衬底的第一衬底结合并且包括再分布层的集成电路(IC)衬底。该装置还包括在再分布层上的形成第一衬底与IC衬底之间的焊料凸块接合的焊料凸块阵列。焊料凸块阵列的第一焊料凸块电接触电极区域。

如本文所使用的术语“SOI晶片”具有其常规含义，包括操作层、埋氧(BOX)层以及通过BOX层隔离于操作层的硅器件层。

本文所使用的术语“工程衬底”是指经设计以与基础硅晶片或标准SOI晶片不同的衬底。工程衬底也可以是通过结合多个不同元件(例如，多个不同晶片)形成的“复合衬底”。

贯穿本公开内容，除非上下文另有规定，否则术语“约”的使用包括“精确地”。例如，将距离描述为小于约10微米将被理解为包括其中距离小于10微米的情况。

附图说明

将参照附图描述本申请的多个不同的方面和实施方案。应当理解的是，附图不一定按比例绘制。出现在多个附图中的项在所有出现该项的附图中由相同的附图标记表示。

图1是根据本申请的一个非限制性实施方案的用于制造与CMOS晶片集成的超声换能器的制造工序的流程图。

图2是示出图1的工艺100的步骤的具体实施例的流程图。

图3是根据本申请的一个非限制性实施方案的包括与具有密封腔的工程衬底集成的CMOS晶片的装置的截面图。

图4A至图4T示出了根据本申请的一个非限制性实施方案的用于形成图3的装置的与图1的制造工序一致的制造工序。

图5是具有另外的封装的图3的装置的截面图。

图6是根据本申请的一个非限制性实施方案的包括图3的装置的特征的超声装置的顶视图。

图7是根据本申请的一个非限制性实施方案的用于制造与CMOS晶片集成的超声换能器的制造工序的流程图，并且包括图1的方法。

图8A至图8D示出了根据本申请的一个非限制性实施方案的在图4A至图4T的部分制造工序的的变化方案。

图9示出了根据本申请的一个非限制性实施方案的其中使用图案化掺杂来限定超声换能器的电极的图3的装置300的实施。

图10示出了根据本申请的一个非限制性实施方案的在其中嵌入式接触件提供至超声换能器膜片的电连接的图3的装置300的变化方案。

图11示出了根据本申请的一个非限制性实施方案的在其中嵌入式接触件提供至超声换能器膜片的电连接的图3的装置300的变化方案以及图10的装置的替选方案。

图12示出了根据一个非限制性实施方案的在其中超声换能器的腔未密封的图3的装置300的变化方案。

图13是示出根据一个非限制性实施方案的隔离超声换能器的隔离沟槽轮廓的实例的顶视图。

图14示出了根据本申请的一个非限制性实施方案的如可以用于制造工程衬底的具有TSV的硅晶片。

图15A至图15F示出了根据一个非限制性实施方案的用于形成具有密封腔的工程衬底并且将工程衬底与电路晶片接合的制造工序。

图16示出了根据一个非限制性实施方案的包括工程衬底并且利用用于晶片级附接至第二晶片的焊球制备的重构晶片。

图17示出了根据一个非限制性实施方案的其中焊球仅设置在一个晶片上的图15E的装置的替选方案。

具体实施方式

本申请的方面涉及CMUT与CMOS晶片的制造和集成，从而形成CMOS超声换能器(CUT)。所描述的方法提供可规模化的、低成本、高良品率的方案，以应对使用在商业半导体制造厂中可行的技术来集成CMUT与CMOS晶片的挑战，从而利用易于获得的供应链。在一些实施方案中，代替CMUT或者除了CMUT之外，使用压电微加工超声换能器(PMUT)。

根据本申请的一个方面，提出了涉及两个晶片接合步骤的晶片级工艺，两个晶片接合步骤中至少之一可以采用晶片级封装技术。第一晶片接合步骤可通过将两个绝缘体上硅(SOI)晶片接合在一起而形成密封腔，所得的接合结构被认为是工程衬底，并且代表埋置腔SOI晶片。可以使用相对高的温度(例如在退火期间)，以便于实现强的结合。然后可以去除工程衬底的两个SOI晶片中的一个的操作层，之后可以执行第二晶片接合步骤以将工程衬底与其上形成有集成电路(IC)的CMOS晶片接合。第二晶片接合步骤可以使用相对低的温度以避免损坏CMOS晶片上的IC。然后可以去除工程衬底的第二SOI晶片的操作层。

在一些实施方案中，用于形成具有密封腔的工程衬底的接合可以包括熔接。在一些这样的实施方案中，接合可以在低温下执行。然而，可以执行相对高温度的退火以确保牢固的结合。因为在将这种结构与CMOS晶片集成之前制造工程衬底，所以密封腔的制造与CMOS IC制造的热预算(budget)分离，因此允许使用相对高温度的退火而不损坏最终装置中的IC。

在一些实施方案中，执行用以将具有密封腔的工程衬底与CMOS晶片集成的接合可包括热压缩(本文中也称为“热压”)、共晶接合或硅化物接合(其为通过使一个衬底的硅与第二衬底上的金属在足够的压力和温度下接触以形成金属硅化物，产生机械和电接合的接合)，作为非限制性实施例。这种结合可以在足够低的温度下执行，以避免损坏CMOS晶片上的IC，同时仍然提供强的接合并且还有助于CMOS晶片上的IC与工程衬底的密封腔的电互连。因此，本申请的多个方面实现低温(例如，低于450℃)晶片接合以在CMOS晶片上形成超声换能器膜片。在一些实施方案中，在这种背景下低温可以低于450℃、低于400℃、低于350℃、在200℃与450℃之间，该范围内的任何温度或者用于保护CMOS晶片上的结构的任意合适的温度。因此，接合工艺以及用于将密封腔与CMOS IC集成以形成CUT的其他制造步骤可避免高于450℃的任何退火。

根据本申请的一个方面，包括工程衬底的装置与其上形成有CMOS IC的CMOS晶片接合。工程衬底可以包括接合在一起以形成密封腔的多个晶片。然后可以将工程衬底与CMOS晶片接合。工程衬底可以包括被配置为用作振动的膜片的一个衬底和用作支承件并且其不旨在振动的另一衬底。后一衬底可以足够厚(例如，大于约5微米)以防止不期望的振动，但也足够薄(例如，小于约30微米)以有助于小的装置尺寸。

根据本申请的一个方面，包括工程衬底的装置与其上形成有CMOS IC的CMOS晶片接合，并且工程衬底包括接合在一起以形成密封腔并被配置成振动的多个晶片。工程衬底的一个晶片可以被配置成以第一频率谐振，并且工程衬底的第二晶片可以被配置成以不同的频率谐振。因此，可以创建多频超声换能器。作为一个非限制性实施例，一个频率可以用于发送操作，而另一个频率可以用于接收操作。例如，作为一个非限制性实施例，第一较低频率可以用于发送操作，并且第二较高频率(例如，较低频率的两倍的频率)可以用于接收操作。

以下进一步描述以上描述的方面和实施方案以及另外的方面和实施方案。这些方面和/或实施方案可以单独地使用、全部一起使用或者以两个或更多个的任意组合的形式使用，因为本申请不限于这方面。

如所描述的，本申请的方面提供了用于制造具有集成的CMUT和CMOS IC并且利用两个单独的结合步骤的CUT的工艺。该工艺可以允许所得结构包括相对薄的工程衬底，该工程衬底具有形成在与其上具有CMOS IC的CMOS晶片单片集成的两个硅层之间的腔。图1示出了工艺的一个实施例。

如图所示，方法100可以在步骤102处开始，形成具有密封腔的工程衬底。两个SOI晶片可以结合在一起，例如两个SOI晶片的硅器件层彼此面对。两个SOI晶片中的一个或两个可以具有形成在其中的多个腔，使得将两个SOI晶片接合在一起可以产生适合用作CMUT的腔的密封腔。为了确保两个SOI晶片之间的强接合，可以使用高温处理。例如，可以在低温晶片接合(例如低温熔接)之后使用高温退火。因此，在一些实施方案中，可以在形成工程衬底过程中使用高温和低温的组合。在一些实施方案中，在此背景中的高温可以高于450℃，高于该温度阈值CMOS IC通常会被损坏。

两个SOI晶片的接合可在真空中进行，使得所得到的密封腔具有低压(例如，压力在约1×10^-3托与约1×10^-5托之间、压力小于约1个大气压或者任意其他合适的压力)。在一些实施方案中，在惰性气氛中进行接合，例如使用N₂。

在步骤104处，可以以任意合适的方式，例如通过研磨然后蚀刻的组合来去除两个SOI晶片中的第一个的操作层。因此，在工艺的这一点上，工程衬底可以包括三个硅层：第一SOI晶片的硅器件层、第二SOI晶片的硅器件层和第二SOI晶片的操作层。尽管SOI晶片的硅器件层可以是薄的，例如厚度为20微米或更小(例如，10微米、5微米、2.5微米、2微米、1微米或更小，包括在小于20微米的范围内的任何范围或值)，但是申请人已经认识到，第二SOI晶片的操作层可以提供足够的结构支承以允许对工程衬底的进一步加工。

在步骤106处，工程衬底可以与具有集成电路的CMOS晶片接合以形成集成装置。可以在低于450℃的温度下执行接合，以防止损坏CMOS晶片的电路。在一些实施方案中，其中使用热压接合，尽管包括共晶接合和硅化物接合等的替选方案也是可以的。例如通过将第一SOI晶片的硅器件层的背面与CMOS晶片接合，可以将第一SOI晶片的硅器件层布置在CMOS晶片的接合表面附近。因此，所得到的结构可以依次包括CMOS晶片、第一硅器件层、第二SOI晶片的第二硅器件层和第二SOI晶片的操作层。

在步骤108处，可以以任意合适的方式，例如通过研磨然后蚀刻的组合，去除工程衬底的第二SOI晶片的操作层。因此，在一些实施方案中，工程衬底可以仅包括在其间是腔的两个硅层(用于形成工程衬底的SOI晶片的两个硅器件层)。仅具有两个硅层可以有助于实现工程衬底的薄尺寸等优点。例如，在该阶段的工程衬底可以相对薄，例如总厚度小于100微米、总厚度小于50微米、总厚度小于30微米、总厚度小于20微米、总厚度小于10微米(例如，约8微米或约5微米)或任意其他合适的厚度。具有这种小厚度的结构缺乏足够的结构刚性以经受包括晶片接合的许多制造工艺。因此，根据本申请的一些实施方案，工程衬底直到在与CMOS晶片接合之后才被减小到这样的尺寸，CMOS晶片可以为工程衬底提供机械支承。此外，如下面结合图7进一步描述的，在一些实施方案中，优选地，工程衬底的两个晶片中的一个晶片足够厚，以最小化或防止晶片的振动。因此，尽管工程衬底可以是薄的，但是其在一些实施方案中可以具有例如至少4微米的厚度，在一些实施方案中具有至少5微米的厚度，在一些实施方案中具有至少7微米的厚度，在一些实施方案中具有至少10微米的厚度，或者其他用以防止不期望振动的合适的厚度。

可以在CMOS晶片上的IC与工程衬底的密封腔之间进行电连接，以提供有效的超声换能器。例如，工程衬底的靠近CMOS晶片的硅器件层可以用作超声换能器的底电极，而远离CMOS晶片的硅器件层可以用作膜片，并且可以对这些结构进行合适的电连接以控制膜片的操作(例如，通过施加电压来致动膜片(或引起膜片的振动))。在一些实施方案中，可以通过步骤106的接合来进行(或者可以至少部分地完成)电连接。例如，使工程衬底与CMOS晶片接合可以涉及使用用作结合材料和电连接两者的导电接合材料(例如，金属)。可替选地或另外地，可在将工程衬底与CMOS晶片接合之后进行电连接。例如，将工程衬底与CMOS晶片接合可以形成至超声换能器的底电极的电连接，并且可以随后形成芯片上金属互连和/或引线接合，以提供与超声换能器的膜片或顶电极的电连接。

图2提供了关于方法100的步骤102的实施的实施例的进一步细节，但是应当理解的是，用于实施步骤102的替选方式是可能的。在所示的非限制性实施例中，可以通过首先在两个SOI晶片中的第一个上的热氧化物(通过热氧化形成的氧化物)中形成腔来形成工程衬底的腔。也就是说，第一SOI晶片可以包括操作层(例如，操作硅层)、埋氧(BOX)层和硅器件层，可以在步骤202处通过对硅器件层进行热氧化而在硅器件层上形成热氧化物。应当理解的是，热氧化物代表氧化物的一个非限制性实施例，并且可替换地可以形成其他类型的氧化物。

在步骤204处，可以例如通过任意合适的蚀刻在第一SOI晶片的热氧化物中形成腔。在一些实施方案中，腔不完全到达硅器件层，使得(薄的)氧化物层限定腔边界。然而，在其他实施方案中，腔可以延伸到硅器件层的表面或者进一步延伸。在一些实施方案中，可以将热氧化物蚀刻到硅器件层的表面，然后可以形成另外的热氧化物层，使得由氧化物层限定腔。

在步骤206处，具有形成在其上的热氧化物中的腔的第一SOI晶片可以例如使用低温熔接与第二SOI晶片接合。在一些实施方案中，第二SOI晶片包括操作层(例如，操作硅层)、BOX层和硅器件层，并且该接合涉及使第一SOI晶片的热氧化物层与第二SOI晶片的硅器件层进行直接接触，从而形成Si-SiO₂接合。在可替选实施方案中，第二SOI晶片可以包括在硅器件层上的氧化物层，使得将第一SOI晶片与第二SOI晶片接合在一起可以涉及与两个SOI晶片的氧化物层直接接触，从而形成SiO₂-SiO₂接合。

作为将两个SOI晶片接合在一起的结果，第一SOI晶片中的腔可被密封。例如，在一些实施方案中，腔可以是真空密封的，但是在其他实施方案中可以不形成真空密封。

在步骤208处，可以执行退火以促进两个SOI晶片之间的强接合的形成。如前所述，在一些实施方案中，退火可以是高温退火，例如在约500℃与约1500℃(例如500℃、750℃、1000℃、1250℃)之间进行，包括在该范围内的任何温度或温度范围(例如在约500℃与约1200℃之间)，但是可以可替选地使用其他温度。在一些实施方案中，可在约300℃与约1200℃之间进行退火。

图3是根据本申请的一个非限制性实施方案的包括与具有密封腔的工程衬底集成的CMOS晶片的超声装置的截面图。装置300可以通过实施图1至图2的方法来形成。

装置300包括与CMOS晶片304集成的工程衬底302。工程衬底302包括形成在第一硅器件层308与第二硅器件层310之间的多个腔306。硅氧化物层312(例如，通过硅的热氧化形成的热硅氧化物-硅氧化物)可以形成在第一硅器件层308与第二硅器件层310之间，具有形成在其中的腔306。在该非限制性实施例中，第一硅器件层308可以被配置为底电极，并且第二硅器件层310可以被配置为膜片。因此，第一硅器件层308、第二硅器件层310和腔306的组合可以形成超声换能器(例如，CMUT)，其中在该非限制性截面图中示出了六个。为了便于作为底电极或膜片的操作，第一硅器件层308和第二硅器件层310中的一个或两个可以被掺杂以作为导体，并且在一些情况下是高度掺杂的(例如，具有大于10¹⁵个掺杂剂/cm³或更大的掺杂浓度)。

工程衬底302还可以包括在第二硅器件层310的顶部上的氧化物层314，其可以表示用于形成工程衬底的SOI的BOX层。在一些实施方案中，氧化物层314可以用作钝化层，并且如所示出的，可以被图案化为在腔306之上不存在。在工程衬底上可以包括下面进一步描述的接触件324和钝化层330。钝化层330可以被图案化以允许接近(access to)一个或更多个接触件324，并且可以由任意合适的钝化材料形成。在一些实施方案中，钝化层330由Si₃N₄形成，并且在一些实施方案中由SiO₂和Si₃N₄的堆叠形成，但是替选方案是可以的。

工程衬底302与CMOS晶片304可以在结合点316a和316b处接合在一起。接合点可以表示共晶接合点，例如由工程衬底302上的层与CMOS晶片304上的层的共晶接合形成的共晶接合点，或者可以是本文所述的任意其他合适的接合类型(例如，硅化物接合或热压接合)。在一些实施方案中，结合点316a和316b可以是导电的，例如由金属形成。在一些实施方案中，结合点316a可以仅用作结合点，并且在一些实施方案中，结合点316a可以形成例如气密地密封装置300的超声换能器的密封环，如下面结合图6进一步描述的。在一些实施方案中，结合点316a可以限定也提供工程衬底和CMOS晶片之间的电连接的密封环。类似地，在一些实施方案中，结合点316b可以用于双重目的，例如用作结合点，并且还提供工程衬底302的超声换能器与CMOS晶片304的IC之间的电连接。在其中工程衬底未与CMOS晶片接合的以下将进一步描述其实施例的实施方案中，接合点316b可提供与工程衬底结合的衬底上的任何电结构的电连接。

CMOS晶片304包括基础层(例如体硅晶片)318、绝缘层320和金属化件(metallization)322。金属化件322可由铝、铜或任意其他合适的金属化材料形成，并且可以表示形成在CMOS晶片中的集成电路的至少一部分。例如，金属化件322可以用作布线层(routing layer)，可以被图案化以形成一个或更多个电极，或者可以用于其他功能。在实践中，CMOS晶片304可以包括多个金属化层和/或后处理的再分布层，但是为了简单起见，仅示出了单个金属化件。

结合点316b可以提供CMOS晶片304的金属化件322与工程衬底的第一硅器件层308之间的电连接。以这种方式，CMOS晶片304的集成电路可以与工程衬底的超声换能器电极和/或膜片进行通信(例如，向其发送电信号和/或从其接收电信号)。在所示的实施方案中，单独的接合点316b被示为提供至每个密封腔(并且因此用于每个超声换能器)的电连接，但是并不是所有实施方案都限于这种方式。例如，在一些实施方案中，所提供的电接触的数目可以小于超声换能器的数目。

在该非限制性实施例中，由第二硅器件层310表示的超声换能器膜片的电接触由接触件324提供，接触件324可以由金属或任意其他合适的导电接触材料形成。在一些实施方案中，可以在接触件324和CMOS晶片上的接合焊盘326之间提供电连接。例如，可以提供引线接合325或者可以在装置的上表面之上沉积导电材料(例如，金属)，并且图案化以形成从接触件324到接合焊盘326的导电路径。然而，可以使用将接触件324连接至CMOS晶片304上的IC的可替选的方式。在一些实施方案中，可以提供从第一硅器件层308至第二硅器件层310的底侧的嵌入式通孔，因此避免了对第二硅器件层310的顶侧上的接触件324的任何需要。以下结合图11描述实施例。在这样的实施方案中，可以相对于任何这种通孔提供合适的电隔离，以避免使第一硅器件层与第二硅器件层电短路。

装置300还包括被配置为电隔离超声换能器组(本文中称为“超声换能器元件”)或者如图3所示的单独的超声换能器的隔离结构(例如，隔离沟槽)328。在一些实施方案中，隔离结构328可以包括通过第一硅器件层308的填充有绝缘材料的沟槽。可替选地，如下面结合图9进一步描述的，可以通过适当的掺杂形成隔离结构328。隔离结构328是可选的。

现在指出装置300的各种特征。例如，应当理解的是，工程衬底302与CMOS晶片304晶片可以单片集成，从而提供超声换能器与CMOS IC的单片集成。在所示的实施方案中，超声换能器设置为相对于CMOS IC垂直(或堆叠)，这可以通过减少集成超声换能器与CMOS IC所需的芯片面积来促进紧凑超声装置的形成。

此外，工程衬底302包括仅两个硅层308和310，其间形成有腔306。第一硅器件层308和第二硅器件层310可以是薄的，例如厚度均小于50微米、厚度小于30微米、厚度小于20微米、厚度小于10微米、小于厚度为5微米、厚度小于3微米或者厚度为约2微米，以及其他非限制性实施例。这种尺寸有助于实现小的装置，并且可以促进与超声换能器膜片(例如，第二硅器件层310)的电接触而不需要TSV。TSV通常复杂且实施成本高，因此避免使用它们可以提高制造良品率并降低装置成本。此外，形成TSV需要许多商业化半导体制造厂所不具备的特殊制造工具，因此避免对这种工具的需要可以改善用于形成装置的供应链，使得它们比如果使用TSV更具商业实用性。

如图3所示的工程衬底302可以相对薄，例如总厚度小于100微米、总厚度小于50微米、总厚度小于30微米、总厚度小于20微米、总厚度小于10微米或者任意其他合适的厚度。这种薄尺寸的意义在前文中已经就缺乏结构完整性和不能用这种薄尺寸的层执行各种类型的制造步骤(例如，晶片接合)方面进行了描述。因此，值得注意的是，可以在装置300中实现这种薄尺寸。

此外，硅器件层308和310可以由单晶硅形成。应理解单晶硅的机械和电性能，因此在超声换能器(例如，作为CMUT的膜片)中使用这种材料可以有助于超声换能器行为的设计和控制。

值得注意的另一特征是在CMOS晶片304的部分与第一硅器件层308之间存在间隙，因为两者在离散的接合点316b处接合，而不是通过覆盖CMOS晶片304的整个表面结合。该间隙的意义在于，如果第一硅器件层308足够薄，则其可以振动。这种振动可能是不期望的，例如表示与第二硅器件层310的期望振动相反的不期望的振动。因此，在至少一些实施方案中，有益的是第一硅器件层308足够厚以最小化或避免这种振动。

在可替选的实施方案中，可能希望第一硅器件层308和第二硅器件层310都振动。例如，它们可以被构造为呈现不同的谐振频率，从而产生多频率装置。在例如超声换能器的不同操作状态中可以使用多个谐振频率(在一些实施方案中可以被称为谐波)。例如，第一硅器件层308可以被配置成在第二硅器件层310的中心频率的一半处谐振。

图4A至图4T示出了根据本申请的一个非限制性实施方案的与图1的制造工序一致的用于形成图3的装置300的制造工序。先前结合图3描述的结构在图4A至图4T中保留相同的附图标记。

最初，以如图4A所示的第一SOI晶片400开始描述了工程衬底的形成。SOI晶片400包括操作层402(例如，硅操作层)、BOX层404和第一硅器件层308。氧化物层405也可以设置在操作层402的背面。

第一硅器件层308可以由单晶硅形成，并且如前所述，在一些实施方案中可以是掺杂的。如前面结合图3所描述的，第一硅器件层308可以用作超声换能器的底电极，因此合适的掺杂可以提供期望的电行为。此外，在一些实施方案中，使用掺杂硅器件层避免了使用TSV的需要。在一些实施方案中，第一硅器件层308可以是高度掺杂的P型，尽管也可以使用N型掺杂。当使用掺杂时，掺杂可以是均匀的或者可以被图案化(例如通过注入图案化区域中)，例如如下面结合图7进一步描述的用以提供隔离电极。第一硅器件层308可以在获得SOI晶片时已经掺杂，或者可以通过离子注入来掺杂，因为掺杂的方式不是限制性的。

在一些实施方案中，第一硅器件层308可以由多晶硅或非晶硅形成。在任一情况下，第一硅器件层308可以视情况被掺杂或不被掺杂以提供期望的电性能。

如图4B所示，可以在SOI晶片400上形成硅氧化物层312。硅氧化物层312可以用于至少部分地限定超声换能器的腔306，并且因此可以具有任意合适的厚度以提供期望的腔深度。硅氧化物层312可以是热硅氧化物，但是应当理解的是，可以可替选地使用除热氧化物之外的氧化物。

图4B还示出了可以形成对准标记406(例如，通过氧化物层405的适当图案化)。如将在下面结合图4E进一步说明的，因为要移除操作层402，所以对准标记406可稍后转移到第二SOI晶片。

如图4C所示，可以使用任意合适的技术(例如，使用合适的蚀刻)对硅氧化物层312进行图案化以形成腔306。在该非限制性实施方案中，腔306不延伸到第一硅器件层308的表面，尽管在替选实施方案中它们是可以延伸到第一硅器件层308的表面的。在一些实施方案中，可以将硅氧化物层312蚀刻到硅器件层的表面，然后可以形成另外的氧化物层(例如，热硅氧化物)，使得由氧化物层限定腔。在一些实施方案中，腔可以延伸到第一硅器件层308中。另外，在一些实施方案中，可以在腔内形成诸如隔离柱的结构。

可以形成任意合适数目和构造的腔306，因为本申请的多个方面在这方面不受限制。因此，虽然在图4C的非限制性截面图中示出了仅六个腔306，但是应当理解的是，在一些实施方案中可以形成更多。例如，腔306的阵列可以包括数百个腔、数千个腔或更多腔，以形成期望尺寸的超声换能器阵列。

腔306可以具有针对最终形成的超声换能器的期望操作(例如，就操作频率而言)而设计的深度D。在一些实施方案中，深度D可以是约2微米、约0.5微米、约0.25微米、约0.05微米至约10微米之间、约0.1微米至约5微米之间、约0.5微米至约1.5微米之间、其间的任何深度或深度范围或者任意其他合适的深度。

腔306可以具有宽度W，也在图3中示出。下面进一步描述W的值的非限制性实施例。宽度尺寸还可以用于识别腔的孔径尺寸，因此腔306可以具有本文针对宽度W描述的值中的任何值的孔径。

当最终形成超声换能器时，腔306可采取各种形状(从顶侧观察)中的一种以提供期望的膜片形状。例如，腔306可以具有圆形轮廓或多边形轮廓(例如，矩形轮廓、六边形轮廓、八边形轮廓)。如下文所述，在图13中示出了圆形轮廓的实施例。

如图4D所示，第一SOI晶片400可以与包括第二操作层(例如，硅操作层)410、氧化物层314(例如，BOX层)和第二硅器件层310的第二SOI晶片408接合。第二SOI晶片408可以另外地包括氧化物层414。该接合可以在低温下执行(例如，低于450℃的熔接)，但是随后可以在高温下(例如，在大于500℃下)退火以确保足够的接合强度。在第一硅器件层308和/或第二硅器件层310被掺杂的那些实施方案中，退火也可以用于活化掺杂，这意味着单次退火可以执行多种功能。在所示的实施方案中，接合可以是Si-SiO₂接合，尽管替选方案是可以的。例如，在一些实施方案中，第二SOI晶片408可以包括在第二硅器件层310上的氧化物层(例如，热硅氧化物)，使得第一SOI晶片400与第二SOI晶片408之间的接合可以是SiO₂-SiO₂接合。

与第一硅器件层308一样，第二硅器件层310可以是单晶硅、多晶硅或非晶硅，并且在一些实施方案中可以是掺杂的。掺杂可以避免形成TSV以提供电连接的需要，并且可以是任意合适的类型和水平。

如图4E所示，对准标记406可以被转移到第二SOI晶片作为对准标记416。

然后，如图4F所示，可以以任意合适的方式去除氧化物层405、操作层402和BOX层404。例如，可以使用研磨、蚀刻或任意其他合适的技术或技术的组合。因此，从第一SOI晶片400留下的仅有的层包括第一硅器件层308和硅氧化物层312。如先前结合图3所描述的，这些层可以是薄的。然而，因为它们用其相应的操作层接合至第二SOI晶片408，所以可以保持足够的结构完整性用于进一步处理。

如先前参照图3的隔离结构328所描述，在一些实施方案中，可能期望电隔离装置300的一个或更多个超声换能器。因而，如图4G所示，可以在第一硅器件层308中形成一个或更多个隔离沟槽418。在所示的实施方案中，隔离沟槽418从硅器件层308的背面延伸到硅氧化物层312，并且(在附图中沿着从左到右的方向)比每个隔离沟槽418接触的上覆硅氧化物层312的部分窄，以防止无意中穿透硅氧化物层312进入腔306。因此，隔离沟槽418不影响腔306的结构完整性。然而，可替选构造是可以的。

图4H示出可以使用任意合适的技术(例如，合适的沉积)用绝缘材料420(例如，硅氧化物)填充隔离沟槽418。应当注意的是，在所示的实施方案中，绝缘材料420完全填充隔离沟槽418，而非简单地为沟槽418加衬里(line)，这可进一步有助于在该阶段的装置的结构完整性，使其更适合于进一步处理。

在图4I中，例如使用任意合适的沉积和图案化技术，在绝缘材料420的下表面上可选地形成流动阻挡特征422。流动阻挡特征可以执行一个或更多个功能。例如，它们可以防止随后沉积的金属层的不期望的流动。可替选地或另外地，流动阻挡特征可以提供在之后接合时在工程衬底与CMOS晶片之间的期望的间隙。因此，可以提供流动阻挡特征422的任意合适数目和定位以实现一个或两个功能，并且流动阻挡特征422可以由任意合适的材料形成。例如，在一些非限制性实施方案中，流动阻挡特征422可以由氮化硅(SiN)形成。然而，如上所述，流动阻挡特征422的使用是可选的。例如，在一些实施方案中，例如当使用热压缩来使工程衬底与另一个晶片接合时，可以省略这种特征。

如图4J所示，可以对绝缘材料420进行图案化(使用任意合适的蚀刻技术)以准备形成用于随后将工程衬底与CMOS晶片接合的接合位置。此外，图案化可进一步限定先前结合图3描述的隔离结构328。

在图4K中，可以通过第一硅器件层308、硅氧化物层312、第二硅器件层310和氧化物层314形成清除区域424。清除区域424可以使超声换能器组彼此隔离(例如，隔开不同的超声换能器阵列)，如下面将结合图6进一步描述的。例如，在一些实施方案中，第一硅器件层308和第二硅器件层310保留在仅对应于超声换能器阵列的区域中，其中清除区域424隔开超声换能器阵列。清除区域424可以使得更容易接近在超声换能器阵列的外围处的CMOS晶片，例如允许接近接合焊盘或其他电连接特征。清除区域424可以以任意合适的方式形成，例如使用用于蚀刻硅器件层和氧化物层的研磨、深反应性离子蚀刻(DRIE)和等离子体蚀刻中的一种或更多种。在一些实施方案中，使用研磨，然后是DRIE。形成清除区域424的替选方式是可以的。

然后可以在工程衬底上形成接合材料426，以准备将工程衬底与CMOS晶片接合，如图4L所示。接合材料426的类型可以取决于要形成的接合的类型。例如，接合材料426可以是适于热压接合、共晶接合或硅化物接合的金属。在一些实施方案中，接合材料可以是导电的，使得电信号可以在工程衬底与CMOS晶片之间传递，如前面结合图3和接合点316b所描述的。例如，在一些实施方案中，接合材料426可以是金，并且可以通过电镀形成。在一些实施方案中，用于晶片级封装的材料和技术可应用在将工程衬底与CMOS晶片接合的背景中。因此，例如，可以使用选择为提供期望的粘附、相互扩散阻挡功能和高接合质量的金属堆叠体，并且接合材料426可以包括这种金属堆叠体。

图4M至图4P涉及用于与工程衬底接合的CMOS晶片304的制备。如图4M所示，CMOS晶片304包括基础层(例如体硅晶片)318、绝缘层320和金属化件322。绝缘层428可以可选地形成在基础层318的背面上。

如图4N所示，层430和432可以形成在CMOS晶片304上。层430可以是例如氮化物层，并且可以通过等离子体增强化学气相沉积(PECVD)形成。层432可以是氧化物层，例如通过氧化物的PECVD形成。

在图4O中，可以形成从层432到金属化件322的开口434。可以制备这样的开口用于形成接合点。例如，在图4P中，可以在CMOS晶片304上(通过适当的沉积和图案化)在一个或多个合适的位置处形成接合材料436，用于使工程衬底302与CMOS晶片304接合。接合材料436可以是用于与在工程衬底上的接合材料426接合的任意合适的材料。如前所述，在一些实施方案中，可以形成低温共晶接合，并且在这种实施方案中，接合材料426和接合材料436可以形成共晶对。例如，接合材料426和接合材料436可以形成铟-锡(In-Sn)共晶对、金-锡(Au-Sn)共晶对和铝-锗(Al-Ge)共晶对或者锡-银-铜(Sn-Ag-Cu)组合。在Sn-Ag-Cu的情况下，可以在工程衬底上形成两种材料作为接合材料426，其余材料形成为接合材料436。

如图4Q所示，然后可以将工程衬底302与CMOS晶片304接合在一起，这在一些实施方案中产生包括垂直设置在CMOS晶片304中的IC(例如，金属化件322)上方的密封腔306的单片集成结构。如前所述，在一些实施方案中，这种接合可以仅涉及使用低温(例如，低于450℃)，这可以防止损坏CMOS晶片304上的金属化层和其他部件。

在所示的非限制性实施例中，接合可以是共晶接合，使得接合材料426和接合材料436可以结合形成接合点316a和316b。作为另一非限制性实施例，可以使用Au作为接合材料来形成热压接合。例如，接合材料426可以包括其上形成有镀Au的Ti/TiW/Au的籽晶层(通过溅射或其他方法形成)，并且接合材料436可以包括其上形成有镀层Ni/Au的TiW/Au的籽晶层(通过溅射或其他方法形成)。钛层可以用作粘附层。TiW层可以用作粘附层和扩散阻挡层。镍可以用作扩散阻挡层。Au可以形成接合。可以可替选地使用其他接合材料。

接下来，可以以如图4R所示的任意合适的方式去除第二操作层410和氧化物层414。例如，可以使用研磨和/或蚀刻。氧化物层314可以用作用于去除第二操作层410的蚀刻阻挡层。

然后，如图4S所示，可以使用任意合适的蚀刻技术对氧化物层314进行图案化以形成开口438。开口438提供对第二硅器件层310的远离CMOS晶片304的背面(或顶侧)的接近。如图4T所示，然后可以例如通过沉积和图案化合适的导电材料(例如，铝、铜或其他合适的材料)来形成图3的接触件324和接合焊盘326。此外，可以可选地从覆盖腔306的区域去除(以任意合适的方式)氧化物层314。也就是说，可以从超声装置的超声换能器区域去除氧化物层314。

然后可以通过沉积和图案化钝化层330来实现装置300。如先前结合图3所描述的，可以对钝化层330进行图案化以提供对一个或更多个接触件324的接近。

现在注意图4A至图4T的制造工序的各种特征。例如，应当理解的是，制造工序不涉及TSV的使用，因此使得与如果使用TSV的情况相比该工艺成本较低且复杂度较低。因此，可以提高该方法的良品率。

另外，该方法不使用化学机械抛光(CMP)。例如，在准备所述的任一接合阶段中不使用CMP，因此与执行CMP步骤相比，可以增加接合可靠性(并因此提高良品率)，同时可以降低成本。类似地，值得注意的是，所示的制造工序不包括用于工程衬底与CMOS晶片的低温接合的任何致密化退火。这种退火的使用降低了接合可靠性并因此降低了良品率。此外，如前所述，用于超声换能器的密封腔的制造与CMOS热预算分离，因此允许在将工程衬底的晶片接合在一起时使用高温处理(例如，高温退火)。

用于形成密封腔306的工艺还可以有助于形成具有期望的尺寸和间隔的腔。例如，腔306可以具有约50微米、约5微米至约500微米，约20微米至约100微米、其间的任何宽度或宽度范围、或任意其他合适的宽度的宽度W(参见图3和图4C)。在一些实施方案中，可以选择宽度W以使空隙分数(即腔占据的面积量与周围结构占据的面积量的比)最大化。腔306可以具有约2微米、约0.5微米、约0.25微米、约0.05微米至约10微米、约0.1微米至约5微米、约0.5微米至约1.5微米、其间的任意深度或深度范围，或任意其他合适的深度的深度D(见图4C)。在一些实施方案中，腔具有约50微米的宽度W和约0.2微米的深度D。在一些实施方案中，宽度W与深度D的比可以大于50、大于100、大于150、在30与300之间，或任意其他合适的比。可以选择比率以提供换能器膜片的期望的操作，例如在目标频率下的操作。

尽管事实上腔306之间的间隔量在形成工程衬底时影响可接合区域，但腔306之间的间隔也可以被制造得较小。也就是说，腔306之间的距离越小，可用的接合表面越少，这增加了接合的难度。然而，形成本文结合图1、图2、图4A至图4D和图7(以下描述)所描述的工程衬底的的工艺(包括在氧化物层中形成腔、低温熔接和高温退火)，使得实际上使腔306紧密地间隔开，同时仍然实现高的接合质量和产量的工程衬底。通常，因为工程衬底的形成不受使用本文所述技术的热预算的限制，所以在使用设计规则以使腔306之间的可接合面积最小化方面提供了灵活性。例如，可使用本文所述的方法实现小于5微米、小于3微米或小于2微米，以及其他可能性的腔之间的间隔。

在一些实施方案中，装置300可以被进一步封装和/或包装。例如，如通过图5中的封装装置500所示出的，装置300可以被切割并且与衬底506接合，衬底506可以是电路板、塑料封装背衬(backing)(例如，在一些实施方案中具有接触引脚)或其他衬底。声学介质502可以设置在装置300的超声换能器区域上方。声学介质可以由硅树脂、聚对二甲苯或提供期望的声学特性的任意其他材料形成。进一步的封装可以由密封剂504提供。如先前结合图3所描述的，在一些实施方案中，可以在接触件324与接合焊盘326之间形成引线接合，例如引线接合325。密封剂504可以设置为覆盖这种引线接合，以保护它们免受损坏(因此在图5中未示出引线接合325)。为此可以使用任意合适的封装材料。因此，应当理解的是，图3的装置300可以被封装，并且封装的方式不限制本申请的多个不同的方面。

图6示出了可以利用装置300的一般结构的超声装置的一部分的顶视图。如所示出的，超声装置600包括超声换能器602的阵列，其可以对应于先前结合图3所描述的CMUT。密封环604可以基本上或完全围绕超声换能器602，但是为了简单起见，仅示出了密封环604的一部分。密封环可以由先前结合图3描述的接合点316a形成。在一些实施方案中，密封环604提供气密密封，气密密封是通过不间断的轮廓完全包围区域的密封。在一些实施方案中，密封环604提供工程衬底与CMOS晶片上的特征(例如，CMOS晶片上的再分布布线层、CMOS晶片上的集成电路或其他特征)之间的电互连。在一些实施方案中，密封环604提供气密密封和电互连。

先前结合图4K描述的清除区域424可以设置在密封环604的边缘周围。如所示出的，清除区域424可以包括多个不同的特征，例如接合焊盘606，其可以对应于图3的接合焊盘326。

图4A至图4T的制造工序的替选方案是可以的。例如，不是使用SOI晶片来形成工程衬底302，而是可以使用一个或更多个体硅晶片。例如，第一SOI晶片400和/或第二SOI晶片408可以用体硅晶片代替。参照图4D，使用SOI晶片400和408的原因是当去除操作层402和410时，BOX层404和314可以用作蚀刻阻挡层。可以利用体硅晶片使用合适的掺杂产生掺杂层来实现类似的功能。也就是说，体硅晶片的一部分(例如，对应于硅器件层308或310，并且具有本文所述的关于这些层的任何厚度)可以被掺杂以呈现比大部分的硅体晶片低的蚀刻速率。然后，可以从背面对体硅晶片进行减薄(例如，蚀刻)，直到在掺杂层(即，在掺杂改变蚀刻速率的深度)处变慢或有效地停止。以这种方式，掺杂梯度可以有效地用作蚀刻阻挡层，并且因此可以去除大部分体晶片，同时仅留下期望的部分(例如，对应于硅器件层308或310的掺杂层)。可替选地，可以使用体硅晶片并使用定时蚀刻减薄至期望的厚度。图4A至图4T的制造工序的其余部分可以以关于使用SOI晶片所描述的方式基本相同的方式进行，因此可类似地用于制造图3的装置300。以这种方式使用体硅晶片的一个优点是与SOI晶片相比它们相对低的成本。

从前述内容，应当理解的是，图1的方法可以不受具体限制地一般化为SOI晶片，如图7所示。如所示出的，方法700可以开始于步骤702，其中形成具有来自第一晶片(可以是SOI晶片或体硅晶片)和第二晶片(也可以是SOI晶片或体硅晶片)的密封腔的工程衬底。因此，应当理解的是，方法700的步骤702可以涉及两个SOI晶片(如图1所示)、两个体硅晶片或者一个SOI晶片与一个体硅晶片的使用。

在步骤702中使用的两个晶片中的一个或两个可以具有形成在其中的多个腔，使得将两个晶片接合在一起可以产生适合用作CMUT的腔的密封腔。为了确保两个晶片之间的强接合，可以使用高温处理。例如，可以在低温晶片接合(例如低温熔接)之后使用高温退火。因此，在一些实施方案中，可以在形成工程衬底中使用高温和低温的组合。如结合图1所描述的，在一些实施方案中，高温可以高于450℃，高于该温度阈值CMOS IC通常将会损坏。此外，正如在步骤102处的接合，在步骤702处两个晶片的接合可以在真空中进行。

在步骤704处，改变第一晶片的厚度。如果第一晶片是SOI晶片，则去除第一晶片的操作层。如果第一晶片相反是体硅晶片，则可以例如通过蚀刻对其进行减薄。可以使用定时蚀刻，或者体硅晶片可以包括用作蚀刻阻挡层的掺杂梯度，如本文之前所描述的。

作为步骤704的结果，第一晶片可以具有相对小的厚度。例如，步骤704之后的第一晶片的厚度可以小于50微米、小于30微米、小于20微米或小于10微米。如下面将进一步描述的，在一些实施方案中，第一晶片随后将与CMOS晶片接合，使得其设置在CMOS晶片与第二晶片之间。在第一晶片与CMOS晶片之间可以以前面针对图3的CMOS晶片304与第一硅器件层308之间的间隙描述的方式存在间隙。申请人已经认识到，如果第一晶片太薄，则该间隙可允许第一晶片振动。这种振动可能是不期望的，例如因为其可以从超声换能器产生不想要的谐波。因此，申请人已经认识到，第一晶片应当优选地具有足够的厚度以提供刚性，从而避免这种不期望的振动。因此，根据实施方案，执行步骤704，使得第一晶片的厚度在4微米与50微米之间、在5微米与30微米之间、在6.5微米与20微米之间、在8微米与15微米之间，或者采取在这样的范围内的任何厚度或厚度范围。尽管第一晶片可以因此是薄的，但申请人已经认识到，在方法700的该步骤第二晶片可以提供足够的结构支承以允许对工程衬底的进一步加工。

在步骤706处，以与结合图1的步骤106描述的方式相同方式，工程衬底可以与具有集成电路的CMOS晶片接合以形成集成的装置。第一晶片可以布置成靠近CMOS晶片的接合表面，例如通过使第一晶片的背面与CMOS晶片接合。因此，所得到的结构可以依次包括CMOS晶片、第一晶片和第二晶片。如前所述，根据所执行的接合的类型，例如如结合图3的第一硅器件层308和CMOS晶片304所描述的，在CMOS晶片与第一晶片之间可能存在间隙。

在步骤708处，改变第二晶片的厚度。如果第二晶片是SOI晶片，则以任意合适的方式，例如通过研磨然后蚀刻的组合，去除工程衬底的第二晶片的操作层。如果第二晶片相反是体硅晶片，则可以例如通过蚀刻对其进行减薄。可以使用定时蚀刻或者体硅晶片可以包括用作蚀刻阻挡层的掺杂梯度。

如同图1的方法100，在一些实施方案中，方法700产生与CMOS晶片集成的工程衬底，其中工程衬底包括仅两个硅层。这种结构具有先前结合图1描述的益处。

可以在CMOS晶片上的IC与工程衬底的密封腔之间进行电连接，来以与结合图1描述的方式相同的方式提供功能超声换能器。

根据方法700，图4A至4T的制造工序的替选方案是其中使用一个SOI晶片和一个体硅晶片来形成工程衬底的实施方案。参照图4A，SOI晶片400被其前表面和后表面上具有氧化物的体硅晶片代替。也就是说，可以使用图4B的结构减去BOX层404。然后，以与图4C所示的方式相同的方式，可以在体硅晶片的正面上的硅氧化物层中形成腔。也就是说，因为在本实施方案中使用体硅晶片，所以当前实施方案与图4C所示的实施方案的不同之处可以仅在于不存在BOX层404。

然后可以将具有腔的体硅晶片接合至SOI晶片，如SOI晶片408。因此，本实施方案与图4D的结构的不同之处可以仅在于可以不存在BOX层404。

此后，本实施方案中的处理可以以与图4E至图4T所示的方式相同的方式进行。

结合图8A至图8D示出了图4A至图4T的制造工序的又一个替选方案，并且其与方法700一致。这里，如图8A所示的制造开始于图4A的SOI晶片400。图8B所示的下一步骤与图4B的步骤相同。

接下来，如图8C所示，在硅氧化物层312中形成腔806。腔806延伸穿过硅氧化物层312，在第一硅器件层308上停止。这种构造可以通过用其中第一硅器件层308用作蚀刻阻挡层的蚀刻对硅氧化物层312进行蚀刻来实现。使用第一硅器件层308作为蚀刻阻挡层有助于精确地控制腔806的深度。

接下来，如图8D所示，SOI晶片400(具有延伸通过硅氧化物层312的腔806)与体硅晶片808接合。体硅晶片808包括硅层810、硅层810的前表面上的氧化物层314以及在硅层810的后表面(或背面)上的氧化物层414。因此，在制造的这个阶段，可以密封腔806。

此后，可以以与关于图4E至图4T所示的方式基本相同的方式进行制造。也就是说，在图8D所示的步骤之后，对准标记可以被转移到体硅晶片。然后可以从背面(从其上设置有氧化物层414的一侧)对体硅晶片808进行减薄，以实现类似于图4F的结构。从该步骤开始，可以以与图4G至图4T的第一硅器件层308的方式相同的方式处理经减薄的体硅晶片。

可以选择与装置相关联的各种参数以优化装置的性能。这些参数的实施例包括腔的深度D(由图8D的非限制性实施方案中的硅氧化物层312的厚度决定)、氧化物层314的厚度、腔的宽度W、腔的节距和所得的膜片的厚度。例如，可以选择腔的深度D和氧化物层314的厚度，来以想象的模式优化超声换能器的发射和接收功能，并且还允许低电压操作。作为示例，可以选择膜片厚度、腔宽度和节距以有助于在高强度聚焦超声(HIFU)模式下的低频操作，并且可以用于控制超声换能器的灵敏度和带宽。

图4A至图4T的制造工序的另一个替选方案涉及对应于密封腔306的底电极的隔离。如图3所示，可以提供隔离结构328，并且如结合图4G至图4J所示出的，在一些实施方案中，隔离结构328是用绝缘材料填充的沟槽。然而，可以使用替选的隔离结构，其中之一包括通过掺杂第一硅器件层308形成的隔离区域。也就是说，不是在期望隔离的每个位置处形成沟槽(例如，图4G中的沟槽418)而是可以使用掺杂边界来替代，例如来限定一个或更多个反向偏置二极管。图9中示出了一个实施例。

图9的装置900表示图1的装置300的实施，其中掺杂边界用于产生隔离结构328。在图9中，第一硅器件层308被示为具有表示掺杂差异的三种不同类型的区域。区域902表示硅材料的基础掺杂。区域904表示电极区域并且与区域902相反地掺杂。可选的区域906表示具有与电极区域904相同的掺杂剂类型但具有较低掺杂浓度的区域。作为区域902和904的相反掺杂的结果，可以通过使用如所示的合适的掺杂图案来产生电极区域904之间的隔离，以在电极区域904之间产生pn结。在一些实施方案中，pn结可以被反向偏置。

一种合适的掺杂方案是区域902是轻掺杂N型，区域904是重掺杂P型，区域906是轻掺杂P型。然而，在替选实施方案中，区域902可以是轻掺杂P型，区域904可以是重掺杂N型，区域906可以是轻掺杂N型。在任一情况下，硼可以用作P型掺杂剂，并且磷或砷可以用作N型掺杂剂，但是替选方案是可以的。可以选择区域902、904和906的掺杂浓度以提供期望的电行为。

区域902、904和906的掺杂可以以任意合适的方式产生。根据一些实施方案，可以使用离子注入和扩散(例如，经由高温退火)的组合。如图9所示，区域904和906可以延伸穿过第一硅器件层308的整个厚度，其厚度之前已经描述过。为了使掺杂区904和906延伸通过这样的厚度，可以将例如750keV、1MeV、500keV与2MeV之间或高达10MeV的离子注入与扩散退火结合，该组合在一些实施方案中可以反复进行，直到掺杂区904和/或906延伸穿过第一硅器件层308。然而，因为这种高能量注入可以深入地渗透到第一硅器件层308中，所以可以另外使用较低能量注入，以确保较浅深度的第一硅器件层308也被掺杂。注入的能量以及退火持续时间和温度可以取决于所使用的掺杂剂的类型，因为一些掺杂剂可以比其他掺杂剂更容易地达到更大的深度(例如，对于相同的给定注入能量，硼可以比磷注入得更深)。

可以选择区域902、904和906的尺寸以提供期望的电性能。例如，尺寸可以被优化以减小例如在不同的电极区域904之间的寄生电容。由于区域904表示对应于腔306的电极区域，所以可以限定它们的尺寸以提供期望的电极尺寸。例如，区域904可以具有基本上等于腔306的宽度W的宽度，但是在替选实施方案中，区域904可以具有比腔的宽度W(参见图3)小的宽度，这可能有益于减小死(寄生)电容。

如前所述，区域906是可选的，因此在一些实施方案中可以省略。区域906可以减小电极区域904之间的死电容，并且因此当被包括时可以具有任意合适的尺寸以执行这种功能。例如，在一些实施方案中，与电极区域904的宽度相比，区域904可以相对较大。因此，可以控制区域904和906的位置以提供相对于腔306的期望的尺寸和间隔。

区域902可以电连接至任意合适的电压。在一些实施方案中，区域902可以是浮置的。在其他实施方案中，区域902可以被约束至(tied to)偏置电压。例如，区域902可以在掺杂P型时电接地，或者当掺杂N型时可以被约束至高电压(例如，高电压轨)。在一些实施方案中，如可以在超声成像应用的背景中使用的那样，区域902可以被约束至约20伏至300伏之间的电压(例如，约30伏至120伏之间、约50伏至250伏之间、约60伏至90伏之间或者在这些范围内的任何值或任何范围的值)，作为非限制性实施例。在一些实施方案中，区域902可以被偏置在与用于偏置用作超声换能器的膜片的第二硅器件层310的电压相同(或基本上相同)的电压。

虽然图9示出了第一硅器件层308的图案化掺杂，但是应当理解的是，图案化掺杂也可以以与针对第一硅器件层308所描述的方式相同的方式用于第二硅器件层310。因此，可以在第二硅器件层310中形成互连和掺杂的超声换能器膜片。例如，第二硅器件层310的较高掺杂的多个独立区域可以与相同掺杂种类的较低掺杂的区域交替。其他图案也是可以的。

在其中第一硅器件层308和第二硅器件层310都被掺杂的那些实施方案中，可以选择两个层之间的相对掺杂以提供期望的电行为。例如，区域904和第二硅器件层310可以相反地掺杂并掺杂至不同的浓度，以放大偏置电压。例如，区域904可以是掺杂P+，并且第二硅器件层310可以是掺杂N-。这种配置可以产生由N和P掺杂的不同功函数产生的跨腔306的额外电压降(例如，1伏特的量级)。如果区域904被掺杂为N型，则有利的是也将第二硅器件层310掺杂为N型，以避免由于功函数而损失电压降。

图4A至图4T的制造工序的另一个替选方案涉及工程衬底接合至的项。如例如关于装置300已经描述的，在一些实施方案中，工程衬底与CMOS晶片接合。在一些实施方案中，CMOS晶片包括集成电路。在一些实施方案中，CMOS晶片包括在其上处理的集成电路和再分布层。在一些实施方案中，CMOS晶片可以仅包括在其上处理的再分布层。其他替选方案是可以的。例如，工程衬底可以可替选地与插入层接合，装置电气地(并且有时物理地)配置在两个装置中间，并且具有被配置成将两个装置(例如，工程衬底与诸如球栅阵列或其他装置的另一装置)电耦接的互连。在一些实施方案中，工程衬底可以与不包括集成电路但是可以包括用于与第一硅器件层和/或第二硅器件层传送电信号的布线的晶片接合。例如，在一些实施方案中，工程衬底可以与包括配置成将电信号重新分配到较小或较大的衬底的布线迹线的晶片接合，因此其在本文中可以被称为“再分布晶片”。

另一替选方案涉及与第二硅器件层310进行电接触的方式。如前所述，在图3的实施方案中，可以例如使用引线接合325在接触件324与接合焊盘326之间进行电接触。如图10所示，替选结构的装置1000利用从接合点316a到第二硅器件层310的通孔1002。以这种方式，可以使用嵌入式接触件并且可以避免引线接合。当期望第一硅器件层和第二硅器件层被电隔离时，在一些实施方案中可以使用适当的绝缘特征(例如，绝缘衬里)来使通孔1002与第一硅器件层308绝缘。然而，如前所述，在一些实施方案中，可能期望将第一硅器件层308的区域(例如，当被包括时，图9的区域902)电约束至与第二硅器件层310的电位相同的电位，并且在这样的实施方案中，没有绝缘特征可以被提供于通孔1002。

应当理解的是，通孔1002不是常规的TSV，因为其通过的厚度，即第二硅器件层310、硅氧化物层312和第一硅器件层308的厚度可以相对小，例如具有在本文中先前描述的关于这种结构的任何尺寸。

作为另一替选方案，表示嵌入式接触件的通孔1002可不穿过第二硅器件层310，而是可以在接合点316a与第二硅器件层310的靠近腔306的底侧之间延伸，同时通过合适的绝缘特征(例如，绝缘衬里)再次与第一硅器件层308绝缘。图11中示出了一个实施例，其中装置1100包括从接合点316a延伸到第二硅器件层310的表面但是不穿过第二硅器件层310的嵌入式通孔1102。可以提供从金属化件322到接合点316a的附加的互连1104，并且金属化件322可以如图所示连接至接合焊盘326，形成从接合焊盘326到通孔1102的连续电路径。然而，用于提供到通孔1102的电接入的其他配置也是可以的。

在类似于图11的配置中，例如，在将工程衬底与CMOS晶片接合之前，可以通过第一硅器件层308和硅氧化物层312(例如，在图4J所示的处理步骤之后)制造通孔(例如，通孔1102)，并且将工程衬底与CMOS晶片接合的动作可以完成从接合点316a到第二硅器件层310的电连接。这种配置可以消除对如图11所示的第二硅器件层310的顶侧上的任何金属的需要。这可以简化制造并且提高由第二硅器件层310形成的超声换能器膜片的性能。

装置300的另一替选方案结合了图10和图11的装置的特征。可以包括图10的通孔1002并且图10的通孔1002可以连接至第二硅器件层310的顶侧上的金属化件。也可以包括图11的互连1104。在这样的实施方案中，可以提供从金属化件322到在第二硅器件310的顶侧上的金属化件的电通路，而不需要引线接合。

装置300和图4A至图4T的制造工序的另一替选方案涉及腔306是否密封。如前所述，在一些实施方案中，腔306可以是密封腔。然而，在替选实施方案中，腔306可以不被密封，例如存在通往腔的一个或更多个开口。图12中示出了一个实例。

装置1200类似于图3的装置300，但不同之处在于通过第二硅器件层310向腔306提供开口。示出了开口的两个不同的非限制性实施例。在一些实施方案中，可以为一个或更多个(但不一定是全部)腔306中的每一个提供单个开口1202。在一些实施方案中，可以为一个或更多个(但不一定是全部)腔中的每一个提供多个开口1204。虽然为了说明的目的在图12中示出了两种不同图案的开口，但是应当理解的是，单个图案(例如，仅开口1202或仅开口1204)可以用于整个装置1200。另外，虽然开口1202和1204被示出为垂直延伸通过第二硅器件层310，但应当理解的是，可以使用其他路径和几何形状的开口。例如，沿着装置的侧面形成的沟槽可以用于接近腔306。

开口1202和/或1204可以以任意合适的方式并且在装置300的任意合适的处理步骤处形成。例如，开口1202和/或1204可以在图4T所示的制造阶段之后利用合适的蚀刻形成。

开口1202和/或1204的存在可以影响超声换能器的损失和加强，并且最终影响操作的频率。例如，与不包括开口的情况相比，开口1202和/或1204将导致该装置更多地用作宽带装置，并且导致改进的范围行为(ranging behavior)。开口1202和/或1204的尺寸影响频率特性，并且在一些实施方案中，可以被选择为与装置1200的亥姆霍兹(Helmholtz)谐振频率匹配。

因此，开口1202和/或1204可有利于提供期望的超声换能器频率特性。例如，开口1202和/或1204可以有助于在露天应用(缺少传感介质)中实现超声换能器的期望频率行为。

图13示出了隔离密封腔306的隔离结构328的形状的实施例的顶视图。如所示出的，在一个实施方案中，密封腔306可以具有圆形轮廓。隔离结构328可以具有任意合适的形状，以在超声换能器元件之间或者如图13所示在各个超声换能器之间提供足够的隔离。因此，在一些实施方案中，隔离结构328可基本上或完全围绕(或环绕)密封腔306(当从顶侧观察时)，但在替选实施方案中，它们可不围绕密封腔。此外，在一些实施方案中，隔离结构可以具有在密封腔内(当从顶侧观察时)的轮廓。例如，当掺杂区域用于限定如结合图9所描述的隔离结构时，掺杂区域可以定位成限定隔离结构的轮廓，所述隔离结构的轮廓小于密封腔的轮廓。

在一些实施方案中，隔离结构328可以具有多边形轮廓。例如，在图13中示出了八边形轮廓，但是应当理解的是，其他轮廓(例如，圆形、矩形、六边形、限定多于半圆的轮廓等)是可以的。此外，如前所述，在一些实施方案中，隔离结构可以围绕多个腔306，而不是单独围绕每个腔。因此，用于隔离结构的各种配置是可能的。

装置300和图4A至图4T的制造工序的另一替选方案涉及TSV的使用。如前所述，本文描述的许多实施方案避免了对TSV的需要，其可以在例如制造的容易性、低成本和可靠性方面提供显著的益处。然而，在一些实施方案中，可以使用TSV。结合图14描述了实施例。

在一些实施方案中，具有TSV的晶片可用于形成工程衬底。图14示出了包括硅1402和六个TSV 1404的晶片1400。晶片1400可以例如用于代替图4A至图4T的制造工序中的SOI晶片。作为实施例，晶片1400可以用于代替第一SOI晶片400。在这种情况下，然后，图4F的结构可以不同，不同之处在于第一硅器件层308将被硅1402代替并且TSV 1404将会与腔306对准。因此，TSV 1404可以用作电极，并且因此可以用作例如图9的掺杂方案的替选方案来形成电极。

如刚刚结合图14所描述的涉及具有TSV的晶片的使用的实施方案，可以简化用于工程衬底的密封腔的底电极的制造，这是因为TSV可以用作电极。腔可以通过合适的设计与TSV对准。

迄今为止描述的用于制造工程衬底和使工程衬底与CMOS晶片接合的各种方法与晶片微加工处理技术兼容，意味着它们可以在微加工设备中执行。这种设备通常对于允许的材料类型和可以执行的处理步骤具有严格的标准。以下示例性技术利用可以至少部分地在诸如后端晶片级封装设备的其他类型的设备中执行的工艺。使用这些技术的益处可以是具有较低的成本。

根据本申请的一方面，可实施晶片级封装技术以将本文所述类型的工程衬底接合至具有IC的晶片(例如CMOS晶片)。晶片级封装可以利用再分布技术。例如，CMOS晶片和/或工程衬底可以具有添加的再分布层。以焊球阵列形式或其他形式的焊料可以用于将工程衬底与IC晶片接合在一起。在一些实施方案中，可以将载体晶片添加到工程衬底以便于处理。

根据本申请的另一方面，可使用所谓的扇出(fan out)或扇入(fan in)技术来将工程衬底与集成电路晶片接合。可以形成包括IC晶片的重构晶片。扇出或扇入技术可用于在重构晶片上建立接合位置。然后可以将工程衬底与重构的晶片接合。

在一个替选方案中，可以形成包括工程衬底的重构晶片。然后可以将工程衬底与IC晶片接合在一起。这种处理的好处是，即使工程衬底和IC晶片具有不同的尺寸，也可以执行晶片级接合。

结合图15A至图15F示出了在将本文所述类型的工程衬底与IC晶片接合中使用晶片级封装技术的实施例。参照图15A，提供了工程衬底1500。工程衬底1500可以在几个方面类似于先前描述的工程衬底302，使得示出了一些相同的附图标记。

如所示出的，工程衬底1500包括具有形成在第二硅器件层310与硅氧化物层312之间的密封的腔306的多个超声换能器。工程衬底1500与工程衬底302的不同之处可在于可以包括衬底1501而不是SOI晶片400。衬底1501可以是具有硅晶片1502的硅衬底，硅晶片1502具有由绝缘材料形成的沟槽1503。沟槽1503可以被定位成硅晶片1502的可以用作腔306的电极的隔离区域。

在一些实施方案中，如所示出的，沟槽1503可以延伸穿过硅晶片1502的厚度。在其他实施方案中，沟槽1503可以部分地延伸穿过硅晶片1502，开始于硅晶片1502的靠近腔306的表面上，但不延伸通过硅晶片1502的整个厚度。在这种情况下，可以从背面(在硅晶片1502的远离腔306的表面)对衬底1501进行减薄，以在稍后处理步骤期间露出沟槽1503。

在一些实施方案中，衬底1501可以足够厚以提供足以允许执行处理步骤以形成工程衬底的超声换能器结构的机械稳定性。例如，衬底1501可以是约400微米厚、在200微米与500微米之间，或者在该范围内的任何值或值的范围。在一些实施方案中，如下面进一步描述的，如果沟槽1503不延伸穿过硅晶片1502的整个厚度，则可以对衬底1501进行减薄以露出沟槽1503。然而，即使在衬底1501被减薄的一些这样的实施方案中，它可以保持足够厚来为进一步的处理步骤提供机械稳定性。然而，作为另一替选方案，在一些实施方案中，在与临时载体晶片接合之后，可以对衬底1501进行减薄，如将结合图15B所描述的。

工程衬底1500可以包括可以分别代表导电层和钝化层的层1504和1506。层1504可以用作电接触件。由于预料到稍后与接合至工程衬底1500的CMOS晶片进行电接触，所以可以形成清除区域1508。因此，根据图15A应该理解的是，可以在工程衬底上执行顶侧处理以提供电接触件、金属化件、钝化件和焊盘开口。

接下来，如图15B所示，工程衬底1500可以与载体晶片1510接合。载体晶片1510可以便于进一步处理，例如在晶片级封装制造厂。载体晶片可以是玻璃晶片、硅晶片或其他合适的材料，并且可以使用粘合剂或其他合适的临时接合技术与工程衬底1501接合，因为如下面进一步描述的稍后可以移除载体晶片1510。根据图15B应该理解的是，工程衬底1500可以与靠近工程衬底的器件侧的载体晶片1510接合。也就是说，衬底1501可露出。

如前所述，在一些实施方案中，沟槽1503可以不延伸穿过硅衬底1502的整个厚度。在这样的实施方案中，衬底1501可以在与载体晶片1510接合之后被减薄。该减薄可以执行至适于露出沟槽1503的程度。作为实施例，这种减薄可以涉及研磨或喷射蚀刻。在一些实施方案中，不管沟槽1503是否延伸穿过硅衬底1502，可以对衬底1501进行减薄以为工程衬底提供小尺寸。例如，衬底1501可以被减薄至小于50微米、小于30微米、小于20微米、小于10微米、在5微米与200微米之间，或者在这样的范围内的任何值或值的范围。通过工程衬底1500与载体晶片1510接合，可以有助于将衬底1501减薄至这样的程度，这是因为载体晶片1502可以提供结构刚性。

然后可以进一步处理图15B的结构以形成再分布层，如图15C所示。15C。在一些实施方案中，相对于直到图15B的点处理，这样的进一步处理可以发生在不同的设备中。例如，直到图15B的点的处理可以发生在微加工装置中，然后图15B的结构运送到晶片规模的封装制造厂，并且在晶片规模的封装制造厂执行其余的步骤。如果在图15B所示的处理阶段，衬底1501被减薄，则这种减薄也可以在晶片级封装制造厂进行。

更具体地，从图15B的结构到达图15C的结构可以包括打开衬底1501以使清除区域1508延伸穿过工程衬底1500的整个厚度。这可以以任意合适的方式完成。在一些实施方案中，使用锯。然后可以形成介电层1512、再分布层(RDL)1516和介电层1514。RDL 1516可以由金属形成，并且如图所示可以被制造为接触硅衬底1502。由于硅衬底1502可以是高度掺杂的，所以RDL 1516可以提供对超声换能器的控制操作的电接入。在一些实施方案中，RDL1516可以被配置成提供对应于每个超声换能器元件的单个可焊接的电极，但是其他配置也是可以的。可以可选地形成焊球1518以便于随后将工程衬底与IC晶片接合。在替选实施方案中，焊料可以形成在电路晶片本身上，如以下结合图15D所描述和示出的。

实际上，介电层1512和1514可以延伸到图15C中的清除区域1508。介电层1512和1514可接触载体晶片1510。为了简化说明，未示出该图案。当介电层1512和1514延伸到清除区域1508时，在移除载体晶片1510的情况下可以在随后的处理期间去除介电层1512和1514。

图15D示出了电路晶片，例如CMOS晶片，其可以与在图15A至图15C所示的类型的工程衬底接合。电路晶片1520可以具有与先前描述的CMOS晶片304共同的特征，使得出现一些相同的附图标记。然而，电路晶片1520另外包括再分布结构以促进与工程衬底的接合。这些再分布结构包括介电层1522、RDL 1526和介电层1524。提供焊球1528以允许接合。

如前所述，在一些实施方案中，可以实施扇出或扇入技术以促进工程衬底和装置的制造。因此，作为示例，电路晶片1520可以是包括模具1530的重构晶片的一部分。模具1530可以允许跨由电路晶片单独提供的更宽区域定位一些接触点(焊球1528)，这可以允许执行晶片级封装，即使电路晶片和工程衬底形成在不同的直径上也是如此。当形成重构晶片时，可以使用任意合适的模具材料。

如图15E所示，然后可以将工程衬底与电路晶片接合在一起。该接合可以是晶片级接合。尽管在所示的实施方案中，示出了在工程衬底和电路晶片两者中有焊球，但是应当理解的是，在一些实施方案中，它们可以仅设置在仅一个或另一个上。

如图15F所示，然后可以移除载体晶片1510，并且可以对其余装置进行切割并将其定位在插入层1532上。可以从清除区域去除在清除区域1508中的任何剩余量的介电层1512和1514。引线接合1534可以提供到插入层的电连接。但是，替选方案是可以的。例如，所得到的装置可以与晶片堆叠构造中的其他管芯堆叠。

在图15A至图15F的制造工序的替选方案中，清除区域1508可以在不同的处理阶段延伸穿过工程衬底1500的整个厚度。并非在从图15B的结构移动至图15C的结构时使清除区域1508延伸穿过工程衬底，而是可以如在图15B所示的那样保留清除区域。可以形成介电层1512和1514以及RDL 1516。工程衬底可以与电路晶片焊接接合。可以移除载体晶片1510。在移除载体晶片1510之后，可以使用锯来使清除区域延伸通过工程衬底1500的整个厚度，从而允许利用引线接合或其他电连接器电接入电路晶片1520。

虽然图15A至图15F的实施方案示出了其中电路晶片形成为重构晶片的一部分的情况，但是其他实施方案工程衬底形成为重构晶片的一部分。图16示出了实施例。

如图16所示，工程衬底1500可以在模具1536的三个面上基本上被封装以产生重构晶片。模具1536可以是聚合物或其他合适的模制材料。在一些实施方案中，模具1536可以是临时的。模具1536可以形成为产生具有与IC晶片的尺寸基本上相同的尺寸的重构晶片。然后，由于匹配的尺寸，包括工程衬底和IC晶片的重构晶片可以更容易地接合。然后可以移除模具1536。随后可移除载体晶片1510。

因此，应当理解的是，重构晶片的使用可具有不同的目的。在一些实施方案中，可使用重构晶片以允许扇出IC晶片上的电连接。在一些实施方案中，为了晶片接合的目的，重构晶片可用于产生类似尺寸的晶片。

作为图15A至图15F的制造的另一替选方案，图17示出其中仅在IC晶片上设置焊球的实施方案。也就是说，图17类似于图15E，区别在于省略了焊球1518。相反，焊球1528直接接触RDL 1516。在未示出的另一替选方案中，保持焊球1518，而省略焊球1528。

根据图15A至15F和图16的讨论应当理解的是，本申请的实施方案提供在工程衬底和电路晶片中的一个或两个上的RDL的晶片级使用。晶片可以接合在一起并随后切割。在一些实施方案中，切割的装置可以设置在插入层上，或者作为管芯堆叠配置的一部分有助于较大的装置。

应当理解的是，根据本申请的实施方案的RDL的使用可以用于提供电连接相对小的特征的目的。例如，RDL 1516可以提供与超声换能器的电极区域的电接触。超声换能器可以具有小尺寸。例如，工程衬底的电极区域的宽度可以基本上等于或小于先前列出的腔306的宽度W。RDL的这种使用与使用RDL连接至接合焊盘形成对比。并非所有实施方案在这方面都受到限制。

本申请的方面可以提供一个或更多个益处，其中一些已经在前面描述过。现在描述的是这些益处的一些非限制性实施例。应当理解的是，并非所有方面和实施方案都必须提供现在描述的所有益处。此外，应当理解的是，本申请的方面可以为现在描述的那些方面提供另外的益处。

本申请的方面提供了适于形成单片集成超声换能器和CMOS结构(例如，CMOS IC)的制造工艺。因此，实现作为超声装置(例如，用于超声成像和/或高强度聚焦超声(HIFU))工作的单衬底装置。

在至少一些实施方案中，处理可以是可靠的(例如，以高良品率和/或高装置可靠性为特征)、可规模化到大批量并且执行起来相对便宜，因此有助于CUT的商业实用制造过程。可以避免使用复杂且昂贵的处理技术，例如形成TSV，使用CMP以及使用低温氧化物接合的致密化退火。此外，这些处理可以提供小型超声装置的制造，便于创建便携式超声探头。

在一些方面，制造工艺允许在晶片级封装设备中将工程衬底与电路晶片接合，与在微加工设备中执行接合相比，该制造工艺提供降低的成本。此外，可以适应再分配和扇出或扇入技术的使用，即使当两者具有不同尺寸时或当来自两者的管芯具有不同尺寸时也允许电路晶片与工程衬底的接合。许多RDL和扇出和/或扇入的使用还可以允许工程衬底中的设计变化，而不需要重新设计两者之间的电路晶片或界面层。

已经描述了本申请的技术的若干方面和实施方案，应当理解的是，本领域普通技术人员将容易想到各种改变、修改和改进。这样的改变、修改和改进旨在在本申请中描述的技术的精神和范围内。例如，本领域普通技术人员将容易地想到用于执行功能和/或获得结果和/或本文所描述的一个或更多个优点的各种其他装置和/或结构，并且每个这样的变型和/或修改被认为在本文所述的实施方案的范围内。本领域技术人员将认识到或能够仅使用常规实验来确定本文所述的具体实施方案的许多等同物。因此，应当理解的是，前述实施方案仅以实施例的方式给出，并且在所附权利要求及其等同物的范围内，发明性的实施方案可以以不同于具体描述的方式实施。此外，如果本文所描述特征、系统、制品、材料、元件和/或方法不相互矛盾，则两个或更多个这样的特征、系统、制品、材料、元件和/或方法的任意组合包括在本公开内容的范围。

作为非限制性实施例，各种实施方案被描述为包括CMUT。在替选实施方案中，可以替代CMUT或者除了CMUT之外使用PMUT。

此外，如所描述的，一些方面可以被实现为一个或更多个方法。作为方法的一部分执行的动作可以以任意合适的方式排序。因此，可以构造其中以不同于所示的顺序的顺序执行动作的实施方案，其可以包括同时执行一些动作，即使在说明性实施方案中被示为顺序动作。

本文定义和使用的所有定义应理解为控制字典定义，通过引用并入的文献中的定义和/或所定义术语的普通含义。

如本文在说明书和权利要求书中使用的单数形式应被理解为是指“至少一个”，除非清楚地指出相反。

如本文在说明书和权利要求书中使用的短语“和/或”应当被理解为是指这样结合的元件中的“任一个或两个”，即在一些情况下联合存在的元件和在其他情况下分离地存在的元件。用“和/或”列出的多个元件应当以相同的方式解释，即，如此结合的元件中的“一个或更多个”。除了由“和/或”子句特别标识的元件之外的元件可以可选地存在，无论与具体标识的那些元件相关还是不相关。因此，作为非限制性实施例，当结合开放式语言(例如“包括”)使用时，对“A和/或B”的引用在一个实施方案中可以仅指A(可选地包括除B之外的元件)；在另一个实施方案中，仅指B(可选地包括除A之外的元件)；在又另一个实施方案中，指A和B两者(可选地包括其他元件)等。

如本文在说明书和权利要求书中所使用的，关于一个或更多个元件的列表的短语“至少一个”应当被理解为是指选自元件列表中的任何一个或更多个元件的至少一个元件，但不一定包括在元件列表中具体列出的每个元件中的至少一个，并且不排除元件列表中的元件的任何组合。该定义除了短语“至少一个”所指的元件列表中具体标识的元件之外还允许元件可以可选地存在，而不管与具体标识的那些元件相关或不相关。因此，作为非限制性实施例，“A和B中的至少一个”(或等效地，“A或B中的至少一个”或等效地“A和/或B中的至少一个”)可以在一个实施方案中，指至少一个，可选地包括多于一个A，不存在B(并且可选地包括除B之外的元件)；在另一个实施方案中，指至少一个，可选地包括多于一个B，且不存在A(并且可选地包括除A之外的元件)；在又另一个实施方案中，指至少一个，可选地包括多于一个A，以及至少一个，可选地包括多于一个B(并且可选地包括其他元件)等。

此外，本文使用的措辞和术语是为了描述的目的，并且不应被认为是限制性的。本文中使用的“包括”、“包含”或“具有”、“含有”、“涉及”及其变型意味着包括其后列出的项目及其等同物以及附加项目。

在权利要求中以及在上述说明书中，所有过渡短语如“包括”、“包含”、“携带”、“具有”、“含有”、“涉及”、“保持”、“由……组成”等应理解为是开放式的，即，意味着包括但不限于。只有过渡短语“由......构成”和“基本上由......构成”应该分别是封闭或半封闭的过渡短语。

Claims

1.一种方法，包括：

通过将其中形成有开放腔的第一晶片接合至第二晶片，然后将所述第一晶片减薄至小于约30微米的厚度来形成具有多个密封腔的工程衬底；

在不超过450℃的温度下将所述工程衬底接合至第三晶片；以及

在将所述工程衬底接合至所述第三晶片之后，将所述第二晶片减薄至小于约30微米的厚度。

2.根据权利要求1所述的方法，其中所述第一晶片是绝缘体上硅(SOI)晶片，其中对所述第一晶片进行减薄包括去除所述第一晶片的操作层。

3.根据权利要求2所述的方法，其中所述第二晶片是SOI晶片，其中对所述第二晶片进行减薄包括去除所述第二晶片的操作层。

4.根据权利要求1所述的方法，其中所述第一晶片是包括掺杂层的体硅晶片，所述掺杂层具有小于约10微米的厚度并且靠近所述第一晶片的第一面，其中对所述第一晶片进行减薄包括从背面将所述第一晶片减薄至所述掺杂层，所述背面与所述第一面相反。

5.根据权利要求4所述的方法，其中所述第二晶片是包括厚度小于约10微米的掺杂层的体硅晶片，其中对所述第二晶片进行减薄包括从所述第二晶片的背面将所述第二晶片减薄至所述掺杂层。

6.根据权利要求1或任一其他前述权利要求所述的方法，其中将所述第一晶片减薄至小于约30微米的厚度包括将所述第一晶片减薄至小于约5微米的厚度，其中将所述第二晶片减薄至小于约30微米的厚度包括将所述第二晶片减薄至小于约5微米的厚度。

7.根据权利要求1所述的方法，其中所述第二晶片在所述多个密封腔的至少一个腔之上形成膜片，其中所述第三晶片是互补金属氧化物半导体(CMOS)晶片，其中所述方法还包括将CMOS晶片上的集成电路连接至所述膜片。

8.根据权利要求1或任一其他前述权利要求所述的方法，其中所述第一晶片的部分是导电的，其中将所述工程衬底接合至所述第三晶片包括在所述第一晶片的所述部分与在所述第三晶片上的电接触件之间形成电连接。

9.根据权利要求8所述的方法，其中以限定电极的图案对所述第一晶片的所述部分进行掺杂。

10.根据权利要求9所述的方法，其中所述部分包括单晶硅。

11.根据权利要求9所述的方法，其中所述部分包括多晶硅。

12.根据权利要求9所述的方法，其中所述部分包括非晶硅。

13.根据权利要求9所述的方法，其中所述掺杂限定第一区域和接触区域，所述第一区域和所述接触区域具有相同的掺杂类型，所述接触区域具有比所述第一区域的掺杂浓度高的掺杂浓度。

14.根据权利要求8或任一其他前述权利要求所述的方法，其中所述第一晶片的所述部分的宽度小于位于邻近所述第一晶片的所述部分的至少一个腔的宽度。

15.根据权利要求1或任一其他前述权利要求所述的方法，其中将所述工程衬底接合至所述第三晶片包括形成共晶接合或热压接合或硅化物接合。

16.根据权利要求1或任一其他前述权利要求所述的方法，其中将所述工程衬底接合至所述第三晶片包括形成气密地密封所述多个密封腔的密封环。

17.根据权利要求1或任一其他前述权利要求所述的方法，其中形成具有多个密封腔的工程衬底包括形成具有宽度和深度并且宽度与深度之比在50与300之间的至少一个密封腔。

18.根据权利要求17所述的方法，其中所述深度在约0.1微米与约5微米之间。

19.根据权利要求1或任一其他前述权利要求所述的方法，还包括通过进行退火来对所述第一晶片和/或所述第二晶片中的掺杂进行活化，所述活化作为形成所述工程衬底的一部分并且在将所述工程衬底接合至所述第三晶片之前进行。

20.根据权利要求1或任一其他前述权利要求所述的方法，还包括在所述工程衬底中形成通往所述多个密封腔中的至少一个腔的开口，以打开所述至少一个腔。

21.根据权利要求1或任一其他前述权利要求所述的方法，还包括在所述第一晶片的硅氧化物层中形成所述开放腔。

22.根据权利要求1或任一其他前述权利要求所述的方法，还包括在对所述第一晶片进行减薄之后在所述第一晶片中蚀刻多个沟槽，所述多个沟槽限定所述第一晶片的多个电极区域。

23.根据权利要求22或任一其他前述权利要求所述的方法，还包括用绝缘材料填充所述多个沟槽。

24.根据权利要求1或任一其他前述权利要求所述的方法，其中将所述工程衬底接合至所述第三晶片包括将所述工程衬底与所述第三晶片单片集成。