CN106450641A - 定向耦合器 - Google Patents

Abstract

定向耦合器具备第一～第四端口、连接第一端口和第二端口的主线路、分别相对于主线路进行电磁耦合的第一～第四副线路部、第一～第三整合部、层叠体。在第三端口和第四端口之间按顺序设有第一副线路部、第一整合部、第三副线路部、第三整合部、第四副线路部、第二整合部、第二副线路部。第一及第二整合部分别包含连接其两侧的两个副线路部的电感器。构成电感器的一个以上的导体层分别包含用于与其它元件电连接的两个连接部分、和连接两个连接部分的线路部分。除了连接部分的电感器的整体不包含从层叠体的层叠方向观察彼此重叠的多个部分。

Description

定向耦合器

技术领域

本发明涉及能够在宽频带中使用的定向耦合器。

背景技术

定向耦合器例如为了在手机、无线LAN通信设备等的无线电通信设备的收发信号电路中检测收发信号的电平而被使用。

作为现有的定向耦合器，已知有以下那样的结构的定向耦合器。该定向耦合器具备输入端口、输出端口、耦合端口、终端端口、主线路、以及副线路。主线路的一端被连接于输入端口，主线路的另一端被连接于输出端口。副线路的一端被连接于耦合端口，副线路的另一端被连接于终端端口。主线路与副线路进行电磁耦合。终端端口经由具有例如50Ω的电阻值的终端电阻而被接地。高频信号被输入到输入端口，该高频信号从输出端口被输出。从耦合端口输出具有对应于被输入到输入端口的高频信号的功率的功率的耦合信号。

作为表示定向耦合器的特性的主要参数，有耦合度、隔离度及耦合端口的反射损耗。以下，对它们的定义进行说明。首先，在功率P1的高频信号被输入到输入端口的情况下，将从耦合端口输出的信号的功率设为P3。另外，在功率P02的高频信号被输入到输出端口的情况下，将从耦合端口输出的信号的功率设为P03。另外，在功率P5的高频信号被输入到耦合端口的情况下，将由耦合端口反射的信号的功率设为P6。另外，用记号C、I、RL分别表示耦合度、隔离度及耦合端口的反射损失。它们由以下的式来进行定义。

C＝101og(P3/P1)[dB]

I＝1010g(P03/P02)[dB]

RL＝101og(P6/P5)[dB]

在现有的定向耦合器中，因为被输入到输入端口的高频信号的频率越高则耦合度越大，所以会有所谓耦合度的频率特性非平坦的问题。所谓耦合度变大是指在将耦合度表示为－c(dB)时c的值变小。

在中国专利第102832435B号中记载有用于解决上述的问题的定向耦合器。在中国专利第102832435B号所记载的定向耦合器中，副线路被分成第一副线路和第二副线路。第一副线路的一端被连接于耦合端口。第二副线路的一端被连接于终端端口。在第一副线路的另一端与第二副线路的另一端之间设置有相位变换部。相位变换部相对于通过信号产生具有在规定的频带上随着频率变高而以0度以上180度以下的范围进行单调增加的绝对值的相位的偏差。相位变换部具体来说是低通滤波器。

近年来，LTE(Long Term Evolution(长期演进技术))标准的移动通信系统被实用化，并且LTE标准的发展标准即LTE－Advanced标准的移动通信系统的实用化正在被研究。LTE－Advanced标准中的主要技术之一有载波聚合(Carrier Aggregation，以下记为CA)。CA是同时使用称为元件载体(Component Carrier)的多个载波并能够进行宽频带传送的技术。

在对应于CA的移动通信设备中同时使用多个频带。因此，在对应于CA的移动通信设备中，要求对于多个频带的多个信号来说能够利用的定向耦合器、即能够在宽频带上使用的定向耦合器。

在中国专利第102832435B号所记载的定向耦合器中，在低通滤波器的截止频率以上的频带中，隔离度不会成为足够的大小。即，在将隔离度表示为－i(dB)时，在中国专利第102832435B号所记载的定向耦合器中，在低通滤波器的截止频率以上的频带中，i的值不会成为足够的大小。因此，中国专利第102832435B号说明书所记载的定向耦合器在低通滤波器的截止频率以上的频带中未发挥功能。

在此，关于在中国专利第102832435B号所记载的定向耦合器中，在低通滤波器的截止频率以上的频带中上述的i的值不会成为足够的大小的理由进行说明。在该定向耦合器中，形成有仅经由第一电容器来连接第一副线路和低通滤波器的连接点与地线之间的路径、以及仅经由第二电容器来连接第二副线路和低通滤波器的连接点与地线之间的路径。因此，在低通滤波器的截止频率以上的频带中，从第一副线路朝着低通滤波器的高频信号的大部分经由第一电容器而流向地线，从第二副线路朝着低通滤波器的高频信号的大部分经由第二电容器而流向地线。因此，在该定向耦合器中，在低通滤波器的截止频率以上的频带中，高频信号的大部分不通过低通滤波器。

如上所述，在中国专利第102832435B号所记载的定向耦合器中，能够使用的频带被限制为低于低通滤波器的截止频率的频带。因此，在中国专利第102832435B号所记载的技术中，难以实现能够在宽频带上使用的定向耦合器。

发明内容

本发明的目的在于，提供一种能够在宽频带上使用的定向耦合器。

本发明的定向耦合器具备：第一端口(port)、第二端口、第三端口、第四端口、连接第一端口和第二端口的主线路、分别由相对于主线路进行电磁耦合的线路构成的N个副线路部、(N－1)个整合部、用于将第一～第四端口、主线路、N个副线路部及(N－1)个整合部一体化的层叠体。

N为2以上的整数。N个副线路部和(N－1)个整合部以N个副线路部中的一个与第三端口连接，N个副线路部中的另一个与第四端口连接，且在电路结构上，副线路部和整合部交替地排列的方式串联设置于第三端口和第四端口之间。(N－1)个整合部分别使通过其中的信号产生相位的变化。

(N－1)个整合部中的至少一个具有连接其两侧的两个副线路部的第一路径、以及连接第一路径和地线的第二路径。第一路径包含第一电感器，第二路径包含串联连接的第一电容器和第二电感器。

层叠体包含层叠的多个电介质层和多个导体层。多个导体层中包含构成第一电感器的一个以上的导体层即一个以上的电感器构成层。一个以上的电感器构成层分别包含用于分别与其它元件电连接的两个连接部分、以及连接两个连接部分的线路部分，除了连接部分的第一电感器的整体不包含从多个电介质层及多个导体层的层叠方向观察彼此重叠的多个部分。

本发明的定向耦合器中，层叠体也可以具有位于多个电介质层及多个导体层的层叠方向的两端的上表面和底面。第一电感器与第一电容器、第二电感器、主线路及N个副线路部相比，也可以位于更接近层叠体的上表面的位置。该情况下，第二电感器与第一电容器相比，也可以位于更接近层叠体的底面的位置。

另外，本发明的定向耦合器中，第一电感器也可以仅由旋涡形状的一个电感器构成层构成。或者，第一电感器也可以由多个电感器构成层构成。该情况下，多个电感器构成层以它们的线路部分彼此从多个电介质层及多个导体层的层叠方向观察不重叠(overlap)的方式配置。另外，在第一电感器由多个电感器构成的情况下，从多个电介质层及多个导体层的层叠方向观察到的第一电感器的整体的形状也可以为旋涡形状。

另外，本发明的定向耦合器中，也可以是第一电感器具有彼此位于相反侧的第一端部及第二端部，第二电感器具有在电路结构上最接近第一路径的第一端部、和在电路结构上上最接近地线的第二端部，第一电容器设置于第一电感器的第一端部和第二电感器的第一端部之间。该情况下，第二路径还可以具有设置于第一电感器的第二端部和第二电感器的第一端部之间的第二电容器。

本发明的定向耦合器中，(N－1)个整合部中的至少一个具有第一路径和第二路径，第一路径包含第一电感器，第二路径包含串联连接的第一电容器和第二电感器。该结构的整合部在比低通滤波器宽的频带上可以使高频信号通过。因此，根据本发明，能够在宽的频带上抑制伴随频率的变化的耦合度的变化。另外，本发明中，构成第一电感器的一个以上的电感器构成层分别包含两个连接部分和线路部分，除了连接部分的第一电感器的整体不包含从层叠体的多个电介质层及多个导体层的层叠方向观察彼此重叠的多个部分。由此，能够防止第一电感器具有大的寄生电容，其结果，能够更进一步抑制伴随频率的变化的耦合度的变化。因此，根据本发明，能够实现能够在宽频带上使用的定向耦合器。

本发明的其他的目的、特征以及益处由以下的说明而变得十分明了。

附图说明

图1是表示本发明的第一实施方式所涉及的定向耦合器的电路结构的电路图。

图2是表示本发明的第一实施方式所涉及的定向耦合器的使用例的电路图。

图3是本发明的第一实施方式所涉及的定向耦合器的立体图。

图4是表示图3所示的定向耦合器的层叠体的内部的立体图。

图5是图3所示的定向耦合器的层叠体的剖面图。

图6A～图6D分别是表示图3所示的定向耦合器的层叠体中的第1层～第4层的电介质层的图案形成面的说明图。

图7A～图7D分别是表示图3所示的定向耦合器的层叠体中的第5层～第8层的电介质层的图案形成面的说明图。

图8A～图8D分别是表示图3所示的定向耦合器的层叠体中的第9层～第12层的电介质层的图案形成面的说明图。

图9A～图9D分别是表示图3所示的定向耦合器的层叠体中的第13层～第16层的电介质层的图案形成面的说明图。

图10A～图10D分别是表示图3所示的定向耦合器的层叠体中的第17层～第20层的电介质层的图案形成面的说明图。

图11A～图11C分别是表示图3所示的定向耦合器的层叠体中的第21层～第23层的电介质层的图案形成面的说明图。

图12是表示本发明的第一实施方式中的第一及第二耦合部的各个的单独的耦合度的频率特性的特性图。

图13是表示第一比较例的整合部的电路图。

图14是表示本发明的第一实施方式中的第一整合部和第一比较例的整合部的相位变化量的频率特性的特性图。

图15是表示本发明的第一实施方式的第一整合部和第一比较例的整合部的反射损失的频率特性的特性图。

图16是表示本发明的第一实施方式中的第一整合部和第一比较例的整合部的插入损失的频率特性的特性图。

图17是表示本发明的第一实施方式中的第三整合部的相位变化量的频率特性的特性图。

图18是表示本发明的第一实施方式所涉及的定向耦合器的一部分即耦合器部分的耦合度的频率特性的特性图。

图19是表示本发明的第一实施方式所涉及的方向性耦合器和第一比较例的定向耦合器的耦合度的频率特性的特性图。

图20是表示本发明的第一实施方式所涉及的定向耦合器和第一比较例的定向耦合器的隔离度的频率特性的特性图。

图21是表示本发明的第一实施方式所涉及的方向性耦合器和第一比较例的定向耦合器的耦合端口的反射损失的频率特性的特性图。

图22是表示本发明的第二实施方式所涉及的定向耦合器的电路结构的电路图。

图23是本发明的第二实施方式所涉及的定向耦合器的立体图。

图24是表示图23所示的定向耦合器的层叠体的内部的立体图。

图25是图23所示的定向耦合器的层叠体的剖面图。

图26A～图26D是分别表示图23所示的定向耦合器的层叠体中的第1层～第4层的电介质层的图案形成面的说明图。

图27A～图27D是分别表示图23所示的定向耦合器的层叠体中的第5层～第8层的电介质层的图案形成面的说明图。

图28A～图28D是分别表示图23所示的定向耦合器的层叠体中的第9层～第12层的电介质层的图案形成面的说明图。

图29A～图29D是分别表示图23所示的定向耦合器的层叠体中的第13层～第16层的电介质层的图案形成面的说明图。

图30A～图30D是分别表示图23所示的定向耦合器的层叠体中的第17层～第20层的电介质层的图案形成面的说明图。

图31A～图31E是分别表示图23所示的定向耦合器的层叠体中的第21层～第25层的电介质层的图案形成面的说明图。

图32是表示本发明的第二实施方式中的第一整合部和第二比较例的整合部的相位变化量的频率特性的特性图。

图33是表示本发明的第二实施方式中的第一整合部和第二比较例的整合部的反射损失的频率特性的特性图。

图34是表示本发明的第二实施方式中的第一整合部和第二比较例的整合部的插入损失的频率特性的特性图。

图35是表示本发明的第二实施方式所涉及的定向耦合器和第二比较例的定向耦合器的耦合度的频率特性的特性图。

图36是表示本发明的第二实施方式所涉及的定向耦合器和第二比较例的定向耦合器的隔离度的频率特性的特性图。

图37是表示本发明的第二实施方式所涉及的定向耦合器和第二比较例的定向耦合器的耦合端口的反射损失的频率特性的特性图。

具体实施方式

[第一实施方式]

以下，参照附图详细说明本发明的实施方式。首先，参照图1说明本发明的第一实施方式所涉及的定向耦合器的电路结构。如图1所示，本实施方式所涉及的定向耦合器1具备第一端口11、第二端口12、第三端口13、第四端口14。第三端口13和第四端口14的一方经由具有例如50Ω的电阻值的终端电阻而接地。

定向耦合器1还具备：连接第一端口11与第二端口12的主线路10、分别由相对于主线路10进行电磁耦合的线路构成的N个副线路部、(N－1)个整合部、用于将第一～第四端口11～14、主线路10、N个副线路部及(N－1)个整合部一体化的层叠体。

N是2以上的整数。本实施方式中，特别是N为4。即，定向耦合器1具备第一副线路部20A、第二副线路部20B、第三副线路部20C、第四副线路部20D、第一整合部30A、第二整合部30B及第三整合部30C。

第一副线路部20A具有彼此位于相反侧的第一端部20A1及第二端部20A2。第二副线路部20B具有彼此位于相反侧的第一端部20B1及第二端部20B2。第三副线路部20C具有彼此位于相反侧的第一端部20C1及第二端部20C2。第四副线路部20D具有彼此位于相反侧的第一端部20D1及第二端部20D2。第一整合部30A具有彼此位于相反侧的第一端部30A1及第二端部30A2。第二整合部30B具有彼此位于相反侧的第一端部30B1及第二端部30B2。第三整合部30C具有彼此位于相反侧的第一端部30C1及第二端部30C2。

第一副线路部20A的第一端部20A1与第三端口13连接。第一整合部30A设置于第一副线路部20A的第二端部20A2和第三副线路部20C的第一端部20C1之间。第一整合部30A的第一端部30A1与第一副线路部20A的第二端部20A2连接。第三副线路部20C的第一端部20C1与第一整合部30A的第二端部30A2连接。

第二副线路部20B的第一端部20B1与第四端口14连接。第二整合部30B设置于第二副线路部20B的第二端部20B2和第四副线路部20D的第一端部20D1之间。第二整合部30B的第一端部30B1与第二副线路部20B的第二端部20B2连接。第四副线路部20D的第一端部20D1与第二整合部30B的第二端部30B2连接。

第三整合部30C设置于第三副线路部20C的第二端部20C2和第四副线路部20D的第二端部20D2之间。本实施方式中，第三整合部30C是线路。第三整合部30C的第一端部30C1与第三副线路部20C的第二端部20C2连接。第三整合部30C的第二端部30C2与第四副线路部20D的第二端部20D2连接。

第一整合部30A具有连接其第一端部30A1和第二端部30A2的第一路径31A、以及连接路径第一路径31A和地线的第二路径32A。第一路径31A包含第一电感器L1A。第一电感器L1A具有彼此位于相反侧的第一端部L1A1及第二端部L1A2。在此，将第一副线路部20A侧的第一电感器L1A的端部设为第一端部L1A1，将第三副线路部20C侧的第一电感器L1A的端部设为第二端部L1A2。

第二路径32A包含串联连接的第一电容器C1A和第二电感器L2A。第二电感器L2A具有在电路结构上最接近第一路径31A的第一端部L2A1、和在电路结构上最接近地线的第二端部L2A2。第一电容器C1A设置于第一电感器L1A的第一端部L1A1和第二电感器L2A的第一端部L2A1之间。本实施方式中，第二路径32A还具有设置于第一电感器L1A的第二端部L1A2和第二电感器L2A的第一端部L2A1之间的第二电容器C2A。第二电感器L2A具有0.1nH以上的电感。第二电感器L2A的电感优选为7nH以下。

第二整合部30B的电路结构与第一整合部30A相同。即，第二整合部30B具有连接其第一端部30B1和第二端部30B2的第一路径31B、以及连接第一路径31B和地线的第二路径32B。第一路径31B包含第一电感器L1B。第一电感器L1B具有彼此位于相反侧的第一端部L1B1及第二端部L1B2。在此，将第二副线路部20B侧的第一电感器L1B的端部设为第一端部L1B1，将第四副线路部20D侧的第一电感器L1B的端部设为第二端部L1B2。

第二路径32B包含串联连接的第一电容器C1B和第二电感器L2B。第二电感器L2B具有在电路结构上最接近第一路径31B的第一端部L2B1、和在电路结构上最接近地线的第二端部L2B2。第一电容器C1B设置于第一电感器L1B的第一端部L1B1和第二电感器L2B的第一端部L2B1之间。本实施方式中，第二路径32B还具有设置于第一电感器L1B的第二端部L1B2和第二电感器L2B的第一端部L2B1之间的第二电容器C2B。第二电感器L2B具有0.1nH以上的电感。第二电感器L2B的电感优选为7nH以下。

在此，将主线路10和第一副线路部20A的彼此耦合的部分称为第一耦合部40A。另外，将主线路10和第二副线路部20B的彼此耦合的部分称为第二耦合部40B。另外，将主线路10和第三副线路部20C的彼此耦合的部分称为第三耦合部40C。另外，将主线路10和第四副线路部20D的彼此耦合的部分称为第四耦合部40D。

另外，第一～第四耦合部40A、40B、40C、40D的耦合的强度分别如下所述定义。第一耦合部40A的耦合的强度为第一副线路部20A相对于主线路10的耦合的强度。第一耦合部40A的耦合的强度可以通过第一耦合部40A的单独的耦合度表示。第一耦合部40A的单独的耦合度越大，第一耦合部40A的耦合的强度越大。

第二耦合部40B的耦合的强度为第二副线路部20B相对于主线路10的耦合的强度。第二耦合部40B的耦合的强度可以通过第二耦合部40B的单独的耦合度表示。第二耦合部40B的单独的耦合度越大，第二耦合部40B的耦合的强度越大。

第三耦合部40C的耦合的强度为第三副线路部20C相对于主线路10的耦合的强度。第三耦合部40C的耦合的强度可以通过第三耦合部40C的单独的耦合度表示。第三耦合部40C的单独的耦合度越大，第三耦合部40C的耦合的强度越大。

第四耦合部40D的耦合的强度为第四副线路部20D相对于主线路10的耦合的强度。第四耦合部40D的耦合的强度可以通过第四耦合部40D的单独的耦合度表示。第四耦合部40D的单独的耦合度越大，第四耦合部40D的耦合的强度越大。

本实施方式中，第三及第四副线路部20C、20D相较于第一及第二副线路部20A、20B，相对于主线路10的耦合的强度大。即，第三及第四耦合部40C、40D的各个的耦合的强度比第一及第二耦合部40A、40B的各个的耦合的强度大。

第一～第三整合部30A、30B、30C设想第三端口13和第四端口14的一方经由作为负载的终端电阻接地，且具有与该终端电阻的电阻值(例如50Ω)相等的输出阻抗的信号源连接于第三端口13和第四端口14的另一方的情况而是进行信号源和负载之间的阻抗整合的电路。第一～第三整合部30A、30B、30C设想上述的情况，以在定向耦合器1的使用频带中从第三端口13和第四端口14的一方观察另一侧时的反射系数的绝对值成为0或其附近的值的方式进行设计。第一～第三整合部30A、30B、30C分别相对于通过其中的信号产生相位的变化。本实施方式中，第三整合部30C相较于第一及第二整合部30A、30B，相对于相同频率的信号产生的相位的变化小。

定向耦合器1的电路结构优选为以第三整合部30C为中心，也包含元件常数而对称。其中，定向耦合器1的电路结构可以不完全对称，只要近似对称即可。

以下，对定向耦合器1的电路结构为对称的情况进行说明。该情况下，第二耦合部40B的耦合的强度与第一耦合部40A的耦合的强度相等，第四耦合部40D的耦合的强度与第三耦合部40C的耦合的强度相等。另外，第一及第二整合部30A、30B具有以第三整合部30C为中心，也包含元件常数而彼此对称的电路结构。具体进行说明的话，则成对的第一电感器L1A、L1B的电感彼此实质上相等，成对的第二电感器L2A、L2B的电感彼此实质上相等，成对的第一电容器C1A、C1B的电容彼此实质上相等，成对的第二电容器C2A、C2B的电容彼此实质上相等。第一及第二整合部30A、30B在相同频率的信号通过它们时，相对于该信号产生相同大小的相位变化。定向耦合器1具有以第三整合部30C为中心而对称的电路结构，因此，具有双向性。此外，成对的两个电感器的电感、成对的两个电容器的电容“彼此实质上相等”是指允许因电感器或电容器的制造上的偏差而产生的电感或电容的误差。

此外，在图1所示的第一整合部30A中，第一电容器C1A设置于第一电感器L1A的第一端部L1A1和第二电感器L2A的第一端部L2A1之间，第二电容器C2A设置于第一电感器L1A的第二端部L1A2和第二电感器L2A的第一端部L2A1之间。另外，在图1所示的第二整合部30B中，第一电容器C1B设置于第一电感器L1B的第一端部L1B1和第二电感器L2B的第一端部L2B1之间，第二电容器C2B设置于第一电感器L1B的第二端部L1B2和第二电感器L2B的第一端部L2B1之间。但是，第一整合部30A中的第一及第二电容器C1A、C2A的电路结构上的配置、和第二整合部30B中的第一及第二电容器C1B、C2B的电路结构上的配置也可以分别与图1所示的例子相反。即，在第一整合部30A中，第一电容器C1A设置于第一电感器L1A的第二端部L1A2和第二电感器L2A的第一端部L2A1之间，第二电容器C2A设置于第一电感器L1A的第一端部L1A1和第二电感器L2A的第一端部L2A1之间。该情况下，在第二整合部30B中，第一电容器C1B设置于第一电感器L1B的第二端部L1B2和第二电感器L2B的第一端部L2B1之间，第二电容器C2B设置于第一电感器L1B的第一端部L1B1和第二电感器L2B的第一端部L2B1之间。

其次，对本实施方式所涉及的定向耦合器1的作用进行说明。定向耦合器1可以按照以下的第一及第二使用方式使用。在第一使用方式中，以第一端口11为输入端口，以第二端口12为输出端口，以第三端口13为耦合端口，以第四端口14为终端端口。在第一使用方式中，第四端口14经由具有例如50Ω的电阻值的终端电阻接地。在第二使用方式中，以第二端口12为输入端口，以第一端口11为输出端口，以第四端口14为耦合端口，以第三端口13为终端端口。在第二使用方式中，第三端口13经由具有例如50Ω的电阻值的终端电阻接地。

在第一使用方式中，向第一端口11输入高频信号，该高频信号从第二端口12输出。从第三端口13输出具有与被输入第一端口11的高频信号的功率相对应的功率的耦合信号。

在第一使用方式中，在成为输入端口的第一端口11和成为耦合端口的第三端口13之间形成经由第一耦合部40A的第一信号路径、经由第三耦合部40C及第一整合部30A的第二信号路径、经由第四耦合部40D、第三整合部30C及第一整合部30A的第三信号路径、经由第二耦合部40B、第二整合部30B、第三整合部30C及第一整合部30A的第四信号路径。在向第一端口11输入了高频信号时，从第三端口13输出的耦合信号为将分别通过了第一～第四信号路径的信号合成而得到的信号。第一使用方式中的定向耦合器1的耦合度依赖于第一～第四耦合部40A、40B、40C、40D的各个的耦合的强度、和分别通过了第一～第四信号路径的信号的相位的关系。

在第一使用方式中，在成为输出端口的第二端口12和成为耦合端口的第三端口13之间形成经由第一耦合部40A的第五信号路径、经由第三耦合部40C及第一整合部30A的第六信号路径、经由第四耦合部40D、第三整合部30C及第一整合部30A的第七信号路径、经由第二耦合部40B、第二整合部30B、第三整合部30C及第一整合部30A的第八信号路径。第一使用方式中的定向耦合器1的隔离度依赖于第一～第四耦合部40A、40B、40C、40D的各个的耦合的强度、和分别通过了第五～第八信号路径的信号的相位的关系。

在第二使用方式中，向第二端口12输入高频信号，该高频信号从第一端口11输出。从第四端口14输出具有与被输入第二端口12的高频信号的功率相对应的功率的耦合信号。

在第二使用方式中，在成为输入端口的第二端口12和成为耦合端口的第四端口14之间形成具有第二耦合部40B的第九信号路径、经由第四耦合部40D及第二整合部30B的第十信号路径、经由第三耦合部40C、第三整合部30C及第二整合部30B的第十一信号路径、经由第一耦合部40A、第一整合部30A、第三整合部30C及第二整合部30B的第十二信号路径。在向第二端口12输入了高频信号时，从第四端口14输出的耦合信号为将分别通过了第九～第十二信号路径的信号合成而得到的信号。第二使用方式中的定向耦合器1的耦合度依赖于第一～第四耦合部40A、40B、40C、40D的各个的耦合的强度、和分别通过了第九～第十二信号路径的信号的相位的关系。

在第二使用方式中，在成为输出端口的第一端口11和成为耦合端口的第四端口14之间形成经由第二耦合部40B的第十三信号路径、经由第四耦合部40D及第二整合部30B的第十四信号路径、经由第三耦合部40C、第三整合部30C及第二整合部30B的第十五信号路径、经由第一耦合部40A、第一整合部30A、第三整合部30C及第二整合部30B的第十六信号路径。第二使用方式中的定向耦合器1的隔离度依赖于第一～第四耦合部40A、40B、40C、40D的各个的耦合的强度、和分别通过了第十三～第十六信号路径的信号的相位的关系。

在此，参照图2，对第一及第二使用方式中使用的情况下的定向耦合器1的使用例进行说明。图2是表示定向耦合器1的使用例的电路图。图2表示包含定向耦合器1的发送系统电路。图2所示的发送系统电路除定向耦合器1外，还具备功率放大器2、自动输出控制电路(以下称为APC电路。)3、阻抗整合元件5。

功率放大器2具有输入端、输出端和增益控制端。向功率放大器2的输入端输入作为高频信号的发送信号。功率放大器2的输出端与定向耦合器1的第一端口11连接。

APC电路3具有输入端和输出端。APC电路3的输入端与定向耦合器1的第三端口13连接。APC电路3的输出端与功率放大器2的增益控制端连接。

定向耦合器1的第二端口12经由阻抗整合元件5与天线4连接。阻抗整合元件5是为了充分减小发送信号通过天线4反射而产生的反射波信号的电平而进行发送系统电路与天线4之间的阻抗整合的元件。定向耦合器1的第四端口14经由终端电阻15接地。

其次，对图2所示的发送系统电路中的定向耦合器1的第一使用方式进行说明。第一使用方式中，由功率放大器2放大了的发送信号被输入第一端口11并从第二端口12输出，从第三端口13输出具有与被输入第一端口11的发送信号的功率相对应的功率的耦合信号。从第二端口12输出的发送信号经阻抗整合元件5从天线4发送。从第三端口13输出的耦合信号被输入APC电路3。APC电路3根据从第三端口13输出的耦合信号的电平，以功率放大器2的输出信号的电平大致成为一定的方式控制功率放大器2的增益。

其次，对图2所示的发送系统电路中的定向耦合器1的第二使用方式进行说明。第二使用方式中的定向耦合器1用于检测发送信号由天线4反射而产生的反射波信号的电平。第二使用方式中，反射波信号为向定向耦合器1输入的高频信号。反射波信号被输入第二端口12并从第一端口11输出。因此，在第二使用方式中，第二端口12成为输入端口，第一端口11成为输出端口，第四端口14成为耦合端口，第三端口13成为终端端口。第二使用方式中，第三端口13经由终端电阻接地。在第四端口14连接有未图示的功率检测器。从第四端口14输出具有与被输入第二端口12的反射波信号的功率相对应的功率的耦合信号。然后，该耦合信号的电平由未图示的功率检测器进行检测。该耦合信号的电平的信息用于调整阻抗整合元件5的特性，以使反射波信号的电平充分小。

向定向耦合器1输入的反射波信号的电平比向定向耦合器1输入的发送信号的电平小。因此，第一及第二使用方式中使用的定向耦合器1中，不仅在第一使用方式中，而且在第二使用方式中也需要充分大的隔离度。

如上所述，本实施方式所涉及的定向耦合器1具有以第三整合部30C为中心而对称或接近对称的电路结构，其结果，具有双向性。因此，定向耦合器1可以在第一及第二使用方式中使用，并且在第一使用方式和第二使用方式中得到同样的特性。

其次，对定向耦合器1的构造的一例进行说明。图3是定向耦合器1的立体图。图3所示的定向耦合器1具备用于将第一～第四端口11～14、主线路10、第一～第四副线路部20A、20B、20C、20D及第一～第三整合部30A、30B、30C一体化的层叠体50。之后详细说明，层叠体50含有被层叠的多个电介质层和多个导体层。再有，电感器L1A、L2B分别使用层叠体50的多个导体层中的一个以上的导体层即一个以上的电感器构成层构成。另外，电感器L2A、L2B分别使用形成于层叠体50的多个电介质层的多个通孔构成。另外，电容器C1A、C2A、C1B、C2B分别使用多个导体层中的两个以上的导体层构成。

层叠体50成为具有外周部的长方体形状。层叠体50的外周部包含上表面50A、底面50B和四个侧面50C～50F。上表面50A和底面50B彼此朝着相反侧，侧面50C、50D也彼此朝着相反侧，侧面50E、50F也彼此朝着相反侧。侧面50C～50F相对于上表面50A及底面50B成垂直。在层叠体50上，与上表面50A及底面50B垂直的方向为多个电介质层及多个导体层的层叠方向。图3中，用标注记号T的箭头表示该层叠方向。上表面50A和底面50B位于层叠方向T的两端。

图3所示的定向耦合器1具备第一端子111、第二端子112、第三端子113、第四端子114、两个接地端子115、116。第一～第四端子111、112、113、114分别与图1所示的第一～第四端口11、12、13、14相对应。接地端子115、116与地线连接。端子111～116被配置于层叠体50的底面50B。

其次，参照图4～图11C详细说明层叠体50。层叠体50具有被层叠的23层的电介质层。以下，将该23层的电介质层从下依次称为第1层～第23层的电介质层。图4是表示层叠体50的内部的立体图。图5是层叠体50的剖面图。图6A～图6D分别表示第1层～第4层的电介质层的图案形成面。图7A～图7D分别表示第5层～第8层的电介质层的图案形成面。图8A～图8D分别表示第9层～第12层的电介质层的图案形成面。图9A～图9D分别表示第13层～第16层的电介质层的图案形成面。图10A～图10D分别表示第17层～第20层的电介质层的图案形成面。图11A～图11C分别表示第21层～第23层的电介质层的图案形成面。

如图6A所示，在第1层的电介质层51的图案形成面形成有第一～第四端子111、112、113、114和接地端子115、116。另外，在电介质层51上分别形成有与端子111、112、113、114、115、116连接的通孔51T1、51T2、51T3、51T4、51T5、51T6。

如图6B所示，在第二层的电介质层52的图案形成面形成有接地用导体层521。另外，在电介质层52上形成有通孔52T1、52T2、52T3、52T4、52T5、52T6、52T13、52T14、52T15、52T16、52T17、52T18、52T19。在通孔52T1～52T4分别连接有图6A所示的通孔51T1～51T4。通孔52T5、52T6、52T13～52T19、和图6A所示的通孔51T5、51T6与导体层521连接。

如图6C所示，在第3层的电介质层53的图案形成面形成有接地用导体层531。另外，在电介质层53上形成有通孔53T1、53T2、53T3、53T4、53T13、53T14、53T15。在通孔53T1～53T4分别连接有图6B所示的通孔52T1～52T4。通孔53T13～53T15和图6B所示的通孔52T5、52T6、52T13～52T19与导体层531连接。

如图6D所示，在第4层的电介质层54上形成有通孔54T1、54T2、54T3、54T4、54T13、54T14、54T15。在通孔54T1～54T4、54T13～54T15上分别连接有图6C所示的通孔53T1～53T4、53T13～53T15。

如图7A所示，在第5层的电介质层55的图案形成面上形成有用于构成第一副线路部20A的导体层551、和用于构成第二副线路部20B的导体层552。导体层551、552分别具有第一端和第二端。另外，在电介质层55上形成有通孔55T1、55T2、55T3、55T4、55T13、55T14、55T15。在通孔55T1、55T2、55T13～55T15上分别连接有图6D所示的通孔54T1、54T2、54T13～54T15。通孔55T3与导体层551中的第一端的附近部分连接。通孔55T4与导体层552中的第一端的附近部分连接。图6D所示的通孔54T3与导体层551中的第二端的附近部分连接。图6D所示的通孔54T4与导体层552中的第二端的附近部分连接。

如图7B所示，在第6层的电介质层56上形成有通孔56T1、56T2、56T3、56T4、56T13、56T14、56T15。在通孔56T1～56T4、56T13～56T15上分别连接有图7A所示的通孔55T1～55T4、55T13～55T15。

如图7C所示，在第7层的电介质层57上形成有通孔57T1、57T2、57T3、57T4、57T13、57T14、57T15。在通孔57T1～57T4、57T13～57T15上分别连接有图7B所示的通孔56T1～56T4、56T13～56T15。

如图7D所示，在第8层的电介质层58的图案形成面上形成有用于构成主线路10的导体层581。导体层581具有第一端和第二端。另外，在电介质层58上形成有通孔58T3、58T4、58T13、58T14、58T15。在通孔58T3、58T4、58T13～58T15上分别连接有图7C所示的通孔57T3、57T4、57T13～57T15。图7C所示的通孔57T1与导体层581中的第一端的附近部分连接。图7C所示的通孔57T2与导体层581中的第二端的附近部分连接。

如图8A所示，在第9层的电介质层59上形成有通孔59T3、59T4、59T13、59T14、59T15。在通孔59T3、59T4、59T13～59T15上分别连接有图7D所示的通孔58T3、58T4、58T13～58T15。

如图8B所示，在第10层的电介质层60上形成有通孔60T3、60T4、60T13、60T14、60T15。在通孔60T3、60T4、60T13～60T15上分别连接有图8A所示的通孔59T3、59T4、59T13～59T15。

如图8C所示，在第11层的电介质层61的图案形成面上形成有用于构成第三副线路部20C的导体层611、和用于构成第四副线路部20D的导体层612。导体层611、612分别具有第一端和第二端。另外，在电介质层61上形成有通孔61T3、61T4、61T7、61T8、61T9、61T10、61T13、61T14、61T15。在通孔61T3、61T4、61T13～61T15上分别连接有图8B所示的通孔60T3、60T4、60T13～60T15。通孔61T7与导体层611中的第一端的附近部分连接。通孔61T8与导体层612中的第一端的附近部分连接。通孔61T9与导体层611中的第二端的附近部分连接。通孔61T10与导体层612中的第二端的附近部分连接。

如图8D所示，在第12层的电介质层62上形成有通孔62T3、62T4、62T7、62T8、62T9、62T10、62T13、62T14、62T15。在通孔62T3、62T4、62T7～62T10、62T13～62T15上分别连接有图8C所示的通孔61T3、61T4、61T7～61T10、61T13～61T15。

如图9A所示，在第13层的电介质层63上形成有通孔63T3、63T4、63T7、63T8、63T9、63T10、63T13、63T14、63T15。在通孔63T3、63T4、63T7～63T10、63T13～63T15上分别连接有图8D所示的通孔62T3、62T4、62T7～62T10、62T13～62T15。

如图9B所示，在第14层的电介质层64的图案形成面上形成有接地用导体层641、和导体层642、643。导体层642、643分别具有第一端和第二端。另外，在电介质层64上形成有通孔64T3、64T4、64T7、64T8、64T9、64T10、用于构成电感器L2A的通孔64T11、用于构成电感器L2B的通孔64T12。在通孔64T3、64T4、64T7、64T8上分别连接有图9A所示的通孔63T3、63T4、63T7、63T8。通孔64T9与导体层642中的第一端的附近部分连接。通孔64T10与导体层643中的第一端的附近部分连接。通孔64T11、64T12、和图9A所示的通孔63T13～63T15与导体层641连接。图9A所示的通孔63T9与导体层642中的第二端的附近部分连接。图9A所示的通孔63T10与导体层643中的第二端的附近部分连接。

如图9C所示，在第15层的电介质层65上形成有通孔65T3、65T4、65T7、65T8、65T9、65T10、用于构成电感器L2A的通孔65T11、用于构成电感器L2B的通孔65T12。在通孔65T3、65T4、65T7～65T12上分别连接有图9B所示的通孔64T3、64T4、64T7～64T12。

如图9D所示，在16层的电介质层66的图案形成面上形成有用于构成电容器C2A的导体层661、和用于构成电容器C2B的导体层662。另外，在电介质层66上形成有通孔66T3、66T4、66T7、66T8、66T9、66T10、用于构成电感器L2A的通孔66T11、用于构成电感器L2B的通孔66T12。在通孔66T3、66T4、66T9～66T12上分别连接有图9C所示的通孔65T3、65T4、65T9～65T12。通孔66T7与导体层661和图9C所示的通孔65T7连接。通孔66T8与导体层662和图9C所示的通孔65T8连接。

如图10A所示，在第17层的电介质层67的图案形成面上形成有用于构成电容器C1A、C2A的导体层671、和用于构成电容器C1B、C2B的导体层672。另外，在电介质层67上形成有通孔67T3、67T4、67T7、67T8、67T9、67T10。在通孔67T3、67T4、67T7～67T10上分别连接有图9D所示的通孔66T3、66T4、66T7～66T10。图9D所示的通孔66T11与导体层671连接。图9D所示的通孔66T12与导体层672连接。

如图10B所示，在第18层的电介质层68的图案形成面上形成有用于构成电容器C1A的导体层681、和用于构成电容器C1B的导体层682。另外，在电介质层68上形成有通孔68T3、68T4、68T7、68T8、68T9、68T10。通孔68T3和图10A所示的通孔67T3与导体层681连接。通孔68T4和图10A所示的通孔67T4与导体层682连接。在通孔68T7～68T10上分别连接有图10A所示的通孔67T7～67T10。

如图10C所示，在第19层的电介质层69上形成有通孔69T3、69T4、69T7、69T8、69T9、69T10。在通孔69T3、69T4、69T7～69T10上分别连接有图10B所示的通孔68T3、68T4、68T7～68T10。

如图10D所示，在第20层的电介质层70上形成有通孔70T3、70T4、70T7、70T8、70T9、70T10。在通孔70T3、70T4、70T7～70T10上分别连接有图10C所示的通孔69T3、69T4、69T7～69T10。

如图11A所示，在第21层的电介质层71上形成有通孔71T3、71T4、71T7、71T8、71T9、71T10。在通孔71T3、71T4、71T7～71T10上分别连接有图10D所示的通孔70T3、70T4、70T7～70T10。

如图11B所示，在第22层的电介质层72的图案形成面上形成有用于构成电感器L1A的导体层即电感器构成层721、用于构成电感器L1B的导体层即电感器构成层722、用于构成第三整合部30C的导体层723。导体层723具有第一端和第二端。

在此，详细说明电感器构成层721、722。电感器构成层721、722分别包含用于分别与其它元件的电连接部分的两个连接部分、和连接两个连接部分的线路部分。以下，用符号721s、721e表示电感器构成层721的两个连接部分，用符号721L表示电感器构成层721的线路部分。另外，用符号722s、722e表示电感器构成层722的两个连接部分，用符号722L表示电感器构成层722的线路部分。电感器构成层721、722分别具有旋涡形状。

图11A所示的通孔71T3与电感器构成层721的连接部分721s连接。图11A所示的通孔71T4与电感器构成层722的连接部分722s连接。图11A所示的通孔71T7与电感器构成层721的连接部分721e连接。图11A所示的通孔71T8与电感器构成层722的连接部分722e连接。图11A所示的通孔71T9与导体层723中的第一端的附近部分连接。图11A所示的通孔71T10与导体层723中的第二端的附近部分连接。

如图11C所示，在第23层的电介质层73的图案形成面上形成有标记731。

图3所示的层叠体50以第1层的电介质层51的图案形成面成为层叠体50的底面50B的方式层叠第1层～第23层的电介质层51～73而构成。

图4表示层叠体50的内部。图5表示从侧面50D侧观察到的层叠体50的截面。

以下，对图1所示的定向耦合器1的电路的构成元件、和图6A～图11C所示的层叠体50的内部的构成元件的对应关系进行说明。主线路10由图7D所示的导体层581构成。导体层581具有朝向与电介质层58的图案形成面相同的方向的第一面、和第一面的相反侧的第二面。导体层581的第一面包含第一部分和第二部分。导体层581的第二面包含第三部分和第四部分。

图7A所示的导体层551的一部分经由电介质层55～57与导体层581的第一面的第一部分相对。图7A所示的导体层552的一部分经由电介质层55～57与导体层581的第一面的第二部分相对。第一副线路部20A由上述导体层551的一部分构成。第二副线路部20B由上述导体层552的一部分构成。

图8C所示的导体层611的一部分经由电介质层58～60与导体层581的第二面的第三部分相对。图8C所示的导体层612的一部分经由电介质层58～60与导体层581的第二面的第四部分相对。第三副线路部20C由上述导体层611的一部分构成。第四副线路部20D由上述导体层612的一部分构成。

第一整合部30A的电感器L1A仅由图11B所示的电感器构成层721构成。电感器构成层721的连接部分721s经由通孔55T3、56T3、57T3、58T3、59T3、60T3、61T3、62T3、63T3、64T3、65T3、66T3、67T3、导体层681及通孔68T3、69T3、70T3、71T3与构成第一副线路部20A的导体层551连接。电感器构成层721的连接部分721e经由通孔61T7、62T7、63T7、64T7、65T7、66T7、67T7、68T7、69T7、70T7、71T7与构成第三副线路部20C的导体层611连接。

第一整合部30A的电容器C1A由图10A及图10B所示的导体层671、681、和导体层671、681之间的电介质层67构成。导体层681经由通孔55T3、56T3、57T3、58T3、59T3、60T3、61T3、62T3、63T3、64T3、65T3、66T3、67T3与构成第一副线路部20A的导体层551连接。

第一整合部30A的电容器C2A由图9D及图10A所示的导体层661、671、和导体层661、671之间的电介质层66构成。导体层661经由通孔61T7、62T7、63T7、64T7、65T7与构成第三副线路部20C的导体层611连接。

第一整合部30A的电感器L2A由图9B～图9D所示的通孔64T11、65T11、66T11构成。通孔66T11与图10A所示的导体层671连接。通孔64T11与接地用导体层641连接。

第二整合部30B的电感器L1B仅由图11B所示的电感器构成层722构成。电感器构成层722的连接部分722s经由通孔55T4、56T4、57T4、58T4、59T4、60T4、61T4、62T4、63T4、64T4、65T4、66T4、67T4、导体层682及通孔68T4、69T4、70T4、71T4与构成第二副线路部20B的导体层552连接。电感器构成层722的连接部分722e经由通孔61T8、62T8、63T8、64T8、65T8、66T8、67T8、68T8、69T8、70T8、71T8与构成第四副线路部20D的导体层612连接。

第二整合部30B的电容器C1B由图10A及图10B所示的导体层672、682、和导体层672、682之间的电介质层67构成。导体层682经由通孔55T4、56T4、57T4、58T4、59T4、60T4、61T4、62T4、63T4、64T4、65T4、66T4、67T4与构成第二副线路部20B的导体层552连接、

第二整合部30B的电容器C2B由图9D及图10A所示的导体层662、672、和导体层662、672之间的电介质层66构成。导体层662经由通孔61T8、62T8、63T8、64T8、65T8与构成第四副线路部20D的导体层612连接。

第二整合部30B的电感器L2B由图9B～图9D所示的通孔64T12、65T12、66T12构成。通孔66T12与图10A所示的导体层672连接。通孔64T12与接地用导体层641连接。

第三整合部30C由图11B所示的导体层723构成。导体层723中的第一端的附近部分经由通孔61T9、62T9、63T9、导体层642及通孔64T9、65T9、66T9、67T9、68T9、69T9、70T9、71T9与构成第三副线路部20C的导体层611连接。导体层723中的第二端的附近部分经由通孔61T10、62T10、63T10、导体层643及通孔64T10、65T10、66T10、67T10、68T10、69T10、70T10、71T10与构成第四副线路部20D的导体层612连接。

在层叠体50上，在构成第一～第三整合部30A、30B、30C的多个导体层、和构成主线路10的导体层681之间介有与地线连接的接地用导体层641。因此，第一～第三整合部30A、30B、30C相对于主线路10未电磁耦合。

图6C所示的接地用导体层531具有将第一及第二副线路部20A、20B的阻抗调整为所希望的值的作用。图9B所示的接地用导体层641具有将第三及第四副线路部20C、20D的阻抗调整为所希望的值的作用。

以下，对层叠体50中的第一及第二整合部30A、30B的构造上的特征进行说明。层叠体50的多个导体层中包含构成第一整合部30A的第一电感器L1A的一个以上的导体层即一个以上的电感器构成层、和构成第二整合部30B的第一电感器L1B的一个以上的导体层即一个以上的电感器构成层。本实施方式中，特别是第一电感器L1A仅由旋涡形状的一个电感器构成层721构成，第一电感器L1B仅由旋涡形状的一个电感器构成层722构成。

电感器构成层721包含用于分别与其它元件电连接的两个连接部分721s、721e、和连接两个连接部分721s、721e的线路部分721L。同样，电感器构成层722包含用于分别与其它元件电连接的两个连接部分722s、722e、和连接两个连接部分722s、722e的线路部分722L。

除了连接部分721s、721e的第一电感器L1A的整体不包含从层叠方向T观察彼此重叠的多个部分。同样，除了连接部分722s、722e的第一电感器L1B的整体不包含从层叠方向T观察彼此重叠的多个部分。

另外，第一电感器L1A与第一及第二电容器C1A、C2A、第二电感器L2A、主线路10及副线路部20A、20B、20C、20D相比，位于更接近上表面50A的位置。第二电感器L2A与第一及第二电容器C1A、C2A相比，位于更接近底面50B的位置。

同样，第一电感器L1B与第一及第二电容器C1B、C2B、第二电感器L2B、主线路10及副线路部20A、20B、20C、20D相比，位于更接近上表面50A的位置。第二电感器L2B与第一及第二电容器C1B、C2B相比，位于更接近底面50B的位置。

根据本实施方式所涉及的定向耦合器1，能够抑制在宽频带中伴随频率的变化的耦合度的变化。以下对其进行详细说明。

可以说定向耦合器1中的由第三耦合部40C、第四耦合部40D及第三整合部30C构成的部分构成由两个耦合部和一个整合部构成的定向耦合器。在以下的说明中，将由第三耦合部40C、第四耦合部40D及第三整合部30C构成的部分称为耦合器部分。定向耦合器1大体划分的话可以说具备耦合器部分、第一及第二耦合部40A、40B、第一及第二整合部30A、30B。以下，对它们的特性进行说明。

图12表示第一及第二耦合部40A、40B的各个的单独的耦合度的频率特性。图12中，横轴为频率，纵轴为耦合度。如图12所示，频率越高，第一及第二耦合部40A、40B的各个的单独的耦合度越大。图中未图示，但频率越高，第三及第四耦合部40C、40D的各个的单独的耦合度也越大。第三及第四耦合部40C、40D的各个的单独的耦合度比第一及第二耦合部40A、40B的各个的单独的耦合度大。在频率2000MHz下，优选第三及第四耦合部40C、40D的各个的单独的耦合度比第一及第二耦合部40A、40B的各个的单独的耦合度大5dB以上。

在此，将整合部30A、30B、30C分别相对于通过其中的信号产生的相位的变化量称为相位变化量。整合部30A、30B、30C由于均使通过其中的信号的相位延迟，所以相位变化量用负的值表示。在整合部30A、30B、30C的各个中，可以说相位变化量的绝对值越大，相对于通过其中的信号产生的相位的变化越大。

第一及第二整合部30A、30B分别使用第一及第二电感器、和第一及第二电容器构成。该第一及第二整合部30A、30B可以在比低通滤波器宽的频带中使高频信号通过。

在此，考虑第一电感器具有寄生电容的情况。作为使用层叠体构成电感器的方法，如中国专利第102832435B号所记载的那样，有将位于层叠方向的不同位置的多个导体层经由一个以上的通孔串联连接而构成电感器的方法。在通过该方法构成电感器的情况下，通常，多个导体层以从层叠方向观察重叠的方式配置。该情况下，在多个导体层间产生电容，其结果，电感器具有大的寄生电容。另外，在构成电感器的一个以上的导体层的附近存在比较大的其它导体层的情况下，电感器也具有大的寄生电容。

在第一及第二整合部30A、30B的各个中，如果第一电感器具有寄生电容，则第一及第二整合部30A、30B的各个的特性会与所希望的特性不同。参照图13～图16说明该情况。

图13表示第一比较例的整合部。第一比较例的整合部为在第一整合部30A附加了第一电感器L1A的寄生电容C11A的结构。寄生电容C11A与第一电感器L1A并联连接。

图14表示第一整合部30A和第一比较例的整合部的相位变化量的频率特性。图14中，横轴为频率，纵轴为相位变化量。另外，图14中，实线表示第一整合部30A的特性，虚线表示第一比较例的整合部的特性。

图15表示第一整合部30A和第一比较例的整合部的反射损失的频率特性。图15中，横轴为频率，纵轴为反射损失。另外，图15中，实线表示第一整合部30A的特性，虚线表示第一比较例的整合部的特性。

图16表示第一整合部30A和第一比较例的整合部的插入损失的频率特性。图16中，横轴为频率，纵轴为插入损失。另外，图16中，实线表示第一整合部30A的特性，虚线表示第一比较例的整合部的特性。

如果第一电感器L1A具有寄生电容C11A，则第一整合部30A的特性会从图14～图16中实线所示的所希望的特性变化为图14～图16中虚线所示的第一比较例的整合部的特性。因第一电感器L1A具有寄生电容C11A而特别成为问题的是，第一整合部30A的相位变化量的频率特性会如下变化。如图14所示，如果第一电感器L1A具有寄生电容C11A，则在比相位变化量的绝对值为180度的频率低的频率区域，相位变化量的绝对值小于所希望的值，在比相位变化量的绝对值为180度的频率高的频率区域，相位变化量的绝对值大于所希望的值。

第二整合部30B的特性与第一整合部30A的特性相同或大致相同。与第一整合部30A相同，在第二整合部30B，当第一电感器L1B具有寄生电容时，第二整合部30B的特性也会从所希望的特性变化为第一比较例的整合部的特性。如后文所示，在第一及第二整合部30A、30B的各个中，当第一电感器具有寄生电容时，能够抑制伴随频率的变化的耦合度的变化等的定向耦合器1的效果降低。

图17表示第三整合部30C的相位变化量的频率特性。图17中，横轴为频率，纵轴为相位变化量。如图14及图17所示，第三整合部30C与第一及第二整合部30A、30B相比，相对于相同频率的信号产生的相位的变化小。换言之，第三整合部30C与第一及第二整合部30A、30B相比，相位变化量的绝对值为180度的频率高。图14所示的例子中，第一及第二整合部30A、30B的各个的相位变化量的绝对值为180度的频率约为3800MHz。图14所示的例子中，第三整合部30C的相位变化量的绝对值为180度的频率超过5000MHz。在频率2000MHz下，第一及第二整合部30A、30B的各个的相位变化量的绝对值和第三整合部30C的相位变化量的绝对值之差优选为10度以上。

图18表示由第三耦合部40C、第四耦合部40D及第三整合部30C构成的上述的耦合器部分的耦合度的频率特性。图18中，横轴为频率，纵轴为耦合度。第一使用方式中，在耦合器部分，在成为输入端口的第一端口11和成为耦合端口的第三副线路部20C的第一端部20C1之间形成经由第三耦合部40C的信号路径、和经由第四耦合部40D及第三整合部30C的信号路径。

如图18所示，耦合器部分的耦合度直至约3000MHz为止，频率越高则越大，但在约3000MHz～5000MHz的范围，频率越高则越小。这是因为，在图18的横轴所示的频率范围，频率越高，第三及第四耦合部40C、40D的各个的单独的耦合度越大，但第三整合部30C的相位变化量的绝对值接近180度。第三整合部30C的相位变化量的绝对值越是接近180度，则通过了经由第三耦合部40C的信号路径的信号、和通过了经由第四耦合部40D及第三整合部30C的信号路径的信号相抵消的程度越是增大，这样，伴随频率的变化的耦合器部分的耦合度的变化被抑制。

在此，在定向耦合器1中的第一及第二整合部30A、30B的各个中，将附加了第一电感器的寄生电容的结构的定向耦合器称为第一比较例的定向耦合器。

图19～图21表示本实施方式所涉及的定向耦合器1和第一比较例的定向耦合器的特性的一例。图19～图21所示的例子中，将定向耦合器1的使用频带设为700～3800MHz。图19中，该使用频带的下限和上限用两条虚线表示。图19～图21所示的特性通过模拟而求出。图19～图21中，实线表示第一使用方式中使用的情况下的定向耦合器1的特性，虚线表示第一使用方式中使用的情况下的第一比较例的定向耦合器的特性。在模拟中，第二使用方式中使用的情况下的定向耦合器1的特性与第一使用方式中使用的情况下的定向耦合器1的特性相同，第二使用方式中使用的情况下的第一比较例的定向耦合器的特性与第一使用方式中使用的情况下的第一比较例的定向耦合器的特性相同。

图19表示定向耦合器1及第一比较例的定向耦合器的耦合度的频率特性。图19中，横轴为频率，纵轴为耦合度。如果将耦合度表示为－c(dB)，则在定向耦合器1中，在使用频带中，c的值为20以上的足够的大小。

图20表示定向耦合器1及第一比较例的定向耦合器的隔离度的频率特性。图20中，横轴为频率，纵轴为隔离度。如果将隔离度表示为－i(dB)，则在定向耦合器1中，在使用频带中，i的值为45以上的足够的大小。

图21表示定向耦合器1及第一比较例的定向耦合器的耦合端口的反射损失的频率特性。图21中，横轴为频率，纵轴为耦合端口的反射损失。如果将耦合端口的反射损失表示为－r(dB)，则在定向耦合器1中，在使用频带中，r的值为20以上的足够的大小。这意味着在使用频带中，从第三端口13和第四端口14的一方观察另一方侧时的反射系数的绝对值为0或其附近的值。

如图19中实线所示，在定向耦合器1的耦合度的频率特性上，在宽的频率范围，伴随频率的变化的耦合度的变化被抑制。与之相对，图19中虚线所示的第一比较例的定向耦合器的耦合度的频率特性与定向耦合器1的耦合度的频率特性相比，伴随频率的变化的耦合度的变化增大。其原因在于，在第一及第二整合部30A、30B的各个中，第一电感器具有寄生电容。

以下，根据本实施方式所涉及的定向耦合器1，对在宽的频率范围，可以抑制伴随频率的变化的耦合度的变化的理由进行概念性说明。在定向耦合器1中，如上所述，第三及第四耦合部40C、40D的各个的单独的耦合度比第一及第二耦合部40A、40B的各个的单独的耦合度大。因此，定向耦合器1的耦合度的频率特性大幅依赖于图18所示的耦合器部分的耦合度的频率特性。

在定向耦合器1中，在分别由第一整合部30A和第二整合部30B决定的相位的关系下相对于经由耦合器部分的信号合成经由第一耦合部40A的信号和经由第二耦合部40B的信号，形成耦合信号。第一及第二整合部30A、30B的各个的相位变化量的绝对值越接近180度，经由第一耦合部40A的信号和经由第二耦合部40B的信号与经由耦合器部分的信号相抵消的程度越大。通过这样的作用，定向耦合器1的耦合度的频率特性与图18所示的耦合器部分的耦合度的频率特性相比，伴随频率的变化的耦合度的变化被抑制。

另外，第三整合部30C与第一及第二整合部30A、30B相比，相位变化量的绝对值为180度的频率高。由此，如图18所示，作为耦合器部分的耦合度的频率特性，在超过第一及第二整合部30A、30B的各个的相位变化量的绝对值为180度的频率的频率范围，得到抑制了伴随频率的变化的耦合度的变化的特性。其结果，根据定向耦合器1，即使在超过第一及第二整合部30A、30B的各个的相位变化量的绝对值为180度的频率的频率范围，也能够抑制伴随频率的变化的耦合度的变化。通过这样的作用，根据定向耦合器1，在宽的频率范围，能够抑制伴随频率的变化的耦合度的变化。

在此，在第一及第二整合部30A、30B的各个中，如果第一电感器具有寄生电容，则如图14所示，第一及第二整合部30A、30B的各个的相位变化量的绝对值在比相位变化量的绝对值为180度的频率低的频率区域和高的频率区域这两个区域，相较于所希望的值，偏离180度。这意味着经由第一耦合部40A的信号和经由第二耦合部40B的信号抵消经由耦合器部分的信号的程度减小。其结果，如图19中虚线所示，伴随频率的变化的耦合度的变化会变大。

如上所述，作为在使用层叠体构成电感器的情况下电感器具有大的寄生电容的情况，有构成电感器的多个导体层以从层叠方向观察重叠的方式配置的情况、及在构成电感器的一个以上的导体层的附近具有比较大的其它导体层的情况。

本实施方式中，除了连接部分721s、721e的第一电感器L1A的整体不包含从层叠方向T观察彼此重叠的多个部分。同样，除了连接部分722s、722e的第一电感器L1B的整体不包含从层叠方向T观察彼此重叠的多个部分。因此，根据本实施方式，能够防止第一电感器L1A、L1B具有大的寄生电容。

另外，本实施方式中，第一电感器L1A与第一及第二电容器C1A、C2A、第二电感器L2A、主线路10及副线路部20A、20B、20C、20D相比，位于更接近上表面50A的位置。同样，第一电感器L1B与第一及第二电容器C1B、C2B、第二电感器L2B、主线路10及副线路部20A、20B、20C、20D相比，位于更接近上表面50A的位置。换言之，在第一电感器L1A、L1B的上方，不存在用于构成定向耦合器1的导体层。由此，根据本实施方式，能够防止第一电感器L1A、L1B具有大的寄生电容。

另外，本实施方式中，第二电感器L2A与第一及第二电容器C1A、C2A相比，位于更接近底面50B的位置。同样，第二电感器L2B与第一及第二电容器C1B、C2B相比，位于更接近底面50B的位置。因此，根据本实施方式，能够分别增大第一电感器L1A和第二电感器L2A之间的距离、第一电感器L1B和第二电感器L2B之间的距离。由此，根据本实施方式，能够防止第一电感器L1A、L1B具有大的寄生电容。

这样，根据本实施方式，能够防止第一电感器L1A、L1B具有大的寄生电容，其结果，能够更进一步抑制伴随频率的变化的定向耦合器1的耦合度的变化。

如上所述，根据本实施方式，能够实现在宽频带中使用的定向耦合器1。本实施方式的定向耦合器1例如可以对CA中使用的多个频带的多个信号加以利用。

另外，如上所述，定向耦合器1可以为对称或近似对称的电路结构。由此，根据本实施方式，能够实现具有双向性的定向耦合器1。

另外，本实施方式中，第三整合部30C与第一及第二整合部30A、30B相比，相对于相同频率的信号产生的相位的变化小。因此，第三整合部30C可以由比较短的线路简单地构成。由此，与如第一及第二整合部30A、30B那样使用多个电感器及多个电容器构成第三整合部30C的情况相比，能够简化定向耦合器1的结构。

另外，本实施方式中，在第一电感器L1A、L1B的上方不存在妨碍第一电感器L1A、L1B产生的磁通的通过的导体层。因此，第一电感器L1A、L1B即使尺寸小，也能够具有充分大的电感。由此，能够实现定向耦合器1的小型化。

此外，如上所述，第一整合部30A内的第二电感器L2A和第二整合部30B内的第二电感器L2B均具有0.1nH以上的电感。通常，层叠体包含被层叠的多个电介质层和多个导体层，用于构成电子部件，其中，与地线连接的导体层所具有的寄生电感低于0.1nH。因此，第二电感器L2A、L2B所具有的0.1nH以上的电感与寄生电感被明确区分开。

本实施方式中，定向耦合器1的电路结构可以不完全对称，只要近似对称即可。该情况下，也可以实现能够在宽频带上使用并且具有双向性的定向耦合器1。具体而言，为了满足定向耦合器1的电路结构近似对称等的要件所需要的要件及优选的要件例如如下所述。

频率2000MHz下的第一耦合部40A和第二耦合部40B的耦合度之差需要为2dB以下，优选为1dB以下。频率2000MHz下的第一整合部30A和第二整合部30B的相位变化量之差需要为20度以下，优选为10度以下，更优选为5度以下。另外，频率2000MHz下的第三耦合部40C和第四耦合部40D的耦合度之差需要为2dB以下，优选为1dB以下。

[第二实施方式〕

其次，说明本发明的第二实施方式。首先，参照图22，对本实施方式所涉及的定向耦合器的电路结构进行说明。如图22所示，本实施方式所涉及的定向耦合器101具备第一端口11、第二端口12、第三端口13、第四端口14。第三端口13和第四端口14的一方经由具有例如50Ω的电阻值的终端电阻接地。

定向耦合器101还具备连接第一端口11和第二端口12的主线路110、分别由相对于主线路110进行电磁耦合的线路构成的N个副线路部、(N－1)个整合部、用于将第一～第四端口11～14、主线路110、N个副线路部及(N－1)个整合部一体化的层叠体。

N是2以上的整数。本实施方式中，特别是N为3。即，定向耦合器101具备第一副线路部120A、第二副线路部120B、第三副线路部120C、第一整合部130A及第二整合部130B。

第一副线路部120A具有彼此位于相反侧的第一端部120A1及第二端部120A2。第二副线路部120B具有彼此位于相反侧的第一端部120B1及第二端部120B2。第三副线路部120C具有彼此位于相反侧的第一端部120C1及第二端部120C2。第一整合部130A具有彼此位于相反侧的第一端部130A1及第二端部130A2。第二整合部130B具有彼此位于相反侧的第一端部130B1及第二端部130B2。

第一副线路部120A的第一端部120A1与第三端口13连接。第一整合部130A设置于第一副线路部20A的第二端部120A2和第三副线路部120C的第一端部120C1之间。第一整合部130A的第一端部130A1与第一副线路部120A的第二端部120A2连接。第三副线路部120C的第一端部120C1与第一整合部130A的第二端部130A2连接。

第二副线路部120B的第一端部120B1与第四端口14连接。第二整合部130B设置于第二副线路部120B的第二端部120B2和第三副线路部120C的第二端部120C1之间。第二整合部130B的第一端部130B1与第二副线路部120B的第二端部120B2连接。第三副线路部120C的第二端部120C1与第二整合部130B的第二端部130B2连接。

第一整合部130A具有连接其第一端部130A1和第二端部130A2的第一路径131A、以及连接第一路径131A和地线的第二路径132A。第一路径131A包含第一电感器L101A。第一电感器L101A具有彼此位于相反侧的第一端部L101A1及第二端部L101A2。在此，将第一副线路部120A侧的第一电感器L101A的端部设为第一端部L101A1，将第三副线路部120C侧的第一电感器L101A的端部设为第二端部L101A2。

第二路径132A包含串联连接的第一电容器C101A和第二电感器L102A。第二电感器L102A具有在电路结构上最接近第一路径131A的第一端部L102A1、和在电路结构上最接近地线的第二端部L201A2。第一电容器C101A设置于第一电感器L101A的第一端部L101A1和第二电感器L102A的第一端部L102A1之间。本实施方式中，第二路径132A还具有设置于第一电感器L101A的第二端部L101A2和第二电感器L102A的第一端部L102A1之间的第二电容器C102A。第二电感器L102A具有0.1nH以上的电感。第二电感器L102A的电感优选为7nH以下。

第二整合部130B的电路结构与第一整合部130A相同。即，第二整合部130B具有连接其第一端部130B1和第二端部130B2的第一路径131B、以及连接第一路径131B和地线的第二路径132B。第一路径131B包含第一电感器L101B。第一电感器L101B具有彼此位于相反侧的第一端部L101B1及第二端部L101B2。在此，将第二副线路部120B侧的第一电感器L101B的端部设为第一端部L101B1，将第三副线路部120C侧的第一电感器L101B的端部设为第二端部L101B2。

第二路径132B包含串联连接的第一电容器C101B和第二电感器L102B。第二电感器L102B具有在电路结构上最接近第一路径131B的第一端部L102B1、和在电路结构上最接近地线的第二端部L102B2。第一电容器C101B设置于第一电感器L101B的第一端部L101B1和第二电感器L102B的第一端部L102B1之间。本实施方式中，第二路径132B还具有设置于第一电感器L101B的第二端部L101B2和第二电感器L102B的第一端部L102B1之间的第二电容器C102B。第二电感器L102B具有0.1nH以上的电感。第二电感器L102B的电感优选为7nH以下。

在此，将主线路110和第一副线路部120A的彼此耦合的部分称为第一耦合部140A。另外，将主线路110和第二副线路部120B的彼此耦合的部分称为第二耦合部140B。另外，将主线路110和第三副线路部120C的彼此耦合的部分称为第三耦合部140C。

另外，第一～第三耦合部140A、140B、140C的耦合的强度分别如下所述定义。第一耦合部140A的耦合的强度为第一副线路部120A相对于主线路110的耦合的强度。第一耦合部140A的耦合的强度可以通过第一耦合部140A的单独的耦合度表示。第一耦合部140A的单独的耦合度越大，第一耦合部140A的耦合的强度越大。

第二耦合部140B的耦合的强度为第二副线路部120B相对于主线路110的耦合的强度。第二耦合部140B的耦合的强度可以通过第二耦合部140B的单独的耦合度表示。第二耦合部140B的单独的耦合度越大，第二耦合部140B的耦合的强度越大。

第三耦合部140C的耦合的强度为第三副线路部120C相对于主线路110的耦合的强度。第三耦合部140C的耦合的强度可以通过第三耦合部140C的单独的耦合度表示。第三耦合部140C的单独的耦合度越大，第三耦合部140C的耦合的强度越大。

本实施方式中，第三副线路部120C相较于第一及第二副线路部120A、120B，相对于主线路110的耦合的强度大。即，第三耦合部140C的耦合的强度比第一及第二耦合部140A、140B的各个的耦合的强度大。

第一及第二整合部130A、130B设想第三端口13和第四端口14的一方经由作为负载的终端电阻接地，且具有与该终端电阻的电阻值(例如50Ω)相等的输出阻抗的信号源连接于第三端口13和第四端口14的另一方的情况而是进行信号源和负载之间的阻抗整合的电路。第一及第二整合部130A、130B设想上述的情况，以在定向耦合器1的使用频带中从第三端口13和第四端口14的一方观察另一侧时的反射系数的绝对值成为0或其附近的值的方式进行设计。第一及第二整合部130A、130B分别相对于通过其中的信号产生相位的变化。

定向耦合器101的电路结构优选为以第三耦合部部140C为中心，也包含元件常数而对称。其中，定向耦合器101的电路结构可以不完全对称，只要近似对称即可。

以下，对定向耦合器101的电路结构为对称的情况进行说明。该情况下，第二耦合部140B的耦合的强度与第一耦合部140A的耦合的强度相等。另外，第一及第二整合部130A、130B具有以第三耦合部140C为中心，也包含元件常数而彼此对称的电路结构。具体进行说明的话，则成对的第一电感器L101A、L101B的电感彼此实质上相等，成对的第二电感器L102A、L102B的电感彼此实质上相等，成对的第一电容器C101A、C101B的电容彼此实质上相等，成对的第二电容器C102A、C102B的电容彼此实质上相等。第一及第二整合部130A、130B在相同频率的信号通过它们时，相对于该信号产生相同大小的相位变化。定向耦合器101具有以第三耦合部140C为中心而对称的电路结构，因此，具有双向性。

此外，在图22所示的第一整合部130A中，第一电容器C101A设置于第一电感器L101A的第一端部L101A1和第二电感器L102A的第一端部L102A1之间，第二电容器C102A设置于第一电感器L101A的第二端部L101A2和第二电感器L102A的第一端部L102A1之间。另外，在图22所示的第二整合部130B中，第一电容器C101B设置于第一电感器L101B的第一端部L101B1和第二电感器L102B的第一端部L102B1之间，第二电容器C102B设置于第一电感器L101B的第二端部L101B2和第二电感器L102B的第一端部L102B1之间。但是，第一整合部130A中的第一及第二电容器C101A、C102A的电路结构上的配置、和第二整合部130B中的第一及第二电容器C101B、C102B的电路结构上的配置也可以分别与图22所示的例子相反。即，在第一整合部130A中，第一电容器C101A设置于第一电感器L101A的第二端部L101A2和第二电感器L102A的第一端部L102A1之间，第二电容器C102A设置于第一电感器L101A的第一端部L101A1和第二电感器L102A的第一端部L102A1之间。该情况下，在第二整合部130B中，第一电容器C101B设置于第一电感器L101B的第二端部L101B2和第二电感器L102B的第一端部L102B1之间，第二电容器C102B设置于第一电感器L101B的第一端部L101B1和第二电感器L102B的第一端部L102B1之间。

其次，对本实施方式所涉及的定向耦合器101的作用进行说明。定向耦合器101可以按照第一实施方式中说明的第一及第二使用方式使用。

在第一使用方式中，向第一端口11输入高频信号，该高频信号从第二端口12输出。从第三端口13输出具有与被输入第一端口11的高频信号的功率相对应的功率的耦合信号。

在第一使用方式中，在成为输入端口的第一端口11和成为耦合端口的第三端口13之间形成经由第一耦合部140A的第一信号路径、经由第三耦合部140C及第一整合部130A的第二信号路径、经由第二耦合部140B、第二整合部130B及第一整合部130A的第三信号路径。在向第一端口11输入了高频信号时，从第三端口13输出的耦合信号成为将分别通过了第一～第三信号路径的信号合成而得到的信号。第一使用方式中的定向耦合器101的耦合度依赖于第一～第三耦合部140A、140B、140C的各个的耦合的强度、和分别通过了第一～第三信号路径的信号的相位的关系。

在第一使用方式中，在成为输出端口的第二端口12和成为耦合端口的第三端口13之间形成经由第一耦合部140A的第四信号路径、经由第三耦合部140C及第一整合部130A的第五信号路径、经由第二耦合部140B、第二整合部130B及第一整合部130A的第六信号路径。第一使用方式中的定向耦合器101的隔离度依赖于第一～第三耦合部140A、140B、140C的各个的耦合的强度、和分别通过了第四～第六信号路径的信号的相位的关系。

在第二使用方式中，向第二端口12输入高频信号，该高频信号从第一端口11输出。从第四端口14输出具有与被输入第二端口12的高频信号的功率相对应的功率的耦合信号。

在第二使用方式中，在成为输入端口的第二端口12和成为耦合端口的第四端口14之间形成具有第二耦合部140B的第七信号路径、经由第三耦合部140C及第二整合部130B的第八信号路径、经由第一耦合部140A、第一整合部130A及第二整合部130B的第九信号路径。在向第二端口12输入了高频信号时，从第四端口14输出的耦合信号为将分别通过了第七～第九信号路径的信号合成而得到的信号。第二使用方式中的定向耦合器101的耦合度依赖于第一～第三耦合部140A、140B、140C的各个的耦合的强度、和分别通过了第七～第九信号路径的信号的相位的关系。

在第二使用方式中，在成为输出端口的第一端口11和成为耦合端口的第四端口14之间形成经由第二耦合部140B的第十信号路径、经由第三耦合部140C及第二整合部130B的第十一信号路径、经由第一耦合部140A、第一整合部130A及第二整合部130B的第十二信号路径。第二使用方式中的定向耦合器101的隔离度依赖于第一～第三耦合部140A、140B、140C的各个的耦合的强度、和分别通过了第十～第十二信号路径的信号的相位的关系。

其次，对定向耦合器101的构造的一例进行说明。图23是定向耦合器101的立体图。图23所示的定向耦合器101具备用于将第一～第四端口11～14、主线路110、第一～第三副线路部120A、120B、120C及第一及第二整合部130A、130B一体化的层叠体150。之后详细说明，层叠体150含有被层叠的多个电介质层和多个导体层。再有，电感器L101A、L102A、L101B、L102B分别使用层叠体50的多个导体层中的一个以上的导体层即一个以上的电感器构成层构成。另外，电容器C101A、C102A、C101B、C102B分别使用多个导体层中的两个以上的导体层构成。

层叠体150的形状与第一实施方式的层叠体的形状相同。即，层叠体150形成具有外周部的长方体形状。层叠体150的外周部包含上表面150A、底面150B和四个侧面150C～150F。上表面150A和底面150B彼此朝着相反侧，侧面150C、150D也彼此朝着相反侧，侧面150E、150F也彼此朝着相反侧。侧面150C～150F相对于上表面150A及底面150B成垂直。在层叠体150上，与上表面150A及底面150B垂直的方向为多个电介质层及多个导体层的层叠方向。图23中，用标注记号T的箭头表示该层叠方向。上表面150A和底面150B位于层叠方向T的两端。

图23所示的定向耦合器101与第一实施方式中的图3所示的定向耦合器1相同，具备第一端子111、第二端子112、第三端子113、第四端子114、两个接地端子115、116。第一～第四端子111、112、113、114分别与图22所示的第一～第四端口11、12、13、14相对应。接地端子115、116与地线连接。在本实施方式中，端子111～116被配置于层叠体150的外周部。端子111、112、115从上表面150A经由侧面150C而被配置到底面150B。另外，端子113、114、116从上表面150A经由侧面150D而被配置到底面150B。

其次，参照图24～图31E详细说明层叠体150。层叠体150具有被层叠的25层的电介质层。以下，将该25层的电介质层从下依次称为第1层～第25层的电介质层。图24是表示层叠体150的内部的立体图。图25是层叠体150的剖面图。图26A～图26D分别表示第1层～第4层的电介质层的图案形成面。图27A～图27D分别表示第5层～第8层的电介质层的图案形成面。图28A～图28D分别表示第9层～第12层的电介质层的图案形成面。图29A～图29D分别表示第13层～第16层的电介质层的图案形成面。图30A～图30D分别表示第17层～第20层的电介质层的图案形成面。图31A～图31C分别表示第21层～第25层的电介质层的图案形成面。

如图26A所示，在第1层的电介质层151的图案形成面上形成有标记1511。如图26B所示，在第2层的电介质层152的图案形成面上形成有用于构成电感器L101A的导体层即电感器构成层1521、和用于构成电感器L101B的导体层即电感器构成层1522。

在此，详细说明电感器构成层1521、1522。电感器构成层1521、1522分别包含用于分别与其它元件的电连接部分的两个连接部分、和连接两个连接部分的线路部分。以下，用符号1521s、1521e表示电感器构成层1521的两个连接部分，用符号1521L表示电感器构成层1521的线路部分。另外，用符号1522s、1522e表示电感器构成层1522的两个连接部分，用符号1522L表示电感器构成层1522的线路部分。

另外，在电介质层152上形成有通孔152T3、152T4、152T5、152T6。通孔152T3与电感器构成层1521的连接部分1521s连接。通孔152T4与电感器构成层1522的连接部分1522s连接。通孔152T5与电感器构成层1521的连接部分1521e连接。通孔152T6与电感器构成层1522的连接部分1522e连接。

如图26C所示，在第3层的电介质层153的图案形成面上形成有用于构成电感器L101A的导体层即电感器构成层1531、和用于构成电感器L101B的导体层即电感器构成层1532。电感器构成层1531、1532分别与电感器构成层1521、1522相同，包含两个连接部分和线路部分。以下，用符号1531s、1531e表示电感器构成层1531的两个连接部分，用符号1531L表示电感器构成层1531的线路部分。另外，用符号1532s、1532e表示电感器构成层1532的两个连接部分，用符号1532L表示电感器构成层1532的线路部分。

另外，在电介质层153上形成有通孔153T3、153T4、153T5、153T6。通孔153T3与电感器构成层1531的连接部分1531s连接。通孔153T4与电感器构成层1532的连接部分1532s连接。在通孔153T5、153T6上分别连接有图26B所示的通孔152T5、152T6。图26B所示的通孔152T3与电感器构成层1531的连接部分1531e连接。图26B所示的通孔152T4与电感器构成层1532的连接部分1532e连接。

如图26D所示，在第4层的电介质层154的图案形成面上形成有用于构成电感器L101A的导体层即电感器构成层1541、和用于构成电感器L101B的导体层即电感器构成层1542。电感器构成层1541、1542分别与电感器构成层1521、1522相同，包含两个连接部分和线路部分。以下，用符号1541s、1541e表示电感器构成层1541的两个连接部分，用符号1541L表示电感器构成层1541的线路部分。另外，用符号1542s、1542e表示电感器构成层1542的两个连接部分，用符号1542L表示电感器构成层1542的线路部分。

另外，在电介质层154上形成有通孔154T3、154T4、154T5、154T6。通孔154T3与电感器构成层1541的连接部分1541s连接。通孔154T4与电感器构成层1542的连接部分1542s连接。在通孔154T5、154T6上分别连接有图26C所示的通孔153T5、153T6。图26C所示的通孔153T3与电感器构成层1541的连接部分1541e连接。图26C所示的通孔153T4与电感器构成层1542的连接部分1542e连接。

如图27A所示，在第5层的电介质层155上形成有通孔155T3、155T4、155T5、155T6。在通孔155T3～155T6上分别连接有图26D所示的通孔154T3～154T6。

如图27B所示，在第6层的电介质层156的图案形成面上形成有用于构成电容器C102A的导体层1561、和用于构成电容器C102B的导体层1562。另外，在电介质层156上形成有通孔156T3、156T4、156T5、156T6、156T7、156T8。在通孔156T3～156T6上分别连接有图27A所示的通孔155T3～155T6。通孔156T7与导体层1561连接。通孔156T8与导体层1562连接。

如图27C所示，在第7层的电介质层157的图案形成面上形成有用于构成电容器C102A的导体层1571、和用于构成电容器C102B的导体层1572。另外，在电介质层157上形成有通孔157T3、157T4、157T5、157T6、157T7、157T8。在通孔157T3、157T4、157T7、157T8上分别连接有图27B所示的通孔156T3、156T4、156T7、156T8。通孔157T5与导体层1571连接。通孔157T6与导体层1572连接、

如图27D所示，在第8层的电介质层158的图案形成面上形成有用于构成电容器C101A、C102A的导体层1581、和用于构成电容器C101B、C102B的导体层1582。另外，在电介质层158上形成有通孔158T3、158T4、158T5、158T6、158T7、158T8。在通孔158T3～158T6上分别连接有图27C所示的通孔157T3～157T6。通孔158T7与导体层1581和图27C所示的通孔157T7连接。通孔158T8与导体层1582和图27C所示的通孔157T8连接。

如图28A所示，在第9层的电介质层159的图案形成面上形成有用于构成电容器C101A的导体层1591、和用于构成电容器C101B的导体层1592。另外，在电介质层159上形成有通孔159T3、159T4、159T5、159T6、159T7、159T8。通孔159T3与导体层1591和图27D所示的通孔158T3连接。通孔159T4与导体层1592和图27D所示的通孔158T4连接。在通孔159T5～159T8上分别连接有图27D所示的通孔158T5～158T8。

如图28B所示，在第10层的电介质层160的图案形成面上形成有用于构成电容器C101A的导体层1601、和用于构成电容器C101B的导体层1602。另外，在电介质层160上形成有通孔160T3、160T4、160T5、160T6、160T7、160T8。在通孔160T3～160T6上分别连接有图28A所示的通孔159T3～159T6。通孔160T7和图28A所示的通孔159T7与导体层1601连接。通孔160T8和图28A所示的通孔159T8与导体层1602连接、

如图28C所示，在第11层的电介质层161上形成有通孔161T3、161T4、161T5、161T6、161T7、161T8。在通孔161T3～161T8上分别连接有图28B所示的通孔160T3～160T8。

如图28D所示，在第12层的电介质层162的图案形成面上形成有导体层1621。导体层1621具有构成电感器L102A的线路部分1621A、构成电感器L102B的线路部分1621B、以及连接线路部分1621A、1621B的连接部分1621C。线路部分1621A、1621B分别具有第一端和第二端。线路部分1621A的第一端和线路部分1621B的第一端与连接部分1621C连接。另外，在电介质层162上形成有通孔162T3、162T4、162T5、162T6、162T9。在通孔162T3～162T6上分别连接有图28C所示的通孔161T3～161T6。通孔162T9与导体层1621的连接部分1621C连接。图28C所示的通孔161T7与线路部分1621A中的第二端的附近部分连接。图28C所示的通孔161T8与线路部分1621B中的第二端的附近部分连接。

如图29A所示，在第13层的电介质层163的图案形成面上形成有接地用导体层1631。导体层1631与图23所示的接地端子115、116连接。另外，在电介质层163上形成有通孔163T3、163T4、163T5、163T6。在通孔163T3～163T6上分别连接有图28D所示的通孔162T3～162T6。图28D所示的通孔162T9与导体层1631连接。

如图29B所示，在第14层的电介质层164上形成有通孔164T3、164T4、164T5、164T6。在通孔164T3～164T6上分别连接有图29A所示的通孔163T3～163T6。

如图29C所示，在第15层的电介质层165上形成有通孔165T3、165T4、165T5、165T6。在通孔165T3～165T6上分别连接有图29B所示的通孔164T3～164T6。

如图29D所示，在第16层的电介质层166上形成有通孔166T3、166T4、166T5、166T6。在通孔166T3～166T6上分别连接有图29C所示的通孔165T3～165T6。

如图30A所示，在第17层的电介质层167的图案形成面上形成有用于构成第三副线路部120C的导体层1671、1672。导体层1671、1672分别具有第一端和第二端。另外，在电介质层167上形成有通孔167T3、167T4、167T5、167T6。在通孔167T3、167T4上分别连接有图29D所示的通孔166T3、166T4。通孔167T5与导体层1671中的第一端的附近部分连接。通孔167T6与导体层1672中的第一端的附近部分连接。图29D所示的通孔166T5与导体层1671中的第二端的附近部分连接。图29D所示的通孔166T6与导体层1672中的第二端的附近部分连接。

如图30B所示，在第18层的电介质层168的图案形成面上形成有导体层1681、1682。导体层1681与图23所示的第一端子111连接。导体层1682与图23所示的第二端子112连接。另外，在电介质层168上形成有通孔168T1、168T2、168T3、168T4、168T5、168T6。通孔168T1与导体层1681连接。通孔168T2与导体层1682连接。在通孔168T3～168T6上分别连接有图30A所示的通孔167T3～167T6。

如图30C所示，在第19层的电介质层169的图案形成面上形成有用于构成主线路110的导体层1691。导体层1691具有第一端和第二端。另外，在电介质层169上形成有通孔169T3、169T4、169T5、169T6。在通孔169T3～169T6上分别连接有图30B所示的通孔168T3～168T6。图30B所示的通孔168T1与导体层1691中的第一端的附近部分连接。图30B所示的通孔168T2与导体层1691中的第二端的附近部分连接。

如图30D所示，在第20层的电介质层170上形成有通孔170T3、170T4、170T5、170T6。在通孔170T3～170T6上分别连接有图30C所示的通孔169T3～169T6。

如图31A所示，在第21层的电介质层171的图案形成面上形成有用于构成第三副线路部120C的导体层1711。导体层1711具有第一端和第二端。另外，在电介质层171上形成有通孔171T3、171T4。在通孔171T3、171T4上分别连接有图30D所示的通孔170T3、170T4。图30D所示的通孔170T5与导体层1711中的第一端的附近部分连接。图30D所示的通孔170T6与导体层1711中的第二端的附近郡分连接。

如图31B所示，在22层的电介质层172的图案形成面上形成有用于构成第一副线路部120A的导体层1721、和用于构成第二副线路部120B的导体层1722。导体层1721、1722分别具有第一端和第二端。另外，在电介质层172上形成有与导体层1721中的第一端的附近部分连接的通孔172T3、和与导体层1722中的第一端的附近部分连接的通孔172T4。图31A所示的通孔171T3与导体层1721中的第二端的附近部分连接。图31A所示的通孔171T4与导体层1722中的第二端的附近部分连接。

如图31C所示，在第23层的电介质层173的图案形成面上形成有导体层1731、1732。导体层1731与图23所示的第三端子113连接。导体层1732与图23所示的第四端子114连接。图31B所示的通孔172T3与导体层1731连接。图31B所示的通孔172T4与导体层1732连接。

如图31D所示，在第24层的电介质层174的图案形成面上未形成导体层。如图31E所示，在第25层的电介质层175的图案形成面上形成有接地用导体层1751。导体层1751与图23所示的接地端子115、116连接。

图23所示的层叠体150以第1层的电介质层151的图案形成面成为层叠体150的上表面150A的方式层叠第1层～第25层的电介质层151～175而构成。再有，相对于该层叠体150的外周部形成端子111～116，完成图23所示的定向耦合器101。

图24表示层叠体150的内部。图25表示从侧面150D侧观察到的层叠体150的截面。

以下，对图22所示的定向耦合器101的电路的构成元件、和图26A～图31E所示的层叠体150的内部的构成元件的对应关系进行说明。主线路110由图30C所示的导体层1691构成。导体层1691具有朝向与电介质层169的图案形成面相同的方向的第一面、和第一面的相反侧的第二面。导体层1691的第一面包含第一部分和第二部分。导体层1691的第二面包含第三部分、第四部分和第五部分。

图31B所示的导体层1721的一部分经由电介质层169、170、171与导体层1691的第二面的第三部分相对。第一副线路部120A由上述的导体层1721的一部分构成。

图31B所示的导体层1722的一部分经由电介质层169、170、171与导体层1691的第二面的第四部分相对。第二副线路部120B由上述导体层1722的一部分构成。

第三副线路部120C如下所述构成。图30A所示的导体层1671中的第一端的附近部分经由通孔167T5、168T5、169T5、170T5与图31A所示的导体层1711中的第一端的附近部分连接。图30A所示的导体层1672中的第一端的附近部分经由通孔167T6、168T6、169T6、170T6与导体层1711中的第二端的附近部分连接。导体层1671的一部分经由电介质层167、168与导体层1691的第一面的第一部分相对。导体层1672的一部分经由电介质层167、168与导体层1691的第一面的第二部分相对。导体层1711的一部分经由电介质层169、170与导体层1691的第二面的第五部分相对。第三副线路部120C由上述导体层1671的一部分、导体层1672的一部分及导体层1711的一部分构成。

第一整合部130A的电感器L101A如下所述构成。图26B～图26D所示的电感器构成层1521、1531、1541经由通孔152T3、153T3串联连接。电感器L101A由这些电感器构成层1521、1531、1541、和连接它们的两个通孔152T3、153T3构成。电感器构成层1541经由通孔154T3、155T3、156T3、157T3、158T3、159T3、160T3、161T3、162T3、163T3、164T3、165T3、166T3、167T3、168T3、169T3、170T3、171T3与构成第一副线路部120A的导体层1721连接。电感器构成层1521经由通孔152T5、153T5、154T5、155T5、156T5、157T5、158T5、159T5、160T5、161T5、162T5、163T5、164T5、165T5、166T5与构成第三副线路部120C的导体层1671连接。

第一整合部130A的电容器C101A由图27D、图28A及图28B所示的导体层1581、1591、1601、导体层1581、1591之间的电介质层158、导体层1591、1601之间的电介质层159构成。导体层1591经由通孔159T3、160T3、161T3、162T3、163T3、164T3、165T3、166T3、167T3、168T3、169T3、170T3、171T3与构成第一副线路部120A的导体层1721连接。

第一整合部130A的电容器C102A由图27B～图27D所示的导体层1561、1571、1581、导体层1561、1571之间的电介质层156、导体层1571、1581之间的电介质层157构成。导体层1571经由通孔157T5、158T5、159T5、160T5、161T5、162T5、163T5、164T5、165T5、166T5与构成第三副线路部120C的导体层1671连接。

第一整合部130A的电感器L102A由图28D所示的导体层1621的线路部分1621A构成。线路部分1621A中的第一端经由连接部分1621C和通孔162T9与图29A所示的接地用导体层1631连接。线路部分1621A中的第二端的附近部分经由通孔160T7、161T7与图28B所示的导体层1601连接，并且，经由通孔156T7、157T7、158T7、159T7、导体层1601及通孔160T7、161T7与图27B及图27D所示的导体层1561、1581连接。

第二整合部130B的电感器L101B如下所述构成。图26B～图26D所示的电感器构成层1522、1532、1542经由通孔152T4、153T4串联连接。电感器L101B由这些电感器构成层1522、1532、1542、和连接它们的两个通孔152T4、153T4构成。电感器构成层1542经由通孔154T4、155T4、156T4、157T4、158T4、159T4、160T4、161T4、162T4、163T4、164T4、165T4、166T4、167T4、168T4、169T4、170T4、171T4与构成第二副线路部120B的导体层1722连接。电感器构成层1522经由通孔152T6、153T6、154T6、155T6、156T6、157T6、158T6、159T6、160T6、161T6、162T6、163T6、164T6、165T6、166T6与构成第三副线路部120C的导体层1672连接。

第二整合部130B的电容器C101B由图27D、图28A及图28B所示的导体层1582、1592、1602、导体层1582、1592之间的电介质层158、导体层1592、1602之间的电介质层159构成。导体层1592经由通孔159T4、160T4、161T4、162T4、163T4、164T4、165T4、166T4、167T4、168T4、169T4、170T4、171T4与构成第二副线路部120B的导体层1722连接。

第二整合部130B的电容器C102B由图27B～图27D所示的导体层1562、1572、1582、导体层1562、1572之间的电介质层156、导体层1572、1582之间的电介质层157构成。导体层1572经由通孔157T6、158T6、159T6、160T6、161T6、162T6、163T6、164T6、165T6、166T6与构成第三副线路部120C的导体层1672连接。

第二整合部130B的电感器L102B由图28D所示的导体层1621的线路部分1621B构成。线路部分1621B中的第一端经由连接部分1621C和通孔162T9与图29A所示的接地用导体层1631连接。线路部分1621B中的第二端的附近部分经由通孔160T8、161T8与图28B所示的导体层1602连接，并且经由通孔156T8、157T8、158T8、159T8、导体层1602及通孔160T8、161T8与图27B及图27D所示的导体层1562、1582连接。

在层叠体150中，在构成第一及第二整合部130A、130B的多个导体层、和构成主线路110的导体层1691之间介有与地线连接的接地用导体层1631。因此，第一及第二整合部130A、130B相对于主线路110未电磁耦合。

图31E所示的接地用导体层1751具有将第一及第二副线路部120A、120B的阻抗调整为所希望的值的作用。

以下，对层叠体150中的第一及第二整合部130A、130B的构造上的特征进行说明。层叠体150的多个导体层中包含构成第一整合部130A的第一电感器L101A的多个导体层即多个电感器构成层、和构成第二整合部130B的第一电感器L101B的多个导体层即多个电感器构成层。本实施方式中，特别是第一电感器L101A由串联连接的三个电感器构成层1521、1531、1541构成，第一电感器L101B由串联连接的三个电感器构成层1522、1532、1542构成。

电感器构成层1521、1531、1541分别包含用于分别与其它元件电连接的两个连接部分、和连接两个连接部分的线路部分。同样，电感器构成层1522、1532、1542分别包含用于分别与其它元件电连接的两个连接部分、和连接两个连接部分的线路部分。

构成第一电感器L101A的电感器构成层1521、1531、1541以它们的线路部分彼此从层叠方向T观察未重叠的方式配置。因此，除了连接部分的第一电感器L101A的整体不包含从层叠方向T观察彼此重叠的多个部分。从层叠方向T观察到的第一电感器L101A的整体的形状为旋涡形状。立体的第一电感器L101A的整体的形状近似四角锥台。

同样，构成第一电感器L101B的电感器构成层1522、1532、1542以它们的线路部分彼此从层叠方向T观察未重叠的方式配置。因此，除了连接部分的第一电感器L101B的整体不包含从层叠方向T观察彼此重叠的多个部分。从层叠方向T观察到的第一电感器L101B的整体的形状为旋涡形状。立体的第一电感器L101B的整体的形状近似四角锥台。

另外，第一电感器L101A与第一及第二电容器C101A、C102A、第二电感器L102A、主线路110及副线路部120A、120B、120C相比，位于更接近上表面150A的位置。第二电感器L102A与第一及第二电容器C101A、C102A相比，位于更接近底面150B的位置。

同样，第一电感器L101B与第一及第二电容器C101B、C102B、第二电感器L102B、主线路110及副线路部120A、120B、120C相比，位于更接近上表面150A的位置。第二电感器L102B与第一及第二电容器C101B、C102B相比，位于更接近底面150B的位置。

根据本实施方式所涉及的定向耦合器101，能够抑制在宽频带中伴随频率的变化的耦合度的变化。以下对其进行详细说明。

频率越高，则第一～第三耦合部140A、140B、140C的各个的单独的耦合度越大。第三耦合部140C的单独的耦合度比第一及第二耦合部140A、140B的各个的单独的耦合度大。

在此，将第一及第二整合部130A、130B分别相对于通过其中的信号产生的相位的变化量称为相位变化量。整合部130A、130B由于均使通过其中的信号的相位延迟，所以相位变化量用负的值表示。在整合部130A、130B的各个中，可以说相位变化量的绝对值越大，相对于通过其中的信号产生的相位的变化越大。

整合部130A、130B的结构分别与第一实施方式中的整合部30A、30B相同。在此，将对第一整合部130A附加了第一电感器L101A的寄生电容的构成的整合部称为第二比较例的整合部。寄生电容与第一电感器L101A并联连接。

图32表示第一整合部130A和第二比较例的整合部的相位变化量的频率特性。图32中，横轴为频率，纵轴为相位变化量。另外，图32中，实线表示第一整合部130A的特性，虚线表示第二比较例的整合部的特性。

图33表示第一整合部130A和第二比较例的整合部的反射损失的频率特性。图33中，横轴为频率，纵轴为反射损失。另外，图33中，实线表示第一整合部130A的特性，虚线表示第二比较例的整合部的特性。

图34表示第一整合部130A和第二比较例的整合部的插入损失的频率特性。图34中，横轴为频率，纵轴为插入损失。另外，图34中，实线表示第一整合部130A的特性，虚线表示第二比较例的整合部的特性。

如果第一电感器L101A具有寄生电容，则第一整合部130A的特性会从图32～图34中实线损失的所希望的特性变化为图32～图34中虚线所示的第二比较例的整合部的特性。因第一电感器L101A具有寄生电容而特别成为问题的是，第一整合部130A的相位变化量的频率特性会如下所述变化。如图32所示，如果第一电感器L101A具有寄生电容，则在比相位变化量的绝对值为180度的频率低的频率区域，相位变化量的绝对值小于所希望的值，在比相位变化量的绝对值为180度的频率高的频率区域，相位变化量的绝对值大于所希望的值。

第二整合部130B的特性与第一整合部130A的特性相同或大致相同。与第一整合部130A相同，在第二整合部130B中，当第一电感器L101B具有寄生电容时，第二整合部130B的特性也会从所希望的特性变化为第二比较例的整合部的特性。如后文所示，在第一及第二整合部130A、130B的各个中，当第一电感器具有寄生电容时，能够抑制伴随频率的变化的耦合度的变化的定向耦合器1的效果降低。

在此，在定向耦合器101中的第一及第二整合部130A、130B的各个中，将附加了第一电感器的寄生电容的构成的定向耦合器称为第二比较例的定向耦合器。

图35～图37表示本实施方式所涉及的定向耦合器101和第二比较例的定向耦合器的特性的一例。图35～图37所示的例子中，将定向耦合器101的使用频带设为700～2700MHz。图35中，用两条虚线表示该使用频带的下限和上限。图35～图37所示的特性通过模拟而求出。图35～图37中，实线表示第一使用方式中使用的情况下的定向耦合器101的特性，虚线表示第一使用方式中使用的情况下的第二比较例的定向耦合器的特性。在模拟中，第二使用方式中使用的情况下的定向耦合器101的特性与第一使用方式中使用的情况下的定向耦合器101的特性相同，第二使用方式中使用的情况下的第二比较例的定向耦合器的特性与第一使用方式中使用的情况下的第二比较例的定向耦合器的特性相同。

图35表示定向耦合器101及第二比较例的定向耦合器的耦合度的频率特性。图35中，横轴为频率，纵轴为耦合度。如果将耦合度表示为－c(dB)，则在定向耦合器101中，在使用频带中，c的值为20以上的足够的大小。

图36表示定向耦合器101及第二比较例的大小耦合器的隔离度的频率特性。图36中，横轴为频率，纵轴为隔离度。如果将隔离度表示为－i(dB)，则在定向耦合器101中，在使用频带中，i的值为45以上的足够的大小。

图37表示定向耦合器101及第二比较例的定向耦合器的耦合端口的反射损失的频率特性。图37中，横轴为频率，纵轴为耦合端口的反射损失。如果将耦合端口的反射损失表示为－r(dB)，则在定向耦合器101中，在使用频带中，r的值为25以上的足够的大小。这意味着在使用频带中，从第三端口13和第四端口14的一方观察另一方侧时的反射系数的绝对值为0或其附近的值。

如图35中实线所示，在定向耦合器101的耦合度的频率特性上，在宽的频率范围，伴随频率的变化的耦合度的变化被抑制。与之相对，在图35中虚线所示的第二比较例的定向耦合器的耦合度的频率特性上，与定向耦合器101的耦合度的频率特性相比，伴随频率的变化的耦合度的变化增大。其原因在于，在第一及第二整合部130A、130B的各个中，第一电感器具有寄生电容。

以下，根据本实施方式所涉及的定向耦合器101，对在宽的频率范围，可以抑制伴随频率的变化的耦合度的变化的理由进行概念性说明。在定向耦合器101中，如上所述，第三耦合部140C的单独的耦合度比第一及第二耦合部140A、140B的各个的单独的耦合度大。在定向耦合器101中，将经由第一耦合部140A的信号和经由第二耦合部140B的信号相对于经由第三耦合部140C的信号分别在由第一整合部130A和第二整合部130B决定的相位的关系下合成，形成耦合信号。第一及第二整合部130A、130B的各个的相位变化量的绝对值越是接近180度，则经由第一耦合部140A的信号和经由第二耦合部140B的信号抵销经由第三耦合部140C的信号的程度越是增大。通过这样的作用，定向耦合器101的耦合度的频率特性与第三耦合部140C的单独的耦合度的频率特性相比，伴随频率的变化的耦合度的变化被抑制。

在此，在第一及第二整合部130A、130B的各个中，如果第一电感器具有寄生电容，则如图32所示，第一及第二整合部130A、130B的各个的相位变化量的绝对值在比相位变化量的绝对值为180度的频率低的频率区域和高的频率区域这两个区域中相较于所希望的值偏离180度。这意味着经由第一耦合部140A的信号和经由第二耦合部140B的信号抵消经由第三耦合部140C的信号的程度减小。其结果，如图35中虚线所示，伴随频率的变化的耦合度的变化会变大。

本实施方式中，除了连接部分的第一电感器L101A的整体不包含从层叠方向T观察彼此重叠的多个部分。同样，除了连接部分的第一电感器L101B的整体不包含从层叠方向T观察彼此重叠的多个部分。因此，根据本实施方式，能够防止第一电感器L101A、L101B具有大的寄生电容。

另外，本实施方式中，第一电感器L101A与第一及第二电容器C101A、C102A、第二电感器L102A、主线路110及副线路部120A、120B、120C相比，位于更接近上表面150A的位置。同样，第一电感器L101B与第一及第二电容器C101B、C102B、第二电感器L102B、主线路110及副线路部120A、120B、120C相比，位于更接近上表面150A的位置。换言之，在第一电感器L101A、L101B的上方不存在由于构成定向耦合器101的导体层。由此，根据本实施方式，能够防止第一电感器L101A、L101B具有大的寄生电容。

另外，本实施方式中，第二电感器L102A与第一及第二电容器C101A、C102A相比，位于更接近底面150B的位置。同样，第二电感器L102B与第一及第二电容器C101B、C102B相比，位于更接近底面150B的位置。因此，根据本实施方式，能够分别增大第一电感器L101A和第二电感器L102A之间的距离、第一电感器L101B和第二电感器L102B之间的距离。由此，根据本实施方式，能够防止第一电感器L101A、L101B具有大的寄生电容。

这样，根据本实施方式，能够防止第一电感器L101A、L101B具有大的寄生电容，其结果，能够更进一步抑制伴随频率的变化的定向耦合器101的耦合度的变化。

如上所述，根据本实施方式，能够实现能够在宽频带中使用的定向耦合器101。另外，如上所述，定向耦合器101可以设为对称或近似对称的电路结构。由此，根据本实施方式，能够实现具有双向性的定向耦合器101。

另外，本实施方式中，在第一电感器L101A、L101B的上方不存在妨碍第一电感器L101A、L101B产生的磁通的通过的导体层。因此，第一电感器L101A、L101B即使尺寸小，也能够具有非常大的电感。由此，能够实现定向耦合器101的小型化。

本实施方式的其它构成、作用及效果与第一实施方式相同。

此外，本发明不限于上述各实施方式，可以进行各种变更。例如，在第一实施方式中，第三整合部30C也可以为除了元件常数，与第一及第二整合部30A、30B相同的结构。

另外，本发明中，副线路部的数量即N只要为2以上的整数即可。在N为2的情况下，定向耦合器具备第一副线路部、第二副线路部、一个整合部，一个整合部以满足与权利要求中的(N－1)个整合部中的至少一个相关的要件的方式构成。在N为3以上的情况下，至少一个整合部只要以满足与权利要求中的(N－1)个整合部中的至少一个相关的要件的方式构成即可。

另外，本发明中，第二电感器与第一电容器、主线路及N个副线路部相比，也可以配置在更接近层叠体的底面的位置。

基于以上的说明，能够实现本发明的各种方式或变形例是显然的。因此，在权利要求的均等的范围内，即使是上述最优选的方式以外的方式，也可以实施本发明。

Claims (7)

1.一种定向耦合器，其特征在于，

具备：

第一端口；

第二端口；

第三端口；

第四端口；

连接所述第一端口和所述第二端口的主线路；

分别由相对于所述主线路进行电磁耦合的线路构成的N个副线路部；

N－1个整合部；以及

用于将所述第一～第四端口、所述主线路、所述N个副线路部及所述N－1个整合部一体化的层叠体，

所述N为2以上的整数，

所述N个副线路部和所述N－1个整合部以所述N个副线路部中的一个与所述第三端口连接，所述N个副线路部中的另一个与所述第四端口连接，且在电路结构上，副线路部和整合部交替地排列的方式串联设置于所述第三端口和所述第四端口之间，

所述N－1个整合部分别使通过其中的信号产生相位的变化，

所述N－1个整合部中的至少一个具有连接其两侧的两个副线路部的第一路径、以及连接所述第一路径和地线的第二路径，

所述第一路径包含第一电感器，

所述第二路径包含串联连接的第一电容器和第二电感器，

所述层叠体包含层叠的多个电介质层和多个导体层，

所述多个导体层中，包含作为构成所述第一电感器的一个以上的导体层的一个以上的电感器构成层，

所述一个以上的电感器构成层分别包含用于分别与其它元件电连接的两个连接部分、以及连接所述两个连接部分的线路部分，

除了所述连接部分的所述第一电感器的整体不包含从所述多个电介质层及多个导体层的层叠方向观察彼此重叠的多个部分。

2.根据权利要求1所述的定向耦合器，其特征在于，

所述层叠体具有位于所述多个电介质层及多个导体层的层叠方向的两端的上表面和底面，

所述第一电感器与所述第一电容器、所述第二电感器、所述主线路及所述N个副线路部相比，位于更接近所述上表面的位置。

3.根据权利要求2所述的定向耦合器，其特征在于，

所述第二电感器与所述第一电容器相比，位于更接近所述底面的位置。

4.根据权利要求1所述的定向耦合器，其特征在于，

所述第一电感器仅由旋涡形状的一个电感器构成层构成。

5.根据权利要求1所述的定向耦合器，其特征在于，

所述第一电感器由多个电感器构成层构成，所述多个电感器构成层以它们的线路部分彼此从所述多个电介质层及多个导体层的层叠方向观察不重叠的方式配置。

6.根据权利要求5所述的定向耦合器，其特征在于，

从所述多个电介质层及多个导体层的层叠方向观察的所述第一电感器的整体的形状为旋涡形状。

7.根据权利要求1所述的定向耦合器，其特征在于，

所述第一电感器具有彼此位于相反侧的第一端部及第二端部，

所述第二电感器具有在电路结构上最接近所述第一路径的第一端部、和在电路结构上最接近地线的第二端部，

所述第一电容器设置于所述第一电感器的第一端部和所述第二电感器的第一端部之间，

所述第二路径还具有设置于所述第一电感器的第二端部和所述第二电感器的第一端部之间的第二电容器。