CN106169427A - 基于薄膜的扇出及多晶粒封装平台 - Google Patents

基于薄膜的扇出及多晶粒封装平台 Download PDF

Info

Publication number
CN106169427A
CN106169427A CN201610342168.XA CN201610342168A CN106169427A CN 106169427 A CN106169427 A CN 106169427A CN 201610342168 A CN201610342168 A CN 201610342168A CN 106169427 A CN106169427 A CN 106169427A
Authority
CN
China
Prior art keywords
semiconductor device
polymeric film
film
hole
conductive pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610342168.XA
Other languages
English (en)
Other versions
CN106169427B (zh
Inventor
S·杰韦勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN106169427A publication Critical patent/CN106169427A/zh
Application granted granted Critical
Publication of CN106169427B publication Critical patent/CN106169427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及基于薄膜的扇出及多晶粒封装平台，其所揭示乃基于薄膜的扇出晶圆级封装及其制造方法。具体实施例包括一种方法，该方法包括在聚合物膜的第一表面中形成锥形通孔；在半导体装置的第一表面上形成导电柱；将导电铜柱的可焊接表面接合至该聚合物膜的第二表面上的金属化物；以底部填充材料包覆该导电柱将该半导体装置接合至该聚合物膜的该第一表面；以及在该半导体装置及聚合物膜上方沉积封装材料。

Description

基于薄膜的扇出及多晶粒封装平台
技术领域
本发明是关于后晶圆制作。本揭露尤其适用于基于薄膜的扇出(fan out)晶圆级封装及其制造方法。
背景技术
半导体远后端装配及封装产业需要低成本封装解决方案，使移动与物联网(internet-of-things,IoT)应用及其它应用的互连密度更高且形成因子更小。一种现有解决方案是扇出晶圆级芯片尺度封装(fan out wafer level chip scale packaging,FOWLCSP)。此解决方案虽已在有限基础上使用，仍有成本高且可扩展性有限的问题。此解决方案旨在为求降低成本而从330毫米(mm)直径左右的衬底移向500x500mm的正方形衬底。然而，此解决方案在处理大型薄板方面和跨板材的运行模式也存在固有缺点。这两项缺点促使制造工具的成本更高，而且与此解决方案相关联的潜在节省效果也极低。
图1A中绘示层迭封装(package on package,PoP)组态中习知的FOWLCSP的一个例子。PoP晶圆级扇出封装包括堆迭封装101及晶圆级扇出封装103。诸如存储器或芯片尺寸封装的堆迭封装101可耦合至晶圆级扇出封装103的导电图案105。堆迭封装101包括第一与第二半导体晶粒107、109、衬底111、封装剂113及焊球115。焊球115耦合至导电图案105。晶圆级扇出封装103更包括导电通孔117、半导体晶粒119及焊球121。芯片供应商及移动产品制造商想要藉由增加硅芯片彼此间的硅容量及互连件来提升产品的功能，同时仍要维持低成本，生产具有小占位面积(footprint)封装的薄型产品。
图1B是习知扇入晶圆级封装的一个例子，其具有硅晶粒121、凸块或背缘连接物129及金属导体127。图1C是晶圆级扇出封装的一个例子，其包括硅晶粒121，该硅晶粒一般乃封装于基于环氧树脂的热固性材料123中。图1B的习知晶圆级封装中，由此封装至诸如系统级或模组级的下一级互连件的连接物全都必须内含于硅晶粒121本身的表面的区域中，不同的是，图1C的习知扇出晶圆级芯片尺度封装将封装材料123当作延展物使用，可在该延展物上图案化介电材料125及金属导体127，使互连件延展至在连接物彼此间具有大量凸块或背缘连接物129及/或更大间距的下一级。
因此，需要能够利用基于成熟的膜的技术，藉由使用更低成本制程设备以更低成本产生更薄封装的方法，而且该方法不可依靠基于板材的处理过程，此种基于板材的处理过程促使制程的设备成本更高，并且导致总制造成本超过市场能接受的负担。
发明内容
本揭露的一态样是一种形成诸如聚亚酰胺(polyimide)膜的图案化聚合物膜的方法，用以从一芯片至另一芯片、或从芯片至外部接合点产生高密度互连件。
本揭露的另一态样是一种诸如聚亚酰胺膜的图案化聚合物膜，用以从一芯片至另一芯片、或从芯片至外部接合点产生高密度互连件。
本揭露的另外的态样及其它特征将会在以下说明中提出，并且对于审查以下内容的所属领域具有普通技术者部分将会显而易见，或可经由实践本揭露来学习。可如随附权利要求书中特别指出的内容来实现并且获得本揭露的优点。
根据本揭露，可藉由一种制作半导体装置的方法部分达到一些技术功效，该方法包括在聚合物膜的第一表面中形成锥形通孔(tapered via hole)；在半导体装置的第一表面上形成导电柱；将该导电铜柱的可焊接表面接合至该聚合物膜的第二表面上的金属化物(metallization)；以底部填充(underfill)材料包覆该导电柱将该半导体装置接合至该聚合物膜的该第一表面；以及在该半导体装置及聚合物膜上方沉积封装材料。
本揭露的态样包括以激光剥蚀(ablation)或蚀刻在该聚合物膜的该第一表面中形成该锥形通孔。其它态样包括该聚合物膜包含聚亚酰胺。另一态样包括该聚合物膜的该第二表面上的该金属化物包含该聚合物膜的该第二表面上的导电图案；该锥形通孔终止于该导电图案；该导电柱在该半导体装置的该第一表面上的位置对应于该锥形通孔在该聚合物膜的该第一表面上的位置；该半导体装置使用该锥形通孔电连接至该聚合物膜的该第二表面上的该导电图案，以安置该半导体装置并使该半导体装置与对应的通孔对准。又其它态样包括使该聚合物膜的该第二表面经受铜图案化；以及在该铜图案化后，于该聚合物膜的该第二表面上形成焊块。另一态样包括该焊块包含钖(Sn)及银(Ag)。进一步态样包括该底部填充材料包括无流动底部填充材料。其它态样包括在接合该半导体装置后，固化该无流动底部填充材料。又其它态样包括封装该半导体装置的四个面露出该半导体装置的该第二表面，或封装该半导体装置的五个面涵盖该半导体装置的该第二表面。其它态样包括将该锥形通孔形成为具有贴近该半导体装置的第一直径、及远离该半导体装置的第二直径，该第一直径大于该第二直径。该导电柱具有比该锥形通孔的该第一与第二直径更小的第三直径，该导电柱包括含有Sn-Ag的可焊接材料，该可焊接材料位在该柱的表面上而未与该半导体装置接触，该导电柱及可焊接材料的高度类似于该聚合物膜的厚度，使得当该半导体装置接合至该聚合物膜时，介于该半导体装置的该第一表面与该聚合物膜的该第一表面之间的距离等于底部填充材料的所欲厚度。另一态样包括在形成该焊块前，先于该聚合物膜的该第二表面上沉积并图案化介电层。
本揭露的另一态样是一种装置，该装置包括：内有形成锥形通孔的聚合物膜；具有导电柱的半导体装置，该导电柱在与该半导体装置相对的表面上有沉积的焊料，而且底部填充材料包覆该导电柱将该导电柱接合至该聚合物膜的第一表面；以及沉积于该半导体装置及聚合物膜上方的封装材料，其中该底部填充材料将该半导体装置的表面接合至该聚合物膜的该第一表面而容许在温度循环期间移动。
态样包括该封装材料包含环氧塑模(epoxy molding)。其它态样包括该底部填充材料包含已固化无流动底部填充材料。又其它态样包括该导电柱包含Cu。进一步态样包括该聚合物膜包含聚亚酰胺。
其它态样包括多个聚合物膜层及多个图案化导体层的使用，其中多个导体层可藉由使用介于两相邻导体层之间、或介于非相邻导体层之间的导电通孔来连接。藉由添加多个聚合物膜层及导电图案，可增加芯片彼此间的互连件密度、或从一芯片至其下一个接合点的互连件密度。
其它态样包括一种方法，该方法包括：以激光剥蚀或蚀刻在聚亚酰胺膜的第一表面中形成锥形通孔，该锥形通孔具有贴近该聚亚酰胺膜的该第一表面的第一直径、及远离该第一表面的第二直径，该第一直径大于该第二直径；在各该锥形通孔中形成导电柱，各导电柱包覆(clad)该聚亚酰胺膜、或黏着地附接至该聚亚酰胺膜；以无流动底部填充材料包覆该导电铜柱将该半导体装置接合至该聚亚酰胺膜的该第一表面；以及在该半导体装置及聚亚酰胺膜上方沉积环氧塑模材料作为封装剂。
态样包括在该半导体装置接合后，固化该无流动底部填充材料。其它态样包括使该聚合物膜的第二表面经受铜图案化；以及在该铜图案化后，于该聚合物膜的该第二表面上形成焊块。进一步态样包括在形成该焊块前，先于该聚亚酰胺膜的该第二表面上沉积并图案化介电层。
本揭露的另外的态样及技术功效经由以下详细说明对于所属技术领域中具有通常知识者将会轻易地变为显而易见，其中本揭露的具体实施例单纯地藉由经深思用以实行本揭露的最佳模式的说明来描述。如将会了解的是，本揭露能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改，全都不会脱离本揭露。因此，图式及说明本质上要视为说明性，而不是作为限制。
附图说明
本揭露是在随附图式的附图中举例来说明，但非作为限制，图中相似的参考元件符号是指类似的元件，并且其中：
图1A绘示PoP组态的习知FOWLCSP的截面图；
图1B绘示习知扇入晶圆级封装的截面图，而图1C绘示习知扇出晶圆级封装的截面图；
图2A至图5根据一例示性具体实施例，示意性绘示用以产生基于薄膜的扇出与多晶粒封装的程序流程的截面图；
图6A至图6C根据一例示性具体实施例，分别是薄膜结构的俯视图、侧视图及仰视图；以及
图7绘示具有多个聚合物膜层及多个图案化导体层的结构的截面图。
具体实施方式
在以下说明中，为了阐释目的，提出许多特定细节以便透彻了解例示性具体实施例。然而，应显而易知的是，没有这些特定细节或利用均等配置也可实践例示性具体实施例。在其它实例中，众所周知的结构及装置是以方块图形式来展示，为的是要避免不必要地混淆例示性具体实施例。另外，除非另有所指，本说明书及权利要求书中用来表达成分、反应条件等等的量、比率、及数值特性的所有数字都要了解为在所有实例中是以“约”一语来修饰。
本揭露处理并解决目前大型薄板材、及扇出WLCSP基于板材的处理所带来的跨板材的运行模式图案的问题，扇出WLCSP在处理方面存在固有缺点。根据本揭露的具体实施例，基于成熟的膜的技术用于以更低成本产生更薄的封装。
根据本揭露的具体实施例的方法，包括在聚合物膜的第一表面中形成锥形通孔。导电柱是在各该锥形通孔中形成。以底部填充材料包覆该导电柱将该半导体装置接合至该聚合物膜的该第一表面。封装材料是在该半导体装置及聚合物膜上方形成。
经由以下的详细说明，其它态样、特征及技术功效对所属技术领域中具有通常知识者将会轻易地显而易见，其中较佳具体实施例是单纯地藉由经深思的最佳模式的说明来展示并且描述。本揭露能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改。因此，图式及说明本质上要视为说明性，而不是作为限制。
言及图2A，所示乃聚合物膜201。聚合物膜201具有高热稳定性(例如：高耐热性)。膜中所用聚合物的一实施例是聚亚酰胺，聚亚酰胺是一种亚酰胺单体聚合物。聚亚酰胺已知具备热稳定性、良好的耐化学性及优异的机械特性。聚亚酰胺膜具有良好的机械伸长率及抗拉强度，也有助于该聚亚酰胺膜与已沉积金属化物之间的黏附力。在图2A中，该聚合物膜含有藉由蚀刻或激光剥蚀在该膜中形成的通孔203。该聚合物膜具有50μm或更小的厚度。在形成通孔203前，铜层黏附至聚合物膜201，并且经图案化以产生图案化铜膜205。通孔203为锥形通孔。
在图2B中，导电柱209是在半导体装置207上形成。该导电柱具有在与该导电柱附接至该半导体装置处相对的表面上形成的可焊接材料/覆盖体210。该导电柱包括Cu柱本体及例如为镍(Ni)、锡(Sn)或银(Ag)的可焊接材料/覆盖体210。Cu柱与覆盖体的高度约与该聚合物膜的高度一样。如图2C所示，黏着剂211的薄层，例如厚度为5μm至20μm的一层，是在半导体装置207上的Cu柱209彼此间形成，将会作用为最终封装的底部填充体。该底部填充体是在该最终封装中用来进行应变管理。最终封装所具有的厚度可达到小于100μm。
图3绘示接合至聚合物膜201的半导体装置(例如：半导体芯片)207，该聚合物膜具有在锥形通孔203中突出的Cu柱209。在接合前，铜垫213可透过聚合物膜201中的通孔203外露，且其表面可涂布有阻障物(barrier)与诸如Ni、Sn或Ag的可焊接材料。由于通孔203的形状为锥形，接合期间因而得以改良Cu柱209的对准。形状为锥形的通孔203有助于Cu柱209在接合期间自对准。聚合物膜中的该锥形通孔将会为了使接合速度更快且置放设备成本更低而进行自对准。Cu柱209在焊接至图案化Cu膜205时，将突入通孔203以产生导电通孔。黏着剂211是一种无流动底部填充材料，其将该半导体装置表面接合至聚合物膜201，并且容许在温度循环期间于被涂敷的焊块与该半导体装置之间移动。Cu柱209具有的高度大约等于聚合物膜201的厚度。半导体装置207安置成使得Cu柱209突入聚合物膜201中的该通孔，而且Cu柱209的焊料覆盖体与图案化铜膜205的可焊接涂料接触。Cu柱209与图案化铜膜205乃藉由将Cu柱209的该焊料覆盖体加热至该焊料覆盖体的熔点而焊接在一起，同时与Cu柱209及图案化铜膜205接触。黏着剂211(即无流动底部填充材料)经热固化以将聚合物膜201固定至半导体装置207的表面。黏着剂211是一种基于环氧树脂的材料。
如图4所示，环氧塑模化合物401是在聚合物膜201及半导体装置207上方形成以将两者封装。该封装包括封装该半导体装置的四个面露出该半导体装置的该第二表面，或封装该半导体装置的五个面涵盖该半导体装置的该第二表面。言及图5，焊块501涂敷至具有图案化铜膜205的聚合物膜201的表面。焊块501作用为用以将半导体装置207嵌装至诸如印刷电路板(PCB)的外部电路系统或另一半导体装置/芯片或晶圆的匹配接垫的途径。该焊块可由Sn与Ag及其它元件制成。
在图6A、图6B及图6C中，分别展示的是薄膜聚合物结构的俯视图、侧视图及仰视图。聚合物膜201展示为内有形成锥形通孔203且具有涂敷至聚合物膜201的表面的图案化Cu膜205。图案化介电层(图未示)可设于图案化Cu膜205上方。可涂敷该介电层以防止焊接锡球吸湿(wicking)并防止电气短路。如图6A、图6B及图6C中所示的聚合物膜沿着侧边设于具有穿孔601的胶卷(film roll)中。当聚合物随着换模(tooling change)而剥除/绕卷时，可于现有制造设备上完成装配。
图7绘示多个聚合物膜层701及多个图案化导体层703的一使用实施例，其中多个导体层703可藉由使用介于两相邻导体层703之间、或介于非相邻导体层703之间的导电通孔705来连接。黏着剂707乃置于相邻的聚合物膜层701之间。藉由添加多个聚合物膜层701及导电图案703，可增加芯片彼此间的互连件密度、或从一芯片至其下一个接合点的互连件密度。
本揭露的具体实施例可达成数种技术功效，例如：以更低成本及更小占位面积封装的硅芯片使彼此间增加硅内容物及互连件。单一金属层(或多于一层)可经图案化而具有细线及空间。相较于其它在半导体封装时用的常见材料，在膜中形成通孔的成本较省。Cu柱技术是一种成熟且具有成本效益的技术，而且产生柱子/柱体所需的镀覆时间低于经接种(seeded)侧壁填充等效通孔的时间。本申请案中的膜厚可以等于或小于25μm，比任何其它封装衬底材料还薄，并且仅稍厚于FO-WLCSP中习知的积累(build up)图案。以Cu柱当作通孔使用，能使最终封装达到可能的最薄厚度(即小于100μm)，非常符合需求。此外，利用本申请案，当附有换模的条体或卷盘至卷盘线(reel to reel line)可用于达到最低成本时，可在现有制造设备上完成装配，类似于RFID标签。如以上所述，膜通孔的斜度用来进行自对准，并且用来使接合速度更快且置放设备成本更低。另外，藉由使用大量采购用以支持所欲最终产品数量的市售膜，将会降低与基于板材的FO-WLP解决方案相关联的资本风险，该FO-WLP解决方案取决于更昂贵的制造设备及其相关联的固定成本，该固定成本不因给定机器上生成的产品数量而改变。
根据本揭露的具体实施例所形成的装置符合各种产业应用的利用性要求，例如微处理器、智能型手机、移动电话、蜂巢式手机、机上盒、DVD录影机与播放器、汽车导航、印表机与周边装置、网络连结与电信设备、游戏系统及数字相机。本揭露因此符合使用基于薄膜的扇出与多晶粒封装平台的各类高度整合半导体装置中任一者在制造方面的产业利用性。
在前述说明中，本揭露是参照其例示性具体实施例来说明。然而，将会证实可对其进行各种修改及变更，但不会脱离本揭露的更广泛精神与范畴，如权利要求书中所提。本说明书及图式从而要视为说明性而非作为限制。了解的是，本揭露能够使用各种其它结合及具体实施例，并且在如本文中所表达的本发明概念的范畴内能够有任何变更或修改。

Claims (20)

1.一种方法，其包含：
在聚合物膜的第一表面中形成锥形通孔，该聚合物膜的第二表面有金属化物；
在半导体装置的第一表面上形成导电柱；
将该导电柱的可焊接表面接合至该聚合物膜的该第二表面上的该金属化物；
以底部填充材料包覆该导电柱将该半导体装置接合至该聚合物膜的该第一表面；以及
在该半导体装置及聚合物膜上方沉积封装材料。
2.如权利要求1所述的方法，其包含：
以激光剥蚀或蚀刻在该聚合物膜的该第一表面中形成该锥形通孔。
3.如权利要求2所述的方法，其中，该聚合物膜包含聚亚酰胺。
4.如权利要求1所述的方法，其中：
该聚合物膜的该第二表面上的该金属化物包括该聚合物膜的该第二表面上的导电图案；
该锥形通孔终止于该导电图案；
该导电柱在该半导体装置的该第一表面上的位置对应于该锥形通孔在该聚合物膜的该第一表面上的位置；以及
该半导体装置使用该锥形通孔电连接至该聚合物膜的该第二表面上的该导电图案，以安置该半导体装置并使该半导体装置与对应的通孔对准。
5.如权利要求4所述的方法，其中，该聚合物膜的该第二表面包括铜图案化；以及
在该铜图案化后，于该聚合物膜的该第二表面上形成焊块。
6.如权利要求5所述的方法，其中，该焊块包含钖(Sn)及银(Ag)。
7.如权利要求1所述的方法，其中，该底部填充材料包含无流动底部填充材料。
8.如权利要求7所述的方法，其更包含：
在接合该半导体装置后，固化该无流动底部填充材料。
9.如权利要求1所述的方法，其更包含：
封装该半导体装置的四个面露出该半导体装置的该第二表面，或
封装该半导体装置的五个面涵盖该半导体装置的该第二表面。
10.如权利要求1所述的方法，其包含将该锥形通孔形成为具有贴近该半导体装置的第一直径、及远离该半导体装置的第二直径，该第一直径大于该第二直径，
其中，该导电柱具有比该锥形通孔的该第一与第二直径更小的第三直径，
该导电柱包括含有钖(Sn)-银(Ag)的可焊接材料，该可焊接材料位在该导电柱的表面上而未与该半导体装置接触，
该导电柱及可焊接材料的高度类似于该聚合物膜的厚度，使得当该半导体装置接合至该聚合物膜时，介于该半导体装置的该第一表面与该聚合物膜的该第一表面之间的距离等于底部填充材料的所欲厚度。
11.如权利要求5所述的方法，其更包含：
在形成该焊块前，先于该聚合物膜的该第二表面上沉积并图案化介电层。
12.一种装置，其包含：
内有形成锥形通孔的聚合物膜；
具有导电柱的半导体装置，该导电柱在与该半导体装置相对的表面上有沉积的焊料，而且底部填充材料包覆该导电柱将该导电柱接合至该聚合物膜的第一表面；以及
沉积于该半导体装置及聚合物膜上方的封装材料，
其中，该底部填充材料将该半导体装置的表面接合至该聚合物膜的该第一表面而容许在温度循环期间移动。
13.如权利要求12所述的装置，其中，该封装材料包含环氧塑模。
14.如权利要求12所述的装置，其中，该底部填充材料包含已固化无流动底部填充材料。
15.如权利要求12所述的装置，其中，该导电柱包含铜(Cu)，并且该聚合物膜包含聚亚酰胺。
16.如权利要求12所述的装置，其更包含藉由在两相邻图案化导体层之间、或非相邻图案化导体层之间的导电通孔连接多个聚合物膜层及多个图案化导体。
17.一种方法，其包含：
以激光剥蚀或蚀刻在聚亚酰胺膜的第一表面中形成锥形通孔，该锥形通孔具有贴近该聚亚酰胺膜的该第一表面的第一直径、及远离该第一表面的第二直径，该第一直径大于该第二直径；
在各该锥形通孔中形成导电柱，各导电柱包覆该聚亚酰胺膜、或黏着地附接至该聚亚酰胺膜；
以无流动底部填充材料包覆该导电柱将半导体装置接合至该聚亚酰胺膜的该第一表面；以及
在该半导体装置及聚亚酰胺膜上方沉积环氧塑模材料作为封装剂。
18.如权利要求17所述的方法，其更包含：
在该半导体装置接合后，固化该无流动底部填充材料。
19.如权利要求17所述的方法，其包含：
使该聚亚酰胺膜的第二表面经受铜图案化；以及
在该铜图案化后，于该聚亚酰胺膜的该第二表面上形成焊块。
20.如权利要求19所述的方法，其更包含：
在形成该焊块前，先于该聚亚酰胺膜的该第二表面上沉积并图案化介电层。
CN201610342168.XA 2015-05-21 2016-05-20 基于薄膜的扇出及多晶粒封装平台 Active CN106169427B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/718,314 US9786574B2 (en) 2015-05-21 2015-05-21 Thin film based fan out and multi die package platform
US14/718,314 2015-05-21

Publications (2)

Publication Number Publication Date
CN106169427A true CN106169427A (zh) 2016-11-30
CN106169427B CN106169427B (zh) 2019-02-15

Family

ID=57231723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610342168.XA Active CN106169427B (zh) 2015-05-21 2016-05-20 基于薄膜的扇出及多晶粒封装平台

Country Status (4)

Country Link
US (2) US9786574B2 (zh)
CN (1) CN106169427B (zh)
DE (1) DE102016205559B4 (zh)
TW (1) TWI614814B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875334A (zh) * 2018-08-30 2020-03-10 奕力科技股份有限公司 半导体基板结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102615701B1 (ko) 2018-06-14 2023-12-21 삼성전자주식회사 관통 비아를 포함하는 반도체 장치, 반도체 패키지 및 이의 제조 방법
US11201136B2 (en) 2020-03-10 2021-12-14 International Business Machines Corporation High bandwidth module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178474A1 (en) * 2002-03-25 2003-09-25 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
US20050136635A1 (en) * 2003-12-17 2005-06-23 Sergey Savastiouk Attachment of integrated circuit structures and other substrates to substrates with vias
CN201667333U (zh) * 2009-06-26 2010-12-08 江阴长电先进封装有限公司 新型圆片级扇出芯片封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US8710402B2 (en) * 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
JP5289832B2 (ja) * 2008-06-17 2013-09-11 新光電気工業株式会社 半導体装置および半導体装置の製造方法
US10297550B2 (en) 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178474A1 (en) * 2002-03-25 2003-09-25 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
US20050136635A1 (en) * 2003-12-17 2005-06-23 Sergey Savastiouk Attachment of integrated circuit structures and other substrates to substrates with vias
CN201667333U (zh) * 2009-06-26 2010-12-08 江阴长电先进封装有限公司 新型圆片级扇出芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875334A (zh) * 2018-08-30 2020-03-10 奕力科技股份有限公司 半导体基板结构及其制造方法
CN110875334B (zh) * 2018-08-30 2022-10-04 奕力科技股份有限公司 半导体基板结构及其制造方法

Also Published As

Publication number Publication date
CN106169427B (zh) 2019-02-15
DE102016205559A1 (de) 2016-11-24
US10192802B2 (en) 2019-01-29
DE102016205559B4 (de) 2022-03-24
TW201709353A (zh) 2017-03-01
US9786574B2 (en) 2017-10-10
TWI614814B (zh) 2018-02-11
US20160343633A1 (en) 2016-11-24
US20170365537A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI666740B (zh) 晶片封裝方法及封裝結構
US8853000B2 (en) Package on package structrue and method for manufacturing same
TWI392066B (zh) 封裝結構及其製法
US10224301B2 (en) Semiconductor package device and method of manufacturing the same
TWI517343B (zh) 覆晶堆疊封裝結構及其製作方法
CN109427759A (zh) 一种芯片封装结构及其制作方法、电子设备
US20090127682A1 (en) Chip package structure and method of fabricating the same
CN104025288A (zh) 半导体封装及其制造方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN108962840A (zh) 电子封装件及其制法
CN103715165A (zh) 半导体封装件及其制法
CN106169427A (zh) 基于薄膜的扇出及多晶粒封装平台
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107275302A (zh) 扇出型封装结构及其制造方法
CN106601631A (zh) 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN105633052B (zh) 封装结构及其制法
CN107946282A (zh) 三维扇出型封装结构及其制造方法
CN113299613A (zh) 半导体封装结构及其制造方法
CN101661918B (zh) 四方扁平无引脚封装
CN207250493U (zh) 一种三维芯片封装结构
CN105428326A (zh) 封装结构及其制法
CN105684146B (zh) 具有密集封装布线的多芯片模块半导体芯片封装
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN105810659A (zh) 封装装置及其制作方法
CN104051284A (zh) 电子封装结构以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210226

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: British Caymans, grand Caymans

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right