CN106027048A - R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置 - Google Patents

R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置 Download PDF

Info

Publication number
CN106027048A
CN106027048A CN201610172894.1A CN201610172894A CN106027048A CN 106027048 A CN106027048 A CN 106027048A CN 201610172894 A CN201610172894 A CN 201610172894A CN 106027048 A CN106027048 A CN 106027048A
Authority
CN
China
Prior art keywords
resistive element
circuit
resistive
switch
ladder resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610172894.1A
Other languages
English (en)
Other versions
CN106027048B (zh
Inventor
菊田博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN106027048A publication Critical patent/CN106027048A/zh
Application granted granted Critical
Publication of CN106027048B publication Critical patent/CN106027048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Abstract

本发明通过能够减轻馈通噪声对电路特性造成的影响的R‑2R梯形电阻电路、梯形电阻型D/A转换电路以及半导体装置。R‑2R梯形电阻电路包括：各自的一端与输入端子连接的多个电阻元件、各自的一端与参照电位连接的多个电阻元件、各自的一端与串联电路的一端连接的多个电阻元件、以及多个开关。多个开关是根据位信号将输入端子和一端连接的所有的开关，并且与多个电阻元件之间、与多个电阻元件之间、以及与多个电阻元件之间具有对应关系，在对应的电阻元件、电阻元件以及电阻元件间，根据位信号，将电阻元件的另一端切换连接于电阻元件的另一端和电阻元件的另一端。

Description

R-2R梯形电阻电路、梯形电阻型D/A转换电路以及半导体装置
技术领域
本发明涉及R-2R梯形电阻电路、梯形电阻型D/A转换电路以及半导体装置。
背景技术
具备了R-2R梯形电阻电路的D/A(数字/模拟)转换电路被广泛知道。R-2R梯形电阻电路是电阻值R的电阻元件和电阻值2R的电阻元件连接成梯子状(梯状)的电路(例如，参照专利文献1)。
在图4中，示出以往的D/A转换电路100的一个例子。如图4所示，D/A转换电路100是具有R-2R梯形电阻电路102的梯形电阻型的D/A转换电路，具备基准电位输入端子TREF、位信号(Bit signal)输入端子T-1～T-N、运算放大器A1以及输出端子Tout。
基准电位输入端子TREF与基准电位VREF连接。位信号输入端子T-1～T-N被输入由N位规定的数字信号的各位BIT-1(MSB)～BIT-N(LSB)。此外，这里，MSB是指最高有效位(Most Significant Bit)，LSB是指最低有效位(Least Significant Bit)。
在R-2R梯形电阻电路102中，电阻元件RB-1～RB-(N-1)、RA-(N+1)串联连接，电阻元件RB-1与基准电位输入端子TREF连接，电阻元件RA-(N+1)与接地电位连接。电阻元件RA-1～RA-N的各一端与串联连接的电阻元件RB-1～RB-(N-1)、RA-(N+1)的连接点连接，电阻元件RA-1～RA-N的各另一端与对应的开关S-1～S-N的可动触点a连接。开关S-1～S-N的一个固定触点b与运算放大器A1的反相输入端子共同连接，另一个固定触点c与接地电位连接。而且，运算放大器A1的输出端子经由反馈用的电阻元件Rf与运算放大器A1的反相输入端子连接。
这里，各个电阻元件RA-1～RA-(N+1)的电阻值为20kΩ(千欧)，电阻元件RB-1～RB-(N-1)、Rf的电阻值为10kΩ。
专利文献1：日本特开昭59-181821号公报
专利文献2：日本特开平5-268094号公报
然而，在R-2R梯形电阻电路102中，固定触点b与运算放大器A1直接连接，所以在开关S-1～S-N的动作时在开关S-1～S-N产生的馈通噪声(Feedthrough noise)使D/A转换电路100的输出特性劣化。另外，固定触点c也与接地电位直接连接，所以若将接地电位变更成其他电位的参照电位，则参照电位受到馈通噪声的影响，使D/A转换电路100的输出特性劣化。另外，在与D/A转换电路100不同的其他电路也共用参照电位的情况下，在共用参照电位的其他电路也受到馈通噪声的影响。
发明内容
本发明的目的在于提供能够减轻馈通噪声对电路特性造成的影响的R-2R梯形电阻电路、梯形电阻型D/A转换电路以及半导体装置。
为了实现上述目的，技术方案1所记载的R-2R梯形电阻电路包括：多个第1电阻元件，上述多个第1电阻元件各自的一端与输入端子连接；多个第2电阻元件，上述多个第2电阻元件各自的一端与基准电位连接；多个第3电阻元件，上述多个第3电阻元件各自的一端与输出端子连接；以及多个切换连接部，上述多个切换连接部是根据位信号将上述输入端子和上述输出端子连接的所有的切换连接部，并且与上述多个第1电阻元件之间、与上述多个第2电阻元件之间、以及与上述多个第3电阻元件之间具有对应关系，在对应的上述第1电阻元件、上述第2电阻元件以及上述第3电阻元件间，根据上述位信号将上述第3电阻元件的另一端切换连接至上述第1电阻元件的另一端和上述第2电阻元件的另一端。
为了实现上述目的，技术方案2所记载的R-2R梯形电阻电路具备：多个第1电阻元件，上述多个第1电阻元件各自的一端与输入端子连接；多个第2电阻元件，上述多个第2电阻元件各自的一端与和接地电位不同的基准电位连接；多个第3电阻元件，上述多个第3电阻元件各自的一端与输出端子连接；以及多个切换连接部，上述多个切换连接部与上述多个第1电阻元件之间、与上述多个第2电阻元件之间、以及与上述多个第3电阻元件之间具有对应关系，在对应的上述第1电阻元件、上述第2电阻元件以及上述第3电阻元件间，根据位信号将上述第3电阻元件的另一端切换连接于上述第1电阻元件的另一端和上述第2电阻元件的另一端。
为了实现上述目的，技术方案9所记载的梯形电阻型D/A转换电路包括：技术方案1至技术方案8中任意一项所记载的R-2R梯形电阻电路；以及与上述R-2R梯形电阻电路所包含的上述输出端子连接的运算放大器。
为了实现上述目的，技术方案10所记载的半导体装置包括：技术方案9所记载的梯形电阻型D/A转换电路；以及参照电位生成电路，所述参照电位生成电路生成基准电位，并且具有将生成的上述基准电位供给至要求上述基准电位的包括上述梯形电阻型D/A转换电路的多个电路的供给端子。
为了实现上述目的，技术方案11所记载的R-2R梯形电阻电路包括：多个第1电阻元件，上述多个第1电阻元件各自的一端与输入端子连接；多个第2电阻元件，上述多个第2电阻元件各自的一端与基准电位连接；多个第3电阻元件，上述多个第3电阻元件各自的一端与输出端子连接；以及多个切换连接部，上述多个切换连接部根据位信号将对应的上述第3电阻元件的另一端和对应的上述第1电阻元件的另一端或者对应的上述第2电阻元件的另一端切换连接，将上述输入端子和上述输出端子连接的所有的连接路径具备上述第1电阻元件和上述第3电阻元件，并且将上述基准电位和上述输出端子连接的所有的连接路径具备上述第2电阻元件和上述第3电阻元件。
为了实现上述目的，技术方案12所记载的R-2R梯形电阻电路包括：多个第1电阻元件，上述多个第1电阻元件各自的一端与输入端子连接；多个第2电阻元件，上述多个第2电阻元件各自的一端与和接地电位不同的基准电位连接；多个第3电阻元件，上述多个第3电阻元件各自的一端与输出端子连接；以及多个切换连接部，上述多个切换连接部根据位信号将对应的上述第3电阻元件的另一端和对应的上述第1电阻元件的另一端或者对应的上述第2电阻元件的另一端切换连接。
根据本发明，能够得到能够减轻馈通噪声对电路特性造成的影响的效果。
附图说明
图1是表示第1实施方式所涉及的半导体装置的要部构成的一个例子的简要构成图。
图2是表示第1实施方式所涉及的半导体装置的变形例的简要构成图。
图3是表示第2实施方式所涉及的半导体装置的要部構成的简要构成图。
图4是表示以往的D/A转换电路的电路构成的一个例子的简要电路图。
具体实施方式
以下，参照附图，对用于实施本发明的方式例详细地进行说明。
[第1实施方式]
作为一个例子，如图1所示，半导体装置10包括参照电位生成电路12、电路14A1～14An以及梯形电阻型D/A转换电路16。
参照电位生成电路12生成电路14A1～14An以及梯形电阻型D/A转换电路16所要求的参照电位VREF。此外，参照电位VREF是本发明所涉及的基准电位的一个例子。
参照电位VREF是与接地电位不同的电位。在本第1实施方式中，采用SIN波的电位作为参照电位VREF的一个例子，当本发明并不局限于此，也可以是以SIN波以外的波形变动的电位，也可以是比接地电位高且被固定化的电位。
参照电位生成电路12具备供给端子12A。电路14A1～14An以及梯形电阻型D/A转换电路16与供给端子12A连接，参照电位生成电路12将生成的参照电位VREF从供给端子12A向电路14A1～14An以及梯形电阻型D/A转换电路16供给。
梯形电阻型D/A转换电路16是乘法型的D/A转换电路，具有R-2R梯形电阻电路18、运算放大器20、接收端子22以及输入端子24。
输入端子24被输入模拟信号。这里，模拟信号是指例如表示由传感器检测出的物理量的模拟信号。
运算放大器20的输出端子20A经由反馈用的电阻元件Rf与运算放大器20的反相输入端子20B连接。运算放大器20的非反相输入端子20C与供给端子12A连接，非反相输入端子20C被供给参照电位VREF。
R-2R梯形电阻电路18具备作为本发明所涉及的切换连接部的一个例子的单刀双掷型的开关SW1～SWn。这里，开关SW1是与MSB对应的开关，开关SWn是与LSB对应的开关。此外，在以下，为了便于说明，在不需要区别开关SW1～SWn来进行说明的情况下，称为“开关SW”。
开关SW的个数是与位数对应的个数，在图1所示的例子中，示出与N位对应的n个开关SW。各开关SW被输入作为1位的数字信号的位信号D，开关SW根据所输入的位信号进行动作。在图1所示的例子中，开关SW1根据所输入的位信号D1进行动作。另外，开关SW2根据所输入的位信号D2进行动作。另外，开关SW3根据所输入的位信号D3进行动作。另外，开关SW4根据所输入的位信号D4进行动作。并且，开关SWn根据所输入的位信号Dn进行动作。
多个电阻元件R连接成梯状。电阻元件R被分类成电阻元件R0、作为本发明所涉及的第1电阻元件的一个例子的电阻元件R1、作为本发明所涉及的第2电阻元件的一个例子的电阻元件R2、以及作为本发明所涉及的第3电阻元件的一个例子的电阻元件R3。
电阻元件R0、电阻元件R1、电阻元件R2以及电阻元件R3的各个针对所有开关SW的每一个逐一分配。
R-2R梯形电阻电路18具有串联电路18A。串联电路18A是与每个开关SW对应地设置的电阻元件R0串联连接而成的电路，串联电路18A的一端18A1与反相输入端子20B连接，串联电路18A的另一端与接收端子22连接。
在R-2R梯形电阻电路18中，设置有多个将输入端子24和一端18A1连接的连接路径。而且，在将输入端子24和一端18A1连接的各个连接路径中，具备电阻元件R1以及电阻元件R3。
在R-2R梯形电阻电路18中，设置有多个将接收端子22和一端18A1连接的连接路径。而且，在将接收端子22和一端18A1连接的各个连接路径中，具备电阻元件R2以及电阻元件R3。
电阻元件R3的各自的一端经由串联电路18A中的1个电阻元件R0连接。即，电阻元件R3的一端与串联电路18A的一端18A1连接，剩余的电阻元件R3的各自的一端与串联电路18A中的电阻元件R0彼此的各连接点逐一连接。
电阻元件R1的各自的一端与输入端子24连接，电阻元件R2的各自的一端与接收端子22连接。
各个开关SW在对应的电阻元件R1、电阻元件R2以及电阻元件R3之间，根据位信号D将电阻元件R3的另一端切换连接于电阻元件R1的另一端和电阻元件R2的另一端。即，开关SW将电阻元件R3的另一端与电阻元件R1的另一端以及电阻元件R2的另一端中的任一个连接。
此外，电阻元件R0、电阻元件R1、电阻元件R2以及电阻元件R3针对根据位信号D连接输入端子24和输出端子20A的所有的开关SW的各个一组一组地分配。这里，所有的开关SW是指例如图1所示的开关SW1～SWn。
另外，在本第1实施方式中，电阻元件R0、电阻元件R1、电阻元件R2以及电阻元件R3的各电阻值均为10kΩ。因此，经由开关SW连接的电阻元件R1以及电阻元件R3作为R-2R梯形电阻电路18的2R部分发挥作用，经由开关SW连接的电阻元件R2以及电阻元件R3作为R-2R梯形电阻电路18的2R部分发挥作用。另外，电阻元件R0作为R-2R梯形电阻电路18的R部分发挥作用。
接下来，对本第1实施方式所涉及的半导体装置10的动作进行说明。
各开关SW根据对应的位信号D将电阻元件R3的另一端与电阻元件R1的另一端以及电阻元件R2的另一端中的任一个连接。
若电阻元件R3的另一端与电阻元件R1的另一端经由开关SW连接，则模拟信号经由电阻元件R1以及开关SW输入至电阻元件R3。若电阻元件R3的另一端与电阻元件R2的另一端经由开关SW连接，则参照电位VREF经由电阻元件R2以及开关SW输入至电阻元件R3。
由此，模拟信号与参照电位VREF的电位差由R-2R梯形电阻电路18调整后输入至运算放大器20的反相输入端子20B，与基于R-2R梯形电阻电路18的调整后的电位差对应的信号从输出端子20A输出。
这里，在将电阻元件R3的另一端与电阻元件R1的另一端连接的情况下，开关SW根据位信号D进行动作，由此在开关SW产生的馈通噪声被电阻元件R1衰减。由此，馈通噪声对模拟信号造成的影响减轻。
另一方面，在将电阻元件R3的另一端与电阻元件R2的另一端连接的情况下，开关SW根据位信号D进行动作，由此在开关SW产生的馈通噪声被电阻元件R2衰减。由此，馈通噪声对参照电位VREF造成的影响减轻。
另外，若像这样馈通噪声对参照电位VREF造成的影响减轻，则对共用梯形电阻型D/A转换电路16和参照电位VREF的电路14A1～14An给予的馈通噪声的影响也减轻。
另外，在开关SW产生的馈通噪声也被电阻元件R3衰减。由此，馈通噪声对运算放大器20的反相输入端子20B造成的影响减轻。
如以上说明的那样，在半导体装置10中，R-2R梯形电阻电路18所包含的开关SW1～SWn是根据位信号D将输入端子24和串联电路18A的一端18A1连接的所有的开关。另外，R-2R梯形电阻电路18所包含的多个开关SW与多个电阻元件R1之间有对应关系，与多个电阻元件R2之间有对应关系，与多个电阻元件R3之间有对应关系。而且，通过开关SW，在对应的电阻元件R1、电阻元件R2以及电阻元件R3之间，电阻元件R3的另一端被切换连接于电阻元件R1和电阻元件R3。
因此，根据半导体装置10，馈通噪声由电阻元件R1、电阻元件R2以及电阻元件R3衰减，所以能够减轻馈通噪声对梯形电阻型D/A转换电路16的特性造成的影响。
另外，在半导体装置10中，R-2R梯形电阻电路18所包含的电阻元件R2与参照电位VREF连接。因此，根据半导体装置10，馈通噪声由电阻元件R2衰减，所以能够减轻馈通噪声对作为梯形电阻型D/A转换电路16的特性的1个的参照电位VREF造成的影响。
另外，在半导体装置10中，接收端子22与电路14A1～14An一起与参照电位生成电路12的供给端子12A连接。因此，根据半导体装置10，馈通噪声由电阻元件R2衰减，所以能够减轻馈通噪声对电路14A1～14An给予的影响。
另外，在半导体装置10中，经由开关SW连接的电阻元件R1以及电阻元件R3作为R-2R梯形电阻电路18的2R部分发挥作用。另外，经由开关SW连接的电阻元件R2以及电阻元件R3作为R-2R梯形电阻电路18的2R部分发挥作用。因此，根据半导体装置10，减轻馈通噪声对梯形电阻型D/A转换电路16的电路特性造成的影响的同时，能够实现R-2R梯形电阻型的D/A转换。
此外，在上述第1实施方式中，例示了接收端子22与参照电位VREF连接的半导体装置10，但本发明并不局限于此，例如，也可以是图2所示的半导体装置30。
作为一个例子，如图2所示，半导体装置30与半导体装置10相比，代替梯形电阻型D/A转换电路16而具有梯形电阻型D/A转换电路32的点不同。另外，梯形电阻型D/A转换电路32与梯形电阻型D/A转换电路16相比，代替接收端子22与参照电位VREF连接的点，而接收端子22与接地电位GND连接的点不同。
在该情况下，模拟信号与接地电位GND的电位差由R-2R梯形电阻电路18调整后输入至运算放大器20的反相输入端子20B，与基于R-2R梯形电阻电路18的调整后的电位差对应的信号从输出端子20A输出。而且，如在上述第1实施方式中说明了的那样，在将电阻元件R3的另一端与电阻元件R1的另一端连接的情况下，开关SW根据位信号D进行动作，由此在开关SW产生的馈通噪声被电阻元件R1衰减。另外，在开关SW产生的馈通噪声也被电阻元件R3衰减。
其结果是，与上述第1实施方式相同地，馈通噪声对梯形电阻型D/A转换电路16的特性造成的影响(例如，对反相输入端子20B造成的影响)减轻。
[第2实施方式]
在上述第1实施方式中，例示了用电阻元件R1以及电阻元件R3使馈通噪声衰减的情况，在本第2实施方式中，对使用一对CMOS开关衰减馈通噪声的情况进行说明。此外，在以下，为了便于说明，对与在上述第1实施方式中说明了的构成部件赋予相同的附图标记，省略其说明。
作为一个例子，如图3所示，本第2实施方式所涉及的半导体装置50与上述第1实施方式所涉及的半导体装置10相比，代替梯形电阻型D/A转换电路16而具有梯形电阻型D/A转换电路52的点不同。梯形电阻型D/A转换电路52与梯形电阻型D/A转换电路16相比，代替R-2R梯形电阻电路18而具有R-2R梯形电阻电路54的点不同。
梯形电阻电路54与R-2R梯形电阻电路18相比，代替开关SW而具有CMOS(Complementary MOS(Metal-oxide-semiconductor)：互补型MOS)开关对56的点不同。另外，梯形电阻电路54与R-2R梯形电阻电路18相比，具有假CMOS(Dummy CMOS)开关58、60的点、以及具有反相电路62、64的点不同。
作为本发明所涉及的一对CMOS开关的一个例子的CMOS开关对56具有相互相同大小的CMOS开关56A、56B。此外。这里所说的“相同”并不仅意味着完全“相同”，也意味着包括在制造工序等中产生的误差的概念。
作为本发明所涉及的一个CMOS开关的一个例子的CMOS开关56A的一端、以及作为本发明所涉及的另一个CMOS开关的一个例子的CMOS开关56B的一端与电阻元件R3的另一端连接。
CMOS开关56A的P沟道侧的栅极与反相电路62的输出端子连接，CMOS开关56B的N沟道侧的栅极与反相电路64的输出端子连接。
CMOS开关56A的N沟道侧的栅极、CMOS开关56B的P沟道侧的栅极、以及反相电路62、64的各输入端子被输入位信号D。
作为本发明所涉及的第1CMOS开关的一个例子的假CMOS开关58的大小是CMOS开关56A的大小的一半。另外，本发明所涉及的第2CMOS开关60的大小是CMOS开关56B的大小的一半。此外，这里所说的“一半”并不仅意味着完全“一半”，也意味着包括在制造工序等中产生的误差的概念。
假CMOS开关58、60均源极及漏极短路。CMOS开关56A经由假CMOS开关58的短路路径与电阻元件R1的另一端连接。CMOS开关56B经由假CMOS开关60的短路路径与电阻元件R2的另一端连接。
假CMOS开关58的P沟道侧的栅极与反相电路62的输入端子连接，假CMOS开关58的N沟道侧的栅极与反相电路62的输出端子连接。另外，假CMOS开关60的N沟道侧的栅极与反相电路64的输入端子连接，假CMOS开关60的P沟道侧的栅极与反相电路64的输出端子连接。
接下来，对本第2实施方式所涉及的半导体装置50的动作进行说明。
若CMOS开关对56被输入位信号D，则CMOS开关56A、56B根据所输入的位信号进行相互相反的开关动作。这里，相互相反的开关动作意味着CMOS开关56A、56B的一方接通、另一方断开。
即，CMOS开关对56根据所输入的位信号，切换成第1连接状态和第2连接状态。第1连接状态是指电阻元件R2的另一端与电阻元件R3的另一端不连接而电阻元件R1的另一端与电阻元件R3的另一端连接的连接状态。第2连接状态是指电阻元件R1的另一端与电阻元件R3的另一端不连接而电阻元件R2的另一端与电阻元件R3的另一端连接的连接状态。
相对于此，假CMOS开关58相对于CMOS开关56A的开关动作进行相反的开关动作。即，若在第1连接状态中，CMOS开关56A接通，则假CMOS开关58断开，若在第2连接状态中，CMOS开关56A断开，则假CMOS开关58接通。
由此，因CMOS开关56A的开关动作而产生的馈通噪声被因假CMOS开关58的开关动作而产生的逆极性的馈通噪声抵消。另外，通过夹设于输入端子24与假CMOS开关58之间的电阻元件R1，也使馈通噪声衰减。因此，梯型抵抗D/A转换电路52能够减轻因CMOS开关56A的开关动作而产生的馈通噪声对模拟信号造成的影响。
另一方面，假CMOS开关60相对于CMOS开关56B的开关动作进行相反的开关动作。即，若在第1连接状态中，CMOS开关56B断开，则假CMOS开关60接通，若在第2连接状态中，CMOS开关56B接通，则假CMOS开关60断开。
由此，因CMOS开关56B的开关动作而产生的馈通噪声被因假CMOS开关60的开关动作而产生的逆极性的馈通噪声抵消。另外，通过夹设于接收端子22与假CMOS开关60之间的电阻元件R2，也使馈通噪声衰减。因此，因CMOS开关56B的开关动作而产生的馈通噪声对参照电位VREF造成的影响减轻。
并且，在CMOS开关56A、56B产生的馈通噪声是相互逆极性的关系，所以在电阻元件R3的另一端侧相互抵消。而且，通过电阻元件R3也使馈通噪声衰减。因此，因CMOS开关56A、56B的开关动作而产生的馈通噪声对运算放大器20的反相输入端子20B造成的影响减轻。
如以上说明的那样，在半导体装置50中，R-2R梯形电阻电路54具备根据位信号切换成第1连接状态和第2连接状态的CMOS开关对56。因此，根据梯形电阻型D/A转换电路52，在CMOS开关对56产生的馈通噪声由电阻元件R1、电阻元件R2以及电阻元件R3衰减，所以能够减轻馈通噪声对电路特性造成的影响。
另外，在半导体装置50中，R-2R梯形电阻电路54所包含的CMOS开关56A、56B根据位信号进行相反的开关动作。因此，根据梯形电阻型D/A转换电路52，在CMOS开关56A、56B产生的逆极性关系的馈通噪声相互抵消，所以能够减轻馈通噪声对反相输入端子20B造成的影响。
另外，在半导体装置50中，R-2R梯形电阻电路54具备与CMOS开关56A进行相反的开关动作的假CMOS开关58。因此，根据半导体装置50，CMOS开关56A的馈通噪声被假CMOS开关58的馈通噪声抵消，所以能够减轻馈通噪声对模拟信号造成的影响。
并且，在半导体装置50中，R-2R梯形电阻电路54具备与CMOS开关56B进行相反的开关动作的假CMOS开关60。因此，根据半导体装置50，CMOS开关56B的馈通噪声被假CMOS开关60的馈通噪声抵消，所以能够减轻馈通噪声对参照电位VREF造成的影响。
附图标记说明：10、30、50…半导体装置；12…参照电位生成电路；12A…供给端子；14…电路；16、52…梯形电阻型D/A转换电路；18、54…R-2R梯形电阻电路；18A1…一端；20A…输出端子；24…输入端子；56…CMOS开关对；58、60…假CMOS开关；R0、R1、R2、R3…电阻元件；SW…开关。

Claims (12)

1.一种R-2R梯形电阻电路，其中，包括：
多个第1电阻元件，所述多个第1电阻元件各自的一端与输入端子连接；
多个第2电阻元件，所述多个第2电阻元件各自的一端与基准电位连接；
多个第3电阻元件，所述多个第3电阻元件各自的一端与输出端子连接；以及
多个切换连接部，所述多个切换连接部是根据位信号将所述输入端子和所述输出端子连接的所有的切换连接部，并且与所述多个第1电阻元件之间、与所述多个第2电阻元件之间、以及与所述多个第3电阻元件之间具有对应关系，在对应的所述第1电阻元件、所述第2电阻元件以及所述第3电阻元件间，根据所述位信号将所述第3电阻元件的另一端切换连接于所述第1电阻元件的另一端和所述第2电阻元件的另一端。
2.一种R-2R梯形电阻电路，其中，包括：
多个第1电阻元件，所述多个第1电阻元件各自的一端与输入端子连接；
多个第2电阻元件，所述多个第2电阻元件各自的一端与和接地电位不同的基准电位连接；
多个第3电阻元件，所述多个第3电阻元件各自的一端与输出端子连接；以及
多个切换连接部，所述多个切换连接部与所述多个第1电阻元件之间、与所述多个第2电阻元件之间、以及与所述多个第3电阻元件之间具有对应关系，在对应的所述第1电阻元件、所述第2电阻元件以及所述第3电阻元件间，根据位信号将所述第3电阻元件的另一端切换连接于所述第1电阻元件的另一端和所述第2电阻元件的另一端。
3.根据权利要求2所述的R-2R梯形电阻电路，其中，
所述多个第2电阻元件的各一端与参照电位生成电路的所述供给端子连接，所述参照电位生成电路生成所述基准电位并具有将生成的所述基准电位供给至要求所述基准电位的多个电路的供给端子。
4.根据权利要求1至3中任意一项所述的R-2R梯形电阻电路，其中，
经由所述切换连接部连接的所述第1电阻元件以及所述第3电阻元件是R-2R梯形电阻电路的2R部分，经由所述切换连接部连接的所述第2电阻元件以及所述第3电阻元件是所述2R部分。
5.根据权利要求1至4中任意一项所述的R-2R梯形电阻电路，其中，
所述切换连接部是根据位信号切换第1连接状态和第2连接状态的一对CMOS开关，所述第1连接状态是不将所述第2电阻元件的另一端与所述第3电阻元件的另一端连接而将所述第1电阻元件的另一端与所述第3电阻元件的另一端连接的状态，所述第2连接状态是不将所述第1电阻元件的另一端与所述第3电阻元件的另一端连接而将所述第2电阻元件的另一端与所述第3电阻元件的另一端连接的状态。
6.根据权利要求5所述的R-2R梯形电阻电路，其中，
所述一对CMOS开关中的一个CMOS开关被插入于所述第1电阻元件与所述第3电阻元件之间，另一个CMOS开关被插入于所述第2电阻元件与所述第3电阻元件之间，所述一个CMOS开关以及所述另一个CMOS开关根据位信号进行相反的开关动作。
7.根据权利要求6所述的R-2R梯形电阻电路，其中，
还包括第1CMOS开关，所述第1CMOS开关被插入于所述一个CMOS开关与所述第1电阻元件之间，并且通过源极及漏极间短路从而所述一个CMOS开关与所述第1电阻元件连接，在所述第1连接状态的情况下，进行与所述一个CMOS开关相反的开关动作。
8.根据权利要求6或7所述的R-2R梯形电阻电路，其中，
还包括第2CMOS开关，所述第2CMOS开关被插入于所述另一个CMOS开关与所述第2电阻元件之间，并且通过源极及漏极间短路从而所述另一个CMOS开关与所述第2电阻元件连接，在所述第2连接状态的情况下，进行与所述另一个CMOS开关相反的开关动作。
9.一种梯形电阻型D/A转换电路，其中，包括：
权利要求1至8中任意一项所述的R-2R梯形电阻电路；以及
与所述R-2R梯形电阻电路所包含的所述输出端子连接的运算放大器。
10.一种半导体装置，其中，包括：
权利要求9所述的梯形电阻型D/A转换电路；以及
参照电位生成电路，其生成基准电位，并且具有将生成的所述基准电位供给至要求所述基准电位的包括所述梯形电阻型D/A转换电路的多个电路的供给端子。
11.一种R-2R梯形电阻电路，其中，包括：
多个第1电阻元件，所述多个第1电阻元件各自的一端与输入端子连接；
多个第2电阻元件，所述多个第2电阻元件各自的一端与基准电位连接；
多个第3电阻元件，所述多个第3电阻元件各自的一端与输出端子连接；以及
多个切换连接部，所述多个切换连接部根据位信号将对应的所述第3电阻元件的另一端与对应的所述第1电阻元件的另一端或者对应的所述第2电阻元件的另一端切换连接，
将所述输入端子和所述输出端子连接的所有的连接路径具备所述第1电阻元件和所述第3电阻元件，并且将所述基准电位和所述输出端子连接的所有的连接路径具备所述第2电阻元件和所述第3电阻元件。
12.一种R-2R梯形电阻电路，其中，包括：
多个第1电阻元件，所述多个第1电阻元件各自的一端与输入端子连接；
多个第2电阻元件，所述多个第2电阻元件各自的一端与和接地电位不同的基准电位连接；
多个第3电阻元件，所述多个第3电阻元件各自的一端与输出端子连接；以及
多个切换连接部，所述多个切换连接部根据位信号将对应的所述第3电阻元件的另一端与对应的所述第1电阻元件的另一端或者对应的所述第2电阻元件的另一端切换连接。
CN201610172894.1A 2015-03-30 2016-03-24 R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置 Active CN106027048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-068566 2015-03-30
JP2015068566A JP6767732B2 (ja) 2015-03-30 2015-03-30 Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置

Publications (2)

Publication Number Publication Date
CN106027048A true CN106027048A (zh) 2016-10-12
CN106027048B CN106027048B (zh) 2021-06-15

Family

ID=57016927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610172894.1A Active CN106027048B (zh) 2015-03-30 2016-03-24 R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置

Country Status (3)

Country Link
US (1) US9553603B2 (zh)
JP (1) JP6767732B2 (zh)
CN (1) CN106027048B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380731A (zh) * 2019-07-25 2019-10-25 上海类比半导体技术有限公司 一种数字模拟转换电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11301752B2 (en) * 2017-10-24 2022-04-12 International Business Machines Corporation Memory configuration for implementing a neural network
KR102553262B1 (ko) 2017-11-17 2023-07-07 삼성전자 주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치
DE102018010387B3 (de) 2018-05-29 2022-08-25 Infineon Technologies Ag Halbleitervorrichtung mit elektrischem Widerstand
DE102018112866B4 (de) * 2018-05-29 2020-07-02 Infineon Technologies Ag Halbleitervorrichtung mit elektrischem Widerstand
CN110557123A (zh) * 2018-06-04 2019-12-10 恩智浦美国有限公司 分段式电阻型数模转换器
US11569817B2 (en) * 2020-10-15 2023-01-31 Alps Alpine Co., Ltd. Method to control amplitude and phase of a signal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202226A (ja) * 1989-01-31 1990-08-10 Fujitsu Ltd Ｄ―ａ変換器
WO1990016114A1 (en) * 1989-06-13 1990-12-27 Vlsi Technology, Inc. Digital to analog converters
WO2000069077A1 (en) * 1999-05-05 2000-11-16 Maxim Integrated Products, Inc. Method and apparatus for deglitching digital to analog converters
CN1345483A (zh) * 1999-04-05 2002-04-17 声波创新有限公司 混合低通增量求和调制器
JP2006262259A (ja) * 2005-03-18 2006-09-28 Denso Corp 信号変換装置およびｅｔｃ用通信装置
CN104009760A (zh) * 2013-02-21 2014-08-27 飞思卡尔半导体公司 模数转换器的低功率量化器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053193B1 (de) * 1980-11-27 1985-04-17 Deutsche ITT Industries GmbH Monolithisch integrierbares R-2R-Netzwerk
JPS59181821A (ja) 1983-03-31 1984-10-16 Fujitsu Ltd 関数出力デ−タ変換器
JPS6268311A (ja) * 1985-09-20 1987-03-28 Matsushita Electric Ind Co Ltd 電子ボリユ−ム回路
JPS6442924A (en) * 1987-08-10 1989-02-15 Fujitsu Ltd Digital/analog converter
JPH0734542B2 (ja) * 1988-06-29 1995-04-12 日本電気株式会社 Ｄ−ａ変換回路
JP2797354B2 (ja) * 1988-12-27 1998-09-17 セイコーエプソン株式会社 アナログスイッチ回路及び楽音信号発生回路
JPH05268094A (ja) 1992-03-23 1993-10-15 Yokogawa Electric Corp ラダー形ｄａコンバータ
JPH05327510A (ja) * 1992-05-22 1993-12-10 Fujitsu Ltd 電圧加算方式ｄ／ａコンバータ
US5969658A (en) * 1997-11-18 1999-10-19 Burr-Brown Corporation R/2R ladder circuit and method for digital-to-analog converter
JP2004056463A (ja) * 2002-07-19 2004-02-19 Sharp Corp Ｄ／ａコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置
JP3950405B2 (ja) * 2002-10-30 2007-08-01 シャープ株式会社 Ｄ／ａコンバータ回路、携帯端末装置、オーディオ装置、および、ディスプレイ表示制御装置
JP4076925B2 (ja) * 2003-08-12 2008-04-16 ローム株式会社 電圧生成回路
US7336211B1 (en) * 2006-01-20 2008-02-26 Altera Corporation Resistance compensated DAC ladder

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202226A (ja) * 1989-01-31 1990-08-10 Fujitsu Ltd Ｄ―ａ変換器
WO1990016114A1 (en) * 1989-06-13 1990-12-27 Vlsi Technology, Inc. Digital to analog converters
CN1345483A (zh) * 1999-04-05 2002-04-17 声波创新有限公司 混合低通增量求和调制器
WO2000069077A1 (en) * 1999-05-05 2000-11-16 Maxim Integrated Products, Inc. Method and apparatus for deglitching digital to analog converters
JP2006262259A (ja) * 2005-03-18 2006-09-28 Denso Corp 信号変換装置およびｅｔｃ用通信装置
CN104009760A (zh) * 2013-02-21 2014-08-27 飞思卡尔半导体公司 模数转换器的低功率量化器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAVID MARCHE 等: "An Improved Switch Compensation Technique for Inverted R-2R Ladder DACs", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *
李晓鹏 等31: "基于GaAs_HBT工艺的12位1GS_s多奈奎斯特域数模转换器", 《固体电子学研究与进展》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380731A (zh) * 2019-07-25 2019-10-25 上海类比半导体技术有限公司 一种数字模拟转换电路

Also Published As

Publication number Publication date
US9553603B2 (en) 2017-01-24
JP2016189539A (ja) 2016-11-04
CN106027048B (zh) 2021-06-15
US20160294407A1 (en) 2016-10-06
JP6767732B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
CN106027048A (zh) R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置
CN102142840B (zh) 折叠模数转换器
US6714151B2 (en) A/D converter
US7167121B2 (en) Method and apparatus for split reference sampling
US8912940B2 (en) String DAC charge boost system and method
JP3229135B2 (ja) アナログ／デジタル変換装置
CN106209101A (zh) 一种模数转换器
US8035542B2 (en) Digital-to-analog converter and successive approximation type analog-to-digital converter including the same
JP4741680B2 (ja) フレキシブル性を有するアナログ／デジタルコンバータ
JP2018201242A (ja) 多段デジタル−アナログ変換器
US7154423B2 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages and a comparator for use therein
JP3621358B2 (ja) コンパレータ及びアナログディジタルコンバータ
CN103312326B (zh) 具有输出阻抗补偿辅助差分晶体管的数模转换器电流单元
US6864821B2 (en) Resistor-capacitor (R-C) hybrid successive approximation register (SAR) analog-to-digital converter (ADC) with center-symmetric differential resistor string and other differential structures
US7605740B2 (en) Flash analog-to-digital converter
US6404376B1 (en) Capacitor array having reduced voltage coefficient induced non-linearities
US6850181B1 (en) Apparatus and method for noise reduction for a successive approximation analog-to-digital converter circuit
JP2011015248A (ja) 差動チョッパ型コンパレータ及びそれを備えたａ／ｄ変換回路
JP2014022763A (ja) Ａ／ｄ変換器、ａ／ｄ変換方法
KR102647422B1 (ko) 전류 구동 방식의 아날로그-디지털 컨버터
US20170229955A1 (en) Capacitor strings and application thereof to precision analog performance without precision parts
Irfansyah et al. Analysis and design considerations of systematic nonlinearity for sigma-delta current-steering DAC
US7477179B2 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages
US7403148B2 (en) Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
US8547268B2 (en) Switched current-cell with intermediate state

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant