CN1345483A - 混合低通增量求和调制器 - Google Patents
混合低通增量求和调制器 Download PDFInfo
- Publication number
- CN1345483A CN1345483A CN00805848A CN00805848A CN1345483A CN 1345483 A CN1345483 A CN 1345483A CN 00805848 A CN00805848 A CN 00805848A CN 00805848 A CN00805848 A CN 00805848A CN 1345483 A CN1345483 A CN 1345483A
- Authority
- CN
- China
- Prior art keywords
- input
- capacitor
- loop filter
- output
- low pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 206
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 12
- 238000001914 filtration Methods 0.000 description 5
- 230000008676 import Effects 0.000 description 5
- 230000004304 visual acuity Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000003292 diminished effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Abstract
一种混合环路滤波器,包括:一个积分器(114),该积分器有一个输入端及一个输出端,其中,输出端构成混合环路滤波器的一个输出端;多个跨导放大器(130-1-130-n),每个跨导放大器有一个输入端及一个输出端,其中,跨导放大器的每个输出端都连接到积分器的输入端;一个开关电容低通链路(110),该开关电容低通链路有一个输入端及多个分路,其中,每个分路都连接到多个跨导放大器中的单独一个跨导放大器;以及一个馈通分路(108),馈通分路有一个输入端及一个输出端,其中,输出端连接到的开关电容低通链路的输入端,以构成混合环路滤波器的一个输入端,而输出端连接到单独一个跨导放大器的输入端。
Description
本发明的背景
1.本发明所属技术领域
本发明涉及模/数(A/D)转换技术,特别是涉及利用增量求和(sigma-delta)调制器的A/D转换技术。
2.现有技术
现已有多种A/D转换技术。这些A/D转换技术中的每一项技术,对应于A/D转换的应用,都具有其各自的优点。在具体应用中,A/D转换技术的选择,可根据需要考虑的事项来进行,至少需要考虑到具体应用的速度、精度、成本、动态范围及耗电量的要求。现有的A/D转换技术通常属于下述两种类型:
就第一种类型的A/D转换技术而言,模拟输入信号直接与数字基准值相比较。A/D转换的数字输出,等于与模拟输入信号最近相比较的数字基准值。这种类型的A/D转换器被认为是速度快,但是,要利用这种类型A/D转换技术来获得高的分辨力,通常是价格昂贵的或是相当困难的。就第二种类型A/D转换技术而言,模拟输入信号被转换为一个数值,用这个数值来代表对应于模拟输入信号的数字值。第二种类型的A/D转换技术中包括增量求和调制。
图1为方框图,表示一种采用增量求和调制技术的A/D调制器10。在这个A/D调制器10中,模拟输入信号被采样并输入求和节点12,求和节点12借助于作为A/D调制器10的输出的反馈信号来对模拟输入求和。求和节点通常采用电容开关。通过将A/D调制器10的输出反馈回求和节点12,使求和节点12的输出保持为零平均信号值。求和节点12的输出代表着模拟输入信号值从一个采样到下一个采样的变化,而且代表着零平均信号值,该求和节点12的输出被输入给有源环路滤波器14。
环路滤波器的输出被输入比较器16,用来与基准值进行比较。当输出值高于基准值时,A/D调制器的输出为一个高的逻辑值,而且一个高的逻辑值被反馈到求和节点12。当积分值低于基准值时,A/D调制器的输出为一个低的逻辑值,而且一个低的逻辑值被反馈到求和节点12。高的逻辑值和低的逻辑值,构成了A/D调制器10的位流输出,通常在输出端利用一个数字滤波器来进行滤波。有关这方面的讨论内容超出了本说明书的范围。
增量求和调制技术的一个主要优点是,能够使用低分辨力元件来处理模拟输入信号,而且能够获得高分辨力的数字输出信号,这是因为这种A/D转换并不依靠精密匹配的模拟元件。
通常,有源环路滤波器14采用的是有源离散时间环路滤波器或有源连续时间环路滤波器。有源离散时间环路滤波器的一个实例是图2A所示的一种简化的开关电容积分器20。有源连续时间环路滤波器的一个实例是图2B所示的一种跨导积分器40。
现参看图2A,开关电容积分器20包括:第一个和第二个开关22和24,通常借助MOS晶体管来实现;一个输入电容器26;一个运算放大器28及一个反馈电容器30。开关电容积分器20的一个输入端可以经过第一个开关22连接到输入电容器26。这样,存储在电容器26上的数值,能够通过第二个开关24,转移到运算放大器28的输入端。反馈电容器30被连接在运算放大器28的输出端与运算放大器28的输入端之间的一个反馈环路之中。
开关电容积分器20,在高的线性度和短的建立时间方面的性能,取决于运算放大器28的性能。高线性度和短建立时间的要求,通常满足于高带宽的运算放大器28,运算放大器的带宽通常高于A/D调制器10的输入信号(Vin)的带宽几个数量级。本领域的普通技术人员知道,运算放大器28的高带宽要求,确定了A/D调制器10的耗电量的下限。
为了降低在有源离散时间环路滤波器中所使用的开关电容积分器20的耗电量,在连续时间环路滤波器中,图2A所示的开关电容积分器20被图2B所示的跨导-C积分器40所取代。
现参看图2B,跨导积分器40包括:一个源极接地的N沟道MOS晶体管42;一个源极与Vdd相连的P沟道MOS晶体管44;一个运算放大器46及一个反馈电容器48。在跨导积分器40中,一个输入信号(求和节点12的输出)被连接到N沟道MOS晶体管42的栅极;而一个偏压(Vb)被耦合到P沟道MOS晶体管44的栅极。N沟道MOS晶体管42及P沟道MOS晶体管44的漏极,构成一个公共节点,连接到运算放大器46的输入端。反馈电容器48被连接在运算放大器46的输出端与运算放大器46的输入端之间的一个反馈环路之中。
虽然图2B所示的连续时间积分器的耗电量并没有图2A所示的离散时间积分器的耗电量大,但是,图2B所示的连续时间积分器的非线性却大于图2A所示的离散时间积分器的非线性,即使是在差分情况(图2A所示的是单端情况)下。这些非线性可增大A/D调制器10的谐波失真及时钟抖动灵敏度,并可通过混合高频量化噪声,将A/D调制器10的动态范围减小到基带。
为了避免伴随着以图2A所示的有源离散时间环路滤波器及图2B所示的连续时间环路滤波器为代表的有源环路滤波器的各种问题,A/D调制器10中的环路滤波器14采用了图2C所示的无源离散时间环路滤波器。图2C所示的这种无源离散时间环路滤波器以无源开关电容链路50的形式来实现。
无源开关电容链路50包括:开关52、54和56;开关电容级58,它具有开关60、62、64和66及电容器68、70和72;以及相位裕量级74,它具有开关76和78及电容器80和82。输入开关52、54和56,分别被用来将电压Vin、Vref和-Vref与开关电容级58中的电容器68的第一个极板连接起来。在开关电容级中,开关60和62分别被用来将电容器68的第二个极板与接地(GND)基准电位和电容器70的第一个极板连接起来。开关64被用来将电容器70的第一个极板与电容器72的第一个极板连接起来。开关66被用来将电容器72的第一个极板与比较器16连接起来。电容器70和72的第二个极板接地。在相位裕量级74中,开关76被用来将比较器的输入端与电容器80的第一个极板连接起来,而开关78被用来将电容器80的第一个极板与电容器82的第一个极板连接起来。电容器80和82的第二个极板接地。
无源开关电容链路50的工作包括重复进行的第一步和第二步。在第一步中,开关52、60、64和76接通。从而,在开关电容级58中,电容器68被充电到电压Vin,而且电容器70上的电压加到电容器72上;而在相位裕量级74中,位于比较器16输入端的任何电荷都被流驻电容器80。本领域的普通技术人员知道,当开关64接通时,由于电容器70的电容通常远远高于电容器72的电容,因此电容器72上的电压实际上与电容器70上的电压相等。
在第二步中,开关54或开关56接通,而且开关62、66和78接通。从而,在开关电容级58中,根据是开关54还是开关56被接通,电压Vref或是被加到电容器68上的电压Vin上,或是被从电容器68上的电压Vin中减去,于是,当第一步和第二步重复进行时,电容器70累积电容器68上的电荷。另外,电容器72上的电压代表着电容器70从前一个循环的第一步和第二步的电荷累积,电容器72上的电压被提供给比较器16的输入端。在相位裕量级74中,电容器80上的电荷被分配给电容大得多的电容器82。
虽然无源开关电容链路50减轻了伴随着前面所述的有源离散时间环路滤波器10及有源连续时间环路滤波器30的一些问题,但在A/D调制器10中使用无源开关电容链路,仍然存在着一些问题。一个缺点是使用无源开关电容链路需要比较器16能够在其输入端具有高的信号分辨力。
当A/D调制器10的调制级数增加时,比较器16的高分辨力要求会变得更高。本领域的普通技术人员知道,A/D调制器10的调制级数取决于在环路滤波器14内级联的积分器的数目。这是因为当A/D调制器10的调制级数增加时,驱动比较器16的无源开关电容链路50的输出会非常迅速地降低。由于驱动的降低,再加上在无源开关电容链路50中没有增益,从而,比较器16必须具有高的分辨力。
另外,虽然相位裕量级74被用来提高A/D调制器10的相位裕量,但是,相位裕量级74所产生的热噪声会限制A/D调制器10的动态范围,Chen等人在《一种带有内置混频器的10MHz IF输入的0.25-mW低通无源增量求和调制器》(A0.25-mW Low-Pass PassiveSigma delta Modulator with Built-in Mixer for a 10-MHz IF Input)中公开了一种开关电容链路50使用的相位裕量级74,这篇文章刊登于IEEE固态电路学报1998年第32卷第6期第774页~782页(IEEEJournal of Solid State Circuits,Vol.32,No.6,pp.774~782,1998)。
虽然开关电容链路50要求高的分辨力,但是,必须保持比较器16的短的等待时间(latency)(等待时间由比较器16的达稳时间(settle)长度来确定),以保持A/D调制器10的稳定性。由于在A/D调制器10中使用开关电容链路50对等待时间和分辨力提出了要求,因此,A/D调制器的调制级数通常被限制为不超过两级。
本发明的概述
根据本发明的第一个方面,一种混合环路滤波器包括:一个积分器,有一个输入端和一个输出端,其中,输出端构成混合环路滤波器的一个输出端;多个单端跨导放大器(single endedtransconductance amplifier),每个跨导放大器有一个输入端和一个输出端,其中,跨导放大器的每个输出端都连接到积分器的输入端;一个开关电容低通链路,有一个输入端和多个分路,其中,每个分路都连接到单独一个跨导放大器的输入端;以及一个馈通分路,有一个输入端和一个输出端,其中,输入端连接到开关电容低通链路的输入端,以构成混合环路滤波器的一个输入端,而输出端连接到单独一个跨导放大器的输入端。
根据本发明的第二个方面,一种混合环路滤波器包括:一个积分器,有一个输入端和一个输出端,其中,输出端构成混合环路滤波器的一个输出端;多个差分输入单端输出跨导放大器(differentialinput single ended output transconductance amplifier),每个跨导放大器有第一个输入端、第二个输入端及一个输出端,其中,跨导放大器的每个输出端都连接到积分器的输入端;第一个开关电容低通链路,有一个输入端和多个分路,其中,每个分路都连接到单独一个跨导放大器的第一个输入端;第二个开关电容低通链路,有一个输入端和多个分路,其中,每个分路都连接到单独一个跨导放大器的第二个输入端;第一个馈通分路,有一个输入端和一个输出端,其中,输入端连接到第一个开关电容低通链路的输入端,以构成混合环路滤波器的第一个输入端,而输出端连接到单独一个跨导放大器的第一个输入端;以及第二个馈通分路,有一个输入端和一个输出端,其中,输入端连接到第二个开关电容低通链路的输入端,以构成混合环路滤波器的第二个输入,而输出端连接到单独一个跨导放大器的第二个输入端。
根据本发明的第三个方面,一种混合环路滤波器包括:一个积分器,有第一个和第二个输入端及第一个和第二个输出端,其中,第一个和第二个输出端构成混合环路滤波器的第一个和第二个输出端;多个差分输入差分输出跨导放大器(differential input differentialoutput transconductance amplifier),每个跨导放大器有第一个和第二个输入端及第一个和第二个输出端,其中,每个跨导放大器中的第一个输出端连接到积分器的第一个输入端,每个跨导放大器中的第二个输出端连接到积分器的第二个输入端;第一个开关电容低通链路,有一个输入端和多个分路,其中,每个分路都连接到单独一个跨导放大器的第一个输入端;第二个开关电容低通链路,有一个输入端和多个分路,其中,每个分路都连接到单独一个跨导放大器的第二个输入端;第一个馈通分路,有一个输入端和一个输出端,其中,输入端连接到第一个开关电容低通链路的第一个输入端,以构成混合环路滤波器的第一个输入端,而输出端连接到单独一个跨导放大器的第一个输入端;第二个馈通分路,有一个输入端和一个输出端,其中,输入端连接到第二个开关电容低通链路的输入端,以构成混合环路滤波器的第二个输入,而输出端连接到单独一个跨导放大器的第二个输入端。
附图的简要说明
图1为方框图,表示一种采用本领域所公知的有源或无源环路滤波器的增量求和A/D调制器。
图2A为示意图,表示一种应用于A/D调制器的本领域所公知的简化的有源离散时间环路滤波器。
图2B为示意图,表示一种应用于A/D调制器的本领域所公知的简化的有源连续时间环路滤波器。
图2C为示意图,表示一种应用于A/D调制器的本领域所公知的简化的无源离散时间环路滤波器。
图3为示意图,表示一种增量求和A/D调制器,其中,采用了本发明的一种环路滤波器。
图4A为示意图,表示根据本发明的适用于A/D调制器的环路滤波器的第一个实施例。
图4B为示意图,表示图4A所示的根据本发明的适用于A/D调制器的第一个环路滤波器实施例的第一种变化。
图4C为示意图,表示图4A所示的根据本发明的适用于A/D调制器的第一个环路滤波器实施例的第二种变化。
图5A为示意图,表示一种单端跨导放大器的NMOS的实例,它适用于图4A~图4C所示的根据本发明的环路滤波器。
图5B为示意图,表示一种单端跨导放大器的PMOS的实例,它适用于图4A~图4C所示的根据本发明的环路滤波器。
图6A为示意图,表示根据本发明的适用于A/D调制器的环路滤波器的第二个实施例。
图6B为示意图,表示图6A所示的根据本发明的适用于A/D调制器的第一个环路滤波器实施例的第一种变化。
图6C为示意图,表示图6A所示的根据本发明的适用于A/D调制器的第一个环路滤波器实施例的第二种变化。
图7A为示意图,表示一种差分输入单端输出跨导放大器的NMOS的实例,它适用于图6A~图6C所示的根据本发明的环路滤波器。
图7B为示意图,表示一种差分输入单端输出跨导放大器的PMOS的实例,它适用于图6A~图6C所示的根据本发明的环路滤波器。
图8A为示意图,表示根据本发明的适用于A/D调制器的环路滤波器的第三个实施例。
图8B为示意图,表示图8A所示的根据本发明的适用于A/D调制器的第三个环路滤波器实施例的第一种变化。
图8C为示意图,表示图8A所示的根据本发明的适用于A/D调制器的第三个环路滤波器实施例的第二种变化。
图9A为示意图,表示一种差分输入差分输出跨导放大器的NMOS的实例,它适用于图8A~图8C所示的根据本发明的环路滤波器。
图9B为示意图,表示一种差分输入差分输出跨导放大器的PMOS的实例,它适用于图8A~图8C所示的根据本发明的环路滤波器。
最佳实施例的详细说明
本领域的普通技术人员将意识到,本发明的下述说明仅仅是示例性说明,并不对本发明在任何方面构成限制。本领域普通技术人员可以很容易地想象出本发明的其他实施例。
根据本发明,一种增量求和A/D调制器102如图3所示,其中使用了环路滤波器100,该环路滤波器100混合了纯有源及纯无源环路滤波技术。在本发明的环路滤波器100中,无源开关电容链路元件和有源连续时间滤波器元件所构成的环路滤波器100,即使在A/D调制器的调制级数大于2的情况下,也允许使用低分辨力比较器104。这种低分辨力比较器的一个实例是一个不需要偏流的动态比较器。另外,在根据本发明的环路滤波器中,还能够有效地减小在有源连续时间环路滤波器技术中常见的因失真、量化噪声及时钟抖动的混合作用而将动态范围减小到基带的问题。
图4A表示本发明的第一个实施例,环路滤波器100-1包括:一个馈通分路108;一个多级的开关电容低通链路110;一个具有多个跨导放大器的跨导放大级112;以及一个积分器114。在环路滤波器100-1中,馈通分路108和开关电容低通链路110的每一级,都连接着跨导放大级112内的一个跨导放大器。馈通分路108或开关电容低通链路110的每一级与一个跨导放大器所组成的每一个组合,构成环路滤波器100-1的一个分路。
开关电容低通链路110的每一级和馈通分路108包括:第一个电容器120和第二个电容器122。在馈通分路108和开关电容低通滤波链路110的n-1级中,示出了第一个电容器组120-1~120-n及第二个电容器组122-1~122-n。在环路滤波器100-1的输入端,输入开关116、118-1和118-2被用来耦合电压Vin、Vref及-Vref并连接第一组电容器120-1(位于馈通分路108内)及120-2(位于开关电容低通滤波链路110第一级内)的第一个极板。第一个电容器组120-3~120-n的第一个极板和第二个电容器组122-1~122-n的第一极板被接地。在开关电容低通滤波链路110的每一级中,电容器组120中的每个电容器的第二个极板可以经过开关124,连接到电容器组122中的每个电容器的第二个极板;而电容器组120中每个电容器的第二个极板可以经过开关126,连接到位于相邻级内的电容器组122中的每个电容器的第二个极板。电容器120-1~120-2的第二个极板还可以分别通过开关128-1和128-2来接地。
在开关电容低通链路110的n-1级的每一级中以及在馈通分路108中,第二个电容器组122-1~122-n的每个电容器的第二个极板分别被连接到在跨导放大器级112中的多个跨导放大器130-1~130-n的一个跨导放大器的输入端,以在环路滤波器100-1中构成n个分路。跨导滤波器130-1~130-n被用来保持A/D调制器10的稳定性。图5A和图5B示出了适用于本发明的并且本领域普通技术人员所公知的单端跨导放大器130的实例。图5A表示NMOS单端跨导放大器的实例,而图5B表示PMOS单端跨导放大器的实例。
在跨导放大器130-1~130-n中,跨导(gm)值从左到右迅速提高。举例来说,就三级调制器而言,跨导放大器130-1、130-2和130-3之间的gm1/gm2/gm3的比值,可以是8/300/10000。跨导放大器130-n的gm值为最大,从而,带有跨导放大器130-n的分路被称之为主分路(dominant branch)。由于开关电容低通链路110在信号带宽内具有单位增益,而且高的gm值,从环路滤波器100-1的输入端到跨导放大器130的输出端,提供了大的增益,从而,这个主分路具有最大的增益。
跨导放大器130-1~130-n具有低的线性度要求,即使连接到馈通分路108和开关电容低通链路110第一部分的跨导放大器130被暴露在大的量化噪声之下,也是如此,这是因为通过连接到开关电容低通链路110第一部分的跨导放大器130内的较低增益,降低了噪声。另外,虽然来自主分路的噪声和失真是处于支配地位,但是,量化噪声在抵达开关电容低通链路110的主分路的输入端之前,已经被大大降低,这是因为位于主分路内的跨导放大器130-n的输入振幅是非常小的。因此,主分路不可能产生大的失真或时钟抖动噪声。
跨导放大器130-1~130-n的输入端全部被连接在一起,并构成积分器14的输入端。现有各种各样的积分器对于本领域的普通技术人员来说是公知的,根据本发明,适用的积分器114中包括运算放大器132,这个运算放大器在其输入端与输出端之间连接有反馈电容器134。运算放大器的输出端连接到比较器104的输入端。应当知道的是,在根据本发明的环路滤波器100-1的各种变化中,积分器114如图4B所示,可以通过一个加载电容器(loading capacitor)136来实现,电容器136的第一个极板连接到跨导级112的输出端和比较器104的输入端,而电容器136的第二个极板接地。另外,如图4C所示,积分器14也可以被省去。应当注意的是,当积分器114被省去时,馈通分路108就不包含在内,这是因为所有与开关电容低通链路110有关的分路都已经被综合起来。
积分器114的一个要求是吸收来自跨导级112的误差电流,并且提供充电电流给比较器104的输入电容。当比较器104的输入电容低的时候,而且在正常工作条件下来自跨导级112的误差电流也是低的时候,积分器114的偏流也可以被设置为一个小的数值,而不违反积分器114的性能要求。在跨导级112之后,由积分器114所产生的输入失真和噪声,将通过跨导级112的增益被减小。与连续时间有源环路滤波器有关的各种问题,例如:因大的失真及量化噪声的混合而降低到基带,都能够被防止。
馈通分路108和开关电容低通链路110的工作包括重复进行的第一步和第二步。在第一步中,开关116、126和128被接通。从而,电容器120-1~120-n被充电到电压Vin,而且电容器122-2~122-(n-1)上的电压分别被加在电容器120-3~120-n上。本领域的普通技术人员知道,当开关126接通时,电容器122-2~122-(n-1)上的电压分别被加在电容器120-3~120-n上,这是因为相对于电容器120-3~120-n来说,电容器122-2~122-(n-1)的电容分别相对较高。
在第二步中,开关118-1或开关118-2接通,而且开关124接通。从而,在馈通分路108和开关电容低通链路110中,根据是开关118-1还是开关118-2被接通,电压Vref或者是被加到作用在电容器120-1和120-2上的电压Vin上,或者是被从作用在电容器120-1和120-2上的电压Vin中减去。这个电压值也被加在电容器122-1和122-2上。当第一步和第二步被重复时,电容器122-2~122-n分别累积在电容器120-2~120-n上的电荷。电容器122-1~122-n上的电压,分别被提供到跨导放大器130-1~130-n的输入端。
应当知道的是,在环路滤波器100-1中,由于跨导放大器130-1~130-(n-1)及积分器114的偏流与主分路中的跨导放大器130-n的偏流相比是小的,从而,电流损耗是低的。另外,在非主分路中达到所要求的gm值所需要的电流,与主分路中达到所要求的gm值所需要的电流相比,可以忽略不计。由于来自其他分路及连续时间积分器的热噪声通过主分路的增益而被降低,从而,主分路的热噪声减小。电流向主分路集中,有助于降低调制器的热噪声和增大调制器的动态范围。
图6A表示本发明的第二个实施例的环路滤波器100-2。环路滤波器100-2与环路滤波器100-1相似,只是环路滤波器100-2的跨导级内的跨导放大器140-1~140-n为差分输入单端输出MOS跨导放大器,而不是环路滤波器100-1的跨导级内的单端MOS跨导放大器130-1~130-n。因此,第一个和第二个馈通分路108-1和108-2及第一个和第二开关电容低通链路110-1和110-2(类似于环路滤波器100-1内的馈通分路108和开关电容低通链路110),被连接到环路滤波器100-2的差分输入单端输出MOS跨导放大器140的输入端。
图7A和图7B表示适用于本发明的、并且为本领域普通技术人员所公知的差分输入单端输出跨导放大器140的实例。图7A表示NMOS微分输入单端输出跨导放大器的实例,而图7B表示PMOS微分输入单端输出跨导放大器的实例。
应当知道的是,就像根据本发明的环路滤波器100-1的各种变化一样,如图6B所示,环路滤波器100-2中的积分器114可以通过一个加载电容器136来实现,电容器136的第一个极板连接到跨导级112的输出端及比较器104的输入端,而电容器136的第二个极板接地。另外,如图6C所示,积分器114也可以被省略。应当注意的是,当积分器114被省略时,馈通分路108-1和108-2就不包含在内,这是因为所有与开关电容低通链路110-1和110-2有关的分路都已经被综合起来。
图8A表示本发明的第三个实施例的环路滤波器100-3。环路滤波器100-3与环路滤波器100-1及100-2相似,只是环路滤波器100-3的跨导级内的跨导放大器150-1~150-n为差分输入差分输出MOS跨导放大器,而不是环路滤波器100-1的跨导级内的单端MOS跨导放大器130-1~130-n和环路滤波器100-2的跨导级内的差分输入单端输出MOS跨导放大器140-1~140-n。
因此,第一个和第二个馈通分路108-1和108-2及第一个和第二开关电容低通链路110-1和110-2(类似于环路滤波器100-1内的馈通分路108和开关电容低通链路110),被连接到环路滤波器100-2的差分输入差分输出MOS跨导放大器150的输入端,而且积分器114也与环路滤波器100-1和100-2的积分器不同,包括有一个差分输入差分输出运算放大器152及第一个反馈电容器154和第二个反馈电容器156,反馈电容器连接在运算放大器的输入端与输出端之间。
图9A和图9B表示适用于本发明的、并且为本领域普通技术人员所公知的差分输入差分输出跨导放大器150的实例。图9A表示NMOS差分输入差分输出跨导放大器的实例,而图9B表示PMOS差分输入差分输出跨导放大器的实例。
应当知道的是,在根据本发明的环路滤波器100-3的各种变化中,如图8B所示,积分器114可以通过一个加载电容器158来实现,电容器158连接在跨导级112的输出端之间。另外,积分器114也可以被省略。应当注意的是,当积分器114被省略时,馈通分路108-1和108-2就不包含在内,这是因为所有与开关电容低通链路110-1和110-2有关的分路都已经被综合起来。
虽然本文展示和描述了本发明的多个实施例及应用,但对于本领域的普通技术人员来说,显然能够在不偏离本发明的原理的前提下进行前面所描述内容之外的更多改进。因此,本发明不受上述所描述的内容限制,而是以所附的权利要求书来确定所要保护的范围。
Claims (43)
1.一种混合环路滤波器,包括:
一个积分器,积分器有一个输入端和一个输出端,所述的输出端构成混合环路滤波器的输出端;
多个跨导放大器,每个跨导放大器中都有一个输入端和一个输出端,每个所述的跨导放大器的输出端都连接到积分器的输入端;
一个开关电容低通链路,该开关电容低通链路有一个输入端和多个分路,每个所述的分路分别连接到单独一个跨导放大器的输入端;以及
一个馈通分路,该馈通分路有一个输入端和一个输出端,所述的输入端连接到开关电容低通链路的输入端,以构成混合环路滤波器的输入端,而所述的输出端连接到单独一个跨导放大器的输入端。
2.根据权利要求1所述的混合环路滤波器,其中,每个所述的跨导放大器都是一个单端跨导放大器。
3.根据权利要求1所述的混合环路滤波器,其中,所述的积分器是一个运算放大器,这个放大器具有:一个输入端,构成积分器的输入端;一个输出端,构成积分器的输出端;以及一个反馈电容器,连接在运算放大器的输入端与输出端之间。
4.根据权利要求1所述的混合环路滤波器,其中,所述的积分器是一个加载电容器,这个积分器有第一个极板和第二个极板,所述的第一个极板连接到每个跨导放大器的输出端,并构成混合环路滤波器的输出端,而所述的第二个极板连接到基准电位。
5.根据权利要求1所述的混合环路滤波器,其中,在所述的开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
6.根据权利要求1所述的混合环路滤波器,其中,所述开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到开关电容低通链路的另一个分路,并且可以通过第二个开关连接到第二个电容器。
7.根据权利要求1所述的混合环路滤波器,其中,所述的馈通分路具有:第一个电容器,连接到混合环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的输入端;以及一个开关,连接第一个电容器与第二个电容器。
8.一种混合环路滤波器,包括:
多个跨导放大器,每个跨导放大器中都有一个输入端和一个输出端,每个所述的跨导放大器的输出端连接在一起,构成混合环路滤波器的一个输入端;以及
一个开关电容低通链路,该开关电容低通链路具有一个输入端和多个分路,所述的输入端构成混合环路滤波器的一个输入端,而每个所述的分路分别连接到单独一个跨导放大器的输入端。
9.根据权利要求8所述的混合环路滤波器,其中,每个所述的跨导放大器是一个差分输入单端输出跨导放大器。
10.根据权利要求8所述的混合环路滤波器,其中,在所述的开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
11.根据权利要求8所述的混合环路滤波器,其中,所述开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,该第一个电容器可以通过第一个开关连接到开关电容低通链路的另一个分路,并且可以通过第二个开关连接到第二个电容器。
12.一种混合环路滤波器,包括:
一个积分器,该积分器有一个输入端和一个输出端,所述的输出端构成混合环路滤波器的输出端;
多个跨导放大器,每个跨导放大器中都有第一个输入端、第二个输入端及一个输出端,每个所述的跨导放大器的输出端都连接到积分器的输入端;
第一个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,每个所述的分路都分别连接到单独一个跨导放大器的第一个输入端;
第二个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,每个所述的分路都分别连接到单独一个跨导放大器的第二个输入端;
第一个馈通分路,这个馈通分路有一个输入端和一个输出端,所述的输入端连接到第一个开关电容低通链路的输入端,以构成混合环路滤波器的第一个输入端,而所述的输出端连接到单独一个跨导放大器的第一个输入端;以及
第二个馈通分路,这个馈通分路有一个输入端和一个输出端,所述的输入端连接到第二个开关电容低通链路的输入端,以构成混合环路滤波器的第二个输入端,而所述的输出端连接到单独一个跨导放大器的第二个输入端。
13.根据权利要求12所述的混合环路滤波器,其中,所述的每个跨导放大器是一个差分输入单端输出跨导放大器。
14.根据权利要求12所述的混合环路滤波器,其中,所述的积分器是一个运算放大器,这个运算放大器具有:一个输入端,构成积分器的输入端;一个输出端,构成积分器的输出端;以及一个反馈电容器,连接在运算放大器的输入端与输出端之间。
15.根据权利要求12所述的混合环路滤波器,其中,所述的积分器是一个加载电容器,这个加载电容器具有第一个极板和第二个极板,所述的第一个极板连接到每个跨导放大器的输出端并构成混合环路滤波器的输出端,而所述的第二个极板连接到基准电位。
16.根据权利要求12所述的混合环路滤波器,其中,在所述的第一个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
17.根据权利要求12所述的混合环路滤波器,其中,在所述的第二个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
18.根据权利要求12所述的混合环路滤波器,其中,所述第一个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第一个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,该第一个电容器可以通过第一个开关连接到所述的第一开关电容低通链路中的另一个分路,并且可以通过第二个开关连接到第二个电容器。
19.根据权利要求12所述的混合环路滤波器,其中,所述的第一个馈通分路具有:第一个电容器,连接到混合环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接第一个电容器与第二个电容器。
20.根据权利要求12所述的混合环路滤波器,其中,所述第二个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第二个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到所述的第二开关电容低通链路中的另一个分路,并且可以通过第二个开关连接到第二个电容器。
21.根据权利要求12所述的混合环路滤波器,其中,所述的第二个馈通分路具有:第一个电容器,连接到混合环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接第一个电容器与第二个电容器。
22.一种混合环路滤波器,包括:
多个跨导放大器,每个跨导放大器中都有第一个输入端、第二个输入端及一个输出端,每个所述的跨导放大器的输出端都连接在一起,构成混合环路滤波器的输出端;
第一个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,所述的输入端构成混合环路滤波器的第一个输入端,而每个所述的分路都连接到单独一个跨导放大器的第一个输入端;以及
第二个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,所述的输入端构成混合环路滤波器的第二个输入端,而每个所述的分路都连接到单独一个跨导放大器的第二个输入端。
23.根据权利要求22所述的混合环路滤波器,其中,所述的每个跨导放大器是一个差分输入单端输出跨导放大器。
24.根据权利要求22所述的混合环路滤波器,其中,在所述的第一个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
25.根据权利要求22所述的混合环路滤波器,其中,在所述的第二个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
26.根据权利要求22所述的混合环路滤波器,其中,所述第一个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第一个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到所述的第一开关电容低通链路中的另一个分路,并且可以通过第二个开关连接到第二个电容器。
27.根据权利要求12所述的混合环路滤波器,其中,所述第二个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第二个开关电容低通链路中的除第一个分路以外的每个分路都具有:第一个电容器,它可以通过第一个开关连接到开关电容低通链路的另一个分路,并且可以通过第二个开关连接到第二个电容器。
28.一种混合环路滤波器,包括:
一个积分器,该积分器具有第一个输入端、第二个输入端、第一个输出端及第二个输出端,所述的第一个输出端构成混合环路滤波器的第一个输出端,而所述的第二个输出端构成混合环路滤波器的第二个输出端;
多个跨导放大器,每个跨导放大器中都有第一个输入端、第二个输入端、第一个输出端及第二个输出端,每个所述的跨导放大器的第一个输出端都连接到积分器的第一个输入端,而每个所述的跨导放大器的第二个输出端都连接到积分器的第二个输入端;
第一个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,每个所述的分路分别连接到单独一个跨导放大器的第一个输入端;
第二个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,每个所述的分路都分别连接到单独一个跨导放大器的第二个输入端;
第一个馈通分路,这个馈通分路有一个输入端和一个输出端,所述的输入端连接到第一个开关电容低通链路的输入端,以构成混合环路滤波器的第一个输入端,而所述的输出端连接到单独一个跨导放大器的第一个输入端;以及
第二个馈通分路,这个馈通分路有一个输入端和一个输出端,所述的输入端连接到第二个开关电容低通链路的输入端,以构成混合环路滤波器的第二个输入端,而所述的输出端连接到单独一个跨导放大器的第二个输入端。
29.根据权利要求28所述的混合环路滤波器,其中,所述的每个跨导放大器是一个差分输入差分输出跨导放大器。
30.根据权利要求28所述的混合环路滤波器,其中,所述的积分器是一个运算放大器,这个放大器具有:第一个输入端,构成积分器的第一个输入端;第二个输入端,构成积分器的第二个输入端;第一个输出端,构成积分器的第一个输出端;第二个输出端,构成积分器的第二个输出端;第一个反馈电容器,连接在运算放大器的第一个输入端与第一个输出端之间;以及第二个反馈电容器,连接在运算放大器的第二个输入端与第二个输出端之间。
31.根据权利要求28所述的混合环路滤波器,其中,所述的积分器是一个加载电容器,这个电容器具有第一个极板和第二个极板,所述的第一个极板连接到每个跨导放大器的第一个输出端并构成混合环路滤波器的第一个输出端,而所述的第二个极板连接到每个跨导放大器的第二个输出端并构成混合环路滤波器的第二个输出端。
32.根据权利要求28所述的混合环路滤波器,其中,在所述的第一个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
33.根据权利要求28所述的混合环路滤波器,其中,在所述的第二个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
34.根据权利要求28所述的混合环路滤波器,其中,所述第一个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第一个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到所述的第一开关电容低通链路的另一个分路,并且可以通过第二个开关连接到第二个电容器。
35.根据权利要求28所述的混合环路滤波器,其中,所述的第一个馈通分路具有:第一个电容器,连接到混合环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接第一个电容器与第二个电容器。
36.根据权利要求28所述的混合环路滤波器,其中,所述第二个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第二个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到所述的第二个开关电容低通链路的另一个分路,并且可以通过第二个开关连接到第二个电容器。
37.根据权利要求28所述的混合环路滤波器,其中,所述的第二个馈通分路具有:第一个电容器,连接到混合环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接第一个电容器与第二个电容器。
38.一种混合环路滤波器,包括:
多个跨导放大器,每个跨导放大器中都有第一个输入端、第二个输入端、第一个输出端及第二个输出端,每个所述的跨导放大器的第一个输出端都连接在一起,以构成混合环路滤波器的第一个输入端,而每个所述的跨导放大器的第二个输出端都连接在一起,以构成混合环路滤波器的第二个输入端;
第一个开关电容低通链路,这个开关电容低通链路具有一个输入端和多个分路,所述的输入端构成混合环路滤波器的第一个输入端,而每个所述的分路都连接到单独一个跨导放大器的第一个输入端;以及
第二个开关电容低通链路,这个开关电容低通链路有一个输入端和多个分路,所述的输入端构成混合环路滤波器的第二个输入端,而每个所述的分路都连接到单独一个跨导放大器的第二个输入端。
39.根据权利要求38所述的混合环路滤波器,其中,所述的每个跨导放大器是一个差分输入差分输出跨导放大器。
40.根据权利要求38所述的混合环路滤波器,其中,在所述的第一个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
41.根据权利要求38所述的混合环路滤波器,其中,在所述的第二个开关电容低通链路中的每个分路都具有:第一个电容器;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接所述的第一个电容器和所述的第二个电容器。
42.根据权利要求38所述的混合环路滤波器,其中,所述第一个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第一个输入端;以及一个开关,连接所述的第一个电容器和第二个电容器,而且,在所述第一个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到所述的第一个开关电容低通链路中的另一个分路,并且可以通过第二个开关连接到第二个电容器。
43.根据权利要求38所述的混合环路滤波器,其中,所述第二个开关电容低通链路的多个分路中的第一个分路具有:第一个电容器,连接到环路滤波器的输入端;第二个电容器,连接到单独一个跨导放大器的第二个输入端;以及一个开关,连接第一个电容器和第二个电容器,而且,在所述第二个开关电容低通链路中的除第一个分路以外的每个分路都具有第一个电容器,它可以通过第一个开关连接到所述的第二个开关电容低通链路中的另一个分路,并且可以通过第二个开关连接到第二个电容器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/286,261 | 1999-04-05 | ||
US09/286,261 US6163287A (en) | 1999-04-05 | 1999-04-05 | Hybrid low-pass sigma-delta modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1345483A true CN1345483A (zh) | 2002-04-17 |
CN1174553C CN1174553C (zh) | 2004-11-03 |
Family
ID=23097786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008058482A Expired - Fee Related CN1174553C (zh) | 1999-04-05 | 2000-03-29 | 混合低通增量求和调制器 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6163287A (zh) |
EP (1) | EP1171956B1 (zh) |
JP (1) | JP2002541709A (zh) |
CN (1) | CN1174553C (zh) |
AT (1) | ATE229710T1 (zh) |
DE (1) | DE60000987T2 (zh) |
DK (1) | DK1171956T3 (zh) |
WO (1) | WO2000060745A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1977458B (zh) * | 2004-06-29 | 2012-09-05 | 美国亚德诺半导体公司 | 用于连续时间的增量累加模数转换器的混合调谐电路 |
CN106027048A (zh) * | 2015-03-30 | 2016-10-12 | 拉碧斯半导体株式会社 | R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置 |
CN107332525A (zh) * | 2017-08-01 | 2017-11-07 | 深圳市中移联半导体科技有限公司 | 一种超高电源抑制比功放装置 |
CN110212925A (zh) * | 2019-03-26 | 2019-09-06 | 中国科学院上海微系统与信息技术研究所 | 一种无线通信全数字射频发射装置 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085959B2 (en) | 1994-07-08 | 2011-12-27 | Brigham Young University | Hearing compensation system incorporating signal processing techniques |
US6885752B1 (en) | 1994-07-08 | 2005-04-26 | Brigham Young University | Hearing aid device incorporating signal processing techniques |
US6408318B1 (en) | 1999-04-05 | 2002-06-18 | Xiaoling Fang | Multiple stage decimation filter |
US6480610B1 (en) * | 1999-09-21 | 2002-11-12 | Sonic Innovations, Inc. | Subband acoustic feedback cancellation in hearing aids |
US6292034B1 (en) * | 2000-02-24 | 2001-09-18 | Motorola Inc. | Low noise transconductance device |
US6850098B2 (en) * | 2001-07-27 | 2005-02-01 | Nanyang Technological University | Method for nulling charge injection in switched networks |
AU2002366355A1 (en) * | 2001-12-17 | 2003-06-30 | New York State Office Of Mental Health | SEQUESTRATION OF ABeta IN THE PERIPHERY IN THE ABSENCE OF IMMUNOMODULATING AGENT AS A THERAPEUTIC APPROACH FOR THE TREATMENT OR PREVENTION OF BETA-AMYLOID RELATED DISEASES |
JP3904111B2 (ja) | 2002-06-04 | 2007-04-11 | ソニー株式会社 | 固体撮像装置及びその信号処理方法 |
US7556597B2 (en) * | 2003-11-07 | 2009-07-07 | Otologics, Llc | Active vibration attenuation for implantable microphone |
US7214179B2 (en) * | 2004-04-01 | 2007-05-08 | Otologics, Llc | Low acceleration sensitivity microphone |
US7840020B1 (en) | 2004-04-01 | 2010-11-23 | Otologics, Llc | Low acceleration sensitivity microphone |
US7463745B2 (en) * | 2004-04-09 | 2008-12-09 | Otologic, Llc | Phase based feedback oscillation prevention in hearing aids |
US8096937B2 (en) * | 2005-01-11 | 2012-01-17 | Otologics, Llc | Adaptive cancellation system for implantable hearing instruments |
EP2624597B1 (en) * | 2005-01-11 | 2014-09-10 | Cochlear Limited | Implantable hearing system |
US7522738B2 (en) * | 2005-11-30 | 2009-04-21 | Otologics, Llc | Dual feedback control system for implantable hearing instrument |
US8472654B2 (en) | 2007-10-30 | 2013-06-25 | Cochlear Limited | Observer-based cancellation system for implantable hearing instruments |
US8248111B2 (en) | 2008-01-28 | 2012-08-21 | Nec Corporation | Voltage current converter, differentiation circuit, integration circuit, and filter circuit using the converter, and voltage current conversion method |
CN101388596B (zh) * | 2008-10-10 | 2011-09-14 | 崇贸科技股份有限公司 | 低通滤波器 |
US10284968B2 (en) | 2015-05-21 | 2019-05-07 | Cochlear Limited | Advanced management of an implantable sound management system |
EP3422569B1 (en) * | 2017-06-30 | 2021-11-10 | Nxp B.V. | An amplifier circuit |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3234544A (en) * | 1960-06-10 | 1966-02-08 | Control Data Corp | Bi-polar analog-to-digital converter |
US3298019A (en) * | 1964-04-03 | 1967-01-10 | Rca Corp | Analog to digital converter |
US3509557A (en) * | 1965-10-18 | 1970-04-28 | Honeywell Inc | Electrical apparatus |
US3582947A (en) * | 1968-03-25 | 1971-06-01 | Ibm | Integrating ramp analog to digital converter |
US3678501A (en) * | 1969-11-03 | 1972-07-18 | Singer Co | Circuit for converting an unknown analog value into a digital valve by successive approximations |
US3750142A (en) * | 1972-06-09 | 1973-07-31 | Motorola Inc | Single ramp analog to digital converter with feedback |
US4210903A (en) * | 1976-02-02 | 1980-07-01 | Semiconductor Circuits, Inc. | Method for producing analog-to-digital conversions |
US4114149A (en) * | 1976-07-19 | 1978-09-12 | Fairchild Camera And Instrument Corporation | Current comparator for an improved analog-to-digital converter method and apparatus |
US4243974A (en) * | 1978-02-24 | 1981-01-06 | E. I. Du Pont De Nemours And Company | Wide dynamic range analog to digital converter |
US4291300A (en) * | 1979-11-01 | 1981-09-22 | Burroughs Corporation | Tracking analog-to-digital converter for AC signals |
EP0162314A1 (de) * | 1984-05-15 | 1985-11-27 | BBC Brown Boveri AG | Analog-Digital-Wandler |
US4685042A (en) * | 1984-07-03 | 1987-08-04 | Unitron, Inc. | Modulator control for inverter |
NZ215959A (en) * | 1985-04-29 | 1990-01-29 | Ishida Scale Mfg Co Ltd | Double integral a/d converter with auto-zero offset correction |
US5357251A (en) * | 1988-03-23 | 1994-10-18 | Central Institute For The Deaf | Electronic filters, signal conversion apparatus, hearing aids and methods |
US5225836A (en) * | 1988-03-23 | 1993-07-06 | Central Institute For The Deaf | Electronic filters, repeated signal charge conversion apparatus, hearing aids and methods |
DE3906754A1 (de) * | 1989-03-03 | 1990-09-13 | Messerschmitt Boelkow Blohm | Integrationsanordnung |
US5014016A (en) * | 1989-04-13 | 1991-05-07 | Beltone Electronics Corporation | Switching amplifier |
US5027306A (en) * | 1989-05-12 | 1991-06-25 | Dattorro Jon C | Decimation filter as for a sigma-delta analog-to-digital converter |
US5014013A (en) * | 1989-10-06 | 1991-05-07 | Hewlett-Packart Company | Antilog circuit with automatic gain control |
US5103230A (en) * | 1991-04-02 | 1992-04-07 | Burr-Brown Corporation | Precision digitized current integration and measurement circuit |
US5247581A (en) * | 1991-09-27 | 1993-09-21 | Exar Corporation | Class-d bicmos hearing aid output amplifier |
US5389829A (en) * | 1991-09-27 | 1995-02-14 | Exar Corporation | Output limiter for class-D BICMOS hearing aid output amplifier |
US5241310A (en) * | 1992-03-02 | 1993-08-31 | General Electric Company | Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking |
US5448644A (en) * | 1992-06-29 | 1995-09-05 | Siemens Audiologische Technik Gmbh | Hearing aid |
DE4441996A1 (de) * | 1994-11-26 | 1996-05-30 | Toepholm & Westermann | Hörhilfsgerät |
DE59601329D1 (de) * | 1995-07-19 | 1999-04-01 | Siemens Ag | Schaltungsanordnung zur Glättung einer Spannung |
KR0154797B1 (ko) * | 1995-07-27 | 1998-12-15 | 김광호 | 펄스 폭 변조 제어 회로 |
US5907299A (en) * | 1996-10-23 | 1999-05-25 | Sonix Technologies, Inc. | Analog-to digital converter with delta-sigma modulator |
US5764100A (en) * | 1997-02-13 | 1998-06-09 | Motorola, Inc. | Filter |
US5963106A (en) * | 1998-03-16 | 1999-10-05 | Sonic Innovations, Inc. | Double-sided pulse width modulator |
US5995036A (en) * | 1998-03-17 | 1999-11-30 | Sonic Innovations, Inc. | Passive switched capacitor delta analog-to-digital converter with programmable gain control |
-
1999
- 1999-04-05 US US09/286,261 patent/US6163287A/en not_active Expired - Lifetime
-
2000
- 2000-03-29 EP EP00921530A patent/EP1171956B1/en not_active Expired - Lifetime
- 2000-03-29 WO PCT/US2000/008476 patent/WO2000060745A1/en active IP Right Grant
- 2000-03-29 CN CNB008058482A patent/CN1174553C/zh not_active Expired - Fee Related
- 2000-03-29 AT AT00921530T patent/ATE229710T1/de not_active IP Right Cessation
- 2000-03-29 JP JP2000610130A patent/JP2002541709A/ja active Pending
- 2000-03-29 DE DE60000987T patent/DE60000987T2/de not_active Expired - Lifetime
- 2000-03-29 DK DK00921530T patent/DK1171956T3/da active
- 2000-10-31 US US09/703,501 patent/US6466146B1/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1977458B (zh) * | 2004-06-29 | 2012-09-05 | 美国亚德诺半导体公司 | 用于连续时间的增量累加模数转换器的混合调谐电路 |
CN106027048A (zh) * | 2015-03-30 | 2016-10-12 | 拉碧斯半导体株式会社 | R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置 |
CN106027048B (zh) * | 2015-03-30 | 2021-06-15 | 拉碧斯半导体株式会社 | R-2r梯形电阻电路、梯形电阻型d/a转换电路以及半导体装置 |
CN107332525A (zh) * | 2017-08-01 | 2017-11-07 | 深圳市中移联半导体科技有限公司 | 一种超高电源抑制比功放装置 |
CN110212925A (zh) * | 2019-03-26 | 2019-09-06 | 中国科学院上海微系统与信息技术研究所 | 一种无线通信全数字射频发射装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1171956B1 (en) | 2002-12-11 |
WO2000060745A1 (en) | 2000-10-12 |
DK1171956T3 (da) | 2003-03-31 |
DE60000987D1 (de) | 2003-01-23 |
US6466146B1 (en) | 2002-10-15 |
EP1171956A1 (en) | 2002-01-16 |
DE60000987T2 (de) | 2003-08-28 |
US6163287A (en) | 2000-12-19 |
JP2002541709A (ja) | 2002-12-03 |
CN1174553C (zh) | 2004-11-03 |
ATE229710T1 (de) | 2002-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1174553C (zh) | 混合低通增量求和调制器 | |
CN1110902C (zh) | 具有减少谐波失真的开关电容数字——模拟变换器 | |
KR100914503B1 (ko) | 하이브리드 멀티스테이지 회로 | |
US5245344A (en) | High order switched-capacitor filter with dac input | |
US7102557B1 (en) | Switched capacitor DAC | |
CN1123117C (zh) | 猝发型数字数据放大电路单元及放大电路 | |
US6972705B1 (en) | Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs | |
CN101044684A (zh) | 使用斩波稳定的多位连续时间前端∑-△adc | |
US6496128B2 (en) | Sigma-delta analog-to-digital converter array | |
US7173485B2 (en) | Phase-compensated filter circuit with reduced power consumption | |
US8791848B2 (en) | Sigma-delta modulators with excess loop delay compensation | |
GB2253756A (en) | Low distortion unity gain amplifier for dac. | |
WO2013156846A2 (en) | Method and apparatus for separating the reference current from the input signal in sigma-delta converter | |
EP2658131A1 (en) | Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling | |
JP2016131366A (ja) | インクリメンタル型デルタシグマad変調器及びad変換器 | |
CN1531780A (zh) | 快速复用模数转换器 | |
CN111510082B (zh) | 一种高分辨率可调增益的低噪声开关电容放大器及其设计方法 | |
JPH04243326A (ja) | オーバサンプリングd−a変換器 | |
US6445321B2 (en) | Hybrid low-pass sigma-delta modulator | |
Prasad et al. | A 120db 300mw stereo audio a/d converter with 110db thd+ n | |
CN114401008B (zh) | 差分输入sar adc的开关电容电路及开关控制方法 | |
CN115051713A (zh) | 基于全动态放大器的积分器及Delta-Sigma调制器 | |
Baschirotto et al. | A 1V CMOS fully-differential switched-opamp bandpass Σ Δ modulator | |
Rabii et al. | A 1.8 V, 5.4 mW, digital-audio/spl Sigma//spl Delta/modulator in 1.2/spl mu/m CMOS | |
JP2021093682A (ja) | 増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |