DE3906754A1 - Integrationsanordnung - Google Patents

Integrationsanordnung

Info

Publication number
DE3906754A1
DE3906754A1 DE3906754A DE3906754A DE3906754A1 DE 3906754 A1 DE3906754 A1 DE 3906754A1 DE 3906754 A DE3906754 A DE 3906754A DE 3906754 A DE3906754 A DE 3906754A DE 3906754 A1 DE3906754 A1 DE 3906754A1
Authority
DE
Germany
Prior art keywords
output
flip
flop
signal
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3906754A
Other languages
English (en)
Other versions
DE3906754C2 (de
Inventor
Karl-Heinz Dipl Ing Hauser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
Original Assignee
Messerschmitt Bolkow Blohm AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Messerschmitt Bolkow Blohm AG filed Critical Messerschmitt Bolkow Blohm AG
Priority to DE3906754A priority Critical patent/DE3906754A1/de
Priority to GB9003474A priority patent/GB2228843B/en
Priority to US07/480,884 priority patent/US5059981A/en
Priority to FR9002587A priority patent/FR2644021A1/fr
Publication of DE3906754A1 publication Critical patent/DE3906754A1/de
Application granted granted Critical
Publication of DE3906754C2 publication Critical patent/DE3906754C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung betrifft eine Anordnung zur Integration eines analogen Spannungssignals und Umsetzung in ein entsprechendes digitales Signal, wobei während eines Maßzyklus das analoge Signal über einen Komparator einer Zählschaltung zugeführt wird, die ihrerseits mit einer von dem analogen Signal gesteuerten Taktgebereinrichtung zur zeitlichen Steue­ rung des Zählers verbunden ist.
Meßfühler insbesondere Sensoren allerart erzeugen ein analoges Signal, insbesondere einen absoluten Spannungswert, der mit Hilfe meist inte­ grierende Wandler in ein digitales Ausgangssignal umgesetzt werden kann.
Eine Übersicht über integrierende Wandler ist in der Zeitschrift Elek­ tronik-Applikation Nr. 20, vom 11. Oktober 1988, Seite 39, entnehmbar.
Wie die Deutsche Patentschrift 24 34 517 zeigt, ist es wichtig bei der Gewinnung des digitalen Ausgangssignals Abweichfehler klein zu halten.
Bei langen Integrationszeiten verfälschen bei bekannten Schaltungen, die den Bauelementen in Härente-Drift den Wert der Integration.
Aufgabe der vorliegenden Erfindung ist es, eine Anordnung zu schaffen. bei der der analoge Wert am Ausgang eines Zählers (für N-bit) unver­ fälscht ansteht.
Gelöst wird diese Aufgabe durch eine Anordnung gemäß Anspruch 1. Ein Verfahren hierzu ist in Anspruch 8 und 9 angegeben. Aus- und Weiterbil­ dungen der Erfindungen sind weiteren Ansprüchen sowie der Beschreibung und Zeichnung eines Ausführungsbeispiels zu entnehmen.
Ein Ausführungsbeispiel ist in der beigefügten Zeichnung rein schema­ tisch dargestellt.
Dabei wird das zu integrierende Signal als Spannung U in - in der Zeichnung links oben - einem Schaltkreis zugeführt, der den Absolutwert der zu integrierenden Spannung bildet in einem Absolutgeber. Dieser ist verbunden mit einem Taktgenerator, der variabel gestaltet ist, derart, daß seine Taktfrequenz von 0 Hz bis f max entsprechend dem Absolutwert der integrierenden Spannung verändert werden kann. Der Taktgeber ist mit einem Up- Downzähler mit D/A-Wandler verbunden und letztere mit einem Tiefpaß mit Impedanzwandler. Der U/D-Zähler ist als N-bit-Zähler mit einem Widerstandsnetzwerk für die D/A-Wandlung verbunden. Der U/D-Zähler ist seinerseits mit einem D-Flipflop verbunden, das mit einem Komparator verbunden ist, welches bei bei einer Spannung U in größer als 0 V den logischen Zustand L und bei U in kleiner als 0 V den logischen Zustand H ergibt. Das D-Flipflop ist seinerseits mit dem Q-Ausgang des Taktge­ nerators verbunden.
Das zu integrierdende Signal wird zum einen einem Schaltkreis zugeführt, der den Absolutwert der zu integrierenden Spannung bildet. Zum anderen gelangt das zu integrierende Signal an einen Komparator, der entschei­ det, ob das zu integrierende Signal größer oder kleiner 0 V ist. Der Ausgang des Komparators wird dem D-Eingang eines D-Flipflops zuge­ führt. Ist nun während einer positiven Flanke am Takteingang des D-Flip­ flops der logische Zustand am D-Eingang des D-Flipflops High, so wird der Q-Ausgang des D-Flipflops logisch High. Logisch Low wird der Q-Aus­ gang des D-Flipflops, wenn während einer positiven Flanke am Takteingang der D-Eingang logisch low ist.
Logisch High am Q-Ausgang des D-Flipflops bedeutet für den nachgeschal­ teten Zähler, daß er aufwärts zählen soll. Logisch low am Q-Ausgang des D-Flipflops bedeutet für den nachgeschalteten Zähler, daß er abwärts zählen soll.
Der Absolutwert der zu integrierenden Eingangsspannung wird einem Takt­ generator zugeführt. Dieser verändert seine Taktfrequenz von 0 Hz bis f max entsprechend dem Absolutwert der zu integrierenden Spannung.
Der Q-Ausgang des variablen Taktgenerators steuert das D-Flipflop, der Q-Ausgang des variablen Taktgenerators ist mit dem Zähleingang des Zäh­ lers verbunden. Über die Kombination Komparator - variabler Taktgenera­ tor - D-Flipflop-Zähler ist ein von Eingangsstörsignalen freier Zählvor­ gang möglich.
So wird mit jeder positiven Flanke am Q-Ausgang des Taktgenerators ein Zählvorgang up oder down in dem D-Flipflop vorbereitet, der dann mit der negativen Flanke am Q-Ausgang des Taktgenerators zum eigentlichen Zähl­ vorgang im Zähler führt. Durch die Veränderung der Taktfrequenz des Taktgenerators in Abhängigkeit des Absolutwertes der zu integrierenden Spannung erreicht man die Veränderung der Integrationszeit, in Abhängig­ keit der zu integrierenden Spannung.
Der Zählerausgang wird einem D/A-Wandler zugeführt. So entspricht der analoge Wert des D/A-Ausgangs dem Zählerstand. Ein dem D/A-Wandler nach­ geschaltetes Tiefpaßfilter mit Impedanzwandler soll den hochohmigen Aus­ gang des D/A-Wandlers an die weiterführende Signalverarbeitung anpassen und die Spannungstreppen des D/A-Wandlers glätten.
Von Bedeutung für die Funktion des driftlosen Integrators ist die Abso­ lutwertbildung des zu integrierenden Signals, die Veränderung der Zähl­ frequenz in Abhängigkeit des Absolutwertes der zu integrierenden Span­ nung, die Funktion des Komparators, der entscheidet, ob der Zähler auf­ wärts oder abwärts zählen soll und die Kombination Zählerausgang-Digi­ tal-Analog-Wandler. Die dem D/A-Wandler nachgeschaltete Stufe Tiefpaß­ filter plus Impedanzwandler ist für die Gesamtfunktion zwar erforder­ lich, aber von untergeordneter Bedeutung.
Abwandlungen des Ausführungsbeispiels sind im Rahmen der Ansprüche für den Fachmann ohne weiteres möglich. Anwendung z.B. bei Inertialsystemen, Regelkreisen mit großen Zeitkonstanten.

Claims (9)

1. Anordnung zur Integration eines analogen Spannungssignals und Um­ setzung in ein entsprechendes digitales Signal, wobei während eines Meß­ zyklus das analoge Signal über einen Komparator einer Zählschaltung zu­ geführt wird, die ihrerseits mit einer von dem analogen Signal gesteuer­ ten Taktgebereinrichtung zur zeitlichen Steuerung des Zählers verbunden ist, dadurch gekennzeichnet, daß der Komparator mit einem D-Flipflop­ zähler verbunden ist, der seinerseits mit einem Aufwärts-/Abwärtszähler mit Digital-/Analogwandler verbunden ist, an dessen Zähleingang der Q-Ausgang des variablen Taktgenerators angelegt ist, der seine Taktfre­ quenz entsprechend dem Absolutwert der zu integrierenden Spannung ändert.
2. Der Zählerausgang des Aufwärts-/Abwärtszählers einem D/A-Wandler zugeführt wird, dessen Analogwert dem Zählerstand entspricht.
3. Integrator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem D/A-Wandler ein Tiefpaßfilter mit Impedanzwandler nachgeschaltet ist, das den Ausgang des D/A-Wandlers an die weiterführende Signalver­ arbeitung anpaßt.
4. Integrator nach Anspruch 1, dadurch gekennzeichnet, daß das zu integrierende Signal einem Komparator zugeführt wird, der entscheidet, ob der Zähler aufwärts oder abwärts zählen soll, jenachdem ob das zu in­ tegrierende Spannungssignal größer oder kleiner 0 ist.
5. Integrator nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß der Ausgang des Komparators mit dem D-Eingang eines D-Flipflops verbun­ den ist, so daß während einer positiven Flanke am Takt-Eingang des Flip­ flops der logische Zustand am D-Eingang des D-Flipflops H ist, so wird auch der Q-Ausgang des D-Flipflops logisch H.
6. Integrator nach Anspruch 5, dadurch gekennzeichnet, daß der Q-Ausgang des D-Flipflops logisch L wird, wenn während einer positiven Flanke am Takteingang des D-Flipflops der D-Eingang logisch L ist.
7. Integrator nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß logisch H am Q-Ausgang des D-Flipflops für den nachgeschalteten Zähler bedeutet, daß er aufwärts zu zählen hat und logisch L am Q-Ausgang des D-Flipflops bedeutet, daß der nachgeschaltete Zähler abwärts zu zählen hat.
8. Verfahren zur Umsetzung eines analogen Spannungssignals in ein entsprechendes digitales Signal während eines Meßzyklus unter Verwendung einer Taktgebereinrichtung zur zeitlichen Steuerung der Operation des Integrators, dadurch gekennzeichnet, daß zur Erzeugung eines digitalen Ausgangssignals die Integrationszeit verändert wird in Abhängigkeit vom Absolutwert der zu integrierenden Spannung dadurch, daß man die Takt­ frequenz des Taktgenerators in Abhängigkeit des Absolutwertes der zu integrierenden Spannung ändert.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß mit je­ der positiven Signalflanke am Q-Ausgang des Taktgenerators ein Zählvor­ gang aufwärts oder abwärts in einem D-Flipflop vorbereitet wird, der dann mit der negativen Signalflanke am Q-Ausgang des Taktgenerators den Zählvorgang in einem N-bit-Zähler steuert.
DE3906754A 1989-03-03 1989-03-03 Integrationsanordnung Granted DE3906754A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE3906754A DE3906754A1 (de) 1989-03-03 1989-03-03 Integrationsanordnung
GB9003474A GB2228843B (en) 1989-03-03 1990-02-15 Integration arrangement
US07/480,884 US5059981A (en) 1989-03-03 1990-02-16 Arrangement and method for coverting an analog voltage signal to a digital signal utilizing the absolute value of the analog signal
FR9002587A FR2644021A1 (fr) 1989-03-03 1990-03-01 Dispositif d'integration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3906754A DE3906754A1 (de) 1989-03-03 1989-03-03 Integrationsanordnung

Publications (2)

Publication Number Publication Date
DE3906754A1 true DE3906754A1 (de) 1990-09-13
DE3906754C2 DE3906754C2 (de) 1992-01-16

Family

ID=6375409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3906754A Granted DE3906754A1 (de) 1989-03-03 1989-03-03 Integrationsanordnung

Country Status (4)

Country Link
US (1) US5059981A (de)
DE (1) DE3906754A1 (de)
FR (1) FR2644021A1 (de)
GB (1) GB2228843B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139835B1 (ko) * 1992-07-29 1998-07-15 사또오 후미오 D/a 변환 장치 및 a/d 변환 장치
FR2702044B1 (fr) * 1993-02-26 1995-05-24 Marwal Systems Sa Circuit de traitement pour signal de sortie de capteur analogique résistif, notamment pour jauge de carburant sur véhicule automobile et systèmes équipés.
US5980708A (en) * 1997-02-12 1999-11-09 Champagne; Gilles Y. High sensitivity multiple waveform voltammetric instrument
US5995036A (en) * 1998-03-17 1999-11-30 Sonic Innovations, Inc. Passive switched capacitor delta analog-to-digital converter with programmable gain control
US6163287A (en) * 1999-04-05 2000-12-19 Sonic Innovations, Inc. Hybrid low-pass sigma-delta modulator
US6445321B2 (en) 1999-04-05 2002-09-03 Sonic Innovations, Inc. Hybrid low-pass sigma-delta modulator
US6408318B1 (en) 1999-04-05 2002-06-18 Xiaoling Fang Multiple stage decimation filter
US6313773B1 (en) 2000-01-26 2001-11-06 Sonic Innovations, Inc. Multiplierless interpolator for a delta-sigma digital to analog converter
US7088275B2 (en) * 2003-12-31 2006-08-08 Conexant Systems, Inc. Variable clock rate analog-to-digital converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3328865A1 (de) * 1983-08-10 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Analog-digital-umsetzer
DE2434517C2 (de) * 1973-07-19 1988-01-14 Analog Devices Inc., Norwood, Mass., Us

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895377A (en) * 1972-07-05 1975-07-15 Westinghouse Electric Corp Voltage-to-pulse conversion apparatus and method
US3916179A (en) * 1972-09-13 1975-10-28 Westinghouse Electric Corp Electronic integrator with voltage controlled time constant
CA1146276A (en) * 1978-09-05 1983-05-10 Francis M. Jobbagy Analog-to-digital converter apparatus for condition responsive transducer
US4471285A (en) * 1980-03-19 1984-09-11 Fujitsu Fanuc Limited System for variable speed operation of induction motors
US4584566A (en) * 1984-12-21 1986-04-22 Honeywell Inc. Analog to digital converter
US4733043A (en) * 1985-11-22 1988-03-22 Colt Industries Inc. Ram stabilizing circuit for electrical discharge machine
US4749878A (en) * 1986-11-06 1988-06-07 Advanced Micro-Matrix, Inc. Input device for control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2434517C2 (de) * 1973-07-19 1988-01-14 Analog Devices Inc., Norwood, Mass., Us
DE3328865A1 (de) * 1983-08-10 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Analog-digital-umsetzer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DEN OUDEN, J.A.: Digitalvoltmeter mit der integrierten Schaltung GZF 1200. In: Valvo-Berichte 1977, H. 2, (April), S. 45 *
OHNE VERFASSERANGABE: Integrierende Wandler. In: Elektronik-Applikation, 1988, Nr. 20, S. 39 *
VAHLDIEK, Hansjürgen: Integrierendes Digitalisierungsverfahren hoher Genauigkeit. In: Elektronik 1978, H. 14, S. 53 *

Also Published As

Publication number Publication date
FR2644021B1 (de) 1995-04-21
US5059981A (en) 1991-10-22
GB9003474D0 (en) 1990-04-11
GB2228843A (en) 1990-09-05
DE3906754C2 (de) 1992-01-16
GB2228843B (en) 1993-01-20
FR2644021A1 (fr) 1990-09-07

Similar Documents

Publication Publication Date Title
DE102008047163B4 (de) Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und eines Jitters des ersten Signals
DE10149929B4 (de) A/D-Wandler
DE112006002884T5 (de) Verzögerungsregelkreisschaltung, Timing-Generator, Halbleitertestgerät, integrierte Halbleiterschaltung und Verzögerungsbetrieg-Kalibrierungsverfahren
DE3906754C2 (de)
DE2938318A1 (de) Messeinrichtung
DE4225819A1 (de) Messschaltung zur verwendung bei der darstellung gemessener frequenzwerte
EP0137948A1 (de) Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen
DE2626899B2 (de) Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE2645013B2 (de) Schaltungsanordnung zur Analog-Digital- und Digital-Analog-Umsetzung
DE19755666B4 (de) Integrierte Schaltung mit eingebauten Digital-Analog-Wandler
DE2503538C2 (de) Gerät zum Erzeugen eines Zeitbezugssignals aus einem Impuls von elektrischen Signalschwingungen
DE3901399A1 (de) Anordnung zur umsetzung analoger signale in digitale
DE2845635A1 (de) Analog-digital-wandler
DE102004015771A1 (de) Anordnung zur Drehmomentmessung von rotierenden Maschinenteilen
DE102006018207B4 (de) Verfahren zum Testen einer A/D-Wandlerschaltung
DE3811735C2 (de) Verfahren zur Frequenzmessung
DE3325247A1 (de) Schaltungsanordnung zum testen einer digitalen schaltung
DE2203963C3 (de) Schaltungsanordnung zur Verarbeitung von elektrischen Signalen
DE112005002545T5 (de) Taktgenerator und Prüfvorrichtung
DE2952311A1 (de) Verfahren und vorrichtung zum umsetzen einer messspannung in einen digitalen wert
DE2703570A1 (de) Digital-analog-umsetzer
DE3041954A1 (de) Analog-digital-umsetzer
DE2263824A1 (de) Verfahren und vorrichtung zur analyse von zeitintervallen
DE3240528C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DEUTSCHE AEROSPACE AG, 8000 MUENCHEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: DAIMLER-BENZ AEROSPACE AKTIENGESELLSCHAFT, 80804 M

8339 Ceased/non-payment of the annual fee