CN105990207B - 半导体装置的制造方法及半导体制造装置 - Google Patents

半导体装置的制造方法及半导体制造装置 Download PDF

Info

Publication number
CN105990207B
CN105990207B CN201510098261.6A CN201510098261A CN105990207B CN 105990207 B CN105990207 B CN 105990207B CN 201510098261 A CN201510098261 A CN 201510098261A CN 105990207 B CN105990207 B CN 105990207B
Authority
CN
China
Prior art keywords
substrate
patch
manufacturing
ultraviolet light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510098261.6A
Other languages
English (en)
Other versions
CN105990207A (zh
Inventor
志摩真也
高桥健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN105990207A publication Critical patent/CN105990207A/zh
Application granted granted Critical
Publication of CN105990207B publication Critical patent/CN105990207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本发明的实施方式提供一种半导体装置的制造方法及半导体制造装置，能以容易且廉价的顺序从第一衬底粘接于第二衬底而成的衬底剥离所述第一衬底。根据实施方式，所述制造方法具有以下步骤：在第一衬底的背面侧贴附贴片，所述第一衬底于表面的外周部具有粘接层的一部分，隔着所述粘接层及剥离层而设置有第二衬底，且形成有半导体元件，所述贴片涂布有粘接强度会因紫外线照射而降低的粘接剂；从所述贴片的背面对设置于所述第一衬底的外周部的所述粘接剂部分照射紫外线而使粘接强度降低；以及在粘接强度降低的所述粘接剂部分及所述剥离层部分，将贴附于所述贴片的状态下的所述第一衬底剥离而使其与所述第二衬底分离。

Description

半导体装置的制造方法及半导体制造装置
[相关申请]
本申请案享受以日本专利申请2014-187677号(申请日：2014年9月16日)为基础申请的优先权。本申请案通过参照该基础申请而包含基础申请的所有内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法及半导体制造装置。
背景技术
作为半导体装置，例如在具有TSV(through silicon via，硅通孔)构造的装置中，会在进行薄厚加工后对半导体衬底进行通孔形成、配线形成、绝缘层形成、凸块形成等加工。关于这种半导体衬底中用以实现步骤搬送的技术，有形成利用接着材料使半导体衬底贴合于支持衬底的状态的技术。在该技术中，必须将加工步骤后的半导体衬底从支持衬底剥离。
在该情况下，于将半导体衬底贴附于支持衬底而加以保持的步骤中，使用具备如下功能的接着材料，也就是在半导体衬底的背面加工中不会从支持衬底剥离，且在加工后能确实地从支持衬底剥离。作为这种接着材料，例如有制成2层以上的构造的接着材料，该构造包含具有接着功能的接着层及具有剥离功能的剥离层。
当使用这种接着材料时，为了防止贴合中的元件衬底在加工时的位置偏移，在半导体衬底的周边部未形成剥离层，存在接着层直接与半导体衬底接触的部分。但是，在加工后从支持衬底剥离半导体衬底的步骤中，该接着层直接与半导体衬底接触的部分成为妨碍剥离的因素，因此例如有利用药液使接着层溶解的方法、或利用刮刀等直接将接着层直接与半导体衬底接触的部分去除的方法等。
但是，在前一方法中，有如下问题：接着层因加工步骤中使用的药液而溶解或膨胀，导致元件衬底在加工步骤中剥落。另外，当采用对加工步骤中使用的药液具有耐受性的接着层时，有如下问题：即便面对用于溶解的药液，接着层的溶解速度也降低，从而生产性降低。而且，在后一方法中，有如下问题：考虑到加工精度而缩小半导体衬底周边部分的有效区域，从而生产性降低。
发明内容
本实施方式提供一种半导体装置的制造方法及半导体制造装置，能以容易且廉价的顺序剥离将第一衬底接着于第二衬底而成的衬底。
本实施方式的半导体装置的制造方法具有以下步骤：在第一衬底的背面侧贴附贴片，所述第一衬底于表面的外周部具有接着层的一部分，隔着所述接着层及剥离层而设置有第二衬底，且形成有半导体元件，所述贴片涂布有接着强度会因紫外线照射而降低的接着剂；从所述贴片的背面对设置于所述第一衬底外周部的所述接着剂部分照射紫外线而使接着强度降低；以及在接着强度降低的所述接着剂部分及所述剥离层部分，将贴附于所述贴片的状态下的所述第一衬底剥离而使其与所述第二衬底分离。
附图说明
图1(a)～(c)是第一实施方式的制造步骤中的端部的示意性剖视图。
图2(a)～(c)是第一实施方式的制造步骤中的端部的示意性剖视图。
图3(a)是第一实施方式的制造步骤中的端部的示意性剖视图，图3(b)是制造步骤中的整体的示意性剖视图。
图4(a)是第一实施方式的制造步骤中的端部的示意性剖视图，图4(b)是制造步骤中的整体的示意性剖视图。
图5(a)是第一实施方式的制造步骤中的端部的示意性剖视图，图5(b)是制造步骤中的整体的示意性剖视图。
图6(a)是紫外线照射装置的示意性概观立体图，图6(b)是其示意性侧视图。
图7是第二实施方式的制造步骤中的端部的示意性剖视图。
图8(a)是第一实施方式的制造步骤中的端部的示意性剖视图，图8(b)是制造步骤中的整体的示意性剖视图。
图9(a)是第一实施方式的制造步骤中的端部的示意性剖视图，图9(b)是制造步骤中的整体的示意性剖视图。
图10(a)是第一实施方式的制造步骤中的端部的示意性剖视图，图10(b)是制造步骤中的整体的示意性剖视图。
图11(a)、(b)是说明激光束的照射范围的图。
图12(a)、(b)是说明激光束的照射范围的图。
图13是第三实施方式的紫外线照射装置的示意性侧视图。
具体实施方式
以下，参照附图对多个实施方式进行说明。另外，附图为示意性附图，厚度与平面尺寸的关系、各层厚度的比例等不一定与现实中一致。而且，上下左右的方向也只表示以下述半导体衬底中的电路形成面侧为上或下时的相对方向，不一定与以重力加速度方向为基准的方向一致。
(第一实施方式)
图1～图6是表示第一实施方式的图，以下，关于第一衬底，以实施背面研磨及形成TSV(through silicon via)的步骤的半导体衬底1为对象，对其加工步骤进行说明。
图1(a)表示例如作为第一衬底的硅衬底等半导体衬底1外周部的截面。在半导体衬底1表面的除外周部以外的部分的元件形成部2，通过经由半导体制造步骤而像图1(b)所示那样形成为具备多个芯片的状态，这些芯片具有包含半导体元件的半导体电路。当结束对半导体衬底1的元件形成部2嵌入半导体电路的步骤时，接下来对半导体衬底1表面(上表面)侧的外周部分进行研磨处理(边缘修整处理)。由此，像图1(c)所示那样形成为在半导体衬底1的外周部分形成阶差部1a且在表面侧剩余元件形成部2的状态。在该情况下，半导体衬底1的阶差部1a的研磨深度例如能设定为200～300μm的范围。
接下来，像图2(a)所示那样在半导体衬底1的元件形成部2的表面设置接着力较弱的剥离层3。作为剥离层3，可应用能以较小的应力实现剪切破坏的例如热塑性树脂等材料。剥离层3是形成于半导体衬底1表面的大致整个面，但在最外周部分以例如0.1～5mm的范围的宽度呈周状地设置未形成的部分。因此，剥离层3是形成于半导体衬底1的除元件形成部2的外周部以外的大致整个面。
接下来，像图2(b)所示那样将形成有剥离层3的半导体衬底1贴附在支持衬底4。在该情况下，在贴附中使用接着剂而形成为隔着接着层5的状态。设想到在贴合半导体衬底1时因位置偏移而超出范围的情况，支持衬底4例如使用外径尺寸比半导体衬底1大0.1～1mm的衬底。由此，能防止由位置偏移引起的半导体衬底1的破裂。
而且，支持衬底4例如使用厚度处于600～800μm的范围的衬底，且对于加工步骤结束而分离后的衬底，可对表面加以研磨而再利用。另外，在本实施方式中，支持衬底4例如使用硅衬底。当使用硅衬底作为半导体衬底1时，通过使用相同材质的硅衬底，能以不易受到热应力等应变的状态进行操作。作为支持衬底4，除硅衬底以外，也可以使用玻璃板等材料的衬底。
接着层5的厚度例如设置在1～100μm的范围。剥离层3的厚度例如设定在0.01～20μm的范围，从而厚至能实现支持衬底4的剥离的程度且薄至防止贴合中的半导体衬底1的位置偏移的程度。而且，接着层5是以覆盖阶差部1a的内侧部分的方式设置在半导体衬底1的外周部。另外，将所述剥离层3与接着层5的密接性或与半导体衬底1的密接性调整得比接着层5与支持衬底4的密接度小。另外，作为剥离层3，也可以使用能通过层间的界面剥离而将支持衬底4剥离的材料。
接下来，像图2(c)所示那样在将半导体衬底1贴附于支持衬底4的状态下，进行半导体衬底1的背面加工。在该情况下，首先，实施背面研磨将半导体衬底1的厚度加工至例如50μm以下。由此，半导体衬底1的形成于外周部的阶差部1a部分消失，成为最外周部分被切割的状态，并成为剩余通过边缘修整处理而剩余的表面部分的元件形成部2的状态。此外，在背面研磨处理后，对半导体衬底1的元件形成部2实施其他背面加工。例如，通过众所周知的方法形成从背面侧起贯通至表面侧的贯通电极(TSV)、或贯通电极的电极垫等。
当以上述方式结束对半导体衬底1的元件形成区域2的加工步骤时，接下来像图3(a)、(b)所示那样将贴片6贴附在半导体衬底1的元件形成部2的背面。于此，图3(a)表示支持衬底4及半导体衬底1的元件形成部2周边部的截面。图3(b)是表示环状框7整体的剖视图。另外，图3(b)中，省略了剥离层3及接着层5的图示。
如图3(a)、(b)所示，贴片6被切割得比半导体衬底1的元件形成部2的外形大，且由环状框7保持。贴片6成为包含基材及以接着剂为主体的粘着层的2层以上的积层构造。而且，贴片6的粘着层具有如下特性：因紫外线(UV)照射而交联、硬化，受到紫外线的硬化部的接着力降低。
接下来，像图4(a)、(b)所示那样对贴片6进行紫外线照射。在该情况下，进行紫外线照射的范围为比接着层5直接与半导体衬底1的元件形成部2接触的贴合部分大的范围。由此，在贴片6形成接着强度降低的硬化部6a。硬化部6a形成为圆环状，且如图4(a)所示，其内侧的直径设定在设置于元件形成部2上表面的剥离层3外周的位置，或者设定得比该位置更靠内侧，外侧的直径设定得比位于元件形成部2外侧的接着层5与片材6接触的部分更靠外侧。
此外，对贴片6的紫外线照射是使用如图6所示的构成进行。图6(a)表示进行紫外线照射时的配置关系的概观。而且，图6(b)表示作为半导体制造装置的紫外线照射装置10的概略构成。紫外线照射装置10是如下装置：在将半导体衬底1的元件形成部2侧贴附于支持衬底4的状态下，将贴片6贴附于元件形成部2的背面侧，并在利用环状框7将其保持的状态下照射紫外线。
载置环状框7及贴片6的承载台11是包含像具有透光性的玻璃板或压克力板一样的材料的圆盘状承载台，且在中央部的下部被旋转轴12所支持。旋转轴12是设置成可利用马达等旋转驱动，由此，构成为承载台11可旋转。于承载台11的下表面侧设置有激光照射部13。激光照射部13可输出紫外线激光束，且朝向上表面的承载台11照射紫外线激光，而对载置于承载台11上的环状框7及贴片6或半导体衬底1的元件形成部2照射紫外线激光束。此时，通过利用旋转轴12使承载台11旋转，能沿着周向呈圆环状地照射紫外线激光束。而且，激光照射部13是构成为能将照射的紫外线激光束的照射宽度设定为适当的宽度。
由此，当像图6(a)所示那样从下方对贴附有贴片6的状态下的半导体衬底1的元件形成部2周围照射紫外线激光束时，伴随承载台11的旋转，紫外线激光束照射至沿着半导体衬底1外周部的部分的贴片6而呈圆环状地形成硬化部6a。另外，为了形成硬化部6a，承载台11例如转动1圈。
接下来，像图5(a)、(b)所示那样将支持衬底4从半导体衬底1的元件形成部2分离。在该情况下，如图4(a)所示，支持衬底4与半导体衬底1的元件形成部2剥离的部分是图中粗虚线所示的部分，也就是片材6的硬化部6a与接着层5及元件形成部2相向的部分、元件形成部2与剥离层3相向的部分。而且，这些交界部分的元件形成部2的内部纵向地破裂而分离。此时，元件形成部2被研磨处理得较薄，因此成为容易纵向破裂的状态，而且，由此，可在破裂时抑制破裂扩大到元件形成部2的内侧部分。
由此，可像图5(a)、(b)所示那样在与支持衬底4分离的状态下剥离贴附于贴片6的硬化部6a内周部分的元件形成部2。贴附于贴片6上的状态下的半导体衬底1的元件形成部2通过进行芯片分割处理而分离出可使用的芯片。
通过这种第一实施方式，在利用接着层5将半导体衬底1贴附于支持衬底4的状态下对元件形成部2进行加工，此后，贴附贴片6后进行紫外线激光束的照射，从而在贴片6形成硬化部6a，因此可通过设置硬化部6a而使元件形成部2与接着层5密接的部分容易剥离。
另外，作为照射紫外线激光束时的半导体制造装置10，由于将半导体衬底1贴附于贴片6，并在利用环状框7保持的状态下将其载置于包含具有透光性的材料的承载台11，一边旋转一边利用激光照射部13从下侧照射紫外线激光束，因此可有效率地在贴片6设置呈圆环状的硬化部6a。
此外，在所述实施方式中，也可以在将半导体衬底1贴附于支持衬底4前，预先在元件形成部2的沿着划线的位置上形成易于分离成芯片的结晶缺陷部等。
(第二实施方式)
图7～图12表示第二实施方式。以下，对与第一实施方式不同的部分进行说明。
于本实施方式中，与第一实施方式同样地将半导体衬底1贴附于支持衬底4而进行半导体衬底1的背面加工。此后，在贴附贴片6之前，像图7所示那样在半导体衬底1的元件形成部2的背面进行芯片分割加工。在芯片分割加工中，切断元件形成部2而以到达剥离层3的深度进行加工。由此，半导体衬底1的元件形成部2在背面以特定深度呈格子状地形成芯片分割槽2a，半导体电路成为在被芯片分离的状态下接着于剥离层3的状态。
接下来，像图8所示那样在元件形成部2的背面侧贴附贴片6。于此，图8(a)表示支持衬底4及半导体衬底1的元件形成部2的周边部的截面。图8(b)是表示环状框7整体的剖视图。另外，在图8(b)中，省略了剥离层3及接着层5的图示。贴片6可使用与第一实施方式相同的贴片。而且，贴片6的粘着层具有因紫外线照射而交联并硬化导致接着力降低的特性。
接下来，像图9(a)、(b)所示那样对接着层5直接与半导体衬底1的元件形成部2接触的部分的贴片6进行紫外线照射。由此，于贴片6形成接着强度降低的硬化部6a。硬化部6a形成为圆环状，且如图9(a)所示，其内侧的直径设定在设置于元件形成部2上表面的剥离层3外周的位置或比该位置更靠内侧，外侧的直径设定得比位于元件形成部2外侧的接着层5与片材6接触的部分更靠外侧。
接下来，像图10(a)、(b)所示那样将支持衬底4从半导体衬底1的元件形成部2分离。在该情况下，如图10(a)所示，支持衬底4与半导体衬底1的元件形成区域2剥离的部分是片材6的硬化部6a与接着层5及元件形成部2相向的部分、及元件形成部2与剥离层3相向的部分，且在元件形成部2中是图中通过芯片分割而分离成芯片的芯片分割2a部分。
由此，可在与支持衬底4分离的状态下剥离贴附于贴片6的硬化部6a内周部分的元件形成部2。贴附于贴片6上的状态下的半导体衬底1的元件形成部2是在通过进行芯片分割处理将可使用的芯片单个地分离的状态下贴附。
另外，在本实施方式中，由于在贴附贴片6之前实施芯片分割步骤，因此在从接着于贴片6的元件形成部2的芯片P分离支持衬底4的情况下，能形成为容易在芯片分割槽2a部分断裂的构造，能抑制断裂部分扩大到可使用的芯片P，能确实地确保可使用的芯片P。
接下来，如上所述，参照图11及图12对进行芯片分割处理时的芯片分割槽2a的形成位置与紫外线照射范围的关系进行说明。图11(a)表示对半导体衬底1的元件形成部2进行芯片分割处理时芯片分割槽2a的位置。半导体衬底1的元件形成部2被芯片分割槽2a分离成矩形的芯片P。芯片P在最外周部分有角部掉落而无法作为可使用的芯片P获取的部分。在以实线表示芯片分割槽2a的部分存在可使用的芯片P。
针对如上所述的平面图案而对贴片6照射紫外线激光的位置为下述范围。也就是说，当将照射紫外线激光的环状区域的内径设为Ri，将外径设为Ro时，设定内径Ri的位置为如下范围：图11(a)所示的A位置、即与剥离层3的外径相同或比该外径更靠内侧的位置、且通过芯片分割所划分的可使用的芯片P的芯片分割槽2a的位置B。而且，设定外径Ro的位置为如下范围：图11(b)所示的位置、即比接着层5与贴片6接触的部分更靠外侧且大致与支持衬底4的外径相同的位置C或比该位置C更靠外侧的位置、且到达与环状框7的内径相等的位置D为止的范围。
结果，，如图12(a)所示，为了分离支持衬底4所需的最小限度的紫外线激光照射范围为所述内径A至外径C的范围6a。另外，关于外径C，可为贴片6实际上与接着层5接着的部分，接着层5的外周位置不一定要是如图所示的位置，如果考虑到周向场所上的伸出量的不均，那么支持衬底4的外径位置C较准确。反之，如果确知接着层5的位置，那么也可以将该位置作为基准。
另一方面，如图12(b)所示，为了分离支持衬底4所需的最大限度的紫外线激光照射范围为所述内径B至外径D的范围6b。在该情况下，在照射范围中的外侧支持衬底4的外侧至外径D的位置的范围内，只对贴片6照射紫外线激光使其硬化。
另外，当以此方式对支持衬底4外侧至外径D的位置的范围照射紫外线激光，也就是只对贴片6照射紫外线激光使其硬化时，可获得如下所述的硬化。也就是说，在剥离支持衬底4之后的剥离层的清洗步骤中，贴片6的粘着层硬化，因此可抑制粘着层中的未硬化成分溶出至清洗液而再附着于芯片P。
在该情况下，为了获得所述效果，根据贴片6的粘着层溶出至清洗液的程度的不同，无须对露出的全部贴片照射紫外线激光，只对需要的部位照射紫外线激光即可。而且，在本实施方式中，对环状框7下的贴片6的一部分不照射紫外线激光，以使贴片6不会从环状框7剥离。但是，即便在照射紫外线激光的情况下，当环状框7与贴片6的密接性较强，贴片6不会从环状框7剥离时，也可以将紫外线激光照射至位于环状框7下的贴片6。
通过这种第二实施方式，可获得与第一实施方式相同的作用效果。而且，由于在预先对元件形成部2进行芯片分割处理之后贴附贴片6，因此剥离支持衬底4时，虽然有效区域外的芯片P破裂，但能确实地防止破裂扩大至有效区域的芯片P。
另外，在所述实施方式中，表示使芯片分割深度延伸至剥离层3中间的情况，也可以切断至元件形成部2与剥离层3的交界部分。此外，也能够以到达剥离层3的深度进行切断，或者进一步切断至到达接着层5的深度。
(第三实施方式)
图13表示第三实施方式，且表示与第一实施方式所使用的紫外线照射装置不同的例子。紫外线照射装置20是与紫外线照射装置10同样地照射紫外线的装置，被照射的衬底处于如下状态：在将半导体衬底1的元件形成部2侧贴附于支持衬底4的状态下，将贴片6贴附于元件形成部2的背面侧，并利用环状框7加以保持。
载置环状框7及贴片6的承载台21是除透光部21a以外包含具有遮光性的材料的圆盘状承载台，例如为周围被保持的构成。承载台21的透光部21a与对载置于上表面的环状框7及贴片6进行紫外线照射的部位6a对应地设置成圆环状。在承载台21的下表面侧设置有紫外线灯22。紫外线灯22具有对应于承载台21的大致整个面的发光面，并朝向上方照射紫外线。
由此，如果从紫外线灯22朝向上方照射紫外线，那么透过承载台21的透光部21a的紫外线照射至贴片6的一部分，贴片6因紫外线的照射而呈圆环状地硬化，从而形成硬化部6a。无需紫外线照射的部分被承载台21遮光，因此可选择性地只对需要的部分进行照射。
因此，通过这种第三实施方式也能获得与第一实施方式相同的作用效果。而且，由于设置具有透光部21a的承载台21及紫外线灯22而统括地照射紫外线，因此可在短时间内于贴片6形成圆环状的硬化部6a。另外，由于无须设置使承载台21旋转的机构，因此能使紫外线照射装置20成为简单的构成。
(其他实施方式)
除所述实施方式中所说明的半导体装置以外，可应用于如下所述的变形方式。
第一衬底及第二衬底是利用使用半导体衬底1及支持衬底4的情况进行说明，但并不限定于此，只要是将由接着层贴合的状态下的2块衬底分离的构成便能应用。
紫外线的照射示出了以下方式的例子，也就是一面使承载台11旋转一面从激光照射部13照射激光束的方式，或者从紫外线灯22对具有遮光部21a的承载台21照射紫外线的方式，但并不限定于此，可利用各种方法照射。例如，可采用如下构成：设置利用反射镜反射紫外线激光的构成，并通过改变反射镜的反射角度或使反射镜移动而对贴片6的特定范围照射紫外线。
对本发明的数个实施方式进行了说明，但这些实施方式是作为例子进行提示，并不意图限定发明的范围。这些新颖的实施方式能以其他各种方式实施，能在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变形包含于发明的范围或主旨，且包含于权利要求书所记载的发明及其均等的范围。
[符号的说明]
1 半导体衬底(第一衬底)
2 元件形成部
3 剥离层
4 支持衬底(第二衬底)
5 接着层
6 贴片
6a 硬化部
7 环状框
10、20 紫外线照射装置(半导体制造装置)
11、21 承载台
13 激光照射部
22 紫外线灯

Claims (6)

1.一种半导体装置的制造方法，其特征在于具有以下步骤：
从第一衬底的背面侧将所述第一衬底的厚度变薄，所述第一衬底在表面的外周部具有接着层的一部分，隔着所述接着层及剥离层而设置着第二衬底，且所述第一衬底具有形成着半导体元件的元件形成部；
在所述第一衬底的所述背面侧贴附贴片，所述贴片涂布着接着强度会因紫外线照射而降低的接着剂；
从所述贴片的背面对设置在所述第一衬底的外周部的所述接着剂的部分照射紫外线而使接着强度降低；以及
在接着强度降低的所述接着剂的部分与所述接着层及元件形成部相向的部分、所述元件形成部与所述剥离层相向的部分，将贴附在所述贴片的状态下的所述第一衬底剥离；且
从所述第一衬底的背面侧将所述第一衬底的厚度变薄的步骤包括：变薄到所述元件形成部成为容易纵向破裂的状态。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在从所述贴片的背面照射所述紫外线的步骤中，是对从所述剥离层的外周部起特定的范围内照射所述紫外线。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在设置所述第二衬底之前，实施将形成所述半导体元件的芯片分离的芯片分割步骤。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在从所述贴片的背面照射所述紫外线的步骤中，也照射所述第一衬底的外周部。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在设置所述第二衬底之前，实施将所述第一衬底的表面部的外周部分以特定深度去除的步骤。
6.一种半导体制造装置，其特征在于用于在权利要求1至5中任一项所述的半导体装置的制造方法中进行所述紫外线的照射，且具备：
旋转支持部，可旋转地支持将所述第一衬底贴合在所述第二衬底的状态下的衬底；及
紫外线光源，在利用所述旋转支持部使所述第一衬底及第二衬底旋转的状态下，通过激光束从所述贴片的背面照射所述紫外线。
CN201510098261.6A 2014-09-16 2015-03-05 半导体装置的制造方法及半导体制造装置 Active CN105990207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014187677A JP6457223B2 (ja) 2014-09-16 2014-09-16 基板分離方法および半導体製造装置
JP2014-187677 2014-09-16

Publications (2)

Publication Number Publication Date
CN105990207A CN105990207A (zh) 2016-10-05
CN105990207B true CN105990207B (zh) 2019-08-16

Family

ID=55455455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510098261.6A Active CN105990207B (zh) 2014-09-16 2015-03-05 半导体装置的制造方法及半导体制造装置

Country Status (4)

Country Link
US (1) US10199253B2 (zh)
JP (1) JP6457223B2 (zh)
CN (1) CN105990207B (zh)
TW (1) TWI587426B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102369934B1 (ko) * 2017-06-23 2022-03-03 삼성전자주식회사 칩 실장장치 및 이를 이용한 칩 실장방법
JP7333499B2 (ja) * 2018-04-20 2023-08-25 株式会社東京精密 テープ付きウェーハの加工装置及びその加工方法
JP7130912B2 (ja) * 2018-04-20 2022-09-06 株式会社東京精密 テープ付きウェーハの加工装置及びその加工方法
EP3924999A4 (en) * 2019-02-15 2022-11-02 Kulicke & Soffa Netherlands B.V. DYNAMIC RELEASE STRIPS FOR SEPARATE COMPONENT ASSEMBLY
CN114274652A (zh) * 2021-12-29 2022-04-05 深圳市深科达智能装备股份有限公司 贴附装置及贴附系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592953A (zh) * 2002-04-11 2005-03-09 积水化学工业株式会社 半导体芯片的制造方法
CN100405554C (zh) * 2005-06-24 2008-07-23 精工爱普生株式会社 半导体装置的制造方法
CN103302572A (zh) * 2012-03-09 2013-09-18 株式会社迪思科 板状物的磨削方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150453A (ja) 2003-11-17 2005-06-09 Taiyo Yuden Co Ltd 薄型半導体ウェハーの剥離方法及びその装置並びに薄型半導体ウェハーの製造方法
JP2005252072A (ja) * 2004-03-05 2005-09-15 Seiko Epson Corp 素子の実装方法及び搬送装置
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
JP2007048876A (ja) 2005-08-09 2007-02-22 Renesas Technology Corp 半導体装置の製造方法
WO2011058996A1 (ja) 2009-11-13 2011-05-19 日立化成工業株式会社 接着剤組成物、それを用いた半導体装置及びその製造方法
JP5714859B2 (ja) 2010-09-30 2015-05-07 芝浦メカトロニクス株式会社 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP5591859B2 (ja) 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
TWI534238B (zh) 2012-04-24 2016-05-21 信越化學工業股份有限公司 Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
JP5360260B2 (ja) * 2012-05-08 2013-12-04 Ｊｓｒ株式会社 基材の処理方法、積層体および半導体装置
JP5901422B2 (ja) * 2012-05-15 2016-04-13 古河電気工業株式会社 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
KR101276487B1 (ko) 2012-10-05 2013-06-18 주식회사 이녹스 웨이퍼 적층체 및 디바이스 웨이퍼 및 캐리어 웨이퍼의 본딩 및 디본딩 처리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592953A (zh) * 2002-04-11 2005-03-09 积水化学工业株式会社 半导体芯片的制造方法
CN100405554C (zh) * 2005-06-24 2008-07-23 精工爱普生株式会社 半导体装置的制造方法
CN103302572A (zh) * 2012-03-09 2013-09-18 株式会社迪思科 板状物的磨削方法

Also Published As

Publication number Publication date
JP2016062959A (ja) 2016-04-25
CN105990207A (zh) 2016-10-05
US20160079109A1 (en) 2016-03-17
TW201613011A (en) 2016-04-01
US10199253B2 (en) 2019-02-05
JP6457223B2 (ja) 2019-01-23
TWI587426B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
CN105990207B (zh) 半导体装置的制造方法及半导体制造装置
KR102024390B1 (ko) 표면 보호 부재 및 가공 방법
CN104733385B (zh) 器件晶片的加工方法
JP2016115800A (ja) ウエーハの加工方法
TW201528410A (zh) 晶圓之加工方法
JP2016025188A (ja) ウェーハの分割方法
CN110993493A (zh) 晶片的加工方法
TW201528359A (zh) 裝置晶圓之加工方法
TWI575591B (zh) Laminated wafer processing methods and adhesive film
TW201822267A (zh) 晶圓的加工方法
JP2018152380A (ja) パッケージデバイスチップの製造方法
JP2018206824A (ja) ウェーハの加工方法
JP2015133434A (ja) 板状物の分割方法及び紫外線照射ユニット
JP6621338B2 (ja) 被加工物の樹脂被覆方法及び被加工物の加工方法
TW201546890A (zh) 積層基板之加工方法
TWI613085B (zh) 樹脂片貼著方法
TW201438084A (zh) 積層晶圓之加工方法
KR20150137684A (ko) 레이저를 이용한 웨이퍼의 디본딩 장치 및 방법
JP2007220693A (ja) ウェハの転写方法
TWI619158B (zh) Device wafer processing method
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
JP2018067646A (ja) ウエーハの加工方法
TW201541508A (zh) 加工方法
TW201935549A (zh) 晶圓之加工方法
CN110517987B (zh) 晶片的加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170811

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220124

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right